-
GEBIET DER TECHNIK
-
Die vorliegende Offenbarung betrifft ein Abschwächen von Lesestörung in einem Kreuzpunktspeicher-Array.
-
HINTERGRUND
-
Phasenwechselspeicher ist eine Speichervorrichtung, welche typischerweise ein Chalcogenidmaterial für die Speicherelemente verwendet. Ein Speicherelement ist die Einheit, welche tatsächlich Informationen speichert. Bei Betrieb speichert der Phasenwechselspeicher Informationen auf dem Speicherelement durch Wechseln der Phase des Speicherelements zwischen amorphen und kristallinen Phasen. Das Chalcogenidmaterial kann entweder eine kristalline oder eine amorphe Phase aufweisen, wobei eine niedrige oder hohe Leitfähigkeit aufgewiesen wird. Im Allgemeinen weist die amorphe Phase eine niedrige Leitfähigkeit (hohe Impedanz) auf und ist mit einem Reset-Zustand (logische Null) assoziiert, und die kristalline Phase weist eine hohe Leitfähigkeit (niedrige Impedanz) auf und ist mit einem Set-Zustand (logische Eins) assoziiert. Das Speicherelement kann in einer Speicherzelle eingeschlossen sein, welche auch einen Selektor umfasst, d. h. eine Auswahlvorrichtung, welche mit dem Speicherelement gekoppelt ist. Die Auswahlvorrichtungen sind ausgelegt, um ein Kombinieren einer Mehrzahl von Speicherelementen in einem Array zu ermöglichen.
-
Phasenwechselspeicherelemente können in einem Kreuzpunktspeicher-Array angeordnet werden, welches Zeilenadressleitungen und Spaltenadressleitungen umfasst, die in einem Gitter angeordnet sind. Die Zeilenadressleitungen und die Spaltenadressleitungen, jeweils Wortleitungen (WLs) und Bitleitungen (BLs) genannt, kreuzen sich bei der Ausbildung des Gitters, und jede Speicherzelle ist zwischen einer WL und einer BL gekoppelt, wo sich die WL und die BL kreuzen (d. h. Kreuzpunkt). Es sollte beachtet werden, dass „Zeile“ und „Spalte“ Begriffe sind, welcher der Einfachheit halber verwendet werden, um eine qualitative Beschreibung der Anordnung von WLs und BLs im Kreuzpunktspeicher bereitzustellen.
-
Während einer Programmieroperation kann die Phase des Speicherelements durch Anlegen einer ersten Vorspannung an die WL und einer zweiten Vorspannung an die BL geändert werden, was zu einer differentiellen Vorspannung an der Speicherzelle führt, welche bewirken kann, dass ein Strom im Speicherelement fließt. Die differentielle Vorspannung kann an der Speicherzelle eine erste Zeitperiode lang aufrechterhalten werden, welche ausreicht, um ein „Snapback“ (Zurückschnappen) des Speicherelements zu bewirken, und kann dann eine zweite Zeitperiode lang aufrechterhalten werden, um das Speicherelement vom amorphen Zustand in den kristallinen Zustand oder vom kristallinen Zustand in den amorphen Zustand zu wechseln. Snapback ist eine Eigenschaft des Verbundspeicherelements, was zu einer abrupten Änderung in der Leitfähigkeit und einer assoziierten abrupten Änderung in der Spannung am Speicherelement führt.
-
In einer Leseoperation wird eine Zielspeicherzelle mittels Anlegen einer ersten Vorspannung an die WL und einer zweiten Vorspannung an die BL ausgewählt, welche sich ein Zeitintervall lang an der Zielspeicherzelle kreuzen. Eine resultierende differentielle Vorspannung am Speicherelement ist ausgelegt, um größer als eine maximale Set-Spannung und kleiner als eine minimale Reset-Spannung für das Speicherelement zu sein. In Reaktion kann ein Snapback des Zielspeicherelements erfolgen oder nicht, abhängig davon, ob sich das Speicherelement im kristallinen Zustand (Set) oder im amorphen Zustand (Reset) befindet. Erfassungsschaltungen (einschließlich eines Erfassungsknotens), welche mit dem Speicherelement gekoppelt sind, sind ausgelegt, um das Vorhandensein oder die Abwesenheit von Snapback in einem Erfassungszeitintervall zu erkennen. Das Vorhandensein von Snapback kann dann als eine logische Eins und die Abwesenheit von Snapback als eine logische Null interpretiert werden.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Merkmale und Vorteile des beanspruchten Erfindungsgegenstands werden aus der folgenden detaillierten Beschreibung der damit einheitlichen Ausführungsformen hervorgehen, wobei die Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen betrachtet werden sollte, wobei:
-
1 ein Systemblockschaltbild im Einklang mit mehreren Ausführungsformen der vorliegenden Offenbarung veranschaulicht;
-
2 einen Teil eines Kreuzpunktspeichersystems im Einklang mit einer Ausführungsform der vorliegenden Offenbarung veranschaulicht;
-
3 eine graphische Darstellung ist, welche einen Vergleich eines Speicherzellenstromprofils für eine Speicherzelle in einem Set-Zustand veranschaulicht; und
-
4 ein Flussdiagramm von Operationen zum Abschwächen einer Lesestörung im Einklang mit verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
-
Obgleich die folgende detaillierte Beschreibung auf veranschaulichende Ausführungsformen Bezug nehmen wird, werden für Fachleute auf dem Gebiet viele Alternativen, Modifikationen und Variationen davon offensichtlich sein.
-
DETAILLIERTE BESCHREIBUNG
-
Während einer Leseoperation eines Speicherelements im Set-Zustand kann ein Snapback zu einer „Lesestörung“ führen, d. h. schwachen Programmierung des Speicherelements vom Set-Zustand in den Reset-Zustand. Die abrupte Änderung der Spannung, welche mit einem Snapback assoziiert ist, kombiniert mit einer effektiven Kapazität, welche mit Speicherschaltungen (z. B. Elektroden, Bitleitungen, Wortleitungen usw.) assoziiert ist, führt zu einer Stromspitze mit einer Abfallrate (d. h. RC-Zeitkonstante), welche mit der effektiven Kapazität in Beziehung steht. Der Strom kann dann zur Erwärmung des Speicherelements und zur schwachen Programmierung führen. Solche Lesestörung kann durch die Reduzierung der effektiven Kapazität des Speicherelements durch beispielsweise Entkoppeln einer Ziel-WL von der/den Spannungsquelle(n) während des Erfassungsintervalls reduziert werden. Während die Größe des Speicherzellen-Arrays jedoch fortgesetzt skaliert wird, kann sich die effektive Kapazität aufgrund der erhöhten Kachelgröße erhöhen, um Array-Effizienz und/oder reduzierten Zellenabstand, welcher mit der Skalierung assoziiert ist, aufrechtzuhalten.
-
Eine Sense-Margin steht auch mit effektiver Kapazität in Beziehung. Der Erfassungsknoten kann während eines Erfassungsintervalls mit einer Zielspeicherzelle gekoppelt sein. Ein Erfassungssignal, d. h. Spannung und/oder Strom, welches am Erfassungsknoten erkannt wird, kann dann mit einem Zustand der Speicherzelle in Beziehung stehen. Beispielsweise kann eine Spannung an der Speicherzelle bei einem Start des Erfassungsintervalls einer differentiellen Vorspannung entsprechen, welche an der Speicherzelle für die Leseoperation angelegt wird. Für eine Speicherzelle im Reset-Zustand kann diese Spannung über dem Erfassungsintervall unverändert bleiben und das Signal, welches am Erfassungsknoten erkannt wird, kann auch unverändert bleiben. Bei einer Speicherzelle im Set-Zustand kann während des Erfassungsintervalls ein Snapback der Speicherzelle erfolgen, was zu einer relativ drastischen Änderung der Spannung an der Speicherzelle führt, wenn Strom durch die Speicherzelle fließt. Die Differenzspannung an der Speicherzelle kann dann abnehmen und diese Änderung der Spannung kann am Erfassungsknoten erkannt werden. Somit entspricht eine Änderung der Spannung einem Snapback-Ereignis (Speicherzellenzustand: Set) und die Abwesenheit einer Änderung der Spannung entspricht der Abwesenheit eines Snapback-Ereignisses (Speicherzellenzustand: Reset). Die Sense-Margin ist die Differenz zwischen dem Erfassungssignal, welches einer Speicherzelle im Reset-Zustand entspricht, und dem Erfassungssignal, welches der Speicherzelle im Set-Zustand entspricht.
-
Die Spannung (V) an der Speicherzelle, welche sich während eines Snapback-Ereignisses entwickelt hat, steht mit der effektiven Kapazität (C) und Ladung (Q) mittels VC = Q in Beziehung, unter der Annahme, dass die Spannung unabhängig von der Kapazität ist. Die Spannung, welche während eines Snapback-Ereignisses entwickelt wird, kann unabhängig von der Kapazität sein, wenn wenigstens eine der BL und WL nicht potentialfrei sind. Das Erfassungssignal kann dann einer Übertragung der Ladung Q von der Speicherzelle zum Erfassungsknoten entsprechen. Die Ladung Q ist proportional zur Kapazität C, so dass die Ladung Q dann bei einer gleichen Spannung V relativ höher ist, falls C relativ höher ist. Eine erhöhte Ladung Q kann dann zu einer relativ größeren Sense-Margin und einer verringerten Anfälligkeit gegenüber Rauschen im Erfassungssystem führen. Im Falle einer Lesestörung entspricht eine erhöhte Ladung Q, welche sich während eines Snapbacks entwickelt, einem erhöhten Strom durch die Speicherzelle und einer erhöhten Wahrscheinlichkeit von Lesestörung. Eine Verringerung der effektiven Kapazität verringert auch die Sense-Margin, was zu einem Kompromiss zwischen Verringern der effektiven Kapazität, um die Lesestörung zu reduzieren, und Aufrechterhalten der effektiven Kapazität, um die Sense-Margin aufrechtzuerhalten, führt.
-
Im Allgemeinen beschreibt die vorliegende Offenbarung ein System und ein Verfahren, welche ausgelegt sind, um eine Lesestörung (d. h. schwache Programmierung) von einem Snapback abzuschwächen, welches mit dem Lesen eines Speicherelements assoziiert ist, das sich im Set-Zustand befindet (d. h. eine logische Eins speichert). Das Verfahren und System sind ausgelegt, um die logische Eins auszugeben und die logische Eins in das Speicherelement in Reaktion auf das Snapback zurückzuschreiben. Das Verfahren und System sind ferner ausgelegt, um während eines Erfassungsintervalls eine Kopplung (d. h. Auswahl) einer ausgewählten WL (Wortleitung) mit einer WL-Auswahlspannungsquelle aufrechtzuerhalten. Beispielsweise kann ein lokaler WL-Auswahlschalter, welcher ausgelegt ist, um die ausgewählte WL mit der WL-Auswahlspannungsquelle zu koppeln, während wenigstens eines Teils des Erfassungsintervalls auf ON oder teilweise OFF gesteuert werden. Falls der lokale WL-Auswahlschalter teilweise OFF ist, kann er in Reaktion auf ein erkanntes Snapback auf ON geschaltet werden. Der lokale WL-Auswahlschalter teilweise OFF ist ausgelegt, um ein Rückschreibzeitintervall (d. h. eine Zeitdauer der Rückschreiboperation) und somit ein assoziiertes Lesebeendigungszeitintervall zu reduzieren. Das Lesebeendigungszeitintervall beginnt bei einem Start eines Erfassungsintervalls und endet bei Beendigung der Rückschreiboperation. Der lokale WL-Auswahlschalter ON ist ausgelegt, um eine Leselatenz (d. h. ein Zeitintervall, welches mit dem Initiieren einer Leseoperation beginnt und endet, wenn Leseerfassungsdaten bereit sind) zu reduzieren. Falls Snapback erkannt wird, kann die lokale WL-Quellspannung nach dem Snapback in einen SET-Impuls überführt werden, um das Speicherelement zu rekristallisieren und Lesestörungen (d. h. Amorphisierung) anzusprechen, welche während der Leseoperation aufgetreten sein können.
-
Das Verfahren und System sind ferner ausgelegt, um eine Sense-Margin durch Aufrechterhaltung effektiver Kapazität aufrechtzuerhalten. Effektive Kapazität umfasst parasitäre Kapazität, Koppelkapazität und/oder Elektrodenkapazität, welche mit einer Ziel-WL (oder Bitleitung (BL)) assoziiert sind.
-
Im Folgenden werden Techniken zum Abschwächen von Lesestörung in Bezug auf Wortleitungen beschrieben. Ähnliche Techniken können genutzt werden, um Lesestörung in einem Kreuzpunktspeicher für Bitleitungen im Einklang mit der vorliegenden Offenbarung abzuschwächen.
-
1 veranschaulicht ein Systemblockschaltbild 100 im Einklang mit mehreren Ausführungsformen der vorliegenden Offenbarung. Das System 100 umfasst einen Prozessor 102, eine Speichersteuerung 104 und ein Speicher-Array 106. Der Prozessor 102 ist mittels Bus 108 mit der Speichersteuerung 104 gekoppelt. Der Prozessor 102 kann Lese- und/oder Schreibanforderungen, einschließlich Speicheradresse(n), und/oder assoziierte Daten an die Speichersteuerung 104 bereitstellen und kann Lesedaten von der Speichersteuerung 104 empfangen. Die Speichersteuerung 104 ist ausgelegt, um Speicherzugriffsoperationen durchzuführen, z. B. Lesen einer Zielspeicherzelle und/oder Schreiben in eine Zielspeicherzelle. Es sollte beachtet werden, dass das System 100 zur Vereinfachung der Darstellung und Beschreibung vereinfacht ist.
-
Das Speicher-Array 106 entspricht wenigstens einem Teil eines Phasenwechselkreuzpunktspeichers und umfasst eine Mehrzahl von Wortleitungen 115, eine Mehrzahl von Bitleitungen 117 und eine Mehrzahl von Speicherzellen, z. B. Speicherzelle 107. Jede Speicherzelle ist zwischen einer Wortleitung („WL“) und einer Bitleitung („BL“) an einem Kreuzpunkt der WL und der BL gekoppelt. Jede Speicherzelle umfasst ein Speicherelement, welches ausgelegt ist, um Informationen zu speichern, und kann eine Speicherzellenauswahlvorrichtung (d. h. Selektor) umfassen, die mit dem Speicherelement gekoppelt ist. Auswahlvorrichtungen können Ovonic-Schwellenwertschalter, Dioden, Bipolartransistoren, Feldeffekttransistoren usw. umfassen. Das Speicher-Array 106 ist ausgelegt, um Binärdaten zu speichern, und kann geschrieben (d. h. programmiert) oder gelesen werden.
-
Die Speichersteuerung 104 umfasst ein Speichersteuerungsmodul 110, ein WL-Steuermodul 114 und ein BL-Steuermodul 116. Das Speichersteuerungsmodul 110 ist ausgelegt, um Operationen durchzuführen, welche mit der Speichersteuerung 104 assoziiert sind. Beispielsweise kann das Speichersteuerungsmodul 110 Kommunikationen mit dem Prozessor 102 verwalten. Das Speichersteuerungsmodul 110 kann ausgelegt sein, um eine oder mehrere Ziel-WLs zu identifizieren, welche mit jeder empfangenen Speicheradresse assoziiert sind. Das Speichersteuerungsmodul 110 kann ausgelegt sein, um Operationen des WL-Steuermoduls 114 und des BL-Steuermoduls 116 wenigstens teilweise basierend auf den Ziel-WL-Identifikatoren zu verwalten.
-
Das WL-Steuermodul 114 umfasst WL-Schalterschaltungen 120 und ein Rückschreibmodul 122. In einigen Ausführungsformen kann das WL-Steuermodul 114 ein Erfassungsmodul umfassen, z. B. Erfassungsmodul 126, welches im BL-Steuermodul 116 gezeigt wird. Das WL-Steuermodul 114 ist ausgelegt, um (eine) Ziel-WL-Adresse(n) vom Speichersteuerungsmodul 110 zu empfangen und eine oder mehrere WLs für Lese- und/oder Schreiboperationen auszuwählen. Das WL-Steuermodul 114 kann ausgelegt sein, um eine Ziel-WL auszuwählen, indem eine WL-Auswahl-Vorspannung VSELWL mit der Ziel-WL gekoppelt wird, und kann ausgelegt sein, um eine WL abzuwählen, indem eine WL-Abwahl-Vorspannung VDESWL mit der WL gekoppelt wird. Das WL-Steuermodul 114 kann mit einer Mehrzahl von WLs 115 gekoppelt sein, welche im Speicher-Array 106 eingeschlossen sind. Jede WL kann mit einer Anzahl von Speicherzellen gekoppelt sein, welche einer Anzahl von BLs 117 entsprechen.
-
WL-Schalterschaltungen 120 können eine Mehrzahl von Schaltern umfassen, wobei jeder Schalter ausgelegt ist, um eine entsprechende WL, z. B. WL 115a, mit VSELWL zu koppeln (oder zu entkoppeln), um die entsprechende WL 115a auszuwählen. Beispielsweise können die Schalterschaltungen 120 eine Mehrzahl von Transistoren umfassen. In einigen Ausführungsformen können WL-Schalterschaltungen 120 Schalter umfassen, welche ausgelegt sind, um einen kompletten ON-Zustand, einen kompletten OFF-Zustand und/oder einen teilweisen OFF-Zustand aufzuweisen. Komplett ON entspricht sehr niedriger Impedanz (z. B. Kurzschluss) und komplett OFF entspricht sehr hoher Impedanz (z. B. offene Schaltung). Teilweise OFF entspricht einem Leitungszustand zwischen offen und kurzgeschlossen.
-
Das Erfassungsmodul 126 ist ausgelegt, um ein Snapback-Ereignis zu erkennen, z. B. während einer Leseoperation, und um das Snapback-Ereignis zu kommunizieren, z. B. an die Speichersteuerung 110 und/oder das Rückschreibmodul 122. Das Rückschreibmodul 122 ist ausgelegt, um die WL-Schalterschaltungen 120 zu steuern, um eine ausgewählte Speicherzelle, z. B. Speicherzelle 107, mit VSELWL ein Zeitintervall lang von ausreichender Dauer gekoppelt zu halten, um die Speicherzelle 107 zurück in den Set-Zustand zu programmieren. Das Rückschreibmodul 122 ist ausgelegt, um Schalterschaltungen 120 in Reaktion auf ein Snapback-Ereignis während einer Leseoperation zu steuern.
-
Das BL-Steuermodul 116 umfasst BL-Schalterschaltungen 124. Das BL-Steuermodul 116 kann das Erfassungsmodul 126 umfassen. In einigen Ausführungsformen kann das BL-Steuermodul 116 ein Rückschreibmodul umfassen, z. B. Rückschreibmodul 122. In einigen Ausführungsformen kann das WL-Steuermodul 114 das Erfassungsmodul 126 umfassen. Das BL-Steuermodul 116 ist ausgelegt, um eine oder mehrere BLs für Lese- und/oder Schreiboperationen auszuwählen. Das BL-Steuermodul 116 kann ausgelegt sein, um eine Ziel-BL auszuwählen, indem eine BL-Auswahl-Vorspannung VSELBL mit der Ziel-BL gekoppelt wird, und kann ausgelegt sein, um eine BL abzuwählen, indem eine BL-Abwahl-Vorspannung VDESBL mit der BL gekoppelt wird. BL-Schalterschaltungen 124 sind WL-Schalterschaltungen 120 ähnlich, mit der Ausnahme, dass BL-Schalterschaltungen 124 ausgelegt sind, um VSELBL mit einer Ziel-BL zu koppeln.
-
Beispielsweise können das WL-Steuermodul 114 und das BL-Steuermodul 116 in Reaktion auf ein Signal vom Speichersteuerungsmodul 110 ausgelegt sein, um eine Zielspeicherzelle, z. B. Speicherzelle 107, für eine Leseoperation auszuwählen, indem WL 115a mit VSELWL und BL 117a mit VSELBL gekoppelt wird. Das Erfassungsmodul 126 kann dann ausgelegt werden, um WL 115a und/oder BL 117a ein Erfassungsintervall lang zu überwachen, um zu bestimmen, ob ein Snapback-Ereignis eintritt oder nicht. Falls das Erfassungsmodul 126 ein Snapback-Ereignis erkennt, dann kann die Speicherzelle 107 im Set-Zustand sein, und das Rückschreibmodul 122 kann ausgelegt werden, um die Speicherzelle 107 in den Set-Zustand zu programmieren. Falls das Erfassungsmodul 126 kein Snapback-Ereignis im Erfassungsintervall erkennt, dann kann die Speicherzelle 107 im Reset-Zustand sein, und die Speicherzelle 107 kann nicht vom Rückschreibmodul 122 in Reaktion auf die assoziierte Leseoperation programmiert werden.
-
Somit können das WL-Steuermodul 114 und/oder das BL-Steuermodul 116 ausgelegt werden, um eine Zielspeicherzelle für eine Leseoperation auszuwählen, die Leseoperation zu initiieren, die ausgewählte Speicherzelle auf ein Snapback-Ereignis in einem Erfassungsintervall zu überwachen und die ausgewählte Speicherzelle zu programmieren, falls ein Snapback-Ereignis während des Erfassungsintervalls erkannt wird. Auf diese Weise kann eine Lesestörung durch die Rückschreiboperation abgeschwächt werden.
-
2 veranschaulicht einen Teil 200 eines Kreuzpunktspeichersystems im Einklang mit einer Ausführungsform der vorliegenden Offenbarung. Der Teil 200 umfasst einen lokalen WL-Schalter 210, einen lokalen BL-Schalter 215, einen globalen WL-Schalter 220, einen Stromspiegel 222 und eine WL 212 und eine BL 214, welche sich an der Speicherzelle 216 kreuzen und mit ihr gekoppelt sind. Der Teil 200 umfasst ferner eine Mehrzahl von Kapazitäten 230, 232, 234. Der globale WL-Schalter 220 im ON-Zustand ist ausgelegt, um einen Erfassungspfad zwischen der Speicherzelle 216 und dem Erfassungsknoten zu aktivieren, wenn der lokale WL-Schalter 210 auch ON (oder teilweise OFF) ist.
-
Die Kapazitäten 230, 232, 234 entsprechen parasitären Kapazitäten, welche mit dem Kreuzpunktspeichersystemteil 200 assoziiert sind. Die Kapazität 230 entspricht der Kapazität der WL 212 von der Speicherzelle 216 zum lokalen WL-Schalter 210. Die Kapazität 232 entspricht der Kapazität einer Schaltung zwischen dem lokalen WL-Schalter 210 und dem globalen WL-Schalter 220. Die Kapazität 234 entspricht einer Kapazität, welche mit einem zentralen Schaltungsknoten assoziiert ist, welcher mit einer Mehrzahl von globalen WLs (nicht gezeigt) gekoppelt ist. Somit stehen die Kapazitäten 230, 232, 234 mit Routing, Vorrichtungen und/oder lokaler Kopplung in Beziehung, welche mit Kreuzpunktspeichersystemen assoziiert sind.
-
In einigen Ausführungsformen kann der Teil 200 einen Widerstand 240 umfassen. Der Widerstand 240 kann in Reihe zwischen dem lokalen WL-Schalter 210 und der WL 212 hinzugefügt werden, um andere Kapazitäten zu isolieren, welche mit der Speicherzelle 216 gekoppelt sind. Diese anderen Kapazitäten können in Reaktion zum Stromfluss aufladen, aber ihre Aufladungsraten können gemäß einer RC-Zeitkonstante durch den Widerstand 240 begrenzt sein, wobei R der Widerstandswert des Widerstands 240 und C der Kapazitätswert sind, welcher mit jeder der anderen Kapazitäten assoziiert ist.
-
Der Stromspiegel 222 ist ausgelegt, um einen Rückschreibprozess nach einem Snapback-Ereignis während einer Leseoperation zu ermöglichen, wie hierin beschrieben. Der Stromspiegel 222 ist ausgelegt, um einen Strom zuzuführen, welcher ausgelegt ist, um die Speicherzelle 216 auf SET zu setzen (mit anderen Worten: zurückzuschreiben), falls ein Snapback erkannt wurde.
-
Der lokale WL-Schalter 210 ist ausgelegt, um die WL 212 mit der WL-Auswahlspannung VSELWL zu koppeln, und der lokale BL-Schalter 215 ist ausgelegt, um die BL 214 mit der BL-Auswahlspannung VSELBL zu koppeln. Beispielsweise kann VSELWL mit der WL 212 gekoppelt sein und VSELBL kann mit der BL 214 gekoppelt sein in Reaktion auf eine Leseanforderung, welche die Speicherzelle 216 umfasst. Anfänglich können der globale WL-Schalter 220, der lokale WL-Schalter 210 und der lokale BL-Schalter 215 auf OFF geschaltet sein, und die WL 212 kann mit einer WL-Abwahlspannung VDESWL (nicht gezeigt) gekoppelt sein und die BL 214 kann mit der BL-Abwahlspannung VDESBL (nicht gezeigt) gekoppelt sein. In Reaktion auf die Leseanforderung kann der globale WL-Schalter 220 auf ON geschaltet werden, um den Erfassungsknoten mit dem lokalen WL-Schalter 210 zu koppeln, der lokale BL-Schalter 215 kann auf ON geschaltet werden, um die BL 214 mit VSELBL zu koppeln, und der lokale WL-Schalter 210 kann auf ON geschaltet werden, um die WL 212 mit VSELWL und mit dem globalen WL-Schalter 220 zu koppeln. Nach einem Zeitintervall, welches ausgelegt ist, um den Kapazitäten 230, 232, 234 zu ermöglichen, einen stationären Zustand zu erreichen (d. h. aufzuladen), kann ein Erfassungsintervall beginnen. In einer Ausführungsform kann der lokale WL-Schalter 210 während des Erfassungsintervalls auf ON bleiben (d. h. Zustand mit niedriger Impedanz). In einer anderen Ausführungsform kann der lokale WL-Schalter 210 beim oder nahe dem Start des Erfassungsintervalls in einen teilweisen OFF-Zustand gesteuert werden (d. h. gesteuerten Zwischenimpedanzzustand) und während des Erfassungsintervalls auf teilweise OFF aufrechterhalten werden, falls kein Snapback auftritt (d. h. Speicherzellenzustandsrücksetzung), oder in Reaktion auf ein Snapback-Ereignis auf komplett ON geschaltet werden. Das Steuern des lokalen WL-Schalters 210 in den teilweisen OFF-Zustand ist ausgelegt, um die effektive Kapazität während des Erfassungsintervalls (und eines Snapback-Ereignisses, falls vorhanden) zu reduzieren. Das Steuern des lokalen WL-Schalters 210 in den teilweisen OFF-Zustand ist ferner ausgelegt, um (im Vergleich zum lokalen WL-Schalter 210 komplett OFF während des Erfassungsintervalls) eine Rückschreibzeit und somit eine Lesebeendigungszeit zu reduzieren. Der lokale WL-Schalter 210 teilweise OFF entspricht einem erhöhten effektiven Widerstand des Schalters 210 (im Vergleich zu einer relativ niedrigen Impedanz eines Schalters im kompletten ON-Zustand). Der erhöhte effektive Widerstand steuert (begrenzt) einen maximalen Strom, welcher durch den lokalen WL-Schalter 210 fließen kann. Mit anderen Worten wirkt der lokale WL-Schalter 210 im teilweisen OFF-Zustand als ein Strombegrenzungswiderstand. Obwohl also eine relativ größere Kapazität, welche mit Schaltungen assoziiert ist, mit dem lokalen WL-Auswahlschalter 210 gekoppelt ist, ist der Spitzenstrom, der durch die Zelle fließen kann, durch den teilweisen OFF-Schalter 210 begrenzt. Eine Zeitperiode, welche mit dem Laden der relativ größeren Kapazität mit dem begrenzten Stromfluss assoziiert ist, kann relativ länger sein. Kreuzpunktspeicherzellen im Einklang mit der vorliegenden Offenbarung können durch relativ hohe Ströme gestört werden, somit kann Lesestörung begrenzt werden, wenn ermöglicht wird, dass der begrenzte Strom eine längere Zeitperiode lang eingeschaltet ist.
-
Das Aufrechterhalten des lokalen WL-Schalters 210 im ON-Zustand während des Erfassungsintervalls ist ausgelegt, um Leselatenz zu reduzieren (d. h. Leseerfassungsdaten bereit). Das Aufrechterhalten des lokalen WL-Schalters 210 im ON-Zustand ermöglicht die Entwicklung des Erfassungssignals auf dem Erfassungsknoten, da der lokale WL-Schalter 210 im ON-Zustand ermöglicht, dass Strom herausfließt und von der Erfassungsschaltung, z. B. Erfassungsmodul 126, erkannt wird. Falls ein Snapback erkannt wird, wodurch ein Leseergebnis bestimmt wird, kann dann ein Rückschreiben initiiert werden, wie hierin beschrieben.
-
Ein Erfassungsmodul, z. B. Erfassungsmodul 126 aus 1, kann mit dem Erfassungsknoten gekoppelt und ausgelegt sein, um zu bestimmen, ob ein Snapback-Ereignis während des Erfassungsintervalls auftritt oder nicht. Falls ein Snapback erkannt wird, dann kann die Speicherzelle 216 im Set-Zustand sein, und das Rückschreibsteuermodul ist ausgelegt, um den lokalen WL-Schalter 210 zu steuern, eine logische Eins zur Speicherzelle 216 zu schreiben (d. h. programmieren). Ein Snapback-Ereignis kann zu einem nur teilweise destruktiven Lesen führen, so dass das Rückschreibsteuermodul ausgelegt sein kann, um weniger als einen kompletten SET-Impuls (einen SET-Teilimpuls) an die Speicherzelle 216 bereitzustellen. Das Bereitstellen von weniger als den kompletten SET-Impuls ist ausgelegt, um einen Leselatenzeffekt, welcher mit dem Rückschreiben assoziiert ist, zu reduzieren und/oder zu minimieren. Eine Dauer eines kompletten SET-Impulses kann die Leselatenz beeinflussen und sich auf die Lesebandbreite (eine Anzahl von Lesevorgängen, die in einem Zeitintervall durchgeführt werden können) auswirken. Eine Dauer des SET-Teilimpulses ist weniger als eine Dauer des kompletten SET-Impulses. Der SET-Teilimpuls ist ausgelegt, um die Speicherzelle 216 nach einem Snapback-Ereignis zu setzen (SET), welches mit einer Leseoperation assoziiert ist, die ausgelegt ist, um eine Lesestörung zu reduzieren, im Einklang mit der vorliegenden Offenbarung. Leselatenzeffekte können ferner durch Übertragen von Speicherzellenzustandsdaten (d. h. einer logischen Eins), sobald das Snapback erkannt wird, und Ermöglichen, dass das Rückschreiben im Hintergrund fortgesetzt wird, reduziert werden. Falls kein Snapback während des Erfassungsintervalls erkannt wird, dann kann die Speicherzelle 216 im Reset-Zustand sein, und kein Rückschreiben kann initiiert werden. In diesem Fall kann eine logische Null ausgegeben werden.
-
3 ist eine graphische Darstellung 300, welche einen Vergleich eines Speicherzellenstromprofils für eine Speicherzelle in einem Set-Zustand veranschaulicht. Die graphische Darstellung 300 ist ausgelegt, um relative Strompegel und relative Zeiten zwischen einem System, welches ausgelegt ist, um einen entsprechenden lokalen WL-Schalter, z. B. lokalen WL-Schalter 210, während eines Erfassungsintervalls zu öffnen (d. h. komplett auf OFF zu schalten), und einem System, welches ausgelegt ist, um den lokalen WL-Schalter auf ON oder teilweise OFF aufrechtzuerhalten, zu veranschaulichen, wie hierin beschrieben. Somit entspricht die vertikale Achse Strom in willkürlichen Einheiten (a.u., Arbitrary Units), und die horizontale Achse entspricht der Zeit in willkürlichen Einheiten (a.u., Arbitrary Units). Die Wellenform 302 veranschaulicht ein Snapback-Ereignis, welches mit einer Leseoperation assoziiert ist, wenn der jeweilige lokale WL-Schalter komplett OFF ist. Die Wellenform 304 veranschaulicht ein Stromprofil im Anschluss an ein Snapback-Ereignis, wenn der lokale WL-Schalter auf ON aufrechterhalten wird oder während des Snapback-Ereignisses auf teilweise OFF gesteuert wird und auf ON aufrechterhalten wird, bis das Rückschreiben abgeschlossen ist. Die Zeit 310 entspricht der Leselatenz (d. h. Leseerfassungsdaten bereit) und Leseoperation komplett für Wellenform 302. Die Zeit 312 entspricht der Leselatenz für ein Verfahren und System im Einklang mit der vorliegenden Offenbarung, und die Zeit 314 entspricht einer Lesebeendigungszeit (d. h. Leseoperation abgeschlossen). Es sollte beachtet werden, dass die Zeit 314 das Zeitintervall umfasst, welches mit einer Rückschreiboperation assoziiert ist, wie hierin beschrieben. Somit kann die logische Eins vor der Zeit 314 ausgegeben worden sein, z. B. bei oder nahe der Zeit 312.
-
Die Zeit 310 entspricht Leseerfassungsdaten bereit, wenn eine Speicherzelle, z. B. Speicherzelle 107 aus 1 und/oder Speicherzelle 216 aus 2, im Reset-Zustand ist (d. h. eine logische Null wird gespeichert), egal ob der jeweilige lokale WL-Schalter auf ON oder OFF ist. Mit anderen Worten, wenn die Speicherzelle im Reset-Zustand ist, verbleibt die Speicherzelle im hochohmigen Zustand und eine differentielle Vorspannung (d. h. VSELBL minus VSELWL) ist nicht ausreichend, um Snapback zu bewirken, und Strom kann somit nicht durch die Speicherzelle fließen.
-
4 veranschaulicht ein Flussdiagramm 400 von Operationen zum Abschwächen von Lesestörung in einem Kreuzpunktspeicher im Einklang mit verschiedenen Ausführungsformen der vorliegenden Offenbarung. Die Operationen können beispielsweise von einer Speichersteuerung, z. B. Speichersteuerung 104, einschließlich WL-Steuermodul 114 und BL-Steuermodul 116, durchgeführt werden. Das Flussdiagramm 400 stellt beispielhafte Operationen dar, welche ausgelegt sind, um Lesestörung abzuschwächen. Insbesondere stellt das Flussdiagramm 400 beispielhafte Operationen dar, welche ausgelegt sind, um eine logische Eins in eine Speicherzelle zurückzuschreiben, falls Snapback erkannt wird (was anzeigt, dass die Speicherzelle im Set-Zustand ist), wie hierin beschrieben.
-
Operationen des Flussdiagramms 400 können mit der Auswahl einer WL bei Operation 402 beginnen. Beispielsweise kann die WL ausgewählt werden, indem die WL über einen lokalen WL-Schalter mit einer WL-Auswahlspannung gekoppelt wird. Beispielsweise kann der lokale WL-Schalter ein Transistor sein und kann von einem OFF-Zustand in einen ON-Zustand gewechselt werden, um die WL mit der WL-Auswahlspannung zu koppeln. In einigen Ausführungsformen kann der ausgewählte WL-Schalter bei Operation 404 zu teilweise OFF übergehen. Der Übergang des ausgewählten WL-Schalters von ON auf teilweise OFF ist ausgelegt, um die effektive WL-Kapazität während eines Erfassungsintervalls zu reduzieren, wie hierin beschrieben. Ob ein Snapback-Ereignis erkannt wird, kann bei Operation 406 bestimmt werden. Das Auftreten eines Snapback-Ereignisses ist ausgelegt, um anzuzeigen, dass ein Zustand einer assoziierten Speicherzelle eine logische Eins ist. Falls ein Snapback-Ereignis erkannt wird, kann eine logische Eins bei Operation 408 ausgegeben werden. In Ausführungsformen, welche Operation 404 umfassen, kann der ausgewählte WL-Schalter bei Operation 409 auf ON geschaltet werden. Ein Rückschreiben der logischen Eins kann bei Operation 410 durchgeführt werden. Beispielsweise kann ein Rückschreiben einen Übergang des lokalen WL-Schalters auf komplett ON umfassen, falls er teilweise OFF ist, wenn das Snapback auftritt. In einem anderen Beispiel kann das Rückschreiben umfassen, dass der lokale WL-Schalter auf komplett ON aufrechterhalten wird, bis das Rückschreiben abgeschlossen ist. Der Programmablauf kann dann bei Operation 414 enden. Falls kein Snapback-Ereignis erkannt wird, kann eine logische Null bei Operation 412 ausgegeben werden. Der Programmablauf kann dann bei Operation 414 enden.
-
Somit sind die Operationen des Flussdiagramms 400 ausgelegt, um eine Leseoperation auf einer Zielspeicherzelle zu initiieren und eine logische Eins auszugeben und die logische Eins zurückzuschreiben, falls ein Snapback-Ereignis erkannt wird. Eine Lesestörung als Ergebnis des Snapback-Ereignisses kann durch Rückschreiben der logischen Eins in die Speicherzelle angepasst (d. h. abgeschwächt) werden.
-
Obgleich 4 verschiedene Operationen gemäß einer Ausführungsform veranschaulicht, ist zu verstehen, dass nicht alle der in 4 dargestellten Operationen für andere Ausführungsformen notwendig sind. Tatsächlich ist hierin vollständig vorgesehen, dass die in 4 dargestellten Operationen und/oder andere hierin beschriebenen Operationen in anderen Ausführungsformen der vorliegenden Offenbarung in einer Art und Weise kombiniert werden können, welche nicht ausdrücklich in den Zeichnungen gezeigt wird, aber immer noch vollständig im Einklang mit der vorliegenden Offenbarung ist. Demgemäß werden Ansprüche, welche auf Merkmale und/oder Operationen gerichtet sind, die in einer Zeichnung nicht genau gezeigt sind, als innerhalb des Schutzbereichs und des Inhalts der vorliegenden Offenbarung liegend angesehen.
-
Wie hierin in jeder Ausführungsform verwendet, kann sich der Begriff „Modul“ auf eine App, Software, Firmware und/oder Schaltungen beziehen, welche ausgelegt sind, um eine beliebige der vorgenannten Operationen durchzuführen. Software kann als ein Softwarepaket, ein Code, Anweisungen, Anweisungssätze und/oder Daten ausgeführt sein, welche auf nicht-transitorischen computerlesbaren Speichermedien aufgezeichnet sind. Firmware kann als Code, Anweisungen oder Anweisungssätze und/oder Daten ausgeführt sein, welche in (z. B. nicht-flüchtigen) Speichervorrichtungen fest codiert sind.
-
„Schaltungen“, wie hierin in jeder Ausführungsform verwendet, können beispielsweise einzeln oder in beliebiger Kombination festverdrahtete Schaltungen, programmierbare Schaltungen wie beispielsweise Computerprozessoren umfassen, umfassend einen oder mehrere einzelne Anweisungsverarbeitungskerne, Zustandsmaschinenschaltungen und/oder Firmware, welche Anweisungen speichert, die von programmierbaren Schaltungen ausgeführt wird. Die Module können gemeinsam oder einzeln als Schaltungen ausgeführt sein, welche Teil eines größeren Systems ausbilden, beispielsweise eine integrierte Schaltung (IC, Integrated Circuit), System-on-Chip (SoC), Desktopcomputer, Laptopcomputer, Tabletcomputer, Server, Smartphones usw.
-
In einigen Ausführungsformen kann eine Hardwarebeschreibungssprache verwendet werden, um (eine) Schaltungs- und/oder Logikimplementierung(en) für die verschiedenen hierin beschriebenen Module und/oder Schaltungen anzugeben. Beispielsweise kann die Hardwarebeschreibungssprache in einer Ausführungsform mit einer VHSIC (Very High Speed Integrated Circuits, Integrierte Schaltungen mit sehr hoher Geschwindigkeit)-Hardwarebeschreibungssprache (VHDL, VHSIC Hardware Description Language) konform oder kompatibel sein, welche eine Halbleiterfertigung von einer bzw. einem oder mehreren der hierin beschriebenen Schaltungen und/oder Module ermöglichen kann. Die VHDL kann mit IEEE-Standard 1076-1987, IEEE-Standard 1076.2, IEEE 1076.1, IEEE-Entwurf 3.0 von VHDL-2006, IEEE-Entwurf 4.0 von VHDL-2008 und/oder anderen Versionen der IEEE-VHDL-Standards und/oder anderen Hardwarebeschreibungsstandards konform oder kompatibel sein.
-
Somit wurden ein System und ein Verfahren beschrieben, welche ausgelegt sind, um eine Lesestörung (d. h. schwache Programmierung) von einem Snapback abzuschwächen, welches mit dem Lesen eines Speicherelements assoziiert ist, das sich im Set-Zustand befindet (d. h. eine logische Eins speichert). Das Verfahren und System sind ausgelegt, um die logische Eins auszugeben und die logische Eins in die Speicherzelle in Reaktion auf das Snapback zurückzuschreiben. Das Verfahren und System sind ferner ausgelegt, um während wenigstens eines Teils eines Erfassungsintervalls eine Kopplung einer ausgewählten WL (Wortleitung) mit einer WL-Auswahlspannungsquelle aufrechtzuerhalten.
-
Gemäß einem Aspekt wird eine Vorrichtung bereitgestellt. Die Vorrichtung umfasst ein Speichersteuerungsmodul, welches ausgelegt ist, um eine Zielspeicherzelle für eine Speicherzugriffsoperation auszuwählen. Die Speichersteuerung umfasst ein Erfassungsmodul, welches ausgelegt ist, um zu bestimmen, ob ein Snapback-Ereignis während eines Erfassungsintervalls auftritt; und ein Rückschreibmodul, welches ausgelegt ist, um eine logische Eins in die Speicherzelle zurückzuschreiben, falls ein Snapback-Ereignis erkannt wird.
-
Gemäß einem weiteren Aspekt wird ein Verfahren bereitgestellt. Das Verfahren umfasst Auswählen, durch eine Speichersteuerung, einer Zielspeicherzelle für eine Speicherzugriffsoperation; Bestimmen, durch ein Erfassungsmodul, ob ein Snapback-Ereignis während eines Erfassungsintervalls auftritt; und Rückschreiben, durch ein Rückschreibmodul, einer logischen Eins in die Speicherzelle, falls ein Snapback-Ereignis erkannt wird.
-
Gemäß einem weiteren Aspekt wird ein System bereitgestellt. Das System umfasst einen Prozessor; ein Kreuzpunktspeicher-Array umfassend eine Zielspeicherzelle, eine Zielwortleitung (WL) und eine Zielbitleitung (BL), wobei die Zielspeicherzelle zwischen der Ziel-WL und der Ziel-BL gekoppelt ist; und eine Speichersteuerung, welche mit dem Prozessor und dem Kreuzpunktspeicher-Array gekoppelt ist. Die Speichersteuerung ist ausgelegt, um eine Zielspeicherzelle für eine Speicherzugriffsoperation auszuwählen. Die Speichersteuerung umfasst ein Erfassungsmodul, welches ausgelegt ist, um zu bestimmen, ob ein Snapback-Ereignis während eines Erfassungsintervalls auftritt; und ein Rückschreibmodul, welches ausgelegt ist, um eine logische Eins in die Speicherzelle zurückzuschreiben, falls ein Snapback-Ereignis erkannt wird.
-
Verschiedene Merkmale, Aspekte und Ausführungsformen sind hierin beschrieben worden. Die Merkmale, Aspekte und Ausführungsformen eignen sich zur Kombination miteinander ebenso wie zu Variationen und Modifikationen, wie es von Fachleuten auf dem Gebiet verstanden wird. Die vorliegende Offenbarung sollte daher als solche Kombinationen, Variationen und Modifikationen umfassend betrachtet werden.
