DE60225739T2 - Lesen von Speicherzellen - Google Patents

Lesen von Speicherzellen Download PDF

Info

Publication number
DE60225739T2
DE60225739T2 DE60225739T DE60225739T DE60225739T2 DE 60225739 T2 DE60225739 T2 DE 60225739T2 DE 60225739 T DE60225739 T DE 60225739T DE 60225739 T DE60225739 T DE 60225739T DE 60225739 T2 DE60225739 T2 DE 60225739T2
Authority
DE
Germany
Prior art keywords
memory cell
discontinuity
state
memory
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60225739T
Other languages
English (en)
Other versions
DE60225739D1 (de
Inventor
Josh N. Los Altos Hogan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE60225739D1 publication Critical patent/DE60225739D1/de
Application granted granted Critical
Publication of DE60225739T2 publication Critical patent/DE60225739T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Description

  • Diese Erfindung bezieht sich auf Systeme und Verfahren zum Lesen oder Erfassen von Speicherzellen in Speicherzellenarrays.
  • Im Allgemeinen umfasst ein Speichersystem eine Mehrzahl von Speicherelementen, die in einem Array von Zellen angeordnet sind, auf die individuell zugegriffen werden kann. Viele unterschiedliche Speichersysteme sind für unterschiedliche Anwendungen verfügbar. Flüchtige Speicher zum Beispiel (z. B. dynamische Direktzugriffsspeicher), die eine kontinuierliche Leistungsquelle erfordern, um Inhalte derselben zu halten, liefern eine hohe Speicherungskapazität und vielseitige Programmierungsoptionen für mikroprozessorbasierte Anwendungen. Nichtflüchtige Speicher (z. B. Nur-Lese-Speicher und programmierbare Logikarrays), die keine kontinuierliche Leistungsquelle erfordern, um Inhalte derselben zu halten, liefern eine vergleichsweise niedrigere Speicherungskapazität und eingeschränkte Programmierungsoptionen.
  • Nichtflüchtige Speicher speichern Informationen typischerweise in einer von zwei Weisen. Insbesondere kann ein nichtflüchtiger Speicher eine Ladung speichern oder kann eine eindeutige physikalische Struktur speichern. Ein ladungsspeichernder nichtflüchtiger Speicher verwendet einen vergleichsweise geringen elektrischen Strom, um eine Ladung an einer Speicherelementstelle zu speichern. Ein Strukturänderungsspeicher andererseits verwendet typischerweise einen großen elektrischen Strom, um die physikalische Struktur eines Speicherelements (z. B. eine Sicherung bzw. Fuse oder ein Chalcogenid-Speicherelement) zu ändern. Sowohl bei den ladungsspeichernden als auch bei den strukturändernden nichtflüchtigen Speichern liefert ein Zugriffsbauteil (z. B. ein Zugriffstransistor oder eine Zugriffsdiode) typischerweise einen individuellen Zugriff auf ein zugeordnetes Speicherelement. Während einer Leseoperation sind alle der Zugriffsbauteile in dem Speicherarray ausgeschaltet, mit Ausnahme des Zugriffsbauteils, das der bestimmten Speicherzelle zugeordnet ist, die gelesen werden soll. In dem Falle eines diodenbasierten Speichersystems kann der kumulative Sperrvorspannungsstrom der Dioden, den nicht erfassten Speicherelementen entsprechend, das Signal-zu-Rausch-Verhältnis der erfassten Antwort auf das Signal, das an die Speicherzelle, die gelesen wird, angelegt wird, erheblich reduzieren, was es schwierig macht, den Speicherzustand der Zelle genau zu bestimmen.
  • Der Artikel IEEE Transactions an Computers, C-35, Februar 1986, Nr. 2, New York, USA, D. Rich: „A Survey of Multivalued Memories", S. 99–106, offenbart ein Speicherzellenablesungsschema, in dem Speicherzellen adressiert werden, ein Eingangssignal auf die adressierten Speicherzellen über einen Bereich von Werten angelegt wird und die Zustände der Speicherzellen basierend auf dem Vorhandensein eines Stromflusses in einer Bitleitung gelesen werden. Die Offenbarung dieses Dokuments entspricht allgemein den Präambeln der unabhängigen Ansprüche.
  • Die vorliegende Erfindung zeichnet sich durch ein neuartiges Speicherzellenleseschema (Systeme und Verfahren) aus, das es ermöglicht, dass der Zustand einer Speicherzelle mit einer größeren Genauigkeit bestimmt wird.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Lesen einer Speicherzelle in einem Speicherzellenarray geschaffen, das folgende Schritte aufweist: Adressieren einer Speicherzelle; Anlegen eines Eingangssignals über einen Bereich von Werten an die adressierte Speicherzelle; und Lesen des Zustands der Speicherzelle basierend auf einer Diskontinuität bei einer erfassten elektrischen Antwort auf die angelegten Eingangssignal-Werte, dadurch gekennzeichnet, dass die Speicherzelle durch ein Anlegen einer Erfassungsspannung (Vsense, Row; Vsense, Column) über ein resistives Netzwerk, das eine Erfassungsdiode umfasst, adressiert wird und die Existenz der Diskontinuität durch das Vorspannen der Diode in Abhängigkeit von dem Zustand der Speicherzelle bestimmt wird.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein System zum Lesen einer Speicherzelle in einem Speicherzellearray geschaffen, das folgende Merkmale aufweist: eine Steuerschaltung, die konfiguriert ist, um eine Speicherzelle zu adressieren, ein Eingangssignal über einen Bereich von Werten an die Speicherzelle anzulegen und den Zustand der Speicherzelle basierend auf einer Diskontinuität bei einer erfassten elektrischen Antwort auf die angelegten Eingangssignalwerte zu lesen, dadurch gekennzeichnet, dass die Steuerschaltung konfiguriert ist, um die Speicherzelle durch ein Anlegen einer Erfassungsspannung (Vsense, Row; Vsense, Column) über ein resistives Netzwerk, das eine Erfassungsdiode umfasst, zu adressieren, wobei die Existenz der Diskontinuität durch das Vorspannen der Diode in Abhängigkeit von dem Zustand der Speicherzelle bestimmt ist.
  • Ausführungsbeispiele der Erfindung können eines oder mehrere der folgenden Merkmale umfassen.
  • Der Zustand der Speicherzelle wird bevorzugt basierend auf einer Diskontinuität in der bei der erfassten elektrischen Antwort über einen Bereich von angelegten Eingangssignalwerten, die einen Betriebsspannungswert umfassen, gelesen (z. B. innerhalb eines oder mehrerer Diodenabfälle des Betriebsspannungswertes).
  • Der Zustand der Speicherzelle kann basierend auf einer Diskontinuität bei einer Richtung der erfassten elektrischen Antwort gelesen werden. Der Zustand der Speicherzelle kann auch basierend auf einer Diskontinuität bei einem Anstieg der erfassten elektrischen Antwort gelesen werden. Der Zustand der Speicherzelle kann basierend auf dem Vorhandensein oder dem Fehlen einer Diskontinuität bei einer elektrischen Antwort auf das angelegte Eingangssignal gelesen werden.
  • Der Zustand der Speicherzelle kann mehrere Male in einer Leseperiode gelesen werden. Auf die mehrfachen Speicherzellenablesungen kann ein Rauschunempfindlichkeitsprozess angewendet werden. Bei einem Ausführungsbeispiel weist der Rauschunempfindlichkeitsprozess einen Integrieren-und-Entladen-Prozess bzw. einen Integrate-and-Dump-Prozess auf. Bei einigen Ausführungsbeispielen wird eine elektrische Antwort auf ein angelegtes Zeilensignal erfasst und eine elektrische Antwort auf ein angelegtes Spaltensignal erfasst. Ein Gleichtaktunterdrückung-Rauschunempfindlichkeitsprozess kann auf die erfassten elektrischen Antworten auf die angelegten Zeilen- und Spaltensignale angewendet werden.
  • Unter den Vorteilen der Erfindung sind die folgenden.
  • Die Erfindung schafft einen Speicherzellenablesungsansatz, der ohne weiteres auf diodenbasierte Speichersysteme angewendet werden kann. Im Allgemeinen ist die Erfindung gegenüber einem Rauschen vergleichsweise unempfindlich. Zum Beispiel ist die Erfindung vergleichsweise unempfindlich gegenüber einem Rauschen, das durch Sperrvorspannung-Leckströme bewirkt wird, die für diodenbasierte Speichersysteme charakteristisch sind. Die Erfindung kann auch konfiguriert sein, um ein Digitalerfassungssignal zu liefern, das ohne weiteres durch eine Digitalverarbeitungsausrüstung verarbeitet werden kann.
  • Andere Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung einschließlich der Zeichnungen und der Ansprüche ersichtlich.
  • 1 ist ein Schaltungsdiagramm eines Abschnitts eines Speicherzellenarrays.
  • 2 ist ein Schaltungsdiagramm einer Speicherzelle, die zwischen eine Zeilenleitung und eine Spaltenleitung des Speicherzellenarrays von 1 gekoppelt ist.
  • 3A ist ein schematischer Graph einer erfassten elektrischen Antwort auf ein Zeilenleitungssignal, das an die Speicherzelle von 2 angelegt wird, wenn die Speicherzelle nicht durchgebrannt ist.
  • 3B ist ein schematischer Graph einer erfassten elektrischen Antwort auf ein Zeilenleitungssignal, das an die Speicherzelle von 2 angelegt wird, wenn die Speicherzelle durchgebrannt ist.
  • 4A ist ein schematischer Graph einer erfassten elektrischen Antwort auf ein Spaltenleitungssignal, das an die Speicherzelle von 2 angelegt wird, wenn die Speicherzelle nicht durchgebrannt ist.
  • 4B ist ein schematischer Graph einer erfassten elektrischen Antwort auf ein Spaltenleitungssignal, das an die Speicherzelle von 2 angelegt wird, wenn die Speicherzelle durchgebrannt ist.
  • 5 ist eine Auftragung eines Verfahrens zum Lesen der Speicherzelle von 2.
  • 6 ist ein Schaltungsdiagramm einer Speicherzelle, die zwischen eine Zeilenleitung und eine Spaltenleitung eines alternativen Speicherzellenarrays gekoppelt ist.
  • In der folgenden Beschreibung werden gleiche Bezugszeichen verwendet, um gleiche Elemente zu identifizieren. Ferner sollen die Zeichnungen Hauptmerkmale von beispielhaften Ausführungsbeispielen in einer schematischen Weise darstellen. Die Zeichnungen sollen nicht jedes Merkmal von tatsächlichen Ausführungsbeispielen oder relative Abmessungen der gezeigten Elemente veranschaulichen und sind nicht maßstabsgetreu gezeichnet.
  • Unter Bezugszeichen auf 1 umfasst ein Speicherzellenarray 10 bei einem Ausführungsbeispiel eine Mehrzahl von Speicherzellen 12, die in mehreren Zeilen und mehreren Spalten angeordnet sind. Jede Speicherzelle 12 umfasst ein Speicherelement 14 und eine Zugriffsdiode 16, die zwischen eine jeweilige Zeilenleitung 18, 20, 22, 24 und eine jeweilige Spaltenleitung 26, 28, 30, 32 in Reihe gekoppelt sind. Bei einigen Ausführungsbeispielen können das Speicherelement 14 und die Zugriffsdiode 16 ähnliche Materialstrukturen aufweisen. Bei diesem Ausführungsbeispiel ist das Speicherelement 14 ein Strukturänderungsbauteil (z. B. eine Sicherung bzw. Fuse). Im Allgemeinen kann das Speicherelement 14 irgendein Strukturänderungsbauteil umfassen, das eine Diskontinuität bei der elektrischen Antwort erzeugt, die an einer Zeilenleitung oder einer Spaltenleitung oder beiden erfasst wird, wenn das Bauteil in einem Speicherzustand ist, und keine ähnliche Elektrische-Antwort-Diskontinuität, wenn das Bauteil in einem anderen Speicherzustand ist. Wie es in 1 gezeigt ist, ist die Kathode einer jeden Zugriffsdiode mit einer Spaltenleitung 26–32 gekoppelt, und die Anode einer jeden Zugriffsdiode ist mit einem jeweiligen Speicherelement gekoppelt. Jedes Speicherelement ist wiederum zwischen eine jeweilige Zugriffsdiode und eine Zeilenleitung 18–24 gekoppelt. Somit wird die Spannung über einer Speicherzelle durch die Spannungen bestimmt, die an die Zeilenleitung und die Spaltenleitung angelegt werden, zwischen die die Speicherzelle gekoppelt ist. Bei anderen Ausführungsbeispielen können die Positionen von Zugriffsdioden und die Speicherelemente umgekehrt sein. Eine Steuerschaltung 34 ist konfiguriert, um Programminformationen zu einer oder mehreren Speicherzellen 12 in dem Speicherzellenarray 10 zu adressieren (oder auszuwählen) und Informationen aus denselben zu lesen.
  • Im Betrieb kann die Steuerschaltung 34 das Speicherzellenarray 10 durch ein Anlegen eines Stroms durch eine oder mehrere ausgewählte Speicherzellen 12, der ausreichend ist, um die Sicherungen bzw. Fusen in den ausgewählten Zellen durchzubrennen, wodurch die Stromwege durch die ausgewählten Zellen gebrochen werden, programmieren. Somit kann bei dem vorliegenden Ausführungsbeispiel eine Speicherzelle in einem von zwei Zuständen sein: durchgebrannt oder nicht durchgebrannt. Um die Inhalte (oder den Zustand) einer Speicherzelle 12 zu lesen, legt die Steuerschaltung 34, wie es unten detailliert erklärt ist, eine Erfassungsspannung an die entsprechende Zeilenleitung oder die entsprechende Spaltenleitung oder beide an und erfasst die elektrische Antwort auf die angelegte Erfassungsspannung. Wenn bei der erfassten elektrischen Antwort eine Diskontinuität erfasst wird, ist bestimmt, dass das Speicherelement durchgebrannt ist; andernfalls ist bestimmt, dass das Speicherelement intakt ist.
  • Sich auf 2, 3A und 3B beziehend, legt die Steuerschaltung 34 bei einem Ausführungsbeispiel durch einen Erfassungswiderstand 36 und eine Erfassungsdiode 38 eine Erfassungsspannung (VSense, Row) an die Zeilenleitung 18 an. Die Erfassungsspannung wird über einen Bereich von Werten (±Δ) über und unter der positiven Betriebsspannung (+VRail) angelegt. Bei einem Ausführungsbeispiel deckt die Erfassungsspannung einen Bereich von Werten bevorzugt in der Größenordnung von einem oder mehreren Diodenabfällen der positiven Betriebsspannung ab. Bei einem Ausführungsbeispiel deckt die angelegte Erfassungsspannung einen Bereich von Werten innerhalb 1 Volt der positiven Betriebsspannung ab (d. h. Δ = 1 Volt). Die Steuerschaltung 34 erfasst die Antwort der Speicherzelle 12 z. B. durch ein Überwachen des Stroms, der durch den Erfassungswiderstand 36 fließt. Wenn das Speicherelement 14 nicht durchgebrannt ist, ist die Erfassungsdiode 38 in Sperrrichtung vorgespannt, wenn die angelegte Erfassungsspannung einen Wert nahe der positiven Betriebsspannung aufweist (siehe 3A). Als ein Ergebnis entspricht der Strom (ISense, Row), der durch den Erfassungswiderstand 36 fließt, dem Sperrvorspannung-Erfassungsdiode 38-Strom, der negativ ist und eine vergleichsweise geringe Variation bei einem Anstieg (ΔI/ΔV) für angelegte Erfassungsspannungen nahe der positiven Betriebsspannung aufweist. Wenn das Speicherelement 14 durchgebrannt ist, ist die Erfassungsdiode 38 jedoch in Vorwärtsrichtung vorgespannt, wenn die Größe der angelegten Erfassungsspannung kleiner als ein Diodenabfall unter der positiven Betriebsspannung (+VTH) ist (siehe 3B). In diesem Speicherzustand ist die Erfassungsdiode 38 in Sperrrichtung vorgespannt, wenn die Größe der angelegten Erfassungsspannung größer als ein Diodenabfall unter der Größe der positiven Betriebsspannung (+VTH) ist. Als ein Ergebnis ist der Strom (ISense, Row), der durch den Erfassungswiderstand 36 fließt, durch eine Diskontinuität bei einer Richtung (von positiv zu negativ) und einem Anstieg (ΔI/ΔV ändert sich von einem vergleichsweise großen Wert zu einem vergleichsweise kleinen Wert) gekennzeichnet, wenn sich die angelegte Erfassungsspannung von einer Größe unter +VTH zu einer Größe über +VTH ändert. In einigen Fällen kann die Diskontinuität bei einer Richtung durch die Akkumulation von Sperrvorspannungsströmen in anderen nicht-ausgewählten Speicherelementen maskiert sein. In derartigen Fällen kann der Zustand des Speicherelements durch ein Erfassen des Vorhandenseins oder des Fehlens einer Diskontinuität bei dem Gesamterfassungsstrom bestimmt werden.
  • Wie es in 2, 4A und 4B gezeigt ist, kann die Steuerschaltung 34 eine Erfassungsspannung (VSense, Column) an die Spaltenleitung 30 durch einen Erfassungswiderstand 40 und eine Erfassungsdiode 42 anlegen. Die Erfassungsspannung wird über einen Bereich von Werten (±Δ) über und unter der negativen Betriebsspannung (–VRail) angelegt. Bei einem Ausführungsbeispiel deckt die Erfassungsspannung einen Bereich von Werten bevorzugt in der Größenordnung von einem oder mehreren Diodenabfällen der negativen Betriebsspannung ab. Bei einem Ausführungsbeispiel deckt die angelegte Erfassungsspannung einen Bereich von Werten innerhalb 1 Volt der negativen Betriebsspannung ab (d. h. Δ = 1 Volt). Die Steuerschaltung 34 erfasst die Antwort der Speicherzelle 12 durch ein Überwachen des Stroms, der durch den Erfassungswiderstand 40 fließt. Wenn das Speicherelement 14 nicht durchgebrannt ist, ist die Erfassungsdiode 42 in Sperrrichtung vorgespannt, wenn die angelegte Erfassungsspannung einen Wert nahe der positiven Betriebsspannung aufweist (siehe 4A). Als ein Ergebnis entspricht der Strom (ISense,Column), der durch den Erfassungswiderstand 40 fließt, dem Sperrvorspannung-Erfassungsdiode 42-Strom, der negativ ist und eine vergleichsweise geringe Variation bei einem Anstieg (ΔI/ΔV) für angelegte Erfassungsspannungen nahe der negativen Betriebsspannung aufweist. Wenn das Speicherelement 14 jedoch durchgebrannt ist, ist die Erfassungsdiode 42 in Vorwärtsrichtung vorgespannt, wenn die Größe der angelegten Erfassungsspannung kleiner als ein Diodenabfall unter der negativen Betriebsspannung (–VTH) ist (siehe 4B). In diesem Speicherzustand ist die Erfassungsdiode 42 umgekehrt vorgespannt, wenn die Größe der angelegten Erfassungsspannung größer als ein Diodenabfall. unter der Größe der negativen Betriebsspannung (–VTH) ist. Als ein Ergebnis ist der Strom (ISense,Column), der durch den Erfassungswiderstand 40 fließt, durch eine Diskontinuität bei einer Richtung (von negativ zu positiv) und einen Anstieg (ΔI/ΔV ändert sich von einem vergleichsweise großen Wert zu einem vergleichsweise kleinen Wert) gekennzeichnet, wenn sich die angelegte Erfassungsspannungen von einer Größe unter –VTH zu einer Größe über –VTH ändert. Wie es oben in Verbindung mit der Erfassungsdiode 38 erklärt ist, kann die Diskontinuität bei einer Richtung in einigen Fällen durch die Akkumulation von Sperrvorspannungsströmen in anderen nicht-ausgewählten Speicherelementen maskiert sein. In derartigen Fällen kann der Zustand des Speicherelements durch ein Erfassen des Vorhandenseins oder des Fehlens einer Anstiegsdiskontinuität bei dem Gesamterfassungsstrom bestimmt werden.
  • Sich auf 5 beziehend kann die Speicherzelle 12 bei einem Ausführungsbeispiel durch die Steuerschaltung 34 wie folgt gelesen werden. Die Steuerschaltung 34 legt an die Speicherzelle 12 ein Eingangssignal über einen Bereich von Werten an (Schritt 50). Das Eingangssignal kann an die Zeilenleitung 18 oder die Spaltenleitung 30 oder beide angelegt werden. Die Steuerschaltung 34 erfasst die elektrische Antwort über den Bereich von angelegten Eingangssignalwerten (Schritt 52). Die elektrische Antwort wird an der Leitung (oder den Leitungen) erfasst, durch die das Eingangssignal (oder die Signale) an die Speicherzelle 12 angelegt wurden. Wenn die Leseperiode nicht abgelaufen ist (Schritt 54), wird die Speicherzelle 12 erneut gelesen (Schritte 50, 52). Nachdem die Leseperiode abgelaufen ist (Schritt 54), wird auf die Speicherzellenablesungen eine Rauschunempfindlichkeitsverarbeitung angewendet (Schritt 56). Die Rauschunempfindlichkeitsverarbeitung kann eine oder mehrere herkömmliche Signalverarbeitungstechniken umfassen, einschließlich von Digital- und Analogverarbeitungstechniken (z. B. einer Integrieren-und-Entladen bzw. Integrate-and-Dump). Wenn elektrische Antworten aus sowohl der Zeilenleitung 18 als auch der Spaltenleitung 30 erfasst werden, kann die Speicherzellenablesungsgenauigkeit der Steuerschaltung 34 durch eine herkömmliche Gleichtaktunterdrückungskombination der erfassten elektrischen Antworten verbessert werden.
  • Unter Bezugnahme auf 6 kann bei einem Ausführungsbeispiel der oben beschriebene Speicherzellenablesungsansatz in Verbindung mit einem nur einmal beschreibbaren Speicherzellenarray verwendet werden, das aus einer Mehrzahl von Speicherzellen 60 gebildet ist. Jede Speicherzelle 60 umfasst zusätzlich zu dem Speicherelement 14 und der Zugriffsdiode 16 eine oder mehrere Zeilenadressleitungen 62 und eine oder mehrere Spaltenadressleitungen 64. Bei diesem Ausführungsbeispiel wird die Speicherzelle 60 lediglich ausgewählt, wenn die an die Zeilenadressleitungen 62 angelegten Spannungen hoch sind (+VRail) und die an die Spaltenadressleitungen 64 angelegten Spannungen niedrig sind (–VRail) (d. h. keine der Zeilen- oder Spaltenadressdioden leitet). Der Zustand einer ausgewählten Speicherzelle 60 kann durch ein Anlegen einer Erfassungsspannung an die entsprechende Zeilenleitung oder die entsprechende Spaltenleitung oder beide und ein Erfassen der elektrischen Antwort auf die angelegte Erfassungsspannung gelesen werden, wie es oben beschrieben ist. Wenn eine Diskontinuität bei der erfassten elektrischen Antwort erfasst wird, ist insbesondere bestimmt, dass das Speicherelement durchgebrannt ist; andernfalls ist bestimmt, dass das Speicherelement intakt ist. Die oben beschriebenen Rauschunempfindlichkeitsverarbeitungstechniken können auch auf die erfassten elektrischen Antworten angewendet werden, um die Speicherzellenablesungsgenauigkeit der Steuerschaltung 34 zu verbessern.
  • Bei jedem der oben beschriebenen Ausführungsbeispiele kann die Steuerschaltung 34 konfiguriert sein, um ein Digitalausgangssignal zu erzeugen, das einen Speicherzellenzustand basierend auf dem Vorhandensein oder dem Fehlen einer erfassten Diskontinuität bei einer elektrischen Antwort auf ein Erfassungssignal, das an die Speicherzelle angelegt wird, die gelesen wird, angibt. Die Digitalausgangssignale aus der Steuerschaltung 34 können ohne weiteres durch eine nachfolgende Signalverarbeitungsausrüstung verarbeitet werden.
  • Die hierin beschriebenen Systeme und Verfahren sind nicht auf irgendeine bestimmte Hardware- oder Softwarekonfiguration beschränkt, sondern dieselben können vielmehr in irgendeiner Rechen- oder Verarbeitungsumgebung implementiert sein. Der Speicherzellenablesungsprozess und der Rauschunempfindlichkeitsprozess sind bevorzugt in einer prozeduralen oder objektorientierten Programmiersprache auf einer hohen Ebene implementiert; jedoch können die Programme in einer Assembler- oder Maschinensprache implementiert sein, falls dies erwünscht ist. In jedem Fall kann die Programmiersprache eine kompilierte oder eine interpretierte Sprache sein.
  • Andere Ausführungsbeispiele sind innerhalb des Schutzbereichs der Ansprüche. Zum Beispiel können die oben beschriebenen Speicherzellenablesungsausführungsbeispiele mit irgendeinem herkömmlichen diodenbasierten Speicher verwendet werden, der ein Strukturänderungselement umfasst, das eine Diskontinuität bei der erfassten elektrischen Antwort erzeugt, wenn das Strukturänderungselement in einem Speicherzustand ist, und keine ähnliche Diskontinuität, wenn das Strukturänderungselement in einem anderen Speicherzustand ist.

Claims (8)

  1. Ein Verfahren zum Lesen einer Speicherzelle (12) in einem Speicherzellenarray (10), das folgende Schritte aufweist: Adressieren einer Speicherzelle (12); Anlegen eines Eingangssignals über einen Bereich von Werten an die adressierte Speicherzelle (12); und Lesen des Zustands der Speicherzelle (12) basierend auf einer Diskontinuität bei einer erfassten elektrischen Antwort auf die angelegten Eingangssignale-Werte, dadurch gekennzeichnet, dass der Speicher durch ein Anlegen einer Erfassungsspannung (Vsense,Row; Vsense,Column) über ein resistives Netzwerk, das eine Erfassungsdiode (38, 42) umfasst, adressiert wird und die Existenz der Diskontinuität durch das Vorspannen der Diode (38, 42) in Abhängigkeit von den Zuständen der Speicherzelle bestimmt wird.
  2. Ein System zum Lesen einer Speicherzelle (12) in einem Speicherzellenarray (10), das folgende Merkmale aufweist: eine Steuerschaltung (34), die konfiguriert ist, um eine Speicherzelle (12) zu adressieren, ein Eingangssignal über einen Bereich von Werten an die Speicherzelle (12) anzulegen und den Zustand der Speicherzelle (12) basierend auf einer Diskontinuität bei einer erfassten elektrischen Antwort auf die angelegten Eingangssignalwerte zu lesen, dadurch gekennzeichnet, dass die Steuerschaltung konfiguriert ist, um die Speicherzelle durch ein Anlegen einer Erfassungsspannung (Vsense, Row; Vsense, Column) über ein resistives Netzwerk, das eine Erfassungsdiode (38, 42) umfasst, zu adressieren, wobei die Existenz der Diskontinuität durch das Vorspannen der Diode (38, 42) in Abhängigkeit von den Zuständen der Speicherzelle bestimmt ist.
  3. Der Gegenstand gemäß Anspruch 1 oder 2, bei dem der Zustand der Speicherzelle (12) basierend auf einer Diskontinuität bei der erfassten elektrischen Antwort über einen Bereich von angelegten Eingangssignalwerten, die einen Betriebsspannungswert umfassen, gelesen wird.
  4. Der Gegenstand gemäß Anspruch 3, bei dem der Zustand der Speicherzelle (12) basierend auf einer Diskontinuität bei der erfassten elektrischen Antwort über einen Bereich von angelegten Eingangssignalwerten in der Größenordnung von einem oder mehreren Diodenabfällen des Betriebsspannungswertes gelesen wird.
  5. Der Gegenstand gemäß Anspruch 1 oder 2, bei dem der Zustand der Speicherzelle (12) basierend auf einer Diskontinuität bei einer Richtung der erfassten elektrischen Antwort gelesen wird.
  6. Der Gegenstand gemäß Anspruch 1 oder 2, bei dem der Zustand der Speicherzelle (12) basierend auf einer Diskontinuität bei einem Anstieg der erfassten elektrischen Antwort gelesen wird.
  7. Der Gegenstand gemäß Anspruch 1 oder 2, bei dem der Zustand der Speicherzelle (12) basierend auf dem Vorhandensein oder dem Fehlen einer Diskontinuität bei einer elektrischen Antwort auf das angelegte Eingangssignal gelesen wird.
  8. Der Gegenstand gemäß Anspruch 1 oder 2, bei dem der Zustand der Speicherzelle (12) mehrere Male in einer Leseperiode gelesen wird.
DE60225739T 2001-01-10 2002-01-08 Lesen von Speicherzellen Expired - Fee Related DE60225739T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US758875 1991-09-10
US09/758,875 US6466498B2 (en) 2001-01-10 2001-01-10 Discontinuity-based memory cell sensing

Publications (2)

Publication Number Publication Date
DE60225739D1 DE60225739D1 (de) 2008-05-08
DE60225739T2 true DE60225739T2 (de) 2009-02-12

Family

ID=25053431

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60225739T Expired - Fee Related DE60225739T2 (de) 2001-01-10 2002-01-08 Lesen von Speicherzellen

Country Status (8)

Country Link
US (1) US6466498B2 (de)
EP (1) EP1225587B1 (de)
JP (1) JP3699401B2 (de)
KR (1) KR100824131B1 (de)
CN (1) CN1229806C (de)
DE (1) DE60225739T2 (de)
HK (1) HK1048699A1 (de)
TW (1) TW544685B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385075B1 (en) * 2001-06-05 2002-05-07 Hewlett-Packard Company Parallel access of cross-point diode memory arrays
US7138687B2 (en) * 2004-01-26 2006-11-21 Macronix International Co., Ltd. Thin film phase-change memory
EP1624459A1 (de) * 2004-08-03 2006-02-08 STMicroelectronics S.r.l. Nichtflüchtige Phasenwechselspeicheranordnung und Verfahren zu deren Vorspannung
US7187600B2 (en) * 2004-09-22 2007-03-06 Freescale Semiconductor, Inc. Method and apparatus for protecting an integrated circuit from erroneous operation
US7564707B2 (en) * 2007-08-22 2009-07-21 Zerog Wireless, Inc. One-time programmable non-volatile memory
WO2009070635A1 (en) * 2007-11-30 2009-06-04 Bae Systems Information And Electronic Systems Integration Inc. Analog access circuit for validating chalcogenide memory cells
US20100090749A1 (en) * 2008-10-09 2010-04-15 United Microelectronics Corp. Multi-function chip

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611319A (en) * 1969-03-06 1971-10-05 Teledyne Inc Electrically alterable read only memory
JPS6276765A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 電荷検出回路
US4722822A (en) * 1985-11-27 1988-02-02 Advanced Micro Devices, Inc. Column-current multiplexing driver circuit for high density proms
US5465233A (en) 1993-05-28 1995-11-07 Sgs-Thomson Microelectronics, Inc. Structure for deselecting broken select lines in memory arrays
US5379250A (en) * 1993-08-20 1995-01-03 Micron Semiconductor, Inc. Zener programmable read only memory
US5818749A (en) * 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
US5945840A (en) 1994-02-24 1999-08-31 Micron Technology, Inc. Low current redundancy anti-fuse assembly
US5486776A (en) 1994-09-29 1996-01-23 Xilinx, Inc. Antifuse-based programmable logic circuit
US5789970A (en) * 1995-09-29 1998-08-04 Intel Corporation Static, low current, low voltage sensing circuit for sensing the state of a fuse device
US6143610A (en) 1997-01-06 2000-11-07 United Microelectronics Corp. Method for fabricating high-density semiconductor read-only memory device
TW311283B (en) 1997-01-07 1997-07-21 United Microelectronics Corp Read only memory and manufacturing method thereof
TW377496B (en) 1997-01-15 1999-12-21 United Microelectronics Corp Method of manufacturing read-only memory structure
TW329042B (en) 1997-02-17 1998-04-01 United Microelectronics Corp Binary ROM and its manufacturing method
KR100321169B1 (ko) 1998-06-30 2002-05-13 박종섭 앤티퓨즈의프로그래밍회로
DE19853447A1 (de) * 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher

Also Published As

Publication number Publication date
EP1225587B1 (de) 2008-03-26
CN1365116A (zh) 2002-08-21
US20020089869A1 (en) 2002-07-11
KR100824131B1 (ko) 2008-04-21
DE60225739D1 (de) 2008-05-08
CN1229806C (zh) 2005-11-30
HK1048699A1 (zh) 2003-04-11
TW544685B (en) 2003-08-01
JP2002216490A (ja) 2002-08-02
EP1225587A3 (de) 2003-04-23
JP3699401B2 (ja) 2005-09-28
KR20020060600A (ko) 2002-07-18
EP1225587A2 (de) 2002-07-24
US6466498B2 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
DE112004000268B4 (de) Auswahlschaltung für genaue Speicherleseoperationen
DE112012003422B4 (de) Vorrichtungen, Geräte und Verfahren zum Erkennen eines Snapback-Ereignisses in einer Schaltung
DE2313917C3 (de) Speicher mit redundanten Speicherstellen
DE3037130C2 (de) Adressenbezeichnungsschaltung
DE112005002818B4 (de) Diodenarrayarchitektur zum Adressieren von Widerstandspeicherarrays im Nanomaßstab
DE102013101675B4 (de) Anpassung von Referenzwiderständen bei der Ermittlung von MRAM-Widerstandszuständen
DE60311238T2 (de) Speichervorrichtung
DE102005017828A1 (de) Verfahren zum Lesen von Speicherfeldern
DE4407732C2 (de) Nicht-flüchtiger Halbleiterspeicher
DE102018124093A1 (de) Speichervorrichtung und betriebsverfahren derselben
DE102004039236B4 (de) Magnetischer Speicher
DE2707456C3 (de)
DE102007012781A1 (de) Speicherarray mit hoher Dichte zur Niedrigenergie-Anwendung
EP1204120A2 (de) Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
DE102018128329A1 (de) Speichervorrichtung und Verfahren zum Betreiben derselben
DE102004058132B3 (de) Speicherschaltung sowie Verfahren zum Bewerten eines Speicherdatums einer CBRAM-Widerstandsspeicherzelle
DE60225739T2 (de) Lesen von Speicherzellen
DE19730347B4 (de) Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben
DE102016100014B4 (de) Speicherbaustein und seine Referenzschaltung
DE10218272A1 (de) Programmierbarer Festwertspeicher, Speicherzelle hierfür und zugehöriges Verfahren zum Schreiben/Lesen von Daten
DE10034230A1 (de) Leseverstärkerschaltung zur Verwendung in einem nicht-flüchtigen Halbleiterspeicherbauelement
DE102005017071B4 (de) Schwebe-Gate-Speichereinrichtung
DE102004011418B4 (de) Anordnung und Verfahren zum Lesen einer Speicherzelle
DE102004060710B4 (de) Speicherzellenfolgen
WO2008059001A2 (de) Schaltungsanordnung, umfassend ein speicherzellenfeld, und verfahren zu deren betrieb

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, US

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee