TW544685B - Discontinuity-based memory cell sensing - Google Patents

Discontinuity-based memory cell sensing Download PDF

Info

Publication number
TW544685B
TW544685B TW090118445A TW90118445A TW544685B TW 544685 B TW544685 B TW 544685B TW 090118445 A TW090118445 A TW 090118445A TW 90118445 A TW90118445 A TW 90118445A TW 544685 B TW544685 B TW 544685B
Authority
TW
Taiwan
Prior art keywords
memory cell
read
patent application
state
scope
Prior art date
Application number
TW090118445A
Other languages
English (en)
Inventor
Josh N Hogan
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Application granted granted Critical
Publication of TW544685B publication Critical patent/TW544685B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

544685 A7 _ B7____ 五、發明説明(1 ) 本發明係關於用以感測記億體晶胞陣列中之記億體晶 胞的系統及方法。 發明之背景 一般而言,一組記億體系統包含多數個以分別地可存 取之記憶體晶胞陣列被配置之記億體元件。許多不同的記 億體系統可用於不同的應用中。例如,依電性記憶體(例如, 動態隨機存取記憶體),其需要一種連續的電源以保留他們 的內容,提供微處理機爲主的應用之高儲存容量以及多功 能的程式規劃選擇。非依電性記億體(例如,唯讀記億體及 可程式規劃的邏輯陣列),其不需要連續的電源以保留他們 的內容,提供相對地較低的儲存容量及有限之程式規劃選 擇。 非依電性記億體一般以兩種方法之其中一種而儲存資 訊。特別是,非依電性記億體可以儲存一組電荷或可以儲 存一組獨特的物理結構。一組電荷·儲存非依電性記億體使 用一種相對小的電流以在記億體元件位置中儲存一組電 荷。另一方面,一組結構-變化記憶體,一般使用一種大的 電流以改變一組記億體元件(例如,一組熔絲或一組硫屬薄 膜材料記億體元件)之物理結構/在電荷-儲存及結構·變化 非依電性記憶體兩者中,一存取元件(例如,存取電晶體或 一組存取二極體)一般提供分別的存取至一組相關的記億體 元件。在讀取操作時,除了與將被讀取之特定記億體晶胞’ 相關的存取元件之外,所有的記億體陣列中的存取元件被 關掉。在二極體爲主的記億體系統實例中,對應至非感應 __________4- 衣紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公廣) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財4^7員工消費合作社印製 544685 A7 B7 經 濟· 部 智 慧 財 局 B X 消 費 合 作 社 印 製 五、發明説明(2 式記億體元件之二極體之累積反向偏壓電流可以顯著地減 低被施加到將被讀取的記億體晶胞信號之被感測反應的信 號-至·雜訊比率,而使得不易精確地決定記億體晶胞之記億 體狀態。 ^ 發明之槪要 本發明是以新穎的記億體晶胞讀取機構(系統及方法) 爲主要特點,其使得記億體晶胞的狀態以較大之精確度而 被決定。 在一論點中,本發明是以一種記憶體晶胞讀取機構爲 主要特點,其中一組記憶體晶胞被定址’一組輸入信號被 施加至在一數値範圍上之該被定址的記億體晶胞’並且該 記億體晶胞之狀態根據被施加的輸入信號値之感測電氣反 應中的一組中斷而被讀取。 本發明之實施例可以包含一組或多組下面的特點。記 億體晶胞之狀態最好是依據構成一組軌道電壓値的被施加 輸入信號値範圍(例如,在該軌道電壓値之一組或多組二極 體電位降之內)之感測電氣反應中之一組中斷而被讀取。 記憶體晶胞之狀態可以依據感測電氣反應方向中之一 組中斷而被讀取。記億體晶胞g狀態同時也可以依據感測 電氣反應之斜率中的一組中斷而被讀取。記憶體晶胞之狀 態可以依據被施加的輸入信號之電氣反應中的一組中斷之 存在或不存在而被讀取。 記億體晶胞之狀態可以在一讀取週期之內被多次讀 取。一組雜訊消除處理程序可以被應用至多重記憶體晶胞 衣紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------^----^-I1T------0 (請先閲讀背面之注意事項再填寫本頁) 544685 A7 B7 五、發明説明(3 ) 讀取。在一實施例中,雜訊消除處理程序包含一種積分及 轉儲處理程序。在一些實施例中,一組被施加的列信號之 電氣反應被感測並且一組被施加的行信號之電氣反應被感 測。一種共模排斥雜訊消除處s程序可以被應用至被施加 的列及行信號之感測電氣反應。 下面是本發明之一些優點。 本發明提供一種記憶體晶胞讀取方法,其可以容易地被應 用至二極體爲主的記憶體系統。一般而言,本發明對於雜 訊是相對地不敏感。例如,本發明對於利用二極體-爲主的 記憶體系統特性之反向偏壓漏電流所導致的雜訊是相對地 不敏感。本發明同時也可以被組態以提供一組數位感測信 號,其可以利用數位處理設備而容易地被處理。 本月之其他的特點和優點,將從下面包含圖形和申 請專利範圍的說明而成爲更明顯。 圖形之說明 第1圖是一組記億體晶胞陣列之部份的一組電路圖。 第2圖是被耦合在第1圖記億體晶胞陣列中一組列線 及一組行線之間的記億體晶胞之一組電路圖。 第3 A圖是當記憶體晶胞不被燒斷時對於被施加至第2 圖記億體晶胞之一組列線信號的感測電氣反應之槪略圖。 第3B圖是當記億體晶胞被燒斷時對於被施加至第2圖 記億體晶胞之一組列線信號的感測電氣反應之槪略圖。 第4A圖是當記憶體晶胞不被燒斷時對於被施加至第2 圖記憶體晶胞之一組行線信號的感測電氣反應之槪略圖。 ___ fs_ 本紙張尺度適用中國國家標準(〔>^)八4規格(210'乂297公董) -----!1#— — (請先閱讀背面之注意事項再填寫本頁)
、1T 舞. 經濟部智慧財/i^s工消費合作社印製 544685 經濟部智慧財£局Μ工消費合作社印製 A7 B7 五、發明説明(4 ) 第4B圖是當記憶體晶胞被燒斷時對於被施加至第2圖 記憶體晶胞之一組行線信號的感測電氣反應之槪略圖。 第5圖是一種讀取第2圖記憶體晶胞方法的圖形。 第6圖是被耦合在另一種E億體晶胞陣列之一組列線 及一組行線之間的記億體晶胞之一組電路圖。 詳細之說明 I 在下面的說明中,相同的參考數目被使用以確認相同 的元件。更進一步地,圖形是有意地以一種槪略的方式展 示範例實施例之主要特點。圖形並不是有意示出實際的實 施例之每一特點也不是有意示出被展示之元件的相對尺 度,並且不是按比例排列而繪製。 參看至第1圖,在一組實施例中,記億體晶胞陣列1 0 包含以多重列和多重行被配置之多數個記億體晶胞1 2。各 記億體晶胞1 2包含被串列耦合在一組分別的列線1 8、20、 22、24以及一組分別的行線26、28、30、32之間中之一組 記憶體元件1 4以及一組存取二極體1 6。在一些實施例中, > 記億體元件1 4及存取二極體1 6可具有相似材料結構。在 這實施例中,記憶體元件丨4是一種結構·變化元件(例如, 一組熔絲元件)。一般而言,記憶體元件1 4可以包含任何結 構·變化元件,其當元件是在一組記億體狀態時,在一組列 線或一組行線、或兩者之被感測的電氣反應中產生一組中 斷,並且當元件是在另一記憶體狀態時,沒有相似電氣反 應之中斷。如第1圖所展示,各存取二極體之陰極被耦合 至一組行線26-32並且各存取二極體之陽極被耦合至一組 衣纸乐尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------扣衣------、玎------^ (請先閱讀背面之注意事項再填寫本頁) 544685 A7 _B7 _ 五、發明説明(5 ) 分別的記億體元件。各記憶體元件,輪流地,被耦合在一 組分別的存取二極體以及一組列線1 8-24之間。因此,跨越 一組記憶體晶胞之電壓是由被施加至在記億體晶胞被耦合 之間的列線和行線的電壓所決定。在其他的實施例中,存 取二極體和記憶體元件的位置可以被倒反。控制電路34被 組態以定址(或選擇)、程式規劃資訊進入、並且從在記憶體 晶胞陣列1 〇之內的一組或多組記億體晶胞1 2讀取資訊。 在操作時,控制電路34可以利用經由一組或多組被選 擇的記憶體晶胞1 2施加一組電流而程式規劃記億體晶胞陣 列1 〇,其足以燒斷在被選擇的記億體晶胞之內的熔絲元 件,因而中斷經由被選擇的記憶體晶胞之電流通道。因此, 在本實施例中,一組記億體晶胞可以是兩種狀態中之其中 的一種:燒斷或不燒斷。如下面之詳細說明,爲讀取記憶 體晶胞1 2之內容(或狀態),控制電路34施加一組感測電壓 至對應的列線或對應的行線、或兩者,並且感測被施加的 感測電壓之電氣反應。如果在感測電氣反應中一組中斷被 檢測’則記億體元件被決定爲燒斷;否則,記億體元件被 決定爲原封不動。 參看至第2、3A和3B圖,在一實施例中,控制電路 34經由感測電阻器36和感測二極體38而施加一組感測電 壓(V 至列線1 8。感測電壓以高於及低於正軌道電壓 ( + VRaH)之數値(±Δ )之範圍被施加。在一實施例中,感測電 壓最好是在正軌道電壓的一組或多組二極體之電位降的一 組數値範圍。在一實施例中,被施加的感測電壓在正軌道 ____8_ 衣紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -----II--搛 II (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財4局員工消費合作社印製 544685
經濟部智慧財產苟員工消費合作社印製 五'發明説明(6) 電壓之1伏特內(亦即,△= 1伏特)的一組數値範圍。控制 電路34檢測記億體晶胞1 2之反應,例如,利用監視流動 經由感測電阻器3 6之電流。如果記憶體元件1 4不被燒斷, 當被施加的感測電壓具有一組接近正軌道電壓之數値時, 則感測二極體3 8是反向偏壓(觀看第3 A圖)。結果,流經 過感測電阻器36之電流(I s )對應至反向偏壓感測二極 體38電流,其是負値並且對於接近正軌道電壓之被施加的 感測電壓在斜率(△ 1/ △ V)上面具有一組相對小的變化。但 是,如果記億體元件1 4被燒斷,當被施加的感測電壓之振 幅是較小於在正軌道電壓( + VTH)之下的一組二極體之電位 降時,感測二極體3 8是順向偏壓(看第3B圖)。在這記億體 狀態中,當被施加的感測電壓之振幅是大於在正軌道電壓 ( + VTH)振幅之下的一組二極體電位降時,感測二極體38是 反向偏壓。結果,當被施加的感測電壓從在+VTH之下的一 組振幅改變至在+VTH之上的振幅時,流動經由感測電阻器 36之電流(J 是具特徵於方向(從正的至負的)以及斜 率(從一組相對地大數値至一組相對地小數値之Δ 1/ △ V改 變)之中斷。在一些情況中,方向之中斷可以被在其他的非 被選擇的記憶體元件中之反向偏壓電流的累積所遮罩。在 這樣的情況中,記億體元件之狀態可以利用感知全體的感 測電流中之中斷存在或者不存在而被決定。 如第2、4Α和4Β圖之展示,控制電路34可以經由一 組感測電阻器40及一組感測電阻器42而施加一組感測電 壓(V ns )至行線30。感測電壓以負軌道電壓(-V )之上 9 $纸浪尺度適用不國國家標準(CMS ) A4規格(210X297公廣) ---------批衣------1T------線、 (請先閱讀背面之注意事項再填寫本頁) 5 8 6 44 5 A7 B7 五 發明説明(7) .經濟部智慧时工消費合作社印製 下一組數値範圍(± △)被施加。在一組實施例中,感測電壓 最好是涵蓋在負軌道電壓之一組或多組二極體電位降的一 組數値範圍。在一組實施例中,被施加的感測電壓涵蓋在 負軌道電壓1伏特之內(亦即,△_= 1伏特)的一組數値範圍。 控制電路34利用監視流經由感測電阻器40之電流而檢測 記億體晶胞1 2的反應。如果記億體元件丨4不被燒斷,當 被施加的感測電壓具有接近正軌道電壓的一組數値時,則 感測二極體42是反向偏壓(觀看第4A圖)。結果,流經由 感測電阻器40之電流(I * ^ )對應至反向偏壓感測二極體 42電流,其是負値並且對於被施加接近負軌道電壓的感測 電壓在斜率(Δ Ι/Δ V)上面具有一種相對小的變化。但是, 如果記億體元件14被燒斷,當被施加的感測電壓之振幅是 較小於在負軌道電壓(·νΤΗ)之下之一組二極體電位降時,則 感測二極體42是順向偏壓(觀看第4Β圖)。在這記憶體狀態 中,當被施加感測電壓的振幅是大於在負軌道電壓(-VTH) 振幅之下的一組二極體電位降時,感測二極體42是反向偏 壓。結果,當被施加的感測電壓從在-VTH之下之振幅改變 至在_VTH之上之振幅時,流經由感測電阻器40之電流(I * 明,了)是具特徵於方向(從負値至正値)以及斜率(從一組相對 地大數値至一組相對地小數値之△ 1/ △ V改變)之中斷。如 上面配合感測二極體3 8之說明,在一些情況中,方向中斷 可以被其他非被選擇的記億體元件中反向偏壓電流之累積· 所遮罩。在這樣的情況中,記億體元件狀態可以利用感知 總計的感測電流之斜率中斷的存在或不存在而被決定。 (請先閱讀背面之注意事項再填寫本頁) d 表紙張尺度適用中國國家標準(CNS ) A4規格(210X297公复) 經濟部智^財4局員工消費合作社印製 544685 A7 _ 五、發明説明(8) 參看至第5圖,在一實施例中,記億體晶胞1 2可以被 控制電路34所讀取,如下所示。控制電路34施加在一數 値範圍之輸入信號至記憶體晶胞12(步驟50)。輸入信號可 以被施加至列線1 8或行線30或兩者。控制電路34感測在 被施加的輸入信號値範圍之電氣反應(步驟52)。電氣反應 在經由被施加至記憶體晶胞1 2之輸入信號的線路被感測。 如果讀取週期不逾時(步驟54),則記億體晶胞1 2再次被讀 取(步驟50、52) $在讀取週期逾時之後(步驟54),雜訊消 除處理被施加至記億體晶胞讀取(步驟56)。雜訊消除處理 可以包含一組或多組習見的信號處理技術,包含數位和類 比(例如,一種積分和轉儲)處理技術。如果來自列線1 8和 行線30兩者之電氣反應被感測,則控制電路34之記憶體 晶胞讀取精確度可以利用一種習見被感測電氣反應之共模 排斥組合而被改進。 參看至第6圖,在一實施例中,上面所說明的記億體 晶胞讀取方法可以配合由多數個記億體晶胞60所形成之寫 入一次的記億體晶胞陣列而被使用。各記億體晶胞60,除 了包含記億體元件1 4和存取二極體1 6之外,還包含一組 或多組列位址線62以及一組或多組行位址線64。在這實施 例中,僅當被施加至列位址線62的電壓是高位(+ V軌^)並 且被施加至行位址線64的電壓是低位(-V a a )(亦即,無一 個列或行位址二極體被導通)時,記億體晶胞60被選擇。被 選擇的記億體晶胞60狀態可以利用施加一組感測電壓至對 嚿的列線或對應的行線、或兩者而被讀取,並且感測被施 — ___11 本纸乐尺度適用中國國家標準(〇\5)八4規格(210、乂297公釐) I I I I I I I I I I I I In n 訂 I I I I --- I I i 線 (請先閲讀背面之注意事項再填寫本頁) 544685 A7 B7 五、發明説明(9 ) 經濟部智慈財產笱員工消費合作社印製 加的感測電壓之電氣反應,如上所述。尤其是,如果在感 測電氣反應中一組中斷被檢測,則記億體元件被決定爲燒 斷;否則,記億體元件被決定爲原封不動。上面所說明之 雜訊消除處理技術同時也可以被應用至·被感測的電氣反應 以改進控制電路34之記憶體晶胞讀取精確度。 在各上面說明之實施例中,控制電路34可以被組態以 產生一組數位輸出信號,其是依據在被施加至被讀取記億 體晶胞之感測信號的電氣反應中一組被檢測的中斷存在或 不存在之一組記億體晶胞狀態指示。來自控制電路34之數 位輸出信號可以容易地被依序的信號處理設備所處理。 此處說明之系統及方法是不受限制於任何特定的硬體 或軟體組態,而它們可在任何計算或處理環境中被製作。 記憶體晶胞讀取處理和雜訊消除處理最好是以高位準程序 或以物件導向程式語言而被製作;但是,如果需要的話, 程式規劃可以用組合語言或機器語言被製作。在任何情況 中’程式語言可以是一種編譯程式或轉譯語言。 其他的實施例是在申請專利範圍範疇之內。例如,上 面所說明之記億體晶胞讀取實施例可以配合包含一種結構-變化元件而與任何習見的二極體爲主之記憶體被使用,當 結構·變化元件是在一組記億體狀態時,該結構-變化元件在 所感測電氣反應中產生一組中斷,並且當該結構-變化元件 是在另一記億體狀態時’沒有相似中斷產生。 12 中國國家標準(CNS ) A4規格(210X297公釐) -----:-:---MII (請先閱讀背面之注意事項再填寫本頁)
、1T 544685 A7 B7 五、發明説明(⑴ 元件標號對照表 10……記憶體晶胞陣列 12……記憶體晶胞 14……記億體元件 16……存取二極體
I 18· 20·, 22·· 24" 2 6" 28·· 列線 列線 列線 列線 行線 行線 3〇……行線 32……行線 經濟部智慧財產苟員工消費合泎社印製 34· 36· 38· 40 -42 · 60· 62·. 64 ·· 控制電路 感測電阻器 感測二極體 惑測電阻器 感測電阻器 記憶體晶胞 列位址線 行位址線 13 衣紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 批水 訂 I I 線 (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 544685 A B c D 六、申請專利範圍 第90 11 8445號申請案申請專利範圍修正本 92.1,30« 1 . 一種讀取在一組記憶體晶胞陣列(1 〇)中之記憶體 晶胞(1 2 )之方法,其包含: 定址一組記憶體晶胞(1 2 ); 5 施加一組在一數値範圍之輸入信號至該被定址的記憶 體晶胞(12);並且 依據在被施加的輸入信號値之被感測電氣反應的中斷 而讀取該記憶體晶胞(12)之狀態。 2 · —種用以讀取記憶體晶胞陣列(1 0)中之一組記憶 10 體晶胞(12)之系統,其包含·· 一組控制電路(34),其被組態以定址一組記億體晶胞 (1 2),施加在一組數値範圍之輸入信號至該記憶體晶胞(丨2) 並且依據被施加輸入信號値的感測電氣反應之中斷而讀取 該記憶體晶胞(12)之狀態。 15 3. 如申請專利範圍第1項之方法,其中該記憶體晶胞 (1 2)之狀態依據包含一組軌道電壓値之被施加輸入信號値 的範圍之被感測電氣反應的中斷而被讀取。 4. 如申請專利範圍第2項之系統,其中該記憶體晶胞 (1 2)之狀態依據包含一組軌道電壓値之被施加輸入信號値 20 的範圍之被感測電氣反應的中斷而被讀取。 5. 如申請專利範圍第3項之方法,其中該記億體晶胞 (1 2)之狀態依據在該軌道電壓値之一組或多組二極體電位 降之被施加輸入信號値範圍之感測電氣反應的中斷而被讀 取。 14 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 54^58530
    六、申請專利範圍
    6,如申請專利範圍第4項之系統,其中該記億體晶胞 (12)之狀態依據在該軌道電壓値之〜組或多組二極體電位 降之被施加輸入信號値範圍之感測電氣反應的中斷而被讀 取。 5 7.如申請專利範圍第1項之方法’其中該記憶體晶胞 (1 2)之狀態依據該感測電氣反應方向之中斷而被讀取。 8 .如申請專利範圍第2項之系統,其中該記憶體晶胞 (12)之狀態依據該感測電氣反應方向之中斷而被輝取。 9 ·如申請專利範圍第1項之方法,其中該記憶體晶胞 10 (1 2)之狀態依據該感測電氣反應斜率之中斷而被讀取。 1 0 ·如申請專利範圍第2項之系統,其中該記憶體晶胞 (1 2)之狀態依據該感測電氣反應斜率之中斷而被讀取。 1 1 .如申請專利範圍第1之方法,其中該記憶體晶胞 (1 2)之狀態依據被施加的輸入信號之電氣反應中斷之存在 15 或不存在而被讀取。 1 2.如申請專利範圍第2項之系統,其中該記憶體晶胞 (1 2)之狀態依據被施加的輸入信號之電氣反應中斷之存在 或不存在而被讀取。 13. 如申請專利範圍第1項之方法,其中該記憶體晶 20 胞(1 2)之狀態在一讀取週期之內被多次讀取。 14·如申請專利範圍第2項之系統,其中該記憶體晶胞 (12)之狀態在一讀取週期之內被多次讀取。 1 5 .如申請專利範圍第1 3項之方法,其中一雜訊消除 處理程序被應用至該寺多重δδ 1思體晶胞讀取。 15 $^長尺度適用中國國家標準(CNS ) Α4規格(21 0X297公釐)
    裝 訂 t
    8 8 8 8 A B c D 六、申請專利範圍 1 6.如申請專利範圍第1 4項之系統,其中一雜訊消除 處理程序被應用至該等多重記憶體晶胞讀取。 17. 如申請專利範圍第1項之方法,其中一組被施加 列信號的電氣反應被感測並且一組被施加行信號的電氣反 5 應被感測。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
TW090118445A 2001-01-10 2001-07-27 Discontinuity-based memory cell sensing TW544685B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/758,875 US6466498B2 (en) 2001-01-10 2001-01-10 Discontinuity-based memory cell sensing

Publications (1)

Publication Number Publication Date
TW544685B true TW544685B (en) 2003-08-01

Family

ID=25053431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090118445A TW544685B (en) 2001-01-10 2001-07-27 Discontinuity-based memory cell sensing

Country Status (8)

Country Link
US (1) US6466498B2 (zh)
EP (1) EP1225587B1 (zh)
JP (1) JP3699401B2 (zh)
KR (1) KR100824131B1 (zh)
CN (1) CN1229806C (zh)
DE (1) DE60225739T2 (zh)
HK (1) HK1048699A1 (zh)
TW (1) TW544685B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385075B1 (en) * 2001-06-05 2002-05-07 Hewlett-Packard Company Parallel access of cross-point diode memory arrays
US7138687B2 (en) * 2004-01-26 2006-11-21 Macronix International Co., Ltd. Thin film phase-change memory
EP1624459A1 (en) * 2004-08-03 2006-02-08 STMicroelectronics S.r.l. Nonvolatile phase change memory device and biasing method therefor
US7187600B2 (en) * 2004-09-22 2007-03-06 Freescale Semiconductor, Inc. Method and apparatus for protecting an integrated circuit from erroneous operation
US7564707B2 (en) * 2007-08-22 2009-07-21 Zerog Wireless, Inc. One-time programmable non-volatile memory
WO2009070635A1 (en) * 2007-11-30 2009-06-04 Bae Systems Information And Electronic Systems Integration Inc. Analog access circuit for validating chalcogenide memory cells
US20100090749A1 (en) * 2008-10-09 2010-04-15 United Microelectronics Corp. Multi-function chip

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611319A (en) * 1969-03-06 1971-10-05 Teledyne Inc Electrically alterable read only memory
JPS6276765A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 電荷検出回路
US4722822A (en) * 1985-11-27 1988-02-02 Advanced Micro Devices, Inc. Column-current multiplexing driver circuit for high density proms
US5465233A (en) 1993-05-28 1995-11-07 Sgs-Thomson Microelectronics, Inc. Structure for deselecting broken select lines in memory arrays
US5818749A (en) * 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
US5379250A (en) * 1993-08-20 1995-01-03 Micron Semiconductor, Inc. Zener programmable read only memory
US5945840A (en) 1994-02-24 1999-08-31 Micron Technology, Inc. Low current redundancy anti-fuse assembly
US5486776A (en) 1994-09-29 1996-01-23 Xilinx, Inc. Antifuse-based programmable logic circuit
US5789970A (en) * 1995-09-29 1998-08-04 Intel Corporation Static, low current, low voltage sensing circuit for sensing the state of a fuse device
US6143610A (en) 1997-01-06 2000-11-07 United Microelectronics Corp. Method for fabricating high-density semiconductor read-only memory device
TW311283B (en) 1997-01-07 1997-07-21 United Microelectronics Corp Read only memory and manufacturing method thereof
TW377496B (en) 1997-01-15 1999-12-21 United Microelectronics Corp Method of manufacturing read-only memory structure
TW329042B (en) 1997-02-17 1998-04-01 United Microelectronics Corp Binary ROM and its manufacturing method
KR100321169B1 (ko) 1998-06-30 2002-05-13 박종섭 앤티퓨즈의프로그래밍회로
DE19853447A1 (de) * 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher

Also Published As

Publication number Publication date
EP1225587A3 (en) 2003-04-23
JP3699401B2 (ja) 2005-09-28
JP2002216490A (ja) 2002-08-02
US6466498B2 (en) 2002-10-15
DE60225739T2 (de) 2009-02-12
CN1365116A (zh) 2002-08-21
KR100824131B1 (ko) 2008-04-21
CN1229806C (zh) 2005-11-30
EP1225587B1 (en) 2008-03-26
US20020089869A1 (en) 2002-07-11
KR20020060600A (ko) 2002-07-18
HK1048699A1 (zh) 2003-04-11
EP1225587A2 (en) 2002-07-24
DE60225739D1 (de) 2008-05-08

Similar Documents

Publication Publication Date Title
US7254052B2 (en) Memory circuit and method for reading out a memory datum from such a memory circuit
US7869253B2 (en) Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell
US6462979B2 (en) Integrated memory having memory cells with magnetoresistive storage effect
JP3672954B2 (ja) 半導体記憶装置
KR970030860A (ko) 불휘발성 반도체기억장치
US20080056041A1 (en) Memory circuit
JP2007525781A (ja) メモリ回路、およびcbram抵抗メモリセルのメモリデータを評価するための評価方法
KR970017679A (ko) 불휘발성 반도체 기억 장치 및 그의 사용 방법
US6219273B1 (en) Integrated semiconductor-magnetic random access memory system
US7580297B2 (en) Readout of multi-level storage cells
TW544685B (en) Discontinuity-based memory cell sensing
CN101178927B (zh) 应用于存储器的多稳态感测放大器
KR960012005A (ko) 반도체 메모리
KR20200123003A (ko) 메모리 디바이스에 기록하고 그로부터 판독하기 위한 방법 및 시스템
KR20030059312A (ko) 자기 저항 메모리 및 자기 저항 메모리내의 메모리 셀을판독하는 방법
US5434816A (en) Two-transistor dynamic random-access memory cell having a common read/write terminal
KR101679081B1 (ko) 다차원 메모리 상태에 의해 특성화되는 저장된 다중비트 데이터
Ahmad et al. Analysis of VMM operations on 1S1R crossbar arrays and the influence of wire resistances
US7330385B2 (en) Integrated semiconductor memory device with adaptation of the evaluation characteristic of sense amplifiers
US6195304B1 (en) Semiconductor memory device and its refresh address signal generating method adapted to reduce power consumption during refresh operation
KR100615746B1 (ko) 직렬 접속된 메모리 셀(cfram)을 갖는 강유전성판독/기록 메모리
KR102707588B1 (ko) 메모리 장치 및 이를 포함하는 시스템 온 칩
US20020167832A1 (en) Data memory
KR100313086B1 (ko) 메모리장치의 뱅크 억세스 카운터
CN112863585A (zh) 用于电子装置的差分熔丝读出电路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees