DE10034230A1

DE10034230A1 - Leseverstärkerschaltung zur Verwendung in einem nicht-flüchtigen Halbleiterspeicherbauelement

Info

Publication number: DE10034230A1
Application number: DE10034230A
Authority: DE
Inventors: Sung-Hee Cho
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1999-10-01
Filing date: 2000-07-14
Publication date: 2001-04-12
Anticipated expiration: 2020-07-15
Also published as: JP4564151B2; US6400606B1; DE10034230B4; KR100322471B1; JP2001101884A; KR20010035664A

Abstract

Eine Leseverstärkerschaltung (100) gemäß der vorliegenden Erfindung umfaßt einen Widerstand (116) und eine Bezugszelle (108), die parallel geschalten und mit einer Bezugsleitung (RDL) verbunden sind. Die Bezugszelle (108) beseht aus einem Feldeffekttransistor mit schwebendem Gate mit derselben Kennlinie wie eine Speicherzelle (102). Die Bezugszelle (108) wird so programmiert, daß sie eine Schwellenspannung mit einem Zwischenwert zwischen einer Schwellenspannung eines Ein-Zellen-Transistors und einer Schwellenspannung eines Aus-Zellen-Transistors aufweist. Gemäß dieser Schaltungsanordnung wird ein Bezugsstrom nur durch einen Strom festgelegt, der durch den Widerstand (116) fließt, wenn eine Gatespannung für eine Speicher-/Bezugszelle höher ist als die Schwellenspannung der Bezugszelle (108). Dies veranlaßt, daß der Bezugsstrom zwischen dem Ein-Zellen-Strom und dem Aus-Zellen-Strom liegt. Daher wird die maximale Betriebsspannung der erfindungsgemäßen Leseverstärkerschaltung nicht durch eine Änderung der Gatespannung für die Speicher-/Bezugszelle oder durch eine Änderung einer Versorgungsspannung begrenzt.

Description

Diese Anmeldung bezieht sich hinsichtlich der Priorität auf die Koreanische Patentanmeldung Nr. 1999-42356, eingereicht am 1. Oktober 1999, deren Inhalt in seiner Gesamtheit durch die Bezugnahme hierin aufgenommen wird.

Die Erfindung betrifft Halbleiterspeicherbauelemente und insbesondere eine Leseverstärkerschaltung, die in einem nicht-flüchtigen Halbleiterspeicherbauelement verwendet wird.

Eine EPROM- oder EEPROM-Zelle (oder Flash-Speicherzelle) umfaßt typischerweise einen Feldeffekttransistor mit schwebendem Gate. Der Leiter des schwebenden Gates einer programmierten Speicherzelle wird mit Elektronen aufgeladen und die Elektronen machen wiederum den Source-Drain-Pfad unter dem aufgeladenen schwebenden Gate nichtleitend, wenn eine vorbestimmte Spannung an das Steuergate angelegt wird. Der nichtleitende Zustand wird von einem Leseverstärker als "Null"-Bit (oder als "Eins"-Bit) gelesen. Zu diesem Zeitpunkt weist die programmierte Speicherzelle einen Aus- Zustand auf. Der Leiter des schwebenden Gates einer nicht- programmierten Zelle ist neutral geladen (oder leicht positiv oder negativ geladen), so daß der Source-Drain-Pfad unter dem nicht-programmierten schwebenden Gate leitend ist, wenn die vorbestimmte Spannung an das Steuergate angelegt wird. Der leitende Zustand wird von einem Leseverstärker als "Eins"-Bit (oder als "Null"-Bit) gelesen. Zu diesem Zeitpunkt weist die nicht-programmierte Zelle einen Ein-Zustand auf.

Eine Matrix eines nicht-flüchtigen Halbleiterspeicherbauelements kann Millionen von Speicherzellen mit schwebendem Gate enthalten, die in Zeilen und Spalten angeordnet sind. Die Sourcepole jeder Zelle in einer Spalte sind mit einer Source-Spaltenleitung verbunden und die Source-Spaltenleitung für eine angesteuerte Zelle kann während des Lesens der angesteuerten Zelle durch einen Leseverstärker mit einem Bezugspotential oder der Erde verbunden werden. Die Drainpole jeder Zelle in einer Spalte sind mit einer separaten Bitleitung (Drain-Spaltenleitung) verbunden und die Drain-Spaltenleitung für eine angesteuerte Zelle wird während des Lesens der angesteuerten Zelle mit einem Eingangsanschluß des Leseverstärkers verbunden. Die Steuergates jeder Zelle in einer Zeile sind mit einer Wortleitung verbunden und die Wortleitung für eine angesteuerte Zelle wird während des Lesens der angesteuerten Zelle mit der vorbestimmten Ansteuerspannung verbunden.

Während der Leseoperation wird der Strom durch die angesteuerte Zelle mit einem Bezugsstrom verglichen, um festzustellen, ob die angesteuerte Zelle mit einer "0" oder einer "1" programmiert ist. Der Bezugsstrom wird aus einer Bezugsschaltung abgeleitet, die eine oder mehrere Zellen mit schwebendem Gate enthalten kann, welche zu der Zelle, die gelesen wird, identisch sind, oder eine Spalte solcher Bezugszellen enthalten kann. Die Bezugsschaltung ist über eine Bezugsleitung mit dem anderen Eingangsanschluß eines Differenzverstärkers vom Stromspiegeltyp verbunden. Um festzustellen, ob ein Logikzustand der angesteuerten Speicherzelle "1" oder "0" ist, vergleicht der Differenzverstärker die Spannung auf der Bezugsleitung mit der Spannung auf der Datenleitung, die mit der angesteuerten Speicherzelle, die gelesen wird, verbunden ist.

Eine herkömmliche Leseverstärkerschaltung mit der vorstehend beschriebenen Funktion ist in Fig. 1 dargestellt.

Mit Bezug auf Fig. 1 kennzeichnet die Bezugsziffer 12 einen Speicherzellentransistor mit schwebenden Gate und die Bezugsziffern 14 bzw. 16 kennzeichnen Bezugszellentransistoren mit schwebendem Gate. Eine Schwellenspannung Vth von jedem der in Reihe geschalteten Bezugszellentransistoren 14 und 16 ist identisch zu jener der programmierten Speicherzelle, das heißt des Speicherzellentransistors im Ein-Zustand (oder als "Ein- Zellen-Transistor" bezeichnet). Ein Drainpol des Speicherzellentransistors 12 wird mit einer Versorgungsspannung Vcc über einen Lasttransistor 20 versorgt, welcher mit einem NMOS-Transistor 18 in Reihe geschaltet ist, dessen Gate mit einer Vorspannung V_Vor verbunden ist. Ebenso wird ein Drainpol des Bezugszellentransistors 16 mit der Versorgungsspannung Vcc über einen Lasttransistor 24 versorgt, welcher mit einem NMOS-Transistor 22 in Reihe geschaltet ist, dessen Gate mit einer Vorspannung V_RVor gekoppelt ist. Ein Leseknoten V_S zwischen den Transistoren 18 und 20 und ein Bezugsknoten V_R zwischen den Transistoren 22 und 24 sind jeweils mit entsprechenden Eingangsanschlüssen einer Differenzverstärkerschaltung 26 verbunden.

Ein Kurvenbild, das Stromkennlinien der Ein-Zelle und der Aus-Zelle und der Bezugszelle zeigt, ist in Fig. 2 dargestellt. In Fig. 2 stellt das Symbol I_ein einen Strom dar, der über die unprogrammierte Speicherzelle fließt (als "Ein-Zellen-Strom" bezeichnet), das Symbol I_aus stellt einen Strom dar, der über die programmierte Speicherzelle fließt (als "Aus-Zellen-Strom" bezeichnet), und das Symbol I_Bez stellt einen Strom dar, der über die Bezugszelle fließt (als "Bezugszellenstrom" bezeichnet). Da die Bezugszelle aus zwei Ein-Zellen-Transistoren besteht, die miteinander in Reihe geschaltet sind, wie bei Fig. 1 beschrieben, ist der Bezugszellenstrom I_Bez die Hälfte des Ein-Zellen-Stroms I_ein.

In der herkömmlichen Leseverstärkerschaltung, die in Fig. 2 dargestellt ist, ändert sich der Bezugszellenstrom I_Bez, wenn sich eine Gatespannung Vg, die an die Gates der Transistoren 14 und 16 angelegt wird, ändert. Da die Gatespannung Vg unter Verwendung der Versorgungsspannung Vcc als Spannungsquelle erzeugt wird, wie Fachleuten gut bekannt ist, kann sie hierin gemäß der Änderung der Versorgungsspannung Vcc verändert werden. Wie in Fig. 2 dargestellt, wird in diesem Fall die minimale Betriebsspannung der herkömmlichen Leseverstärkerschaltung 10 durch die Schwellenspannung Vth1 des Ein-Zellen- Transistors begrenzt, während deren maximale Betriebsspannung durch eine Gatespannung Vccmax an einem Punkt begrenzt wird, wo sich die Kurve des Aus-Zellen- Stroms I_aus und die Kurve des Bezugszellenstroms I_Bez kreuzen (wo I_Bez I_aus erreicht).

Bei der herkömmlichen Leseverstärkerschaltung entsteht ein Problem, wenn die Gatespannung Vg über die maximale Betriebsspannung Vccmax erhöht wird. Das heißt, es ist unmöglich, einen Logikzustand der Aus-Zelle zu lesen. Dies bedeutet, daß ein Bereich der Betriebsspannung der herkömmlichen Leseverstärkerschaltung 10 durch die Änderung der Versorgungsspannung (oder der Gatespannung des Speicher-/Bezugszellentransistors) begrenzt wird. Das heißt, der Betriebsspannungsbereich der Schaltung 10 ist schmal oder nicht breit.

Es ist daher Aufgabe der Erfindung, eine Leseverstärkerschaltung eines nicht-flüchtigen Halbleiterspeicherbauelements bereitzustellen, die einen Bezugszellenstrom erzeugt, der zwischen einem Ein-Zellen- Strom und einem Aus-Zellen-Strom liegt.

Ferner soll eine Leseverstärkerschaltung eines nicht- flüchtigen Halbleiterspeicherbauelements bereitgestellt werden, welche in der Lage ist, zu verhindern, daß ein Betriebsspannungsbereich gemäß einer Änderung einer Versorgungsspannung (oder einer Gatespannungsänderung einer Speicher-/Bezugszelle) begrenzt wird.

Gemäß der Erfindung wird eine Leseverstärkerschaltung für ein Halbleiterspeicherbauelement mit einer Speicherzelle und einer Bezugszelle bereitgestellt. Die Speicherzelle weist entweder eine erste Schwellenspannung oder eine zweite Schwellenspannung auf und eine Bezugszelle weist eine dritte Schwellenspannung zwischen der ersten Schwellenspannung und der zweiten Schwellenspannung auf. In der Leseverstärkerschaltung sind ferner ein erster und ein zweiter Lasttransistor in dem Leseverstärker vorgesehen. Der erste Lasttransistor ist zwischen eine Versorgungsspannung und eine mit der Speicherzelle verbundene Datenleitung gekoppelt, und ein zweiter Lasttransistor ist zwischen die Versorgungsspannung und eine mit der Bezugszelle verbundene Bezugsleitung gekoppelt. Ferner umfaßt die Leseverstärkerschaltung ein Widerstandselement, das mit der Bezugszelle parallel geschaltet ist, und einen Differenzverstärker. Der Differenzverstärker empfängt Signale von der Datenleitung und von der Bezugsleitung, die gemeinsam mit der Bezugszelle und dem Widerstandselement gekoppelt ist, und gibt gemäß einem Logikzustand der Speicherzelle auf der Basis des Potentials der Bezugsleitung entweder einen hohen Pegel oder einen niedrigen Pegel aus.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnung unter Bezugnahme auf den Stand der Technik näher erläutert. Es zeigen:

Fig. 1 einen detaillierten Schaltplan einer herkömmlichen Leseverstärkerschaltung;

Fig. 2 ein Diagramm, das Strom-Betriebskennlinien der in Fig. 1 dargestellten Leseverstärkerschaltung wiedergibt;

Fig. 3 einen detaillierten Schaltplan einer erfindungsgemäßen Leseverstärkerschaltung; und

Fig. 4 ein Diagramm, das Strom-Betriebskennlinien der in Fig. 3 dargestellten Leseverstärkerschaltung zeigt.

Eine neue Leseverstärkerschaltung gemäß der vorliegenden Erfindung umfaßt einen Widerstand und eine Bezugszelle, die mit einer Bezugsleitung (oder einem Bezugsknoten) parallel geschaltet ist, und die Bezugszelle besteht aus einem Feldeffekttransistor mit schwebendem Gate mit derselben Kennlinie wie eine Speicherzelle. Die Bezugszelle wird so programmiert, daß sie eine Schwellenspannung eines Zwischenwerts zwischen einer Schwellenspannung eines Ein- Zellen-Transistors und einer Schwellenspannung eines Aus- Zellen-Transistors aufweist. Gemäß dieser Schaltungsanordnung wird ein Bezugsstrom (ein Strom am Bezugsknoten, der mit einem Eingangsanschluß eines Differenzverstärkers verbunden ist) nur durch einen Strom festgelegt, der durch den Widerstand fließt, wenn eine Gatespannung für eine Speicher-/Bezugszelle höher ist als die Schwellenspannung der Bezugszelle. Dies veranlaßt, daß der Bezugsstrom zwischen dem Ein-Zellen-Strom und dem Aus- Zellen-Strom liegt. Daher wird die maximale Betriebsspannung der erfindungsgemäßen Leseverstärkerschaltung nicht durch eine Änderung der Gatespannung für die Speicher-/Bezugszelle oder durch eine Änderung einer Versorgungsspannung begrenzt. Das heißt, der Betriebsspannungsbereich der Leseverstärkerschaltung wird erweitert.

Fig. 3 ist ein bevorzugtes Ausführungsbeispiel einer erfindungsgemäßen Leseverstärkerschaltung. Die Leseverstärkerschaltung 100 der Erfindung kann auf nicht- flüchtige Halbleiterspeicherbauelemente mit schwebendem Gate, wie z. B. ein elektrisch programmierbares Speicherbauelement, ein elektrisch löschbares und programmierbares Speicherbauelement, ein Flash- Speicherbauelement und dergleichen, angewendet werden.

Mit Bezug auf Fig. 3 umfaßt die Leseverstärkerschaltung 100 der Erfindung eine Speicherzelle 102, die aus einem Feldeffekttransistor mit schwebendem Gate besteht und entweder in den EIN-Zustand oder in den AUS-Zustand programmiert wird. Ein Drainpol des Zellentransistors 102 ist über einen PMOS-Transistor 106 für eine Last, der mit einem NMOS-Transistor 104 in Reihe geschaltet ist, mit einer Versorgungsspannung gekoppelt. Ein Sourcepol des Speicherzellentransistors 102 ist geerdet und ein Steuergate desselben ist mit einer Wortleitungsspannung V_WL gekoppelt.

Weiterhin umfaßt die Leseverstärkerschaltung 100 ferner einen Bezugszellentransistor 108 mit schwebendem Gate, dessen Schwellenspannung zwischen den Schwellenspannungen des Ein-Zellen- und des Aus-Zellen-Transistors liegt. Insbesondere wird die Bezugszelle 108 mit einer Schwellenspannung programmiert, die einem Zwischenwert zwischen den Schwellenspannungen der Ein- und Aus-Zellen entspricht. Ein Drainpol des Bezugszellentransistors 108 ist über einen PMOS-Transistor 112 für eine Last, der mit einem NMOS-Transistor 110 in Reihe geschaltet ist, mit der Versorgungsspannung gekoppelt. Ein Sourcepol des Bezugszellentransistors 108 ist geerdet und ein Steuergate desselben ist mit einer Bezugswortleitungsspannung V_RWL gekoppelt. Hierin ist ein Spannungspegel der Wortleitungsspannung V_WL identisch zu jenem der Bezugswortleitung V_RWL.

Wie in Fig. 3 dargestellt, umfaßt die Leseverstärkerschaltung 100 ferner einen NNOS-Transistor 114 und einen Widerstand 116. Der NMOS-Transistor 114 weist einen Drain-Source-Kanal auf, der zwischen dem Drainpol des Transistors 108 und einem Ende des Widerstandes 116 ausgebildet ist, und wird gemäß einem Logikzustand eines Schaltsteuersignals Lesen, das eine Leseoperation der Speicherzelle darstellt, durchgesteuert/gesperrt. Das andere Ende des Widerstandes 116 ist geerdet. Das Schaltsteuersignal Lesen liegt auf einem hohen Logikpegel, wenn das Speicherbauelement, in dem die Leseverstärkerschaltung 100 enthalten ist, die Leseoperation durchführt, und liegt während anderer Operationen auf einem niedrigen Logikpegel. Wenn das Schaltsteuersignal Lesen auf einen hohen Pegel schaltet, wird der NMOS-Transistor 114 durchgesteuert, und dadurch wird ein Strom, der vom Lasttransistor 112 zugeführt wird, sowohl über den NMOS-Transistor 114 als auch den Widerstand 116 und über die Bezugszelle 108 ständig auf eine Erdspannung entladen.

Unter weiterer Bezugnahme auf Fig. 3 ist eine Datenleitung DL, das heißt ein Leseknoten V_S zwischen dem PMOS- Transistor 106 und dem NMOS-Transistor 104, mit einem Eingangsanschluß der Differenzverstärkerschaltung 118 verbunden. Und eine Bezugsleitung RDL, das heißt ein Bezugsknoten VR zwischen dem PMOS-Transistor 112 und dem NMOS-Transistor 110, ist mit dem anderen Eingangsanschluß der Differenzverstärkerschaltung 118 gekoppelt, welche gemäß dem Logikzustand der Speicherzelle 102 auf der Basis eines Potentials der Bezugsleitung RL ein hohes oder niedriges Signal S_aus ausgibt.

Wenn die Gatespannung der Speicher-/Bezugszelle niedriger ist als die Schwellenspannung der Bezugszelle 108, wird gemäß der vorstehend beschriebenen Leseverstärkerschaltung der Strom vom Lasttransistor 112 ständig über den NMOS- Transistor 114 und den Widerstand 116 entladen. Und wenn die Gatespannung der Speicher-/Bezugszelle höher ist als die Schwellenspannung der Bezugszelle 108, wird der Strom vom Lasttransistor 112 nicht nur über den NMOS-Transistor 114 und den Widerstand 116, sondern auch über die Bezugszelle 108 entladen.

Fig. 4 ist ein Kurvenbild, das Kennlinien des Ein-Zellen- Stroms, des Aus-Zellen-Stroms, des Bezugszellenstroms und eines Stroms durch den Widerstand zeigt. In Fig. 4 stellt das Symbol I_ein einen Strom dar, der über die unprogrammierte Speicherzelle fließt und das Symbol I_aus stellt einen Strom dar, der über die programmierte Speicherzelle fließt. Das Symbol I_Bez stellt einen Strom dar, der über die Bezugszelle fließt und das Symbol I_R stellt einen Strom dar, der über den Widerstand 116 fließt.

Da die Schwellenspannung Vth3 der Bezugszelle 108 auf einen Zwischenwert zwischen den Schwellenspannungen Vth1 und Vth2 der Ein- und Aus-Zellen festgelegt ist, ändert sich der Bezugszellenstrom I_Bez, wie aus Fig. 4 zu sehen ist, gemäß einem Mittelteil zwischen den Kennlinien der Ströme I_ein und I_aus, wenn die Versorgungsspannung Vcc oder die Gatespannung Vg zunimmt. Der Strom I_R durch den Widerstand 116 fließt konstant, wenn die Leseoperation nach dem Einschalten durchgeführt wird. Folglich liegt der Bezugsstrom, das heißt der Strom durch den Bezugsknoten V_R, zwischen den Strömen I_ein und I_aus. Dies bedeutet, daß, obwohl die Versorgungsspannung Vcc oder die Gatespannung Vg der Speicher-/Bezugszelle zunimmt, die Kurve des Bezugsstroms I_Bez sich nicht mit der Kurve des Stroms I_aus kreuzt. Das heißt, der Betriebsspannungsbereich der Leseverstärkerschaltung 100 wird nicht durch eine Änderung der Versorgungsspannung Vcc (oder der Gatespannung der Speicher-/Bezugszelle) begrenzt. Mit anderen Worten, der Betriebsspannungsbereich der Leseverstärkerschaltung 100 wird erweitert.

Die Erfindung wurde unter Verwendung des beispielhaften bevorzugten Ausführungsbeispiels beschrieben. Es sollte jedoch selbstverständlich sein, daß der Schutzbereich der Erfindung nicht auf das offenbarte Ausführungsbeispiel begrenzt ist. Im Gegenteil ist vorgesehen, verschiedene Modifikationen und ähnliche Anordnungen einzuschließen. Dem Schutzbereich der Ansprüche sollte daher die breiteste Interpretation gewährt werden, um alle solchen Modifikationen und ähnlichen Anordnungen einzuschließen.

Claims

1. Leseverstärkerschaltung für ein Halbleiterspeicherbauelement, umfassend:
eine Speicherzelle, die entweder eine erste Schwellenspannung oder eine zweite Schwellenspannung aufweist;
eine Bezugszelle, die eine dritte Schwellenspannung zwischen der ersten Schwellenspannung und der zweiten Schwellenspannung aufweist;
einen ersten Lasttransistor, der zwischen eine Versorgungsspannung und eine mit der Speicherzelle verbundene Datenleitung gekoppelt ist;
einen zweiten Lasttransistor, der zwischen die Versorgungsspannung und eine mit der Bezugszelle verbundene Bezugsleitung gekoppelt ist;
ein Widerstandselement, das mit der Bezugszelle parallel geschaltet ist; und
einen Differenzverstärker, der Signale von der Datenleitung und von der Bezugsleitung, die mit der Bezugszelle und dem Widerstandselement gemeinsam gekoppelt ist, empfängt und gemäß einem Logikzustand der Speicherzelle auf der Basis des Potentials der Bezugsleitung entweder einen hohen Pegel oder einen niedrigen Pegel ausgibt.

2. Leseverstärkerschaltung nach Anspruch 1, welche ferner einen Schalttransistor umfaßt, der zwischen die Bezugsleitung und das Widerstandselement gekoppelt ist und durchgesteuert wird, wenn das Speicherbauelement eine Leseoperation durchführt.

3. Leseverstärkerschaltung nach Anspruch 2, wobei die Speicherzelle und die Bezugszelle einen Feldeffekttransistor mit schwebendem Gate umfassen.

4. Leseverstärkerschaltung nach Anspruch 1, wobei die dritte Schwellenspannung einem Zwischenwert der ersten Schwellenspannung und der zweiten Schwellenspannung entspricht.

5. Leseverstärkerschaltung für ein nicht-flüchtiges Halbleiterspeicherbauelement, umfassend:
einen Speicherzellentransistor, der einen mit einer Datenleitung gekoppelten Drainpol, einen mit einer Erdspannung gekoppelten Sourcepol, ein schwebendes Gate und ein mit einer Wortleitung gekoppeltes Steuergate aufweist;
einen ersten PMOS-Transistor, der einen mit einer Versorgungsspannung gekoppelten Sourcepol und einen Drainpol und ein Gate, die gemeinsam mit der Datenleitung gekoppelt sind, aufweist;
einen Bezugszellentransistor, der einen mit einer Bezugsleitung gekoppelten Drainpol, einen mit der Erdspannung gekoppelten Sourcepol, ein schwebendes Gate und ein mit einer Bezugswortleitung gekoppeltes Steuergate aufweist;
einen zweiten PMOS-Transistor, der einen mit der Versorgungsspannung gekoppelten Sourcepol und einen Drainpol und ein Gate, die gemeinsam mit der Bezugsleitung gekoppelt sind, aufweist;
einen NMOS-Transistor, der einen mit der Bezugsleitung gekoppelten Drainpol, ein mit einem Schaltsteuersignal gekoppeltes Gate und einen Sourcepol aufweist;
einen Widerstand, dessen eines Ende mit dem Sourcepol des NMOS-Transistors gekoppelt ist und dessen anderes Ende mit der Erdspannung gekoppelt ist; und
einen Differenzverstärker, dessen einer Eingang mit der Datenleitung gekoppelt ist, dessen anderer Eingang mit der Bezugsleitung gekoppelt ist, und der einen Ausgang zum Ausgeben entweder eines hohen Pegels oder eines niedrigen Pegels gemäß einem Logikzustand des Speicherzellentransistors auf der Basis des Potentials der Bezugsleitung aufweist.

6. Leseverstärkerschaltung nach Anspruch 5, wobei der Bezugszellentransistor eine Schwellenspannung besitzt, die einem Zwischenwert einer ersten Spannung und einer zweiten Spannung entspricht, wobei die erste Spannung zu einer Schwellenspannung des Speicherzellentransistors, der einen EIN-Zustand aufweist, identisch ist, und wobei die zweite Spannung zu einer Schwellenspannung des Speicherzellentransistors, der einen AUS-Zustand aufweist, identisch ist.

7. Leseverstärkerschaltung nach Anspruch 5, wobei die Wortleitung und die Bezugswortleitung bei einer Leseoperation des Speicherbauelements mit demselben Spannungspegel angesteuert werden und wobei das Schaltsteuersignal während der Leseoperation aktiviert wird.