DE102013013928A1

DE102013013928A1 - Symmetrisches differentielles Leseverfahren und Lesesystem für ein STT-MRAM

Info

Publication number: DE102013013928A1
Application number: DE102013013928.7A
Authority: DE
Inventors: Wolf Allers; Mihail Jefremow; David Müller
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-08-23
Filing date: 2013-08-21
Publication date: 2014-02-27
Anticipated expiration: 2033-08-22
Also published as: US9076540B2; CN103632707A; DE102013013928B4; US20150255136A1; US9524766B2; CN103632707B; US20140056059A1

Abstract

Die Erfindung bezieht sich auf Verfahren und Systeme zum Lesen einer Speicherzelle und insbesondere eines STT-MRAM. In Übereinstimmung mit einem Aspekt der Erfindung weist ein System zum Lesen einer Speicherzelle einen Abfühlpfad und einen inversen Abfühlpfad auf. Ein Referenzstrom wird durch den Abfühlpfad bereitgestellt und wird mittels eines ersten Abtastelements in dem Abfühlpfad abgetastet, und ein Zellenstrom von der Speicherzelle wird durch den inversen Abfühlpfad bereitgestellt und wird mittels eines zweiten Abtastelements in dem inversen Abfühlpfad abgetastet. Danach wird die Speicherzelle von dem inversen Abfühlpfad getrennt und der Zellenstrom wird durch den Abfühlpfad bereitgestellt, und die Referenzquelle wird von dem Abfühlpfad getrennt und der Referenzstrom wird durch den inversen Abfühlpfad bereitgestellt. Die Ausgangspegel werden dann durch die Zellen- und Referenzströme bestimmt, die den abgetasteten Referenzströmen und den abgetasteten Zellenströmen entgegenwirken.

Description

Die Erfindung bezieht sich auf Verfahren und Systeme für Leseverstärker für Speicherzellen. Genauer gesagt bezieht sich die Erfindung auf Verfahren und Systeme zur Verbesserung der Lesefähigkeiten von Leseverstärkern für Speicherzellen und insbesondere für Leseverstärker für STT-MRAM-(Spin Transfer Torque Magnetoresistive Random Access Memory)-Zellen.
Ein magnetoresistiver Speicher mit wahlfreiem Zugriff bzw. MRAM (Magnetoresistive Random Access Memory) ist ein nichtflüchtiger Speicher mit wahlfreiem Zugriff, in dem Daten durch magnetische Speicherelemente gespeichert werden.
Eine herkömmliche MRAM-Zelle weist zwei ferromagnetische Platten auf, die durch eine dünne isolierende Schicht voneinander getrennt sind. Eine der zwei Platten ist ein Permanentmagnet („feste Schicht”), der auf eine bestimmt Polarität festgelegt ist, während das Feld der zweiten Platte („freie Schicht”) so konfiguriert werden kann, dass es mit der Polarität eines externen Feldes übereinstimmt, um Daten zu speichern. Diese Konfiguration ist als ein Spinventil (Spin Valve) bekannt und ist die einfachste Struktur für ein MRAM-Bit. Solche magnetischen Speicherzellen können kombiniert werden, um eine Speichervorrichtung zu bilden.
Das Abfühlen oder Lesen einer magnetischen Speicherzelle wird bewerkstelligt, indem der elektrische Widerstand der Zelle gemessen wird. Eine bestimmte Zelle wird typischerweise ausgewählt, indem ein zugehöriger Transistor mit Energie versorgt wird, der den Strom von einer Bitleitung durch die Zelle auf Masse schaltet. Der elektrische Widerstand der Zelle ändert sich infolge der Spinausrichtung der Elektronen in den zwei Platten der STT-MRAM-Zelle. Durch das Messen des sich ergebenden Stroms kann der Widerstand im Innern jeder bestimmten Zelle ermittelt werden. Allgemein wird die Zelle als eine „1” betrachtet, wenn die beiden Platten die gleiche Polarität aufweisen, und als eine „0” betrachtet, wenn die zwei Platten von einer entgegengesetzten Polarität sind und einen höheren Widerstand haben.
Nun wird Bezug auf 1 genommen, in der ein beispielhaftes schematisches Diagramm eines herkömmlichen Systems 10 zum Abfühlen bzw. Lesen einer magnetischen Speicherzelle 12, wie zum Beispiel einer STT-MRAM-(Spin Transfer Torque Magnetoresistive Random Access Memory)-Zelle, gezeigt ist. Das System 10 nach dem Stand der Technik weist eine Vielzahl von Transistoren 14, 16, 18 und 20, eine Referenzstromquelle 22 zum Bereitstellen eines Referenzstroms 24, einen Zellenstrom 26 von der Speicherzelle 12, eine Bitleitungs-(BL)-Steuerspannung 28, einen Zellenausgangsknoten 30, einen Referenzausgang 32 und einen gespiegelten Referenzstrom 34 auf. Die Transistoren 14 und 16 können PMOS-Transistoren sein, während die restlichen Transistoren 18 und 20 NMOS-Transistoren sein können.
Während des Betriebs stellen die zwei Paare von Transistoren des Abfühl- bzw. Lesesystems 10 nach dem Stand der Technik den Zellenstrom 26 und den Referenzstrom 24 ein und messen diese Ströme und wandeln die Stromdifferenz in eine Spannungsdifferenz zwischen den Ausgangsknoten 30 und 32 um. Das erste Paar von Transistoren 14 und 16 agiert als ein Stromspiegel, während die Transistoren 18 und 20 als Klemmvorrichtungen für eine Bitleitungs-Spannungsregulierung agieren, die durch die BL-Steuerspannung 28 eingestellt werden kann. Nachdem die BL-Steuerspannung 28 festgesetzt ist, laden die Transistoren 18 und 20 die Referenz-Bitleitung 36 und die Zellen-Bitleitung 38 auf ein festes Potential, welches typischerweise etwa eine Schwellenspannung eines NMOS-Transistors unterhalb der BL-Steuerspannung 28 beträgt. Der als Diode geschaltete PMOS-Transistor 16, der Teil des Stromspiegels ist, misst den Referenzstrom 24, der durch den NMOS-Transistor 20 fließt. Die Referenzstromquelle 22 ist herkömmlicherweise durch einen NMOS-Transistor mit einer exakt gesteuerten bzw. geregelten Gate-Spannung oder durch sogenannte Referenzzellen, wie etwa präkonditionierte STT-MRAM-Zellen, implementiert. Der Referenzstrom 24 wird für Gewöhnlich zwischen dem Strom, der einem niederohmigen Zustand der STT-MRAM-Zelle entspricht, und dem Strom festgesetzt, der einem hochohmigen Zustand der STT-MRAM-Zelle entspricht. Dieser Referenzstrom 24 wird gleichzeitig von dem PMOS-Stromspiegel 14, 16 zu dem Zellenausgangsknoten 30 gespiegelt. Der Zellenstrom 26 fließt durch den NMOS-Transistor 18 zu dem Zellenausgangsknoten 30. Wenn der Zellenstrom 26 höher als der Referenzstrom 24 ist, dann wird die Zellenausgangsspannung 30 gegen Masse getrieben. Wenn der Zellenstrom 26 niedriger als der Referenzstrom 24 ist, dann steigt die Zellenausgangspannung 30 auf VDD an. Die Spannung an dem Referenzausgangsknoten 32 bleibt bei etwa einer Schwellenspannung des PMOS-Transistors 16 unterhalb der VDD aufgrund des als Diode geschalteten PMOS 16 feststehend. Die Spannungsdifferenz zwischen dem Zellenausgangsknoten 30 und dem Referenzausgangsknoten 32 wird verglichen und durch eine nachfolgende differentielle Latch-Schaltung (nicht gezeigt) auf einen vollen CMOS-Pegel verstärkt.
Zwei der Hauptprobleme bei dem Abfühl- bzw. Lesesystem 10 nach dem Stand der Technik sind die Genauigkeit des gespiegelten Referenzstroms „Iref mir” 34 und die Differenz zwischen der Bitleitungsspannung 38 und der Referenzbitleitungsspannung 36, wenn die Differenz der Zellenströme zwischen einem niederohmigen Zellenzustand und einem hochohmigen Zellenzustand der STT-MRAM-Zelle, die auch als das Lesefenster bekannt ist, klein ist. Diese beiden Effekte verringern die Genauigkeit des Leseverstärkers, indem sie zu zwei beschränkenden Faktoren für das Lesefenster führen: der Stromspiegel in dem Leseverstärker und die Vorrichtungen, die die Bitleitungsspannung steuern, die jeweils für die STT-MRAM-Speicherzelle notwendig sind.
Die Nichtübereinstimmung der Schwellenspannung Vtp der PMOS-Transistoren 14, 16 in dem Stromspiegel führt zu einer Nichtübereinstimmung des gespiegelten Referenzstroms Iref mir 34 und des Referenzstroms Iref 24. Die Nichtübereinstimmung der Schwellenspannungen Vtn der NMOS-Transistoren 18, 20 führt zu unterschiedlichen Spannungen an der ausgewählten STT-MRAM-Zelle 12 und der Referenzstromquelle 22, die auch eine präkonditionierte STT-MRAM-Zelle sein kann. Diese Spannungsdifferenz führt zu einer Stromdifferenz zwischen dem Referenzstrom 24 und dem Zellenstrom 26 für die gleichen Widerstände für beide Pfade, da der Strom einer STT-MRAM-Zelle direkt proportional zu einer Spannung ist, die an ihr anliegt.
Deshalb besteht ein Bedarf an einem System und einem Verfahren zum Abfühlen bzw. Lesen einer magnetischen Speicherzelle, wie etwa eines STT-MRAM, die diese Nachteile nicht aufweisen. Noch genauer besteht ein Bedarf an einem System und einem Verfahren zum Abfühlen bzw. Lesen einer STT-MRAM-Zelle, die den Fehler eliminieren, der durch die Stromspiegel-Nichtübereinstimmung eingeführt wird, die die Ansprechempfindlichkeit auf kleine Lesefenster verbessern und die die Robustheit gegenüber Spannungsversorgungsrauschen bzw. Netzrauschen verbessern.
In Übereinstimmung mit einem Aspekt der Erfindung ist ein System zum Abfühlen oder Lesen einer Speicherzelle, wie etwa eines STT-MRAM, bereitgestellt, das einen Abfühlpfad bzw. Lesepfad und einen inversen Abfühlpfad bzw. Lesepfad aufweist, die beide entweder mit einer Referenzquelle oder mit einer Speicherzelle gekoppelt werden können. Die Referenzquelle wird zuerst mit dem Abfühlpfad gekoppelt, und der Referenzstrom fließt durch den Abfühlpfad, während die Speicherzelle mit dem inversen Abfühlpfad gekoppelt wird, wobei der Zellenstrom durch den inversen Abfühlpfad fließt. Die Speicherzelle wird dann von dem inversen Abfühlpfad auf den Abfühlpfad geschaltet, und die Referenzquelle wird von dem Abfühlpfad auf den inversen Abfühlpfad geschaltet.
In einer Ausführungsform kann der Abfühlpfad ein erstes Abtastelement für das Abtasten und Halten des Referenzstroms aufweisen und kann der inverse Abfühlpfad ein zweites Abtastelement für das Abtasten und Halten des Zellenstroms aufweisen. Wenn die Referenzquelle mit dem Abfühlpfad verbunden ist, dann wird der Referenzstrom durch die an dem ersten Abtastelement anliegende Spannung an einem Kondensator abgetastet. Wenn der Zellenstrom mit dem inversen Abfühlpfad verbunden ist, dann wird der Zellenstrom durch die an dem zweiten Abtastelement anliegende Spannung an einem Kondensator abgetastet. Die Speicherzelle wird dann von dem inversen Abfühlpfad getrennt und mit dem Abfühlpfad gekoppelt, um einen Zellenstrom durch den Abfühlpfad bereitzustellen, während die Referenzquelle von dem Abfühlpfad getrennt wird und mit dem inversen Abfühlpfad gekoppelt wird, um den Referenzstrom durch den inversen Abfühlpfad bereitzustellen. Die Ausgangspegel des Abfühl- bzw. Lesesystems werden durch die Zellen- und Referenzströme bestimmt, die dem abgetasteten Referenzstrom und dem abgetasteten Zellenstrom entgegenwirken.
In Übereinstimmung mit einem weiteren Aspekt der Erfindung wird ein Verfahren zum Lesen oder Abfühlen einer Speicherzelle, wie etwa eines STT-MRAM, bereitgestellt. In einer Ausführungsform umfasst das Verfahren die Schritte des Bereitstellens eines ersten Abtastelements für das Abtasten eines Referenzstroms und eines zweiten Abtastelements für das Abtasten eines Zellenstroms und dann des Schaltens des Zellenstroms derart, dass er durch das erste Abtastelement fließt, und des Schaltens des Referenzstroms derart, dass er durch das zweite Abtastelement fließt. Der Referenzstrom wird unter Verwendung der an dem Gate des ersten Abtastelements anliegenden Spannung an einem Kondensator abgetastet, und der Zellenstrom wird unter Verwendung der an dem Gate des zweiten Abtastelements anliegenden Spannung an einem Kondensator abgetastet. Die Ausgangspegel werden dann durch den Zellenstrom und den Referenzstrom bestimmt, die jeweils dem abgetasteten Referenzstrom und dem abgetasteten Zellenstrom entgegenwirken.
In einer anderen Ausführungsform umfasst das Verfahren die Schritte des Bereitstellens eines Abfühlpfads und eines inversen Abfühlpfads, die entweder mit einer Speicherzelle oder mit einer Referenzquelle gekoppelt werden können, des Bereitstellens eines Referenzstroms durch den Abfühlpfad und des Bereitstellens eines Zellenstroms durch den inversen Abfühlpfad, des Trennens der Speicherzelle von dem inversen Abfühlpfad, des Trennens der Referenzquelle von dem Abfühlpfad, das Bereitstellen des Zellenstroms von der Speicherzelle durch den Abfühlpfad und des Bereitstellens des Referenzstroms durch den inversen Abfühlpfad.
In einer Ausführungsform weist der Abfühlpfad ein erstes Abtastelement auf und weist der inverse Abfühlpfad ein zweites Abtastelement auf. Am Anfang wird der Referenzstrom durch die Spannung, die an dem Gate des ersten Abtastelements anliegt, an einem Kondensator abgetastet, während er durch den Abfühlpfad fließt, und wird der Zellenstrom durch die Spannung, die an dem Gate des zweiten Abtastelements anliegt, an einem Kondensator abgetastet. Nachdem der Referenzstrom und der Zellenstrom abgetastet worden sind, wird das erste Abtastelement dann verwendet, um den Zellenstrom von der Speicherzelle zu messen, und das zweite Abtastelement wird verwendet, um den Referenzstrom zu messen. Die Ausgangspegel des Abfühl- bzw. Lesesystems werden von dem Zellenstrom und dem Referenzstrom bestimmt, die jeweils dem abgetasteten Referenzstrom und dem abgetasteten Zellenstrom entgegenwirken.
Gemäß einem Aspekt wird ein Verfahren bereitgestellt zum Lesen einer Speicherzelle, wobei das Verfahren die folgenden Schritte umfasst:
Bereitstellen eines ersten Abtastelements für das Abtasten eines Referenzstroms;
Bereitstellen eines zweiten Abtastelements für das Abtasten eines Zellenstroms von der Speicherzelle;
Messen des Zellenstroms von der Speicherzelle unter Verwendung des ersten Abtastelements; und
Messen des Referenzstroms unter Verwendung des zweiten Abtastelements.
Vorteilhaft weist das Verfahren des Weiteren den Schritt des Bereitstellens einer Referenzquelle auf, die einen Referenzstrom durch das Abtastelement bereitstellt.
Vorteilhaft ist das erste Abtastelement ein als Diode geschalteter MOS-Transistor.
Vorteilhaft ist das zweite Abtastelement ein als Diode geschalteter MOS-Transistor.
Vorteilhaft wird der Referenzstrom durch die an dem Gate des ersten Abtastelements anliegende Spannung an einem Kondensator abgetastet und wird der Zellenstrom durch die an dem Gate des zweiten Abtastelements anliegende Spannung an einem Kondensator abgetastet.
Vorteilhaft weist das Verfahren des Weiteren den Schritt des Bereitstellens eines inversen Abfühlpfads für die Speicherzelle auf, wobei der inverse Abfühlpfad für die Speicherzelle ein anderer Pfad als der Abfühlpfad ist.
Vorteilhaft findet der Schritt des Bereitstellens eines inversen Abfühlpfads durch das zweite Abtastelement für den Zellenstrom um etwa die gleiche Zeit herum statt wie der Schritt des Bereitstellens eines Abfühlpfads durch das erste Abtastelement für den Referenzstrom.
Vorteilhaft weist das Verfahren des Weiteren den Schritt des Schaltens der Speicherzelle von dem inversen Abfühlpfad auf den Abfühlpfad durch das erste Abtastelement auf.
Vorteilhaft weist das Verfahren des Weiteren den Schritt des Trennens der ersten und zweiten Kondensatoren von den Gates der ersten und zweiten Abtastelemente auf.
Vorteilhaft tragen die Ausgänge des Abfühl- bzw. Lesesystems beide das Differenzsignal mit umgekehrtem Vorzeichen.
Vorteilhaft ist die Speicherzelle ein STT-MRAM.
Gemäß einem Aspekt wird ein System bereitgestellt zum Lesen einer Speicherzelle, das Folgendes aufweist:
eine Referenzquelle für das Bereitstellen eines Referenzstroms für die Speicherzelle;
ein erstes Abtastelement, das mit der Referenzquelle für das Abtasten und Halten des Referenzstroms gekoppelt ist; und
ein zweites Abtastelement, das mit der Speicherzelle für das Abtasten und Halten eines Zellenstroms von der Speicherzelle gekoppelt ist;
wobei der Referenzstrom und der Speicherzellenstrom nachfolgend derart geschaltet werden, dass der Referenzstrom durch das zweite Abtastelement fließt und der Zellenstrom durch das erste Abtastelement fließt.
Vorteilhaft ist die Speicherzelle ein STT-MRAM.
Vorteilhaft sind die ersten und zweiten Abtastelemente als Diode geschaltete Abtasttransistoren.
Vorteilhaft wird der Referenzstrom durch die an dem ersten Abtastelement anliegende Spannung an einem Kondensator abgetastet.
Vorteilhaft wird der Zellenstrom durch die an dem zweiten Abtastelement anliegende Spannung abgetastet.
Vorteilhaft fließt der Referenzstrom durch das erste Abtastelement im Wesentlichen zur gleichen Zeit, zu der der Zellenstrom durch das zweite Abtastelement fließt.
Vorteilhaft fließt der Referenzstrom durch das zweite Abtastelement und der Zellenstrom durch das erste Abtastelement.
Vorteilhaft werden die Kondensatoren von den Eingängen getrennt.
Gemäß einem Aspekt wird ein System bereitgestellt zum Abtasten einer Speicherzelle, wobei die Speicherzelle eine zugehörige Referenzquelle zum Bereitstellen eines Referenzstroms hat, wobei das System Folgendes aufweist:
einen Abfühlpfad, der entweder mit der Referenzquelle oder mit der Speicherzelle gekoppelt werden kann; und
einen inversen Abfühlpfad, der entweder mit der Referenzquelle oder mit der Speicherzelle gekoppelt werden kann,
wobei die Speicherzelle von dem inversen Abfühlpfad auf den Abfühlpfad geschaltet wird, nachdem der Referenzstrom durch den Abfühlpfad geflossen ist.
Vorteilhaft weist der Abfühlpfad einen ersten als Diode geschalteten Abtasttransistor für das Abtasten und Halten des Referenzstroms auf.
Vorteilhaft weist der inverse Abfühlpfad einen zweiten als Diode geschalteten Abtasttransistor für das Abtasten und Halten des Zellenstroms auf.
Vorteilhaft wird die Speicherzelle mit dem inversen Abfühlpfad im Wesentlichen zur gleichen Zeit gekoppelt, zu der der Referenzstrom durch den Abfühlpfad fließt.
Vorteilhaft wird der Referenzstrom durch die an dem zweiten Abtasttransistor anliegende Spannung an einem Kondensator abgetastet.
Vorteilhaft wird die Speicherzelle von dem inversen Abfühlpfad getrennt und stellt einen Zellenstrom bereit, der durch den Abfühlpfad fließt.
Vorteilhaft wird die Referenzquelle von dem Abfühlpfad getrennt und stellt einen Referenzstrom bereit, der durch den inversen Abfühlpfad fließt.
Vorteilhaft wird der Kondensator von dem ersten Abtasttransistor getrennt.
Vorteilhaft tragen die Ausgangspegel des Systems beide das Differenzsignal mit umgekehrtem Vorzeichen.
Vorteilhaft ist die Speicherzelle ein STT-MRAM.
Gemäß einem Aspekt wird ein Verfahren bereitgestellt zum Lesen einer Speicherzelle, wobei das Verfahren die folgenden Schritte umfasst:
Bereitstellen eines Abfühlpfads für die Speicherzelle und einer zugehörigen Referenzquelle;
Bereitstellen eines Referenzstroms durch den Abfühlpfad;
Bereitstellen eines inversen Abfühlpfads für die Speicherzelle zu im Wesentlichen der gleichen Zeit, zu der der Referenzstrom durch den Abfühlpfad bereitgestellt wird;
Trennen der Speicherzelle von dem inversen Abfühlpfad;
Bereitstellen eines Zellenstroms von der Speicherzelle durch den Abfühlpfad; und Bereitstellen des Referenzstroms durch den inversen Abfühlpfad.
Vorteilhaft ist die Speicherzelle ein STT-MRAM.
Vorteilhaft weist der Abfühlpfad ein erstes Abtastelement auf und der inverse Abfühlpfad weist ein zweites Abtastelement auf.
Vorteilhaft sind die ersten und zweiten Abtastelemente als Diode geschaltete MOS-Transistoren.
Vorteilhaft werden der Referenzstrom und der Zellenstrom durch die an den Gates der ersten und zweiten Abtastelemente anliegenden Spannungen jeweils an einem Kondensator abgetastet.
Vorteilhaft weist das Verfahren des Weiteren den Schritt des Messens des Zellenstroms von der Speicherzelle unter Verwendung des ersten Abtastelements auf.
Vorteilhaft tragen die Ausgänge des Abfühl- bzw. Lesesystems beide das Differenzsignal mit umgekehrtem Vorzeichen.
Weitere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden ausführlichen Beschreibung der Erfindung deutlich, die unter Bezugnahme auf die beigefügten Zeichnungen vorgenommen wird.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die beigefügten Zeichnungen sind einbezogen, um ein weiteres Verständnis der vorliegenden Erfindung bereitzustellen, und sie sind in die vorliegende Patentspezifikation eingegliedert und bilden einen Teil davon. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Erfindung, und zusammen mit der Beschreibung dienen sie dazu, die Prinzipien der Erfindung zu erläutern. Andere Ausführungsformen der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung werden ohne Weiteres erkannt werden, wenn sie durch die Bezugnahme auf die nachfolgende ausführliche Beschreibung besser verstanden werden.
1 ist ein schematisches Diagramm einer herkömmlichen Ausführungsform einer magnetischen Speicherzelle und eines Leseverstärkers.
2 ist ein beispielhaftes schematisches Diagramm eines Abfühl- bzw. Lesesystems für eine magnetische Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
3 ist ein beispielhaftes schematisches Diagramm eines Abfühl- bzw. Lesesystems für eine magnetische Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
4 ist ein beispielhaftes schematisches Diagramm eines Abfühl- bzw. Lesesystems für eine magnetische Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
5 ist ein Ablaufdiagramm, das ein Verfahren zum Abfühlen bzw. Lesen einer magnetischen Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung zeigt.
AUSFÜHRLICHE BESCHREIBUNG DER ZEICHNUNGEN
In der nachfolgenden ausführlichen Beschreibung wird Bezug auf die beigefügten Zeichnungen genommen, die einen Teil davon bilden und in denen durch Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. Es soll klar sein, dass andere Ausführungsformen verwendet werden können und dass strukturelle oder andere Änderungen vorgenommen werden können, ohne dass von dem Schutzumfang der vorliegenden Erfindung abgewichen wird. Die nachfolgende ausführliche Beschreibung soll daher nicht in einem beschränkenden Sinne betrachtet werden, und der Schutzumfang der vorliegenden Erfindung ist durch die angehängten Ansprüche definiert.
2 ist ein beispielhaftes schematisches Diagramm eines Systems 100 zum Abfühlen oder Lesen einer magnetischen Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Das System 100 weist eine magnetische Speicherzelle 102 wie etwa eine STT-MRAM-(Spin Transfer Torque Magnetoresistive Random Access Memory)-Zelle auf, die von dem System 100 abgefühlt oder gelesen werden soll. Das System 100 weist des Weiteren eine Vielzahl von Transistoren 104, 106, 108, 110, 112, 114, 116 und 118, einen ersten und einen zweiten Kondensator 120 und 122, einen ersten und einen zweiten Schalter 124 und 126, eine Referenzstromquelle 128, eine Bitleitungssteuerspannung 130, einen Zellenausgang 132 und einen Referenzausgang 134 auf.
Die Transistoren 104 und 106 können PMOS-Transistoren sein, während die restlichen Transistoren 108, 110, 112, 114, 116 und 118 NMOS-Transistoren sein können. Die Transistoren 104 und 106 werden auch als „Abtasttransistoren” oder „Abtastelemente” bezeichnet, weil in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung das erste Abtastelement 104 den Referenzstrom abtastet und hält und das zweite Abtastelement 106 den Zellenstrom abtastet und hält. Ein Fachmann auf dem Gebiet wird erkennen, dass das Abtastelement 104 nicht auf einen Transistor beschränkt ist, sondern aus jedem Abtastelement oder aus jeder Kombination von Elementen bestehen kann, das bzw. die den Referenzstrom abtastet bzw. abtasten und hält bzw. halten. Ein Fachmann auf dem Gebiet wird auch erkennen, dass die vorliegende Erfindung nicht auf das Abfühlen oder Lesen einer einzigen Speicherzelle beschränkt ist, sondern dass die Erfindung verwendet werden kann, um ein Array von magnetischen Speicherzellen zu lesen, und dass die Tatsache, dass sich die nachfolgende Beschreibung auf eine einzige Speicherzelle bezieht, nur zum Zwecke der Vereinfachung der Beschreibung dient.
Das System 100 der vorliegenden Erfindung überwindet die Probleme des Stands der Technik, indem es den Stromspiegel eliminiert. In einer Ausführungsform der vorliegenden Erfindung werden der Referenzstrom und der Zellenstrom nacheinander durch die gleichen Transistoren 104 und 108 sowie 106 und 110 geführt. Mit anderen Worten, zuerst wird der Referenzstrom durch die Transistoren 104 und 108 geführt und der Strom von der Speicherzelle, d. h. der Zellenstrom, wird durch die Transistoren 106 und 110 geführt. Danach wird der Zellenstrom durch die Transistoren 108 und 104 geführt und der Referenzstrom wird durch die Transistoren 106 und 110 geführt. Dieser zweistufige Lösungsansatz wird unten genauer unter Bezugnahme auf die 3 bis 5 beschrieben werden.
Dieser zweistufige Lösungsweg für das Lesen der Speicherzelle durch die gleichen Transistoren vermeidet vorteilhafterweise jeglichen Nichtübereinstimmungseffekt zwischen den Bitleitungssteuervorrichtungen und den Spiegeltransistoren. Außerdem stellt die symmetrische Struktur des Systems 100 vorteilhafterweise eine beinahe ideale Spannungsversorgungs-Rauschunterdrückung bzw. Unterdrückung des Netzrauschens und eine reduzierte Kopplung (symmetrisch) bei der Bitleitungssteuerspannung bereit. Darüber hinaus wird, da beide differentiellen Ausgangsports hochohmig sind, der Differenzsignalhub verdoppelt.
3 ist ein beispielhaftes schematisches Diagramm eines Systems 100 zum Abfühlen oder Lesen einer magnetischen Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. 3 veranschaulicht zwei Pfade des Systems 100, nämlich den Abfühl- bzw. Lesepfad 202 und den inversen Abfühl- bzw. Lesepfad 204. In Übereinstimmung mit einer Ausführungsform des Betriebs des Systems 100 wird die Referenzquelle 128 mit dem Abfühlpfad 202 des Systems 100 verbunden. Dies kann erzielt werden, indem eine geeignete Bitleitungssteuerspannung 130 festgesetzt wird und der Transistor 116 aktiviert wird. Der Referenzstrom fließt durch den Abfühlpfad 202 und durch die Transistoren 108 und 104, wobei der Transistor 104 vorzugsweise in einer Diodenkonfiguration implementiert ist, da während dieser Phase der digitale Schalter 124 eingeschaltet ist und der Referenzstrom 206 durch die Gate-Source-Spannung des Abtasttransistors 104 an einem Kondensator 120 abgetastet wird, wie dies durch die gestrichelte Linie 208 veranschaulicht ist.
Im Wesentlichen zur gleichen Zeit wird die Speicherzelle 102 mit dem inversen Abfühlpfad 204 des Systems 100 verbunden. Dies kann bewerkstelligt werden, indem eine geeignete Bitleitungssteuerspannung 130 festgesetzt wird und der Transistor 118 aktiviert wird. Der Zellenstrom fließt durch den inversen Abfühlpfad 204 und durch die Transistoren 106 und 110, wobei der Transistor 106 vorzugsweise ein als Diode geschalteter MOS-Transistor ist, da während dieser Phase der digitale Schalter 126 eingeschaltet ist, und der Zellenstrom 208 wird durch die Gate-Source-Spannung des Abtasttransistors 106 an einem Kondensator 122 abgetastet, wie dies durch die gestrichelte Linie 210 veranschaulicht ist. Das Verbinden der Speicherzelle mit dem inversen Abfühlpfad 204 ermöglicht es, dass der Zellenstrom 208 durch den Abtasttransistor 106 abgetastet werden kann, und ermöglicht auch das vorab Laden der Speicherzelle 102, bevor diese gelesen wird. Ein Fachmann auf dem Gebiet wird erkennen, dass das Führen des Referenzstroms 206 durch den Abfühlpfad 202 und das Führen des Zellenstroms 208 durch den inversen Abfühlpfad 204 nicht exakt zur gleichen Zeit stattfinden können, sondern dass es eine Aufgabe der vorliegenden Erfindung ist, diese beiden Schritte zur im Wesentlichen gleichen Zeit durchzuführen, so dass sie einen Einfluss auf die Gesamtlesezeit der Speicherzelle 102 haben, der so minimal wie möglich ist.
4 ist ein beispielhaftes schematisches Diagramm eines Systems 100 zum Abfühlen bzw. Lesen einer magnetischen Speicherzelle in Übereinstimmung mit einer Ausführungsform der vorlegenden Erfindung. Nachdem der Referenzstrom 206 durch den Abfühlpfad 202 geführt worden ist und der Zellenstrom 208 durch den inversen Abfühlpfad 204 geführt worden ist, wie dies oben unter Bezugnahme auf 3 beschrieben worden ist, wird die Speicherzelle 102 von dem inversen Abfühlpfad 204 auf den Abfühlpfad 202 geschaltet, wie dies durch die Zellenstromlinie 302 veranschaulicht ist. Dies kann durchgeführt werden, indem eine geeignete Bitleitungssteuerspannung 130 festgesetzt wird und der Transistor 112 aktiviert wird. Die Referenzquelle 128 wird von dem Abfühlpfad 202 auf den inversen Abfühlpfad 204 umgeschaltet, wie dies durch die Linie 304 veranschaulicht ist, indem eine geeignete Bitleitungssteuerspannung 130 festgesetzt wird und der Transistor 114 aktiviert wird. Zur im Wesentlichen gleichen Zeit werden die Kondensatoren 120 und 122 jeweils von dem Zellenreferenzausgangsknoten 132 und dem Referenzzellenausgangsknoten 134 jeweils mittels der Schalter 124 und 126 getrennt.
Als Folge davon zieht das erste Abtastelement 104 nun den vorher gespeicherten Referenzstrom gegen den angeschlossenen Zellenstrom 203, und das zweite Abtastelement 106 zieht den vorher gespeicherten Zellenstrom gegen den angeschlossenen Referenzstrom 304. Der Ausgang des Abfühl- bzw. Lesesystems 100 wird dann durch den Zellenstrom (oder Referenzstrom) bestimmt, der dem abgetasteten Referenzstrom (oder Zellenstrom), d. h. der Wirklast der Abtastelemente 104 und 106, entgegenwirkt. Die Ausgangspegel tragen nun beide das Differenzsignal mit umgekehrtem Vorzeichen. Somit stellt die vorliegende Erfindung die Abtastelemente 104 und 106 so ein, dass sie jeweils mit der Referenzquelle 128 und der Speicherzelle 102 übereinstimmen. Als Folge davon vermeidet die vorliegende Erfindung auf vorteilhafte Weise jeglichen Effekt des Nichtübereinstimmens zwischen den Bitleitungssteuervorrichtungen und den Spiegeltransistoren.
5 ist ein Ablaufdiagramm, das ein beispielhaftes Abfühl- bzw. Leseverfahren zum Lesen einer Speicherzelle, wie etwa eines STT-MRAM, in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung zeigt. Um der Klarheit willen wird das Verfahren 500 zum Abfühlen bzw. Lesen einer magnetischen Speicherzelle im Kontext des Systems 100 beschrieben, das in den 2 bis 4 beschrieben worden ist. Aber in alternativen Ausführungsformen können auch andere Konfigurationen benutzt werden. Darüber hinaus können andere Ausführungsformen die hier beschriebenen Schritte in anderen Reihenfolgen durchführen und/oder können andere Ausführungsformen zusätzliche und/oder andere Schrate als die hier beschriebenen durchführen.
Ein Abfühlpfad und ein inverser Abfühlpfad, die beide mit entweder einer Referenzstromquelle oder einer Speicherzelle verbunden werden können, werden durch den Schritt 502 bereitgestellt. Der Abfühlpfad weist wenigstens ein erstes Abtastelement 104 und einen Bitleitungssteuertransistor 108 auf, und der inverse Abfühlpfad weist wenigstens ein zweites Abtastelement 106 und einen Bitleitungssteuertransistor 110 auf. Ein Referenzstrom von der Referenzquelle wird durch den Abfühlpfad mittels des Schrittes 504 bereitgestellt, und das erste Abtastelement 104 tastet mittels des Schrittes 506 den Referenzstrom ab und hält den Referenzstrom. Zu im Wesentlichen der gleichen Zeit, zu der die Schritte 504 und 506 durchgeführt werden, wird ein Zellenstrom von der Speicherzelle durch den inversen Abfühlpfad durch den Schritt 508 bereitgestellt, und das zweite Abtastelement 106 tastet den Zellenstrom mittels des Schrittes 510 ab und hält den Zellenstrom.
Durch den Schritt 512 wird die Speicherzelle dann von dem inversen Abfühlpfad getrennt und wird die Referenzquelle von dem Abfühlpfad getrennt. Die Speicherzelle wird dann mit dem Abfühlpfad verbunden, und der Speicherzellenstrom wird durch den Abfühlpfad und durch das erste Abtastelement 104 über den Schritt 514 bereitgestellt. Die Referenzquelle 128 wird mit dem inversen Abfühlpfad verbunden, und der Referenzstrom wird durch den inversen Abfühlpfad und durch das zweite Abfühlelement 106 über den Schritt 516 bereitgestellt. Die Ausgangspegel des Abfühl- bzw. Lesesystems 100 werden dann mittels des Schrittes 518 bestimmt.
Ein Fachmann auf dem Gebiet wird erkennen, dass die vorliegende Erfindung nicht auf das Abfühlen bzw. Lesen von STT-MRAM-Zellen beschränkt ist, wie dies oben beschrieben worden ist, sondern dass die vorliegende Erfindung auch für andere Speicher verwendet werden kann, die ein Stromabfühlschema verwenden und ein kleines Lesefenster haben. So kann die vorliegende Erfindung zum Beispiel auch mit Mehrebenenzellen bzw. Multi-Level-Zellen, mit einem PCRAM (Phase Change RAM bzw. einem RAM als Phasenwechselspeicher), einem CBRAM (Conductive Bridging RAM), etc., verwendet werden. Der Vorteil der vorliegenden Erfindung ist die Eliminierung des Fehlers, der durch die Stromspiegel-Nichtübereinstimmung und die Nichtübereinstimmung bei der Bitleitungsspannung und der Referenzleitungsspannung eingeführt wird.
Obwohl hier spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, wird es den Durchschnittsfachleuten auf dem Gebiet klar sein, dass eine Ersetzung durch eine Vielfalt von alternativen und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen vorgenommen werden kann, ohne dass von dem Schutzumfang der vorliegenden Erfindung abgewichen wird. Die vorliegende Patentanmeldung soll alle Anpassungen oder Variationen der spezifischen Ausführungsformen, die hier erörtert worden sind, abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt sein.

Claims

Verfahren zum Lesen einer Speicherzelle, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines ersten Abtastelements für das Abtasten eines Referenzstroms; Bereitstellen eines zweiten Abtastelements für das Abtasten eines Zellenstroms von der Speicherzelle; Messen des Zellenstroms von der Speicherzelle unter Verwendung des ersten Abtastelements; und Messen des Referenzstroms unter Verwendung des zweiten Abtastelements.
Verfahren nach Anspruch 1, das des Weiteren den Schritt des Bereitstellens einer Referenzquelle umfasst, die einen Referenzstrom durch das Abtastelement bereitstellt.
Verfahren nach Anspruch 1, wobei das erste Abtastelement ein als Diode geschalteter MOS-Transistor ist.
Verfahren nach Anspruch 1, wobei das zweite Abtastelement ein als Diode geschalteter MOS-Transistor ist.
Verfahren nach Anspruch 1, wobei der Referenzstrom durch die an dem Gate des ersten Abtastelements anliegende Spannung an einem Kondensator abgetastet wird und der Zellenstrom durch die an dem Gate des zweiten Abtastelements anliegende Spannung an einem Kondensator abgetastet wird.
System zum Lesen einer Speicherzelle, das Folgendes aufweist: eine Referenzquelle für das Bereitstellen eines Referenzstroms für die Speicherzelle; ein erstes Abtastelement, das mit der Referenzquelle für das Abtasten und Halten des Referenzstroms gekoppelt ist; und ein zweites Abtastelement, das mit der Speicherzelle für das Abtasten und Halten eines Zellenstroms von der Speicherzelle gekoppelt ist; wobei der Referenzstrom und der Speicherzellenstrom nachfolgend derart geschaltet werden, dass der Referenzstrom durch das zweite Abtastelement fließt und der Zellenstrom durch das erste Abtastelement fließt.
System nach Anspruch 6, wobei die Speicherzelle ein STT-MRAM ist.
System nach Anspruch 6, wobei die ersten und zweiten Abtastelemente als Diode geschaltete Abtasttransistoren sind.
System zum Abtasten einer Speicherzelle, wobei die Speicherzelle eine zugehörige Referenzquelle zum Bereitstellen eines Referenzstroms hat, wobei das System Folgendes aufweist: einen Abfühlpfad, der entweder mit der Referenzquelle oder mit der Speicherzelle gekoppelt werden kann; und einen inversen Abfühlpfad, der entweder mit der Referenzquelle oder mit der Speicherzelle gekoppelt werden kann, wobei die Speicherzelle von dem inversen Abfühlpfad auf den Abfühlpfad geschaltet wird, nachdem der Referenzstrom durch den Abfühlpfad geflossen ist.
Verfahren zum Lesen einer Speicherzelle, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines Abfühlpfads für die Speicherzelle und einer zugehörigen Referenzquelle; Bereitstellen eines Referenzstroms durch den Abfühlpfad; Bereitstellen eines inversen Abfühlpfads für die Speicherzelle zu im Wesentlichen der gleichen Zeit, zu der der Referenzstrom durch den Abfühlpfad bereitgestellt wird; Trennen der Speicherzelle von dem inversen Abfühlpfad; Bereitstellen eines Zellenstroms von der Speicherzelle durch den Abfühlpfad; und Bereitstellen des Referenzstroms durch den inversen Abfühlpfad.