CN103632707B - 用于stt mram的对称差分感测方法和系统 - Google Patents
用于stt mram的对称差分感测方法和系统 Download PDFInfo
- Publication number
- CN103632707B CN103632707B CN201310371806.7A CN201310371806A CN103632707B CN 103632707 B CN103632707 B CN 103632707B CN 201310371806 A CN201310371806 A CN 201310371806A CN 103632707 B CN103632707 B CN 103632707B
- Authority
- CN
- China
- Prior art keywords
- memory cell
- current
- sensing path
- sampling element
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000005070 sampling Methods 0.000 claims abstract description 73
- 230000015654 memory Effects 0.000 claims abstract description 64
- 230000005611 electricity Effects 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 241000208340 Araliaceae Species 0.000 claims 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 1
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 1
- 235000008434 ginseng Nutrition 0.000 claims 1
- 230000005291 magnetic effect Effects 0.000 description 16
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 108091074487 miR-34 stem-loop Proteins 0.000 description 2
- 108091092493 miR-34-1 stem-loop Proteins 0.000 description 2
- 108091059780 miR-34-2 stem-loop Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及用于读取存储单元，尤其是STT MRAM的方法和系统。根据本发明的一个方面，一种用于读取存储单元的系统包括感测通路和逆感测通路。提供经由所述感测通路的参考电流，并通过所述感测通路中的第一采样元件对所述参考电流进行采样，以及提供经由所述逆感测通路的来自存储单元的单元电流，并通过所述逆感测通路中的第二采样元件对所述单元电流进行采样。接下来，使所述存储单元与所述逆感测通路断开，并提供经由所述感测通路的单元电流，并且使所述参考源与所述感测通路断开，并提供经由所述逆感测通路的参考电流。然后，通过相对采样的参考电流和采样的单元电流工作的单元电流和参考电流来确定输出电平。
Description
技术领域
本发明涉及用于存储单元的感测放大器的方法和系统。更具体而言，本发明涉及用于改进用于存储单元的的感测放大器的读取能力，尤其是用于自旋转移矩磁随机存取存储器（STT MRAM）单元的感测放大器的读取能力的方法和系统。
背景技术
磁阻随机存取存储器（MRAM）是一种非易失随机存取存储器，其通过磁存储元件存储数据。常规MRAM单元包括由薄绝缘层分开的两个铁磁板。两个板中的一个是被设置为特定的极性的永磁体（固定层），而第二块板（自由层）的场则被配置为与外部场的情况匹配，以存储数据。这种配置为被称为自旋阀门，并且是用于实现MRAM位的最简单的结构。可以将这样的磁存储单元组合来形成存储装置。
通过测量所述单元的电阻来实现磁存储单元的感测或读取。通常通过对相关联的晶体管供电来选择特定的单元，所述晶体管将电流经由所述单元从位线切换到接地。单元的电阻由于STT MRAM单元的两个板中的电子的自旋取向而改变。通过测量所引起的电流，能够确定任何特定单元内部的电阻。一般而言，如果两块板具有相同的极性，那么认为该单元为“1”，以及如果两块板具有相反的极性，并且具有更高的电阻，那么认为该单元为“0”。
现在参考图1，其示出了一种用于感测诸如自旋转移矩磁阻随机存取存储器（STTMRAM）单元的磁存储单元12的常规系统10的示范性示意图。现有技术系统10包括多个晶体管14、16、18和20、用于提供参考电流24的参考电流源22、来自存储单元12的单元电流26、位线（BL）控制电压28、单元输出节点30、参考输出32和镜像参考电流34。晶体管14和16可以是PMOS晶体管，而其余晶体管18和20可以是NMOS晶体管。
在操作中，现有技术感测系统10的两对晶体管调整并感测单元电流26和参考电流24，并将这一电流差转化成输出节点30和32之间的电压差。第一对晶体管14和16充当电流反射镜，而晶体管18和20充当用于位线电压调节的箝位装置，可以通过BL控制电压28对位线电压调节进行调整。在设定BL控制电压28之后，晶体管18和20将参考位线36和单元位线38充电至固定电势，所述固定电势通常大约是NMOS晶体管的一个阈值电压，其低于BL控制电压28。 属于所述电流反射镜的一部分的连接二极管的PMOS晶体管16感测流经NMOS晶体管20的参考电流24。参考电流源22常规上由具有精确控制的栅极电压的NMOS晶体管或者由所谓的参考单元（例如预先调节的STT MRAM单元）所实现。参考电流24通常被设定在对应于高电流STT MRAM单元状态的电流和对应于低电流STT MRAM单元状态的电流之间。通过PMOS电流反射镜14、16将这一参考电流24同时镜像到单元输出节点30。 单元电流26经由NMOS晶体管18流至单元输出节点30。如果单元电流26高于参考电流24，那么将单元输出电压30驱动至接地。如果单元电流26低于参考电流24，那么单元输出电压30升至VDD。由于连接二极管的PMOS 16，参考输出节点32处的电压大约在低于VDD的PMOS晶体管16的一个阈值电压下保持固定。比较单元输出节点30和参考输出节点32之间的电压差，并通过后续的差分闩锁电路（未示出）将该电压差放大到全CMOS电平。
如果STT MRAM单元的高电流单元状态和低电流单元状态之间的单元电流的差（也被称为读取窗口）较小，那么现有技术感测系统10的两个主要问题是镜像参考电流Irefmir 34的精确度以及位线电压38和参考位线电压36之间的差。这两个效应通过导致对读取窗口的两个限制因素而减少了感测放大器的精确度，这两个限制因素是：感测放大器中的电流反射镜以及控制位线电压的装置，它们对于STT MRAM存储单元是必要的。
电流反射镜中的PMOS晶体管14、16的阈值电压Vtp的不匹配导致了镜像参考电流Iref mir 34和参考电流Iref 24的不匹配。NMOS晶体管18、20的阈值电压Vtn的不匹配导致了跨越所选的STT-MRAM单元12的和参考电流源22的不同电压，其中，所述参考电流源22也可以是预先调节的STT-MRAM单元。对于两通路的相同电阻而言，这一电压差导致了参考电流24和单元电流26之间的电流差，因为STT MRAM单元的电流是与跨越其的电压成正比的。
因此，存在对于一种用于用于感测诸如STT MRAM的磁存储单元的系统和方法的需要，所述方法不存在这些缺点。更具体而言，存在对于一种用于感测STT MRAM的系统和方法的需要，该系统和方法能够消除由电流反射镜不匹配所引入的误差，提高对小读取窗口的灵敏度，以及提高对抗电源造成的鲁棒性。
发明内容
根据本发明的一个方面，提供了一种用于感测或读取诸如STT MRAM的存储单元的系统，其包括感测通路和逆感测通路，可以将两通路耦合至参考源或存储单元。首先将所述参考源耦合至所述感测通路，并使所述参考电流流经所述感测通路，同时将所述存储单元耦合至所述逆感测通路，其中使单元电流流经所述逆感测通路。然后，将所述存储单元从所述逆感测通路切换至所述感测通路，并将所述参考源从所述感测通路切换至所述逆感测通路。
在一个实施例中，所述感测通路可以包括用于对参考电流进行采样和保持的第一采样元件，并且所述逆感测通路可以包括用于对单元电流进行采样和保持的第二采样元件。在将所述参考源连接至所述感测通路时，通过电容上的跨越所述第一采样元件的电压来对所述参考电流进行采样。在将所述单元电流连接至所述逆感测通路时，通过电容上的跨越所述第二采样元件的电压来对所述单元电流进行采样。然后，使所述存储单元与所述逆感测通路断开并耦合至所述感测通路，从而提供经由所述感测通路的单元电流，同时使所述参考源与所述感测通路断开并耦合至所述逆感测通路，从而提供经由所述逆感测通路的参考电流。通过相对所述采样参考电流和采样单元电流工作的单元电流和参考电流来确定所述感测系统的输出电平。
根据本发明的另一方面，提供了一种用于读取或感测诸如STT MRAM的存储单元的方法。在一个实施例中，所述方法包括以下步骤：提供用于对参考电流进行采样的第一采样元件和用于对单元电流进行采样的第二采样元件，并且然后将所述单元电流切换为流经所述第一采样元件，以及将所述参考电流切换为流经所述第二采样元件。使用电容上的跨越所述第一采样元件的栅极的电压来对所述参考电流进行采样，并且使用电容上的跨越所述第二采样元件的栅极的电压来对所述单元电流进行采样。然后，通过分别相对采样参考电流和采样单元电流工作的单元电流和参考电流来确定输出电平。
在另一实施例中，所述方法包括以下步骤：提供可以被耦合至存储单元或者参考源的感测通路和逆感测通路，提供经由所述感测通路的参考电流以及提供经由所述逆感测通路的单元电流，使所述存储单元与所述逆感测通路断开，使所述参考源与所述感测通路断开，提供经由所述感测通路的来自所述存储单元的单元电流，以及提供经由所述逆感测通路的参考电流。
在一个实施例中，所述感测通路包括第一采样元件，以及所述逆感测通路包括第二采样元件。最初，通过电容上的跨越所述第一采样元件的栅极的电压来在参考电流流经所述感测通路时对所述参考电流进行采样，并且通过电容上的跨越所述第二采样元件的栅极的电压来对所述单元电流进行采样。在已经对所述参考电流和单元电流进行采样之后，接着使用所述第一采样元件来测量来自所述存储单元的单元电流，并且使用所述第二采样元件来测量所述参考电流。通过分别相对所述采样参考电流和采样单元电流工作的单元电流和参考电流来确定所述感测系统的输出电平。
根据对参考附图进行参考的本发明的以下详细描述，本发明的进一步特征、方面和优点将变得显而易见。
附图说明
包括附图以提供对本发明的进一步理解，并且将附图并入本说明中并构成其一部分。附图图示了本发明的实施例，并与该描述一起用于解释本发明的原理。 本发明的其他实施例以及本发明的很多预计的优点将被容易地理解，因为通过参考以下详细描述，它们将变得更好理解。
图1是磁存储单元和感测放大器的常规实施例的示意图。
图2是根据本发明的一个实施例的用于磁存储单元的感测系统的示范性示意图。
图3是根据本发明的一个实施例的用于磁存储单元的感测系统的示范性示意图。
图4是根据本发明的一个实施例的用于磁存储单元的感测系统的示范性示意图。
图5是根据本发明的一个实施例的用于感测磁存储单元的方法的流程图。
具体实施方式
在以下详细描述中，对形成其一部分的附图进行参考，并且在附图中通过说明方式示出了其中可以实践本发明的具体实施例。要理解的是，可以利用其他实施例，并且可以在不脱离本发明的范围的情况下，做出结构或其他改变。因此，不以限制性意义理解以下详细描述，并且本发明的范围由所附权利要求所限定。
图2是根据本发明的一个实施例的用于感测或读取磁存储单元的系统100的示范性示意图。系统100包括磁存储单元102，例如，自旋转移矩磁阻随机存取存储器（STT MRAM）单元，其将由系统100所感测或读取。系统100进一步包括多个晶体管104、106、108、110、112、114、116和118、第一和第二电容120和122、第一和第二开关124和126、参考电流源128、位线控制电压130、单元输出130和参考输出134。
晶体管104和106可以是PMOS晶体管，而其余晶体管108、110、112、114、116和118可以是NMOS晶体管。晶体管104和106又被称为“采样晶体管”或者“采样元件”，因为根据本发明的一个实施例，所述第一采样元件104对参考电流进行采样和保持，并且第二采样元件106对单元电流进行采样和保持。本领域技术人员将认识到，采样元件104不限于晶体管，而是可以由任何采样元件或者对参考电流进行采样和保持的元件组合所构成。本领域技术人员还将认识到，本发明不限于单个存储单元的感测或读取，而是可以使用本发明来读取磁存储单元的阵列，并且参照一个存储单元的以下描述只是为了简化的目的。
本发明的系统100通过消除电流反射镜而克服了现有技术的问题。在本发明的一个实施例中，连续经由相同的晶体管104和108以及106和110来馈送参考电流和单元电流。换言之，首先经由晶体管104和108馈送参考电流，并经由晶体管106和110馈送来自存储单元的电流，即单元电流。 接下来经由晶体管108和104馈送单元电流，并经由晶体管106和110馈送参考电流。将在下文相对于图3到图5更加详细地描述这一两步骤方法。
用于经由相同的晶体管读取存储单元的此两步骤方法有利地避免了位线控制装置和反射镜晶体管之间的任何不匹配效应。此外，系统100的对称结构有利地提供了几乎理想的电源噪声抑制，以及位线控制电压上的降低的耦合（对称）。此外，由于两个差分输出端口都是高电阻性的，因而使得差分信号摆动加倍。
图3是根据本发明的一个实施例的用于感测或读取磁存储单元的系统100的示范性示意图。图3图示了系统100的两条通路，即感测通路202和逆感测通路204。根据系统100的操作的一个实施例，将参考源128连接至系统100的感测通路202。这可以通过设置适当的位线控制电压130以及启用晶体管116来实现。参考电流经由晶体管108和104流经感测通路202，其中，优选以二极管配置实现晶体管104，因为在这一阶段，数字开关124是接通的，并且由电容120上的所述采样晶体管104的栅极到源极电压对参考电流206进行采样，如由虚线208所图示的。
基本上同时，将存储单元102连接至系统100的逆感测通路204。这可以通过设置适当的位线控制电压130以及启用晶体管118来实现。单元电流经由晶体管106和110流经逆感测通路204，其中，晶体管106优选是连接二极管的MOS晶体管，因为在这一阶段，数字开关126是接通的，并且通过电容122上的采样晶体管106的栅极到源极电压对单元电流208进行采样，如由虚线210所图示的。将所述存储单元连接至所述逆感测通路204使单元电流208能够由采样晶体管106所采样，并且还能够在被读取之前对存储单元102进行预充电。本领域技术人员将认识到，使参考电流206穿过感测通路202以及使单元电流208穿过逆感测通路204可能无法精确地同时发生，但是本发明的目的在于基本上同时执行这两个步骤，从而使对存储单元102的总读取时间的影响最小化。
图4是根据本发明的一个实施例的用于感测磁存储单元的系统100的示范性示意图。在如上文参考图3所描述的参考电流206已经穿过感测通路202，并且单元电流208已经穿过逆感测通路204之后，将存储单元102从逆感测通路204切换至感测通路202，如由单元电流线302所图示的。这可以通过设置适当的位线控制电压130以及启用晶体管112来完成。通过设置适当的位线控制电压130以及启用晶体管114，来将参考源128从感测通路202切换至逆感测通路204，如由线304所图示的。基本上同时，分别通过开关124和126来使电容120和122分别与单元-参考输出节点132和参考-单元输出节点134断开。
因此，现在，第一采样元件104相对所连接的单元电流302汲取预先存储的参考电流，以及第二采样元件106相对所连接的参考电流304汲取预先存储的单元电流。然后由相对采样参考（或单元）电流工作的单元（参考）电流，即，采样元件104和106的有效负载，来确定感测系统100的输出。现在，输出电平均以相反的符号正承载着差信号。因此，本发明对采样元件104和106进行调整，从而分别匹配参考源128和存储单元102。因此，本发明有利地避免了位线控制装置和反射镜晶体管之间的任何不匹配效应。
图5是示出了根据本发明的一个实施例的用于读取诸如STT MRAM的存储单元的示范性感测方法的流程图。为了清晰起见，将在图2到图4中描述的系统100的情境中描述用于感测磁存储单元的方法500。然而，在替代实施例中可以使用其他配置。此外，其他实施例可以按照不同的顺序执行本文中描述的步骤，和/或其他实施例可以执行额外的步骤和/或与本文中描述的那些步骤不同的步骤。
通过步骤502，提供了感测通路和逆感测通路，可以将两个通路连接至参考电流源或者存储单元。所述感测通路至少包括第一采样元件104和位线控制晶体管108，并且所述逆感测通路至少包括第二采样元件106和位线控制晶体管110。通过步骤504，提供了经由感测通路的来自参考源的参考电流，以及通过步骤506，使第一采样元件104对所述参考电流进行采样和保持。基本上与步骤504和506同时，通过步骤508，提供经由逆感测通路的来自存储单元的单元电流，以及通过步骤510，第二采样元件106对所述单元电流进行采样和保持。
然后，通过步骤512，使存储单元与逆感测通路断开，并且使参考源与感测通路断开。然后，通过步骤514，将所述存储单元连接至感测通路，并提供经由感测通路并且经由第一采样元件104的存储单元电流。通过步骤516，将参考源128连接到逆感测通路，并且提供经由所述逆感测通路并且经由第二采样元件106的参考电流。然后，通过步骤518，确定感测系统100的输出电平。
本领域技术人员将认识到，本发明不限于感测如上文所述的STT MRAM，而是还可以将本发明用于采用电流感测方案并且具有小读取窗口的其他存储器。例如，也可以将本发明与多电平单元、相变RAM（PCRAM）、导通桥接RAM（CBRAM）等一起使用。本发明的优点在于消除了由电流反射镜不匹配以及位线和参考线电压中的不匹配所引入的误差。
尽管本文中已经对具体实施例进行了说明和描述，但是本领域普通技术人员将认识到，在不背离本发明的范围的情况下，各种替代和/或等价实现方式可以代替所示出和描述的具体实施例。本申请意图覆盖本文中所讨论的具体实施例的任何改编或变化。因此，所意图的是，本发明仅由权利要求及其等价方式所限定。
Claims (36)
1.一种用于读取存储单元的方法，所述方法包括以下步骤：
提供用于对参考电流进行采样的第一采样元件；
提供用于对来自所述存储单元的单元电流进行采样的第二采样元件；
使用所述第一采样元件测量来自所述存储单元的单元电流；以及
使用所述第二采样元件测量所述参考电流。
2.根据权利要求1所述的方法，还包括提供参考源的步骤，所述参考源提供经由所述采样元件的参考电流。
3.根据权利要求1所述的方法，其中，所述第一采样元件是连接二极管的MOS晶体管。
4.根据权利要求1所述的方法，其中，所述第二采样元件是连接二极管的MOS晶体管。
5.根据权利要求1所述的方法，其中，通过电容上的跨越所述第一采样元件的栅极的电压来对所述参考电流进行采样，并且通过电容上的跨越所述第二采样元件的栅极的电压对所述单元电流进行采样。
6.根据权利要求1所述的方法，还包括提供用于所述存储单元的逆感测通路的步骤，其中，用于所述存储单元的所述逆感测通路是不同于感测通路的通路。
7.根据权利要求6所述的方法，其中，提供用于所述单元电流的经由所述第二采样元件的逆感测通路的步骤与提供用于所述参考电流的经由所述第一采样元件的感测通路的步骤大约同时发生。
8.根据权利要求7所述的方法，还包括将所述存储单元从所述逆感测通路切换至经由所述第一采样元件的感测通路的步骤。
9.根据权利要求8所述的方法，还包括使第一和第二电容与所述第一和第二采样元件的栅极断开的步骤。
10.根据权利要求8所述的方法，其中，用于执行所述方法的感测系统的输出均以相反的符号承载差信号。
11.根据权利要求1所述的方法，其中，所述存储单元是STT MRAM。
12.一种用于读取存储单元的系统，其包括：
参考源，用于提供用于所述存储单元的参考电流；
第一采样元件，其被耦合至所述参考源，用于对所述参考电流进行采样和保持；以及
第二采样元件，其被耦合至所述存储单元，用于对来自所述存储单元的单元电流进行采样和保持；
其中，相继切换所述参考电流和存储单元电流，使得所述参考电流流经所述第二采样元件，以及所述单元电流流经所述第一采样元件。
13.根据权利要求12所述的系统，其中，所述存储单元是STT MRAM。
14.根据权利要求12所述的系统，其中，所述第一和第二采样元件是连接二极管的采样晶体管。
15.根据权利要求12所述的系统，其中，通过电容上的跨越所述第一采样元件的电压来对所述参考电流进行采样。
16.根据权利要求12所述的系统，其中，通过跨越所述第二采样元件的电压对所述单元电流进行采样。
17.根据权利要求12所述的系统，其中，基本上在所述单元电流流经所述第二采样元件的同时，所述参考电流流经所述第一采样元件。
18.根据权利要求17所述的系统，其中，所述参考电流流经所述第二采样元件，以及所述单元电流流经所述第一采样元件。
19.根据权利要求15所述的系统，其中，使所述电容与输入断开。
20.一种用于感测存储单元的系统，所述存储单元具有用于提供参考电流的关联的参考源，所述系统包括：
感测通路，其可以被耦合至所述参考源或者所述存储单元；以及
逆感测通路，其可以被耦合至所述参考源或者所述存储单元；
其中，在所述参考电流已经流经所述感测通路之后，将所述存储单元从所述逆感测通路切换至所述感测通路。
21.根据权利要求20所述的系统，其中，所述感测通路包括用于对所述参考电流进行采样和保持的第一连接二极管的采样晶体管。
22.根据权利要求20所述的系统，其中，所述逆感测通路包括用于对单元电流进行采样和保持的第二连接二极管的采样晶体管。
23.根据权利要求20所述的系统，其中，基本上在所述参考电流流经所述感测通路的同时，将所述存储单元耦合至所述逆感测通路。
24.根据权利要求21所述的系统，其中，通过电容上的跨越所述第一连接二极管的采样晶体管的电压来对所述参考电流进行采样。
25.根据权利要求23所述的系统，其中，使所述存储单元与所述逆感测通路断开，并且所述存储单元提供流经所述感测通路的单元电流。
26.根据权利要求23所述的系统，其中，使所述参考源与所述感测通路断开，并且所述参考源提供流经所述逆感测通路的参考电流。
27.根据权利要求24所述的系统，其中，使所述电容与所述第一连接二极管的采样晶体管断开。
28.根据权利要求20所述的系统，其中，所述系统的输出电平均以相反的符号承载差信号。
29.根据权利要求20所述的系统，其中，所述存储单元是STT MRAM。
30.一种用于读取存储单元的方法，所述方法包括以下步骤：
提供用于所述存储单元的感测通路和关联的参考源；
提供经由所述感测通路的参考电流；
基本上在提供经由所述感测通路的参考电流的同时，提供用于所述存储单元的逆感测通路；
使所述存储单元与所述逆感测通路断开；
提供经由所述感测通路的来自所述存储单元的单元电流；以及
提供经由所述逆感测通路的参考电流。
31.根据权利要求30所述的方法，其中，所述存储单元是STT MRAM。
32.根据权利要求30所述的方法，其中，所述感测通路包括第一采样元件，以及所述逆感测通路包括第二采样元件。
33.根据权利要求32所述的方法，其中，所述第一和第二采样元件是连接二极管的MOS晶体管。
34.根据权利要求32所述的方法，其中，通过电容上分别跨越所述第一和第二采样元件的栅极的电压来对所述参考电流和所述单元电流进行采样。
35.根据权利要求34所述的方法，还包括使用所述第一采样元件来测量来自所述存储单元的单元电流的步骤。
36.根据权利要求30所述的方法，其中，用于执行所述方法的感测系统的输出均以相反的符号承载差信号。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/592,597 | 2012-08-23 | ||
| US13/592597 | 2012-08-23 | ||
| US13/592,597 US9076540B2 (en) | 2012-08-23 | 2012-08-23 | Symmetrical differential sensing method and system for STT MRAM |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103632707A CN103632707A (zh) | 2014-03-12 |
| CN103632707B true CN103632707B (zh) | 2017-11-03 |
Family
ID=50069681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310371806.7A Active CN103632707B (zh) | 2012-08-23 | 2013-08-23 | 用于stt mram的对称差分感测方法和系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9076540B2 (zh) |
| CN (1) | CN103632707B (zh) |
| DE (1) | DE102013013928B4 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9196337B2 (en) * | 2012-04-25 | 2015-11-24 | Qualcomm Incorporated | Low sensing current non-volatile flip-flop |
| US9076540B2 (en) | 2012-08-23 | 2015-07-07 | Infineon Technologies Ag | Symmetrical differential sensing method and system for STT MRAM |
| US9165630B2 (en) * | 2013-08-30 | 2015-10-20 | Qualcomm Incorporated | Offset canceling dual stage sensing circuit |
| US9343131B1 (en) * | 2015-02-24 | 2016-05-17 | International Business Machines Corporation | Mismatch and noise insensitive sense amplifier circuit for STT MRAM |
| KR102358564B1 (ko) | 2015-09-02 | 2022-02-04 | 삼성전자주식회사 | 단락된 메모리 셀의 가변 저항 소자를 갖는 반도체 메모리 장치 |
| US9773537B2 (en) | 2015-10-27 | 2017-09-26 | Nxp Usa, Inc. | Sense path circuitry suitable for magnetic tunnel junction memories |
| US9659622B1 (en) | 2016-01-22 | 2017-05-23 | Nxp Usa, Inc. | Sense amplifier |
| US9741435B1 (en) | 2016-09-30 | 2017-08-22 | Nxp Usa, Inc. | Sense amplifier circuit |
| US9741417B1 (en) * | 2016-10-14 | 2017-08-22 | Nxp Usa, Inc. | Sense amplifier circuit |
| US10706904B2 (en) | 2018-01-03 | 2020-07-07 | National University Of Singapore | Dynamic reference scheme for improving read margin of resistive memory array |
| US10340002B1 (en) | 2018-03-30 | 2019-07-02 | International Business Machines Corporation | In-cell differential read-out circuitry for reading signed weight values in resistive processing unit architecture |
| US10636470B2 (en) * | 2018-09-04 | 2020-04-28 | Micron Technology, Inc. | Source follower-based sensing scheme |
| CN111755058A (zh) * | 2019-03-27 | 2020-10-09 | 中芯国际集成电路制造(上海)有限公司 | 一种动态反馈读出放大电路 |
| US11139012B2 (en) | 2019-03-28 | 2021-10-05 | Samsung Electronics Co., Ltd. | Resistive memory device having read currents for a memory cell and a reference cell in opposite directions |
| US11217281B2 (en) | 2020-03-12 | 2022-01-04 | Ememory Technology Inc. | Differential sensing device with wide sensing margin |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5694356A (en) * | 1994-11-02 | 1997-12-02 | Invoice Technology, Inc. | High resolution analog storage EPROM and flash EPROM |
| DE19947118C1 (de) | 1999-09-30 | 2001-03-15 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle |
| US6128239A (en) | 1999-10-29 | 2000-10-03 | Hewlett-Packard | MRAM device including analog sense amplifiers |
| US6982909B2 (en) * | 2003-07-07 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | System and method for reading a memory cell |
| US6958933B2 (en) * | 2003-07-07 | 2005-10-25 | Hewlett-Packard Development Company, L.P. | Memory cell strings |
| JP2005259330A (ja) | 2004-02-09 | 2005-09-22 | Sharp Corp | バイアス電圧印加回路及び半導体記憶装置 |
| US7613043B2 (en) * | 2006-05-15 | 2009-11-03 | Apple Inc. | Shifting reference values to account for voltage sag |
| CN101178927B (zh) * | 2006-11-06 | 2010-05-12 | 财团法人工业技术研究院 | 应用于存储器的多稳态感测放大器 |
| US7830701B2 (en) | 2008-09-19 | 2010-11-09 | Unity Semiconductor Corporation | Contemporaneous margin verification and memory access for memory cells in cross point memory arrays |
| US7898838B2 (en) | 2008-10-31 | 2011-03-01 | Seagate Technology Llc | Resistive sense memory calibration for self-reference read method |
| US20110286271A1 (en) * | 2010-05-21 | 2011-11-24 | Mediatek Inc. | Memory systems and methods for reading data stored in a memory cell of a memory device |
| US9076540B2 (en) | 2012-08-23 | 2015-07-07 | Infineon Technologies Ag | Symmetrical differential sensing method and system for STT MRAM |
| US8837210B2 (en) | 2012-08-23 | 2014-09-16 | Infineon Technologies Ag | Differential sensing method and system for STT MRAM |
-
2012
- 2012-08-23 US US13/592,597 patent/US9076540B2/en active Active
-
2013
- 2013-08-21 DE DE102013013928.7A patent/DE102013013928B4/de active Active
- 2013-08-23 CN CN201310371806.7A patent/CN103632707B/zh active Active
-
2015
- 2015-05-18 US US14/714,796 patent/US9524766B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE102013013928A1 (de) | 2014-02-27 |
| CN103632707A (zh) | 2014-03-12 |
| US9076540B2 (en) | 2015-07-07 |
| US9524766B2 (en) | 2016-12-20 |
| US20140056059A1 (en) | 2014-02-27 |
| DE102013013928B4 (de) | 2020-07-16 |
| US20150255136A1 (en) | 2015-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103632707B (zh) | 用于stt mram的对称差分感测方法和系统 | |
| CN103632706B (zh) | 用于stt mram的差分感测方法和系统 | |
| US9070466B2 (en) | Mismatch error reduction method and system for STT MRAM | |
| US9847116B2 (en) | Circuit and method for controlling MRAM cell bias voltages | |
| KR102511912B1 (ko) | Mos 트랜지스터 오프셋-상쇄 차동 전류-래치형 감지 증폭기 | |
| US7161861B2 (en) | Sense amplifier bitline boost circuit | |
| JP3749134B2 (ja) | 集積メモリ | |
| US8830733B2 (en) | Circuit for generating adjustable timing signals for sensing a self-referenced MRAM cell | |
| TW200402068A (en) | Adjustable current mode differential amplifier | |
| US20040218446A1 (en) | Sense amplifier configuration for a semiconductor memory device | |
| CN101010750A (zh) | 具有预充电电路的mram读出放大器及用于读出的方法 | |
| US20230326507A1 (en) | Current steering in reading magnetic tunnel junction | |
| US9779795B1 (en) | Magnetic random access memory (MRAM) and method of operation | |
| EP3200191A1 (en) | Sense amplifier | |
| US20170047101A1 (en) | Sensing and reference voltage scheme for random access memory | |
| CN114267389A (zh) | 存储设备 | |
| CN111986716A (zh) | 用于读出放大器电路的输入电路器件 | |
| US20130301346A1 (en) | Self referencing sense amplifier for spin torque mram | |
| EP3945521A1 (en) | Magnetic random access memory cell and method for reading said cell | |
| JP4741758B2 (ja) | 磁気メモリ装置の読み出し回路 | |
| CN112086113A (zh) | 用于读取存储单元的电阻状态的读电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |