TWI755830B - 記憶體的讀取方法 - Google Patents
記憶體的讀取方法 Download PDFInfo
- Publication number
- TWI755830B TWI755830B TW109129436A TW109129436A TWI755830B TW I755830 B TWI755830 B TW I755830B TW 109129436 A TW109129436 A TW 109129436A TW 109129436 A TW109129436 A TW 109129436A TW I755830 B TWI755830 B TW I755830B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- read
- reading
- voltage
- storage
- Prior art date
Links
Images
Abstract
一種記憶體的讀取方法,適用於儲存裝置。儲存裝置包括彼此耦接的記憶體控制器與記憶體。記憶體包括主儲存區與輔助儲存區。記憶體的讀取方法包括以下步驟。記憶體控制器接收讀取指令。記憶體控制器從輔助儲存區取得循環計數與讀取頻率。記憶體控制器依據循環計數與讀取頻率來判斷主儲存區的動態讀取驗證電壓調整類型。記憶體控制器依據動態讀取驗證電壓調整類型對主儲存區的至少一個讀取驗證電壓進行動態調整。記憶體控制器依據調整後的讀取驗證電壓對主儲存區進行讀取操作。
Description
本發明是有關於一種記憶體的操作方法,且特別是有關於一種記憶體的讀取方法。
目前的記憶體元件(如,非揮發性記憶體元件)在長時間讀寫下,對應於各個儲存狀態的儲存電壓分布會因為一些因素(如,耦合(coupling)、干擾(disturb)、隨機電報訊號(random telegraph signal)或電阻效應(resistance effect)等)而產生位移,而導致讀取裕度下降的問題。如此一來,在使用讀取驗證電壓(read verify voltage)進行讀取操作時,可能會發生讀取錯誤的情況。
本發明提供一種記憶體的讀取方法,其可維持良好的讀取裕度。
本發明提出一種記憶體的讀取方法,適用於儲存裝置。儲存裝置包括彼此耦接的記憶體控制器與記憶體。記憶體包括主儲存區與輔助儲存區。記憶體的讀取方法包括以下步驟。記憶體控制器接收讀取指令(read comment)。記憶體控制器從輔助儲存區取得循環計數(cycle count)與讀取頻率(read frequency)。記憶體控制器依據循環計數與讀取頻率來判斷主儲存區的動態讀取驗證電壓調整類型(dynamic read verify voltage adjustment type)。記憶體控制器依據動態讀取驗證電壓調整類型對主儲存區的至少一個讀取驗證電壓(read verify voltage)進行動態調整。記憶體控制器依據調整後的讀取驗證電壓對主儲存區進行讀取操作。
依照本發明的一實施例所述,在上述記憶體的讀取方法中,儲存裝置例如是隨身碟、記憶卡、固態硬碟(solid state drive,SSD)或無線記憶體儲存裝置。
依照本發明的一實施例所述,在上述記憶體的讀取方法中,記憶體可為非揮發性記憶體。
依照本發明的一實施例所述,在上述記憶體的讀取方法中,循環計數可用於決定讀取驗證電壓的調整幅度。
依照本發明的一實施例所述,在上述記憶體的讀取方法中,讀取頻率可用於決定讀取驗證電壓的調整方向與調整幅度。
依照本發明的一實施例所述,在上述記憶體的讀取方法中,更可包括以下步驟。在進行讀取操作之後,記憶體控制器將讀取計數(read count)紀錄於輔助儲存區。
依照本發明的一實施例所述,在上述記憶體的讀取方法中,更可包括以下步驟。在進行讀取操作之後,記憶體控制器將從主儲存區所讀取的資料輸出。
依照本發明的一實施例所述,在上述記憶體的讀取方法中,讀取驗證電壓的初始設定方法可包括以下步驟。取得對應於記憶體的多個儲存狀態的多個儲存電壓分布。將讀取驗證電壓設定在相鄰兩個儲存電壓分布之間。
依照本發明的一實施例所述,在上述記憶體的讀取方法中,儲存電壓分布可為常態分布。
依照本發明的一實施例所述,在上述記憶體的讀取方法中,讀取驗證電壓可被初始設定為相鄰兩個儲存電壓分布的中間值。
基於上述,在本發明所提出的記憶體的讀取方法中,記憶體控制器會依據動態讀取驗證電壓調整類型對主儲存區的讀取驗證電壓進行動態調整,因此可維持良好的讀取裕度、防止讀取錯誤、並提升記憶體元件的耐久性(endurance)。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1為根據本發明一實施例的儲存裝置的示意圖。
請參照圖1,儲存裝置100包括彼此耦接的記憶體控制器102與記憶體104。儲存裝置100可與主機系統一起使用,以使主機系統可將資料寫入至儲存裝置100、從儲存裝置100中抹除資料、或從儲存裝置100中讀取資料。儲存裝置100例如是隨身碟、記憶卡、固態硬碟(SSD)或無線記憶體儲存裝置。無線記憶體儲存裝置例如是近距離無線通訊(near field communication,NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如,iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。
記憶體控制器102用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統的指令在記憶體104中進行資料的寫入、讀取與抹除等運作。更詳細來說,記憶體控制器102的處理器可為具備運算能力的硬體。記憶體控制器102的處理器例如是中央處理單元(central processing unit,CPU)、微處理器(micro-processor)、或是其他可程式化的處理單元、數位訊號處理器(digital signal processor,DSP)、可程式化控制器、特殊應用積體電路(application specific integrated circuits,ASIC)、可程式化邏輯裝置(programmable logic device,PLD)或其他類似電路元件,但本發明並不以此為限。
記憶體104包括主儲存區與輔助儲存區。記憶體104可為非揮發性記憶體,如快閃記憶體。記憶體104例如是單階記憶胞(single level cell,SLC)NAND型快閃記憶體(即,一個記憶胞中可儲存1個位元的快閃記憶體)、多階記憶胞(multi-level cell,MLC)NAND型快閃記憶體(即,一個記憶胞中可儲存2個位元的快閃記憶體)、三階記憶胞(triple level cell,TLC)NAND型快閃記憶體(即,一個記憶胞中可儲存3個位元的快閃記憶體)或四階記憶胞(quadruple level cell,QLC)NAND型快閃記憶體(即,一個記憶胞中可儲存4個位元的快閃記憶體)等快閃記憶體或其他具有相同特性的記憶體。
圖2為根據本發明一實施例的記憶體的讀取方法的流程圖。圖3A為根據本發明一實施例的記憶體的讀取驗證電壓的初始設定狀態的示意圖。記憶體的讀取驗證電壓的初始設定狀態可為記憶體未經使用時的狀態。圖3B至圖3E為根據本發明一些實施例的記憶體的讀取驗證電壓的動態調整的示意圖。在圖3A至圖3E中,記憶體104是以多階記憶胞(MLC)NAND型快閃記憶體為例來進行說明,但本發明並不以此為限。
請參照圖1與圖2,本實施例的記憶體的讀取方法可適用於儲存裝置100,且包括以下步驟。進行步驟S100,記憶體控制器102接收讀取指令。舉例來說,記憶體控制器102可接收來自主機系統的讀取指令。
接著,進行步驟S102,記憶體控制器102從輔助儲存區取得循環計數與讀取頻率。循環計數可定義為記憶體中的記憶胞的寫入/抹除次數。讀取頻率可定義為記憶體中的記憶胞在單位時間內的讀取次數。
然後,進行步驟S104,記憶體控制器102依據循環計數與讀取頻率來判斷主儲存區的動態讀取驗證電壓調整類型。
讀取驗證電壓的初始設定方法可包括以下步驟。首先,取得對應於記憶體104的多個儲存狀態的多個儲存電壓分布。不同類型的記憶體104可具有不同數量的儲存狀態與不同數量的讀取驗證電壓。舉例來說,單階記憶胞(SLC)可具有兩個儲存狀態,且可具有一個讀取驗證電壓。多階記憶胞(MLC)可具有四個儲存狀態,且可具有三個讀取驗證電壓。三階記憶胞(TLC)可具有八個儲存狀態,且可具有七個讀取驗證電壓。四階記憶胞(QLC)可具有十六個儲存狀態,且可具有十五個讀取驗證電壓。每個儲存狀態可具有相對應的儲存電壓分布。儲存電壓可定義為對記憶胞進行寫入操作後的電壓狀態。儲存電壓分布可為常態分布。接著,將讀取驗證電壓設定在相鄰兩個儲存電壓分布之間。舉例來說,讀取驗證電壓可被初始設定為相鄰兩個儲存電壓分布的中間值,藉此可使得初始設定的讀取驗證電壓與相鄰兩個儲存電壓分布之間具有相同的讀取裕度。
請參照圖3A,舉例來說,在記憶體104為多階記憶胞(MLC)NAND型快閃記憶體的情況下,記憶體104可具有四個儲存狀態(如,“11”的儲存狀態、“01”的儲存狀態、“10”的儲存狀態與“00”的儲存狀態,以下簡稱為“11”、“01”、“10”與“00”)。記憶體104的讀取驗證電壓R1、R2、R3的初始設定方法可包括以下步驟。首先,取得對應於記憶體104的四個儲存狀態的四個儲存電壓分布。每個儲存狀態可具有相對應的儲存電壓分布,且儲存電壓分布可為常態分布。接著,將讀取驗證電壓R1、R2、R3設定在相鄰兩個儲存電壓分布之間。舉例來說,可將讀取驗證電壓R1設定在“11”所對應的儲存電壓分布與“01”所對應的儲存電壓分布之間,可將讀取驗證電壓R2設定在“01”所對應的儲存電壓分布與“10”所對應的儲存電壓分布之間,且可將讀取驗證電壓R3設定在“10”所對應的儲存電壓分布與“00”所對應的儲存電壓分布之間。此外,儲存狀態所對應的讀取驗證電壓R1、R2、R3可分別初始設定為相鄰兩個儲存電壓分布的中間值。藉此,可使得初始設定的讀取驗證電壓R1、R2、R3分別與相鄰兩個儲存電壓分布之間具有相同的讀取裕度,且將初始狀態的讀取裕度設為100%。
此外,以多階記憶胞(MLC)NAND型快閃記憶體為例,記憶體104的失效模式(failure mode)可定義為:記憶體104經過寫入、抹除與讀取等操作之後,儲存電壓分布會產生位移,而導致剩餘的讀取裕度在初始狀態的讀取裕度的特定比例以下(如,50%,但本發明並不以此為限)(以位移最大的儲存電壓分布為準),此狀態下可能會造成記憶體104的讀取錯誤,而導致記憶體104失效。
若記憶體104發生上述失效模式,就必須進行動態讀取方案(dynamic read scheme),以對讀取驗證電壓進行動態調整。藉此,可將讀取驗證電壓調整至合理的位置(如,將讀取裕度調整為大於初始狀態的讀取裕度的50%,但本發明並不以此為限),以正確讀取記憶體104的主儲存區中的資料(如,“11”、“01”、“10”或“00”)。
此外,在後續進行的讀取驗證電壓的動態調整中,循環計數可用於決定讀取驗證電壓的調整幅度。詳細而言,在高循環計數的情況下,由於儲存電壓分布的位移幅度大,因此讀取驗證電壓所需的調整幅度大。在低循環計數的情況下,由於儲存電壓分布的位移幅度小,因此讀取驗證電壓所需的調整幅度小。「高循環計數」與「低循環計數」並非固定數值,端看記體體的循環計數(寫入/抹除次數)對於記體體電性數據所產生的影響而定。舉例來說,若特定循環計數導致讀取裕度降低至失效模式的讀取裕度以下,則可將高於或等於此特定循環計數的循環計數定義為「高循環計數」,且可將低於此特定循環計數的循環計數定義為「低循環計數」。
另外,在後續進行的讀取驗證電壓的動態調整中,讀取頻率可用於決定讀取驗證電壓的調整方向與調整幅度。主儲存區中的資料依據讀取頻率的高低可分為「熱資料(hot data)」(高讀取頻率)與「冷資料(cold data)」(低讀取頻率)。「高讀取頻率」與「低讀取頻率」並非固定數值,端看記體體的讀取頻率對於記體體電性數據所產生的影響而定。舉例來說,若特定讀取頻率導致讀取裕度降低至失效模式的讀取裕度以下,則可將高於或等於此特定讀取頻率的讀取頻率定義為「高讀取頻率」,且可將低於此特定讀取頻率的讀取頻率定義為「低讀取頻率」。此外,由於「熱資料」或「冷資料」可用於決定儲存狀態所對應的儲存電壓分布的位移方向與位移幅度,因此可根據「熱資料」或「冷資料」來決定驗證電壓的調整方向與調整幅度。
依據循環計數與讀取頻率,可將主儲存區的動態讀取驗證電壓調整類型進行分類。舉例來說,依據「高循環計數」、「低循環計數」、「高讀取頻率」與「低讀取頻率」,可將主儲存區的動態讀取驗證電壓調整類型分類如下表,但本發明並不此為限。在其他實施例中,可依據循環計數的程度與讀取頻率的程度區分出更多動態讀取驗證電壓調整類型。
表1
類型 | 第一類 | 第二類 | 第三類 | 第四類 | 第五類 |
循環計數 | 高 | 高 | 低 | 低 | - |
讀取頻率 | 高 | 低 | 高 | 低 | - |
在表1中,第一類至第四類的動態讀取驗證電壓調整類型(以下,簡稱為第一類至第四類)的讀取裕度為失效模式的讀取裕度以下,因此須對讀取驗證電壓進行動態調整。此外,由於第五類的讀取裕度高於失效模式的讀取裕度,因此無須對讀取驗證電壓進行動態調整。
由於第一類與第三類為「高讀取頻率」,因此在“10”所對應的儲存電壓分布與“00”所對應的儲存電壓分布發生位移時,會往降低電壓的方向位移。此外,關於第一類與第三類,在“11”所對應的儲存電壓分布與“01”所對應的儲存電壓分布發生位移時,會往升高電壓的方向位移。另外,關於第一類與第三類,在儲存電壓分布發生位移時,“00”所對應的儲存電壓分布的位移幅度可大於“10”所對應的儲存電壓分布的位移幅度,“10”所對應的儲存電壓分布的位移幅度可大於“11”所對應的儲存電壓分布的位移幅度,且“11”所對應的儲存電壓分布的位移幅度可大於“01”所對應的儲存電壓分布的位移幅度。另一方面,由於第一類的循環計數高於第三類的循環計數,因此第一類的儲存電壓分布的位移幅度可大於第三類的儲存電壓分布的位移幅度。
請參照圖3B,在第一類中,“00”所對應的儲存電壓分布在降低電壓的方向上的位移幅度為初始狀態的讀取裕度的90%,而使得“00”的儲存電壓分布與讀取驗證電壓R3之間的讀取裕度下降90%,而剩下10%。“10”所對應的儲存電壓分布在降低電壓的方向上的位移幅度為初始狀態的讀取裕度的70%,而使得“10”的儲存電壓分布與讀取驗證電壓R2之間的讀取裕度下降70%,而剩下30%。“11”所對應的儲存電壓分布在升高電壓的方向上的位移幅度為初始狀態的讀取裕度的50%,而使得“11”的儲存電壓分布與讀取驗證電壓R1之間的讀取裕度下降50%,而剩下50%。在圖3B的實施例中,“01”所對應的儲存電壓分布在升高電壓的方向上的位移幅度並不明顯,但本發明並不以此為限。
請參照圖3D,在第三類中,“00”所對應的儲存電壓分布在降低電壓的方向上的位移幅度為初始狀態的讀取裕度的70%,而使得“00”的儲存電壓分布與讀取驗證電壓R3之間的讀取裕度下降70%,而剩下30%。“10”所對應的儲存電壓分布在降低電壓的方向上的位移幅度為初始狀態的讀取裕度的50%,而使得“10”的儲存電壓分布與讀取驗證電壓R2之間的讀取裕度下降50%,而剩下50%。“11”所對應的儲存電壓分布在升高電壓的方向上的位移幅度為初始狀態的讀取裕度的30%,而使得“11”的儲存電壓分布與讀取驗證電壓R1之間的讀取裕度下降30%,而剩下70%。在圖3D的實施例中,“01”所對應的儲存電壓分布在升高電壓的方向上的位移幅度並不明顯,但本發明並不以此為限。
由於第二類與第四類為「低讀取頻率」,因此在儲存電壓分布發生位移時,會往降低電壓的方向位移。此外,關於第二類與第四類,在儲存電壓分布發生位移時,“00”所對應的儲存電壓分布的位移幅度可大於“10”所對應的儲存電壓分布的位移幅度,“10”所對應的儲存電壓分布的位移幅度可大於“01”所對應的儲存電壓分布的位移幅度,且“01”所對應的儲存電壓分布的位移幅度可大於“11”所對應的儲存電壓分布的位移幅度。另一方面,由於第二類的循環計數高於第四類的循環計數,因此第二類的儲存電壓分布的位移幅度可大於第四類的儲存電壓分布的位移幅度。
請參照圖3C,在第二類中,“00”所對應的儲存電壓分布在降低電壓的方向上的位移幅度為初始狀態的讀取裕度的95%,而使得“00”的儲存電壓分布與讀取驗證電壓R3之間的讀取裕度下降95%,而剩下5%。“10”所對應的儲存電壓分布在降低電壓的方向上的位移幅度為初始狀態的讀取裕度的90%,而使得“10”的儲存電壓分布與讀取驗證電壓R2之間的讀取裕度下降90%,而剩下10%。“01”所對應的儲存電壓分布在降低電壓的方向上的位移幅度為初始狀態的讀取裕度的55%,而使得“01”的儲存電壓分布與讀取驗證電壓R1之間的讀取裕度下降55%,而剩下45%。在圖3C的實施例中,“11”所對應的儲存電壓分布在降低電壓的方向上的位移幅度並不明顯,但本發明並不以此為限。
請參照圖3E,在第四類中,“00”所對應的儲存電壓分布在降低電壓的方向上的位移幅度為初始狀態的讀取裕度的90%,而使得“00”的儲存電壓分布與讀取驗證電壓R3之間的讀取裕度下降90%,而剩下10%。“10”所對應的儲存電壓分布在降低電壓的方向上的位移幅度為初始狀態的讀取裕度的70%,而使得“10”的儲存電壓分布與讀取驗證電壓R2之間的讀取裕度下降70%,而剩下30%。“01”所對應的儲存電壓分布在降低電壓的方向上的位移幅度為初始狀態的讀取裕度的50%,而使得“01”的儲存電壓分布與讀取驗證電壓R1之間的讀取裕度下降50%,而剩下50%。在圖3E的實施例中,“11”所對應的儲存電壓分布在降低電壓的方向上的位移幅度並不明顯,但本發明並不以此為限。
在本實施例中,圖3B至圖3E中的儲存電壓分布的位移幅度的數值僅為舉例說明,本發明並不以此為限。
接下來,進行步驟S106,記憶體控制器102依據動態讀取驗證電壓調整類型對主儲存區的至少一個讀取驗證電壓進行動態調整。舉例來說,記憶體控制器102可對主儲存區中的記憶胞的讀取驗證電壓進行動態調整。
請參照圖3B與圖3D,對應於第一類與第三類的儲存電壓分布的位移方向與位移幅度,讀取驗證電壓R1會往升高電壓的方向進行動態調整,且讀取驗證電壓R2、R3會往降低電壓的方向進行動態調整。此外,在圖3B與圖3D中,在對讀取驗證電壓進行動態調整時,讀取驗證電壓R3的調整幅度S3可大於讀取驗證電壓R2的調整幅度S2,且讀取驗證電壓R2的調整幅度S2可大於讀取驗證電壓R1的調整幅度S1。另外,由於第一類的循環計數高於第三類的循環計數,因此第一類的讀取驗證電壓的調整幅度可大於第三類的讀取驗證電壓的調整幅度。
請參照圖3C與圖3E,對應於第二類與第四類的儲存電壓分布的位移方向與位移幅度,讀取驗證電壓R1、R2、R3會往降低電壓的方向進行動態調整。此外,在圖3C與圖3E中,在對讀取驗證電壓進行動態調整時,讀取驗證電壓R3的調整幅度S3可大於讀取驗證電壓R2的調整幅度S2,且讀取驗證電壓R2的調整幅度S2可大於讀取驗證電壓R1的調整幅度S1。另外,由於第二類的循環計數高於第四類的循環計數,因此第二類的讀取驗證電壓的調整幅度可大於第四類的讀取驗證電壓的調整幅度。
另一方面,若動態讀取驗證電壓調整類型為第五類,則無須對讀取驗證電壓進行動態調整,亦即對讀取驗證電壓進行動態調整的調整幅度為0。
然後,進行步驟S108,記憶體控制器102依據調整後的讀取驗證電壓對主儲存區進行讀取操作。隨後,可進行步驟S110,記憶體控制器102將讀取計數紀錄於輔助儲存區,以進行資料更新。此外,可進行步驟S112,記憶體控制器102將從主儲存區所讀取的資料輸出。
基於上述實施例可知,在記憶體104的讀取方法中,記憶體控制器102會依據動態讀取驗證電壓調整類型對主儲存區的讀取驗證電壓進行動態調整,因此可維持良好的讀取裕度、防止讀取錯誤、並提升記憶體元件的耐久性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
00, 01, 10, 11:儲存狀態
100:儲存裝置
102:記憶體控制器
104:記憶體
R1, R2, R3:讀取驗證電壓
S1, S2, S3:調整幅度
S100、S102、S104、S106、S108、S110、S112:步驟
圖1為根據本發明一實施例的儲存裝置的示意圖。
圖2為根據本發明一實施例的記憶體的讀取方法的流程圖。
圖3A為根據本發明一實施例的記憶體的讀取驗證電壓的初始設定狀態的示意圖。
圖3B至圖3E為根據本發明一些實施例的記憶體的讀取驗證電壓的動態調整的示意圖。
S100、S102、S104、S106、S108、S110、S112:步驟
Claims (9)
- 一種記憶體的讀取方法,適用於儲存裝置,其中所述儲存裝置包括彼此耦接的記憶體控制器與記憶體,所述記憶體包括主儲存區與輔助儲存區,且所述記憶體的讀取方法包括:所述記憶體控制器接收讀取指令;所述記憶體控制器從所述輔助儲存區取得循環計數與讀取頻率;所述記憶體控制器依據所述循環計數與所述讀取頻率來判斷所述主儲存區的動態讀取驗證電壓調整類型;所述記憶體控制器依據所述動態讀取驗證電壓調整類型對所述主儲存區的至少一個讀取驗證電壓進行動態調整,其中所述循環計數用於決定所述至少一個讀取驗證電壓的調整幅度;以及所述記憶體控制器依據調整後的至少一個所述讀取驗證電壓對主儲存區進行讀取操作。
- 如請求項1所述的記憶體的讀取方法,其中所述儲存裝置包括隨身碟、記憶卡、固態硬碟或無線記憶體儲存裝置。
- 如請求項1所述的記憶體的讀取方法,其中所述記憶體包括非揮發性記憶體。
- 如請求項1所述的記憶體的讀取方法,其中所述讀取頻率用於決定所述至少一個讀取驗證電壓的調整方向與調整幅度。
- 如請求項1所述的記憶體的讀取方法,更包括: 在進行所述讀取操作之後,所述記憶體控制器將讀取計數紀錄於所述輔助儲存區。
- 如請求項1所述的記憶體的讀取方法,更包括:在進行所述讀取操作之後,所述記憶體控制器將從所述主儲存區所讀取的資料輸出。
- 如請求項1所述的記憶體的讀取方法,其中至少一個所述讀取驗證電壓的初始設定方法包括:取得對應於所述記憶體的多個儲存狀態的多個儲存電壓分布;以及將所述讀取驗證電壓設定在相鄰兩個所述儲存電壓分布之間。
- 如請求項7所述的記憶體的讀取方法,其中所述儲存電壓分布包括常態分布。
- 如請求項1所述的記憶體的讀取方法,其中所述讀取驗證電壓被初始設定為相鄰兩個所述儲存電壓分布的中間值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109129436A TWI755830B (zh) | 2020-08-28 | 2020-08-28 | 記憶體的讀取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109129436A TWI755830B (zh) | 2020-08-28 | 2020-08-28 | 記憶體的讀取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI755830B true TWI755830B (zh) | 2022-02-21 |
TW202209105A TW202209105A (zh) | 2022-03-01 |
Family
ID=81329641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109129436A TWI755830B (zh) | 2020-08-28 | 2020-08-28 | 記憶體的讀取方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI755830B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7133312B2 (en) * | 2002-03-04 | 2006-11-07 | Nec Corporation | Readout circuit for semiconductor memory device based on a number of pulses generated by a voltage-controlled oscillator |
US7793172B2 (en) * | 2006-09-28 | 2010-09-07 | Freescale Semiconductor, Inc. | Controlled reliability in an integrated circuit |
CN102074055A (zh) * | 2011-01-04 | 2011-05-25 | 浙江大学 | 基于多机协同架构的快速记录仪及自标定和多机协同方法 |
TW201403318A (zh) * | 2012-07-02 | 2014-01-16 | Infomicro Electronics Shenzhen Ltd | 具耐用轉換層並能轉移暫存讓記憶體耐磨損的硬碟驅動器 |
TWI490872B (zh) * | 2007-08-16 | 2015-07-01 | Samsung Electronics Co Ltd | 提供快速程式與讀取之非揮發性記憶體元件、系統及方法 |
US9785383B2 (en) * | 2015-03-09 | 2017-10-10 | Toshiba Memory Corporation | Memory system and method of controlling nonvolatile memory |
CN108255774A (zh) * | 2016-12-28 | 2018-07-06 | 三星电子株式会社 | 应用处理器、包括该处理器的计算系统及其操作方法 |
JP6474056B2 (ja) * | 2014-11-21 | 2019-02-27 | パナソニックIpマネジメント株式会社 | 耐タンパ性を有する不揮発性メモリ装置、集積回路カード、不揮発性メモリ装置の認証方法、不揮発性メモリ装置を用いた暗号化方法および復号化方法 |
CN109478081A (zh) * | 2016-07-13 | 2019-03-15 | 超威半导体公司 | 管理跨不同时钟域的时钟信号的频率变化 |
-
2020
- 2020-08-28 TW TW109129436A patent/TWI755830B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7133312B2 (en) * | 2002-03-04 | 2006-11-07 | Nec Corporation | Readout circuit for semiconductor memory device based on a number of pulses generated by a voltage-controlled oscillator |
US7793172B2 (en) * | 2006-09-28 | 2010-09-07 | Freescale Semiconductor, Inc. | Controlled reliability in an integrated circuit |
TWI490872B (zh) * | 2007-08-16 | 2015-07-01 | Samsung Electronics Co Ltd | 提供快速程式與讀取之非揮發性記憶體元件、系統及方法 |
CN102074055A (zh) * | 2011-01-04 | 2011-05-25 | 浙江大学 | 基于多机协同架构的快速记录仪及自标定和多机协同方法 |
TW201403318A (zh) * | 2012-07-02 | 2014-01-16 | Infomicro Electronics Shenzhen Ltd | 具耐用轉換層並能轉移暫存讓記憶體耐磨損的硬碟驅動器 |
JP6474056B2 (ja) * | 2014-11-21 | 2019-02-27 | パナソニックIpマネジメント株式会社 | 耐タンパ性を有する不揮発性メモリ装置、集積回路カード、不揮発性メモリ装置の認証方法、不揮発性メモリ装置を用いた暗号化方法および復号化方法 |
US9785383B2 (en) * | 2015-03-09 | 2017-10-10 | Toshiba Memory Corporation | Memory system and method of controlling nonvolatile memory |
CN109478081A (zh) * | 2016-07-13 | 2019-03-15 | 超威半导体公司 | 管理跨不同时钟域的时钟信号的频率变化 |
CN108255774A (zh) * | 2016-12-28 | 2018-07-06 | 三星电子株式会社 | 应用处理器、包括该处理器的计算系统及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202209105A (zh) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9305640B2 (en) | Asymmetric log-likelihood ratio for flash channel | |
US9377962B2 (en) | Determining bias information for offsetting operating variations in memory cells | |
US9224456B2 (en) | Setting operating parameters for memory cells based on wordline address and cycle information | |
US8386860B2 (en) | Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller | |
KR101578511B1 (ko) | 리드 전압 설정 방법 | |
US9019770B2 (en) | Data reading method, and control circuit, memory module and memory storage apparatus and memory module using the same | |
TWI623878B (zh) | 資料讀取方法以及儲存控制器 | |
US10360987B2 (en) | Managing refresh for flash memory | |
TWI515742B (zh) | 偵測不穩定記憶胞之分佈的記憶體系統與方法 | |
US9111631B2 (en) | Reading memory cell history during program operation for adaptive programming | |
US9286986B2 (en) | Data writing method, and memory control circuit unit and memory storage apparatus using the same | |
US20120239991A1 (en) | Apparatus and method for determining an operating condition of a memory cell based on cycle information | |
US9685243B2 (en) | Determining soft data from a hard read | |
US10008275B1 (en) | Control method for solid state storage device | |
US10579518B2 (en) | Memory management method and storage controller | |
TWI536386B (zh) | 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置 | |
US10832784B2 (en) | Pre-program read to counter wordline failures | |
US9465539B2 (en) | Operation management in a memory device | |
US20130159798A1 (en) | Non-volatile memory device and operating method thereof | |
EP3176790A2 (en) | Non-volatile memory (nvm) with endurance control | |
US10474386B1 (en) | Memory management method and storage controller | |
TWI755830B (zh) | 記憶體的讀取方法 | |
CN109273037B (zh) | 数据读取方法以及存储控制器 | |
CN112527550B (zh) | 存储装置重读表的生成方法、测试装置以及存储介质 |