CN106981301B - 半导体装置与其补偿方法 - Google Patents

半导体装置与其补偿方法 Download PDF

Info

Publication number
CN106981301B
CN106981301B CN201610879449.9A CN201610879449A CN106981301B CN 106981301 B CN106981301 B CN 106981301B CN 201610879449 A CN201610879449 A CN 201610879449A CN 106981301 B CN106981301 B CN 106981301B
Authority
CN
China
Prior art keywords
temperature
parameter
reference current
semiconductor device
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610879449.9A
Other languages
English (en)
Other versions
CN106981301A (zh
Inventor
李明修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN106981301A publication Critical patent/CN106981301A/zh
Application granted granted Critical
Publication of CN106981301B publication Critical patent/CN106981301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/40—Securing contact members in or to a base or case; Insulating of contact members
    • H01R13/405—Securing in non-demountable manner, e.g. moulding, riveting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/46—Bases; Cases
    • H01R13/502—Bases; Cases composed of different pieces
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Connector Housings Or Holding Contact Members (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本发明公开了一种半导体装置，包括：一物理参数感应电路，用以感应一物理参数的一变化；一施加参数产生电路，耦接至该物理参数感应电路，用以根据一转移函数，从该物理参数的该变化来调整一施加参数，该转移函数定义该物理参数与该施加参数之间的关系；以及一主电路，耦接至该施加参数产生电路，该施加参数产生电路所产生的该施加参数用以补偿该物理参数的该变化对该主电路的操作所造成的影响。

Description

半导体装置与其补偿方法
技术领域
本发明涉及半导体装置与其补偿方法。
背景技术
半导体存储器装置在现代电子装置之中十分重要。半导体存储器装置的种类繁多，阻变存储器装置属于其中一种。阻变存储器装置包括相变形存储器(Phase ChangeMemory，PCM)与过渡金属氧化物电阻存储器(transition metal oxide resistivememory，TMO ReRAM)。阻变存储器装置的数据储存可通过改变其电阻值而达成。
阻变存储器装置的电阻值是温度的函数，亦即，阻变存储器装置的电阻值受到存储器装置温度的影响。
通常来说，当装置温度升高时，阻变存储器装置的感应窗口(sensingwindow)变小。如果考虑多个存储器单元的电阻值分布的话，则在高温下，感应窗口甚至可能会消失，导致读取失败(read fail)。
图1显示现有技术中，施加固定读取电压所得到的电阻温度关系图，其中，参考电阻水平(reference resistance level)是固定式的。如果所读出的电阻值高于参考电阻水平，则该存储器单元被判断为处于高阻抗状态(high resistance state)，例如是重设状态(reset state)。高阻抗状态可代表该存储器单元储存逻辑1。反之，如果所读出的电阻值低于参考电阻水平，则该存储器单元被判断为处于低阻抗状态(low resistance state)(例是设定状态(set state)。低阻抗状态可代表该存储器单元储存逻辑0。
感应窗口介于高阻抗状态与低阻抗状态之间。由图1可看出，当温度愈高时，感应窗口变得愈窄。而当温度超过温度门坎值T1时，则将会发生读取失败。在感应已被程序化为高阻抗状态的存储器单元，所感应到的该存储器单元的电阻值却低于参考电阻水平，所以此存储器单元会被错误地判定为低阻抗状态。
图2显示现有技术中，施加固定读取电压所得到的电阻温度关系图，其中，参考阻抗水平是追踪式(tracking)。追踪式参考阻抗水平可追踪高阻抗状态与低阻抗状态。然而，当温度过高时，高阻抗状态与低阻抗状态将会重叠，导致读取失败。
阻变存储器装置的另一特征是，其阻抗值是读取电压的函数，亦即，其阻抗值有关于所施加的读取电压。图3显示在固定温度下，阻变存储器装置的阻抗值与读取电压之间的关系。在相同温度下，如果施加较低的读取电压的话，则其阻抗值较高；反之亦然。
本案提供一种半导体装置与其补偿方法，其在考虑阻抗值与温度之间的关联性，以及阻抗值与读取电压之间的关系性下，来补偿负面效应。
发明内容
本案涉及一种半导体装置与其补偿方法，其可根据半导体装置的温度来改变读取电压。
本案一实施例，提出一种半导体装置，包括：一物理参数感应电路，用以感应一物理参数的一变化；一施加参数产生电路，耦接至该物理参数感应电路，用以根据一转移函数，从该物理参数的该变化来调整一施加参数，该转移函数定义该物理参数与该施加参数之间的关系；以及一主电路，耦接至该施加参数产生电路，该施加参数产生电路所产生的该施加参数用以补偿该物理参数的该变化对该主电路的操作所造成的影响。
本案另一实施例，提出一种半导体装置的补偿方法，包括：感应一物理参数的一变化；根据一转移函数，从该物理参数的该变化来调整一施加参数，该转移函数定义该物理参数与该施加参数之间的关系；以及，以该施加参数补偿该物理参数的该变化对该半导体装置的操作所造成的影响。
为了对本案的上述及其他方面有更佳的了解，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1显示现有技术中，施加固定读取电压所得到的电阻温度关系图，其中，参考电阻水平是固定式的；
图2显示现有技术中，施加固定读取电压所得到的电阻温度关系图，其中，参考阻抗水平是追踪式；
图3显示在固定温度下，阻变存储器装置的阻抗值与读取电压之间的关系；
图4显示根据本案实施例的阻抗-温度-读取电压的3维关系图；
图5显示根据本案实施例的转移函数的一例；图5显示在固定阻抗下的转移函数V＝f(T)；
图6A显示根据本案一实施例的温度-阻抗-读取电压的关系图；
图6B显示图6A的温度-阻抗-读取电压的关系图；
图7显示根据本案一实施例的半导体存储器装置的方块示意图；
图8显示根据本案实施例，对单一存储器单元在不同温度下所得到的电流(I)与电压(V)关系图；
图9显示在本案实施例中，对单一存储器单元所施加的读取电压与温度之间的关系图；
图10显示应用本案实施例(变动读取电压)与现有技术(固定读取电压)所得到的读取良率；
图11显示根据本案实施例的多阶单元的读取电压与温度的转移函数；
图12A显示现有技术(追踪式参考阻抗水平)的多阶单元的温度与读取电流之间的关系图，而图12B显示根据本案实施例的多阶单元的温度与读取电流之间的关系图；
图13显示根据本案实施例的半导体多阶单元存储器装置的读取方法的流程图。
T1：温度门坎值
R1-R5：阻抗
T1-T7：温度
V1-V6：读取电压
700：半导体存储器装置
710：温度感应电路
720：读取电压产生电路
730：存储器阵列
731：存储器单元
Iref1(T)、Iref2(T)、Iref3(T)、Iref1、Iref2、Iref3：参考电流
Vread1(T)、Vread2(T)、Vread3(T)：读取电压
1310-1340：步骤
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
本说明书的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本发明的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域的普通技术人员可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
在本案实施例中，在不同温度下，施加不同读取电压。亦即，读取电压是温度的函数。例如，在高温度下，如果用固定读取电压的话，则感应窗口会缩小。但在本案实施例中，于高温下，应用较低的读取电压，所以，感应窗口仍可维持，如此可避免两种相邻存储器状态的阻抗分布的重叠。
图4显示根据本案实施例的阻抗-温度-读取电压的3维关系图。在图4中，附图标记T1～T7分别代表温度，而附图标记V1～V6分别代表读取电压。假设目前所施加的读取电压是V5，而温度则是T1。当温度从T1变化至T5时，存储器单元的阻抗值会减少。为避免因为温度升高所导致的感应窗口缩小，在本案实施例中，将读取电压由V5减少至V3。如此一来，存储器单元的阻抗值会增加，也就是说，即便是温度从T1变化至T5，阻抗值变动的情况可被减缓，以维持感应窗口或者是避免感应窗口缩小。
此外，本案实施例更找出读取电压与温度之间的转移函数(transferfunction)，此转移函数可定义出在操作温度下的读取电压。图5显示根据本案实施例的转移函数的一例。图5显示在固定阻抗下的转移函数V＝f(T)，其中，V代表读取电压，而T代表温度。亦即，如果欲得到固定阻抗的话，则当温度改变时，根据此转移函数可以得到相对应的读取电压。
此外，如果存储器单元包括存储器元件(memory element)与开关(或选择元件，如晶体管)的话，则此转移函数可以包括存储器元件与/或开关的温度效应。
图6A显示根据本案一实施例的温度-阻抗-读取电压的关系图。由图6A可看出，在本案实施例中，当温度改变时，可利用转移函数R＝A(T，V)来得到相对应的读取电压，即便在温度变化时仍可维持阻抗值，以减少因为温度变化所导致的阻抗值变化，也可以减少因为温度变化所导致的感应窗口缩小的问题。
图6B显示图6A的温度-阻抗-读取电压的关系图。由图6B可看出，在不同阻抗R1-R5下，温度与读取电压之间的转移函数有所不同。
图7显示根据本案一实施例的半导体存储器装置的方块示意图。如图7所示，本案实施例的半导体存储器装置700包括：温度感应电路710、读取电压产生电路720与存储器阵列730。存储器阵列730包括多个存储器单元731。存储器阵列730可视为是半导体存储器装置700的主电路。
温度感应电路710可以感应半导体存储器装置700的温度，并将所感应的温度T以电性信号的方式(如电压或电流)传送给读取电压产生电路720。
温度感应电路710例如可以是内部半导体温度传感器，例如，包括pn接面二极管或者是双极接面晶体管(BJT)。温度感应电路710的输出参数是温度的函数，该输出参数包括：一电压参数，一电流参数，一脉冲波形参数或一脉冲时序参数等。故而，侦测其输出参数可以侦测温度。或者，在本案其他可能实施例中，温度感应电路710可以是外部的半导体温度传感器。
或者是，温度感应电路710可以由正比绝对温度(proportional to absolutetemperature，PTAT)能带隙温度传感器所实现。
亦或，温度感应电路710可以由正比绝对温度能带隙温度传感器与电压控制电压源(voltage controlled voltage source，VCVS)所实现，电压控制电压源例如可以由操作放大器与电阻串所构成。
读取电压产生电路720可以根据转移函数(如本案图4、图5、图6A与图6B所示)，从温度感应电路710所感应的温度T产生相对应的读取电压V。此读取电压V可以施加至存储器阵列730的(被选择)存储器单元731。如上述般，转移函数可由存储器单元731的温度-阻抗-读取电压之间的关系而定。
转移函数可视为将实际物理参数(如是温度，电压等的任意组合)链结于半导体装置的性能/特性(例如，单元阻抗值，输出电流，临界电压等的任意组合)。
图7中，为方便说明，存储器单元731包括存储器元件与开关。开关包括但不受限于，MOS晶体管，BJT晶体管，结二极管，双向临界开关装置(OTS，Ovonic ThresholdSwitching)，或其他相类似元件。或者，在本案其他可能实施例中，存储器单元731可以是自选择(self-selecting)存储器元件，亦即，存储器单元731可以不包括开关。存储器单元731包括但不受限于，相变形存储器，过渡金属氧化物电阻存储器，导通桥(conductionbridge)RAM，磁阻式随机存取存储器(Magnetoresistive Random AccessMemory，MRAM)等。
图8显示根据本案实施例所得到的实验数据图。图8是对单一存储器单元在不同温度下所得到的电流(I)与电压(V)关系图。在图8中，实点代表实验数据，而实线则代表由模型所推论出。如图8所示，可以知道，通过本案实施例，实验数据与模型之间非常匹配。
图9显示在本案实施例中，对单一存储器单元所施加的读取电压与温度之间的关系图。由图9可得知，本案实施例能通过改变不同读取电压来得到稳定的读取电流(constant read current)(介于1μA至10μA)。
图10显示应用本案实施例(变动读取电压)与现有技术(固定读取电压)所得到的读取良率。由图10可看出，由于现有技术采用固定读取电压，所以，无法在温度范围(0度-100度)内都有很好的读取良率。例如，以读取电压固定为0.4V来看，虽然在低温时有较好的读取良率，但在高温时其读取良率降低。相反地，以本案实施例而言，不论在高温或低温下，读取良率皆接近100％。
故而，由上述可知，本案实施例可追踪存储器装置的温度来计算对应的读取电压，以补偿单元阻抗值因为温度效应所导致的变化。
另外，本案其他实施例亦可应用于多阶单元(MLC，multi-level cell)存储器装置之中。图11显示根据本案实施例的多阶单元的读取电压与温度的转移函数。存储器阵列包括多个MLC。如图11所示，为得到稳定的读取电流，不同的存储器状态有不同的转移函数。通过在操作温度下来施加适当的读取电压，各存储器状态可以得到稳定的读取电流。
图12A显示现有技术(追踪式参考阻抗水平)的多阶单元的温度与读取电流之间的关系图，而图12B显示根据本案实施例的多阶单元的温度与读取电流之间的关系图。由图12A(现有技术)可看出，在低温时，由于读取电流较小，所以，现有技术的读取速度较慢；而在高温时，则是感应窗口会缩小。Iref1(T)、Iref2(T)与Iref3(T)分别代表不同的参考电流，这些参考电流会随温度而变。
相反地，如图12B所示，在本案实施例中，当温度改变时，读取电压Vread1(T)、Vread2(T)与Vread3(T)亦随的改变，但本案所用的参考电流Iref1、Iref2与Iref3则不随温度而变。当在低温时，读取速度不会变慢，而在高温时，感应窗口亦可以得到维持。
图13显示根据本案实施例的半导体多阶单元存储器装置的读取方法的流程图。在步骤1310中，判断施加读取电压Vread2(T)所得到的读取电流是否大于参考电流Iref2，如果是的话，则代表此多阶单元可能是状态00或状态01(低阻抗状态)；如果否的话，则代表此多阶单元可能是状态10或状态11(高阻抗状态)。
如果步骤1310为是，则流程接续至步骤1315，判断施加读取电压Vread1(T)所得到的读取电流是否大于参考电流Iref1，如果是的话，则决定此多阶单元是状态00(步骤1325)；如果否的话，则决定此多阶单元是状态01(步骤1330)。
如果步骤1310为否，则流程接续至步骤1320，判断施加读取电压Vread3(T)所得到的读取电流是否大于参考电流Iref3，如果是的话，则决定此多阶单元是状态10(步骤1335)；如果否的话，则决定此多阶单元是状态11(步骤1340)。
另外，本案上述实施例的根据装置温度来调整读取电压(所施加的电压)，除了可以应用在读取操作外，也可以应用在重设操作及/或设定操作中的验证步骤，以补偿温度效应。
更甚者，本案不受限于应用于补偿温度相关效应，本案其他可能实施例亦可延伸至较广应用范围。例如，让转移函数可将多个物理参数连结至感应性能/特性，本案实施例可以设计成能得到稳定输出。
本案上述实施例的基本精神与概念可以延伸至调整其他类型的电性信号，如果感应参数是施加参数的转移函数。例如，施加参数可以是电流，施加时间等。亦即，在本案其他可能实施例中，可以根据感应参数(如温度)来调整施加参数(如电流，施加时间等)，此亦在本案精神范围内。
亦即，本案上述实施例的精神在于，控制施加参数(如果感应参数是施加参数的函数)以补偿由于感应参数变化所带来的影响，其中，感应参数的变化可能是因为环境参数(例如但不受限于，温度，亮度等)的变化所造成。在此，感应参数例如但不受限于，可以包括：阻抗值，单元电流，自然频率等的任意组合。施加参数例如但不受限于，可以包括：读取电压，电流，施加时间的任意组合等。亦即，如果以图7来看的话，温度感应电路710乃是物理参数感应电路，而读取电压产生电路720则是施加参数产生电路。
如上述般，本案实施例所揭露的半导体存储器装置的补偿方法，可根据半导体存储器装置的温度来改变读取电压，以补偿存储器单元电阻的温度效应。即便在高温下，感应窗口仍不会过度变窄，大大地提高了数据读取正确性并有助于发展高可靠性半导体存储器装置。
另外，在现有技术中，因为高温导致感应窗口变小，不只影响到数据读取正确性，也连带影响到程序化(program)与抹除(erase)操作过程当中的验证(verification)。本案实施例通过改变所施加的偏压，可以避免验证操作受到高温效应的负面影响。
在本案实施例中，于高温度下采用较低读取电压的另一好处在于，可减少读出电流，以避免读取干扰(disturbance)的发生。
更甚者，在本案实施例中，在高温下采用较低读取电压的好处在于，可降低未被选单元被错误导通的可能性，及/或减少由未被选单元所导致的漏电流。
在本案实施例中，于低温度下采用较高读取电压的好处在于，可提高读出电流，以提高感应速度及操作速度。
此外，在本案其他可能实施例中，转移函数可以是线性函数，倒数形函数或指数形函数，此皆在本案精神范围内。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体装置，包括：
一物理参数感应电路，用以感应一物理参数的一变化；
一施加参数产生电路，耦接至该物理参数感应电路，用以根据一转移函数，从该物理参数的该变化来调整一施加参数，该转移函数定义该物理参数与该施加参数之间的关系，其中该物理参数为该半导体装置的温度，该施加参数为读取电压，该转移函数为该读取电压与该半导体装置的温度之间的函数关系；以及
一主电路，耦接至该施加参数产生电路，该施加参数产生电路所产生的该施加参数用于补偿该物理参数的该变化对该主电路的操作所造成的影响；
其中，当该物理参数感应电路感应到温度改变时，该施加参数产生电路产生不同的读取电压，但产生一固定参考电流，在高温下由施加参数产生电路产生的读取电压低于在低温下由施加参数产生电路产生的读取电压。
2.如权利要求1所述的半导体装置，其特征在于，
该物理参数感应电路包括一温度感应电路，该温度感应电路为一内部半导体温度感应电路或一外部半导体温度感应电路；
其中，该温度感应电路的一输出参数是温度的函数，该输出参数包括：一电压参数、一电流参数、一脉冲波形参数或一脉冲时序参数。
3.如权利要求1所述的半导体装置，其特征在于，
该主电路包括多个存储器单元；以及
如果各所述存储器单元包括一存储器元件与一开关，该转移函数包括该存储器元件与/或该开关的温度效应。
4.如权利要求1所述的半导体装置，其特征在于，
该主电路包括多个多阶单元，对于所述多阶单元，不同的存储器状态对应至不同的转移函数。
5.如权利要求4所述的半导体装置，其特征在于，
判断施加一第二读取电压所得到的一第二读取电流是否大于一第二参考电流，其中，该第二读取电压是一温度函数但该第二参考电流则为固定；
如果该第二读取电流大于该第二参考电流，判断施加一第一读取电压所得到的一第一读取电流是否大于一第一参考电流，其中，该第一读取电压是一温度函数但该第一参考电流则为固定；
如果该第一读取电流大于一第一参考电流，则决定该多阶单元是一第一状态；以及，反之，决定该多阶单元是一第二状态；
如果该第二读取电流小于该第二参考电流，判断施加一第三读取电压所得到的一第三读取电流是否大于一第三参考电流，其中，该第三读取电压是一温度函数但该第三参考电流则为固定；以及
如果该第三读取电流大于该第三参考电流，则决定该多阶单元是一第三状态；以及，反之，则决定该多阶单元是一第四状态。
6.如权利要求1所述的半导体装置，其特征在于，
该转移函数包括线性函数，倒数形函数或指数形函数。
7.一种半导体装置的补偿方法，包括：
感应一物理参数的一变化；
根据一转移函数，从该物理参数的该变化来调整一施加参数，该转移函数定义该物理参数与该施加参数之间的关系，其中该物理参数为该半导体装置的温度，该施加参数为读取电压，该转移函数为该读取电压与该半导体装置的温度之间的函数关系；以及
以该施加参数补偿该物理参数的该变化对该半导体装置的操作所造成的影响；
其中，当感应到温度改变时，该施加参数对应不同的读取电压，但对应一固定参考电流，在高温下的读取电压低于在低温下的读取电压。
8.如权利要求7所述的半导体装置的补偿方法，其特征在于，
该半导体装置包括多个存储器单元；以及
如果各所述存储器单元包括一存储器元件与一开关，该转移函数包括该存储器元件与/或该开关的温度效应。
9.如权利要求7所述的半导体装置的补偿方法，其特征在于，
该半导体装置包括多个多阶单元，对于所述多阶单元，不同的存储器状态对应至不同的转移函数。
10.如权利要求9所述的半导体装置的补偿方法，其特征在于，
判断施加一第二读取电压所得到的一第二读取电流是否大于一第二参考电流，其中，该第二读取电压是一温度函数但该第二参考电流则为固定；
如果该第二读取电流大于该第二参考电流，判断施加一第一读取电压所得到的一第一读取电流是否大于一第一参考电流，其中，该第一读取电压是一温度函数但该第一参考电流则为固定；
如果该第一读取电流大于一第一参考电流，则决定该多阶单元是一第一状态；以及，反之，决定该多阶单元是一第二状态；
如果该第二读取电流小于该第二参考电流，判断施加一第三读取电压所得到的一第三读取电流是否大于一第三参考电流，其中，该第三读取电压是一温度函数但该第三参考电流则为固定；以及
如果该第三读取电流大于该第三参考电流，则决定该多阶单元是一第三状态；以及，反之，则决定该多阶单元是一第四状态。
CN201610879449.9A 2016-01-18 2016-10-09 半导体装置与其补偿方法 Active CN106981301B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662279856P 2016-01-18 2016-01-18
US62/279,856 2016-01-18
US201662281756P 2016-01-22 2016-01-22
US62/281,756 2016-01-22

Publications (2)

Publication Number Publication Date
CN106981301A CN106981301A (zh) 2017-07-25
CN106981301B true CN106981301B (zh) 2020-02-11

Family

ID=59314847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610879449.9A Active CN106981301B (zh) 2016-01-18 2016-10-09 半导体装置与其补偿方法

Country Status (4)

Country Link
US (1) US9747980B2 (zh)
CN (1) CN106981301B (zh)
TW (1) TWI616889B (zh)
WO (1) WO2017125091A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10496450B2 (en) * 2017-05-22 2019-12-03 Sandisk Technologies Llc Selective temperature compensation
US10490602B2 (en) * 2017-09-21 2019-11-26 Micron Technology, Inc. Three dimensional memory arrays
US10366747B2 (en) * 2017-11-30 2019-07-30 Micron Technology, Inc. Comparing input data to stored data
CN108922574B (zh) * 2018-06-20 2020-11-13 中国科学院上海微系统与信息技术研究所 相变存储器的高速数据读出电路及读出方法
TWI735873B (zh) * 2018-10-24 2021-08-11 旺宏電子股份有限公司 用以執行乘積和運算之半導體裝置
CN111583987B (zh) * 2019-02-19 2022-06-03 华邦电子股份有限公司 温度感测器的评估方法
US11320322B2 (en) * 2019-04-09 2022-05-03 Winbond Electronics Corp. Temperature sensor evaluation method
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270507A (zh) * 2011-06-28 2011-12-07 上海宏力半导体制造有限公司 可自调节字线电压的闪存
CN102682847A (zh) * 2011-03-07 2012-09-19 三星电子株式会社 非易失性存储装置及其操作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6981887B1 (en) * 2004-08-26 2006-01-03 Lenovo (Singapore) Pte. Ltd. Universal fit USB connector
US8050084B2 (en) * 2006-09-05 2011-11-01 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
US8737151B2 (en) * 2007-07-26 2014-05-27 Unity Semiconductor Corporation Low read current architecture for memory
US7773413B2 (en) * 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US7755946B2 (en) * 2008-09-19 2010-07-13 Sandisk Corporation Data state-based temperature compensation during sensing in non-volatile memory
US8634235B2 (en) * 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US9064563B2 (en) * 2013-02-08 2015-06-23 Seagate Technology Llc Optimization of variable resistance memory cells
US8934284B2 (en) * 2013-02-26 2015-01-13 Seagate Technology Llc Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory
US8869436B2 (en) * 2013-02-27 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory structure and method to recreate filament and recover resistance window
CN203351829U (zh) * 2013-05-27 2013-12-18 实盈电子(东莞)有限公司 一体式dp接口插接模组及应用其制作的dp接口
KR20150019480A (ko) * 2013-08-14 2015-02-25 에스케이하이닉스 주식회사 전자 장치
CN203503872U (zh) * 2013-10-21 2014-03-26 启东乾朔电子有限公司 卡槽连接器
US9286976B2 (en) * 2014-05-29 2016-03-15 Intel Corporation Apparatuses and methods for detecting write completion for resistive memory
CN204304047U (zh) * 2014-11-28 2015-04-29 华大电子股份有限公司 电连接器
CN104810649B (zh) * 2015-04-30 2017-05-31 伸铭电子(东莞)有限公司 一种USB Type‑C连接器
CN204760595U (zh) * 2015-06-04 2015-11-11 东莞联基电业有限公司 一种USB C-Type连接器
CN204834939U (zh) * 2015-07-15 2015-12-02 东莞市米南实业有限公司 USB Type-C免焊接连接结构
CN205693035U (zh) * 2016-03-29 2016-11-16 东莞市扬明精密塑胶五金电子有限公司 USB 3.1 Type‑C 插头连接器
CN205828771U (zh) * 2016-07-15 2016-12-21 翊腾电子科技（昆山）有限公司 易组装的usb连接器
CN106058560B (zh) * 2016-07-15 2018-08-07 翊腾电子科技（昆山）有限公司 易组装的usb连接器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102682847A (zh) * 2011-03-07 2012-09-19 三星电子株式会社 非易失性存储装置及其操作方法
CN102270507A (zh) * 2011-06-28 2011-12-07 上海宏力半导体制造有限公司 可自调节字线电压的闪存

Also Published As

Publication number Publication date
US20170206954A1 (en) 2017-07-20
TWI616889B (zh) 2018-03-01
CN106981301A (zh) 2017-07-25
WO2017125091A8 (zh) 2018-08-16
US9747980B2 (en) 2017-08-29
TW201727628A (zh) 2017-08-01
WO2017125091A1 (zh) 2017-07-27

Similar Documents

Publication Publication Date Title
CN106981301B (zh) 半导体装置与其补偿方法
CN111435295B (zh) 具非易失性存储器的随机码产生器
US11869588B2 (en) Three-state programming of memory cells
US9269431B2 (en) Configurable reference current generation for non volatile memory
TW200425161A (en) Temperature compensated RRAM circuit
US9147449B2 (en) Reference and sensing with bit line stepping method of memory
US9019746B2 (en) Resistive memory device and method for driving the same
CN103000225B (zh) 非易失性存储器件
KR102599662B1 (ko) 주어진 동작 환경에 적합한 쓰기 전류에 기초하여 동작하는 메모리 장치 및 쓰기 전류를 구동하는 방법
KR20140080945A (ko) 비휘발성 메모리 장치
US11164619B2 (en) Distribution-following access operations for a memory device
KR100656432B1 (ko) 반도체 메모리의 컬럼 선택신호 제어장치 및 방법
US20180268878A1 (en) Non-volatile semiconductor memory device
TWI749606B (zh) 記憶體裝置之適應性寫入操作
TWI623939B (zh) 記憶體裝置與其控制方法
KR100845773B1 (ko) 반도체 메모리 장치의 파워 업 신호 트립 포인트 측정 회로 및 이를 이용한 파워 업 신호 트립 포인트 레벨 측정 방법
US9761309B2 (en) Sensing circuit for resistive memory array
US10613571B2 (en) Compensation circuit for generating read/program/erase voltage
KR20120112062A (ko) 반도체 메모리 장치
EP2662862B1 (en) Pulse-based flash memory read-out
US10579759B2 (en) Apparatus for modeling resistive memory devices
KR102451354B1 (ko) 판독 및 기록 마진이 증가된 메모리 디바이스 및 방법
KR102239740B1 (ko) 상변화 메모리 장치에서의 데이터 리드 동작 방법
TWI622997B (zh) 記憶體裝置、系統及其操作方法
CN104134458A (zh) 一种可调的非易失性存储器参考单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant