JP7031326B2 - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents
固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDFInfo
- Publication number
- JP7031326B2 JP7031326B2 JP2018008399A JP2018008399A JP7031326B2 JP 7031326 B2 JP7031326 B2 JP 7031326B2 JP 2018008399 A JP2018008399 A JP 2018008399A JP 2018008399 A JP2018008399 A JP 2018008399A JP 7031326 B2 JP7031326 B2 JP 7031326B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal processing
- authentication
- information
- response data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
このように、様々な分野の光撮像に利用されるＣＭＯSイメージセンサの市場規模は大きく、今後も車載カメラをはじめとする搭載アプリケーションの増加により需要が伸びることが予想される。
そして、近年、身の回りのあらゆるモノをインターネットに接続するＩｏＴ(Internet of Things)が大きく注目を集めている。ＩｏＴによって得られたデータが、インターネットを通じてクラウド側の計算機に収集され，解析された結果を再びＩｏＴ側に情報として伝えることが可能になっている。
たとえば，完全自動運転などを実現する場合の車載センサもＩｏＴとみなすことができ、取得データの改ざんは事故など重大な被害を生じるおそれがある。
たとえば，完全自動運転などを実現する場合の車載センサもＩｏＴとみなすことができ、取得データの改ざんは事故など重大な被害を生じるおそれがある。
このように、ＩｏＴ時代の情報の入り口であるＩｏＴセンサのセキュリティを高めることが重要になってくる。ＩｏＴセンサのセキュリティを高める要件としては、まずは不正なセンサが接続されていないこと、次の段階として、センサで取得されたデータが改ざんされていないことを確認する手段が必要となる。
従来の暗号技術ではデジタル化されたマイコンチップ以降の信号は守られているが、センサチップから出てくる直後の信号が必ずしも守られていない。その理由は、部品としてのセンサ単体には低コストが求められ、余分な回路となるセキュリティ技術が普及していないためである。
従来の暗号技術ではデジタル化されたマイコンチップ以降の信号は守られているが、センサチップから出てくる直後の信号が必ずしも守られていない。その理由は、部品としてのセンサ単体には低コストが求められ、余分な回路となるセキュリティ技術が普及していないためである。
一方、ＬＳＩのセキュリティ技術としてＰＵＦ (Physically Unclonable Function；物理複製困難関数)と呼ばれる技術が近年注目を集めている。ＰＵＦは半導体におけるばらつきを物理特徴量として抽出し、デバイス固有の出力を得る技術である。
また、半導体デバイスにおいてＰＵＦとは、製造時に発生するトランジスタのしきい値のばらつきなどにより起こる微小な性能のずれを抽出し、固有のＩＤとして出力する回路である。
このＰＵＦで発生させた固有ＩＤを用いてデバイスを認証したり，取得データに真正性を確保するためのメッセージ認証符号（ＭＡＣ）を付与したりすることで情報の改ざんを防止できる。
また、半導体デバイスにおいてＰＵＦとは、製造時に発生するトランジスタのしきい値のばらつきなどにより起こる微小な性能のずれを抽出し、固有のＩＤとして出力する回路である。
このＰＵＦで発生させた固有ＩＤを用いてデバイスを認証したり，取得データに真正性を確保するためのメッセージ認証符号（ＭＡＣ）を付与したりすることで情報の改ざんを防止できる。
以上のような状況において、ＣＭＯＳイメージセンサ(CIS)に余分な回路を追加せず、ＣＩＳの画素ばらつきを取り出し、それを個体固有の情報として利用することでセキュリティ機能をもたせられるＣＭＯＳイメージセンサＰＵＦ(CIS-PUF)が提案されている。
たとえば、非特許文献１および２には、センサのデバイス認証と画像データの改ざんを防止する対策として、ＣＭＯＳイメージセンサにおける画素ばらつき情報からＰＵＦの固有ＩＤを生成するＣＭＯＳイメージセンサＰＵＦ (CIS-PUF)が提案されている。
これらのＣＩＳ-ＰＵＦではＰＵＦレスポンスを生成する際に、画素トランジスタのばらつきに相当する複数ビットのデジタル値を出力し，隣接するトランジスタのしきい値電圧の大小関係より１／０のレスポンスを得る。
大小比較する画素トランジスタの値の差が大きい場合は、ノイズや温度・電圧などの環境条件が変動しても、しきい値電圧の大小関係は反転しないため、安定なビットであることが判断できる。
大小比較する画素トランジスタの値の差が大きい場合は、ノイズや温度・電圧などの環境条件が変動しても、しきい値電圧の大小関係は反転しないため、安定なビットであることが判断できる。
なお、ＰＵＦレスポンス生成時に、レスポンス中で、エラービットになりやすいビットを予測できる性質は、従来典型的なＰＵＦとして提案されている（非特許文献３，４参照）。
大倉，名倉，白畑，汐崎，久保田，石川，高柳，藤野,"CMOSイメージセンサの画素ばらつきを活用した PUF(CIS-PUF) の提案 (1) ‐基本コンセプトとシミュレーション検討‐",2017年暗号と情報セキュリティシンポジウム(SCIS2017),3C4-4,2017.
名倉，大倉，白畑，汐崎，久保田，石川，高柳，藤野,"CMOSイメージセンサの画素ばらつきを活用した PUF(CIS-PUF) の提案 (2) ‐実データによるPUF性能評価‐", 2017年暗号と情報セキュリティシンポジウム(SCIS2017),3C4-5,2017.
Ｄ． Ｌｉｍ，Ｊ． Ｗ． Ｌｅｅ， Ｂ． Ｇａｓｓｅｎｄ， Ｇ． Ｅ． Ｓｕｈ， Ｍ． ｖａｎ Ｄｉｊｋ， Ｓ． Ｄｅｖａｄａｓ， "Ｅｘｔｒａｃｔｉｎｇ ｓｅｃｒｅｔ ｋｅｙｓ ｆｒｏｍ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ"， ＩＥＥＥ Ｔｒａｎｓ． ｏｎ ＶＬＳＩ Ｓｙｓｔｅｍ，ｖｏｌ １３，ｎｏ． １０，ｐｐ．１２００－１２０５，２００５．
Ｇ．Ｅ． Ｓｕｈ，Ｓ． Ｄｅｖａｄａｓ，"Ｐｈｙｓｉｃａｌ Ｕｎｃｌｏｎａｂｌｅ Ｆｕｎｃｔｉｏｎｓ ｆｏｒ Ｄｅｖｉｃｅ Ａｕｔｈｅｎｔｉｃａｔｉｏｎ ａｎｄ Ｓｅｃｒｅｔ Ｋｅｙ Ｇｅｎｅｒａｔｉｏｎ"ＤＡＣ’０７，ｐｐ．９－１４，２００７．
Ｙ． Ｃａｏ， Ｌ． Ｚｈａｎｇ， Ｓ． Ｓ． Ｚａｌｉｖａｋａ， Ｃ． Ｃｈａｎｇ， Ｓ． Ｃｈｅｎ， "ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ｂａｓｅｄ Ｐｈｙｓｉｃａｌ Ｕｎｃｌｏｎａｂｌｅ Ｆｕｎｃｔｉｏｎ ｆｏｒ Ｃｏｈｅｒｅｎｔ Ｓｅｎｓｏｒ－Ｌｅｖｅｌ Ａｕｔｈｅｎｔｉｃａｔｉｏｎ"， ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＩＲＣＵＩＴＳ ＡＮＤ ＳＹＳＴＥＭＳ－Ｉ： ＲＥＧＵＬＡＲ ＰＡＰＥＲＳ， ＶＯＬ． ６２， ＮＯ． １１， ＮＯＶＥＭＢＥＲ ２０１５．
ところで、デバイス個体固有のばらつきをセキュリティに利用するＰＵＦの応用としてチャレンジおよびレスポンス認証（Challenge & Response(CR認証)、またはデバイス認証）、データ整合性認証、データ暗号化（暗号鍵（固有鍵）生成）の利用がある。
しかしながら、これら認証等のＣＭＯＳイメージセンサ（CIS）の高度な情報セキュリティのための信号処理は、処理時間による画像データフレームレートの低下を招き、処理回路による装置コストの増加を招く。
また、ＣＩＳ－ＰＵＦを利用したＣＲ認証では、リプレイ攻撃を防ぐために同じＣＲペアを使いまわすことはできない。
また、ＣＩＳ－ＰＵＦは他のメモリ型ＰＵＦと同様にＣＲ空間が狭いため、ＣＲ認証可能な回数が少ない。
たとえば、１回の認証で128ビットのレスポンスを消費すると、3,840回の認証でＩＤが枯渇してしまうおそれがある。使い方にもよるが、たとえば１日４回の認証を行うと３年以内にＩＤを使い切ってしまうおそれがある。
また、ＣＩＳ－ＰＵＦは他のメモリ型ＰＵＦと同様にＣＲ空間が狭いため、ＣＲ認証可能な回数が少ない。
たとえば、１回の認証で128ビットのレスポンスを消費すると、3,840回の認証でＩＤが枯渇してしまうおそれがある。使い方にもよるが、たとえば１日４回の認証を行うと３年以内にＩＤを使い切ってしまうおそれがある。
そのため、ＣＩＳ－ＰＵＦのＣＲペアを増やす必要があるとの考えのもとに、ＣＭＯＳイメージセンサの特性ばらつきをＰＵＦとして利用し、さらにＣＲペア空間を広げる技術が提案されている（非特許文献５参照）。
しかしこの方法では、出力ペアを組み替えるための計算が必要であり、また離れた位置の画素を比較する場合、列ごとに固有な成分や、製造時に広域的に発生するばらつきの影響を受けてしまうという問題がある。
しかしこの方法では、出力ペアを組み替えるための計算が必要であり、また離れた位置の画素を比較する場合、列ごとに固有な成分や、製造時に広域的に発生するばらつきの影響を受けてしまうという問題がある。
本発明は、情報セキュリティのための信号処理の処理時間による画像データフレームレートの低下を防止でき、処理回路による装置コストの増加を防止することが可能で、また煩雑な手間を要することなく、認証精度を確保しながらＣＲ認証回数を増大させることが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
本発明の第１の観点の固体撮像装置は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポンスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、前記信号処理回路は、前記情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行ごとの信号処理として実行する。
また、本発明の固体撮像装置は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポンスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、前記情報セキュリティ信号処理は、画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、前記ばらつき情報は、複数ビットのデジタル値として取得され、前記信号処理回路は、前記レスポンスデータを生成のために読み出したばらつき情報を多ビット化する機能を有する。
また、本発明の固体撮像装置は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポンスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、前記情報セキュリティ信号処理は、画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、前記ばらつき情報は、複数ビットのデジタル値として取得され、前記信号処理回路は、前記レスポンスデータを生成のために読み出したばらつき情報を多ビット化する機能を有する。
本発明の第２の観点は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、を含む固体撮像装置の駆動方法であって、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかの情報を取得する情報取得ステップと、前記情報取得ステップで取得したばらつき情報に関連付けて固有鍵を含むレスポンスデータを生成するレスポンスデータ生成ステップを含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理ステップと、を有し、前記信号処理ステップでは、前記情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行ごとの信号処理として実行する。
また、本発明は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、を含む固体撮像装置の駆動方法であって、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかの情報を取得する情報取得ステップと、前記情報取得ステップで取得したばらつき情報に関連付けて固有鍵を含むレスポンスデータを生成するレスポンスデータ生成ステップを含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理ステップと、を有し、前記情報セキュリティ信号処理は、画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、前記ばらつき情報は、複数ビットのデジタル値として取得され、前記信号処理ステップは、前記レスポンスデータを生成のために読み出したばらつき情報を多ビット化するステップを含む。
また、本発明は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、を含む固体撮像装置の駆動方法であって、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかの情報を取得する情報取得ステップと、前記情報取得ステップで取得したばらつき情報に関連付けて固有鍵を含むレスポンスデータを生成するレスポンスデータ生成ステップを含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理ステップと、を有し、前記情報セキュリティ信号処理は、画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、前記ばらつき情報は、複数ビットのデジタル値として取得され、前記信号処理ステップは、前記レスポンスデータを生成のために読み出したばらつき情報を多ビット化するステップを含む。
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポンスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、前記信号処理回路は、前記情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行ごとの信号処理として実行する。
また、本発明の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポンスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、前記情報セキュリティ信号処理は、画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、前記ばらつき情報は、複数ビットのデジタル値として取得され、前記信号処理回路は、前記レスポンスデータを生成のために読み出したばらつき情報を多ビット化する機能を有する。
また、本発明の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポンスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、前記情報セキュリティ信号処理は、画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、前記ばらつき情報は、複数ビットのデジタル値として取得され、前記信号処理回路は、前記レスポンスデータを生成のために読み出したばらつき情報を多ビット化する機能を有する。
本発明によれば、情報セキュリティのための信号処理の処理時間による画像データフレームレートの低下を防止でき、処理回路による装置コストの増加を防止することが可能で、また煩雑な手間を要することなく、認証精度を確保しながらＣＲ認証回数を増大させることが可能となる。
以下、本発明の実施形態を図面に関連付けて説明する。
図１は、本発明の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（列（カラム）読み出し回路）４０、水平走査回路（列走査回路）５０、タイミング制御回路６０、および信号処理回路７０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部９０が構成される。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部９０が構成される。
本実施形態に係る固体撮像装置１０は、センサのデバイス認証と画像データの改ざんを防止する対策として、ＣＭＯＳイメージセンサにおける画素ばらつきからＰＵＦの固有ＩＤを生成するＣＭＯＳイメージセンサＰＵＦ(CIS-PUF)として形成されている。
固体撮像装置１０は、ＣＩＳ-ＰＵＦではＰＵＦのレスポンス（以下、ＰＵＦレスポンスという場合もある）を生成する際に、画素のばらつき情報および読み出し部のばらつき情報のうちの少なくともいずれか一方に関連付けて固有鍵を含むレスポンスデータを生成することが可能に構成される。
固体撮像装置１０は、ＣＩＳ-ＰＵＦではＰＵＦのレスポンス（以下、ＰＵＦレスポンスという場合もある）を生成する際に、画素のばらつき情報および読み出し部のばらつき情報のうちの少なくともいずれか一方に関連付けて固有鍵を含むレスポンスデータを生成することが可能に構成される。
本実施形態に係る固体撮像装置１０は、後で詳述するように、ＰＵＦレスポンスである画素や読み出し部９０のばらつき情報を生成する際に、一例として、画素トランジスタのばらつき情報に相当する複数ビットのデジタル値（ＬＳＢ値）を出力し、隣接するトランジスタのしきい値電圧の大小関係より１／０のレスポンスデータを取得する。
固体撮像装置１０は、大小比較する画素トランジスタのデジタル値の差が大きい場合は、ノイズや温度・電圧などの環境条件が変動しても、しきい値電圧ＶＴＨとの大小関係は反転しないため、安定なビットであることが判断できる。
固体撮像装置１０は、大小比較する画素トランジスタのデジタル値の差が大きい場合は、ノイズや温度・電圧などの環境条件が変動しても、しきい値電圧ＶＴＨとの大小関係は反転しないため、安定なビットであることが判断できる。
また、本実施形態において、ＣＭＯＳイメージセンサＰＵＦ(CIS-PUF)は、ＣＭＯＳイメージセンサの画素ばらつきおよび読み出し部のばらつき情報のうちの少なくともいずれか一方を抽出しＰＵＦに応用したものである。
本来、画素ばらつきの多くはＣＤＳ回路によって除去されるが、ＣＩＳ-ＰＵＦは相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路を動作させて撮影する通常の撮像モード（通常動作モード）と、ＣＤＳ回路を動作させずに撮影するセキュリティモード（ＰＵＦモードあるいはレスポンス作成モードＭＤＲ）を有している。
本来、画素ばらつきの多くはＣＤＳ回路によって除去されるが、ＣＩＳ-ＰＵＦは相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路を動作させて撮影する通常の撮像モード（通常動作モード）と、ＣＤＳ回路を動作させずに撮影するセキュリティモード（ＰＵＦモードあるいはレスポンス作成モードＭＤＲ）を有している。
そして、本実施形態に係る固体撮像装置１０において、信号処理回路７０は、レスポンスデータ生成部８０を含んで構成され、通常画像を生成する通常動作モードＭＤＵとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能に構成される。
本実施形態の信号処理回路７０は、制御装置であるマイクロコンピュータ（以下、マイコンという）と認証処理等にかかわる通信を行うことが可能なビデオインタフェース（Ｉ／Ｆ）７１０を有している。
信号処理回路７０は、情報セキュリティのための信号処理の処理時間による画像データフレームレートの低下を防止でき、処理回路による装置コストの増加を防止することが可能となるように、情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行（ライン）ごとの信号処理として実行する。
本実施形態の信号処理回路７０は、制御装置であるマイクロコンピュータ（以下、マイコンという）と認証処理等にかかわる通信を行うことが可能なビデオインタフェース（Ｉ／Ｆ）７１０を有している。
信号処理回路７０は、情報セキュリティのための信号処理の処理時間による画像データフレームレートの低下を防止でき、処理回路による装置コストの増加を防止することが可能となるように、情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行（ライン）ごとの信号処理として実行する。
本実施形態において、信号処理回路７０が実施する情報セキュリティ信号処理は、少なくとも、レスポンスデータの生成処理、デバイス認証、データ整合性認証、およびデータ暗号化のいずれかである。
そして、情報セキュリティ信号処理は、画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含む。
そして、情報セキュリティ信号処理は、画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含む。
また、本実施形態の信号処理回路７０は、煩雑な手間を要することなく、認証精度を確保しながらＣＲ認証回数を増大させることが可能となるように、レスポンスデータ生成のために読み出したＰＵＦレスポンスであるばらつき情報を多ビット化する機能を有する多ビット化部７２０を含んで構成される。
信号処理回路７０の多ビット化部７２０は、多ビット化処理として、ばらつき情報を複数の出力を１ブロックとして取り出して、レーマー(Lehmer)符号により符号化し、レーマー(Lehmer)符号化した情報をグレイコード(Gray code)に変換して行うＬＧ（Lehmer-Gray）法を採用している。
このＬＧ法による多ビット化処理については後で詳述する。
信号処理回路７０の多ビット化部７２０は、多ビット化処理として、ばらつき情報を複数の出力を１ブロックとして取り出して、レーマー(Lehmer)符号により符号化し、レーマー(Lehmer)符号化した情報をグレイコード(Gray code)に変換して行うＬＧ（Lehmer-Gray）法を採用している。
このＬＧ法による多ビット化処理については後で詳述する。
なお、認証を行う際に確保すべき認証精度は、後で詳述するように、情報セキュリティ信号処理のユニーク性と再現性のデータより認証精度の指標として、偽物を本物と認識する確率ＦＰＲ(False Positive Rate)と本物を偽物と認識する確率ＦＮＲ(False Negative Rate)を求め、確率ＦＰＲと確率ＦＮＲにより評価（決定、選定）可能である。
また、ＣＩＳ-ＰＵＦは画素のアドレスをチャレンジ(Challenge)とし、所定の手順で生成した１／０データをレスポンス(Response)とするＰＵＦである。
ここで、デバイス個体固有のばらつきをセキュリティに利用するＰＵＦの応用としてのチャレンジおよびレスポンス認証（Challenge & Response(CR認証)）の概要について説明する。
その後、本実施形態の特徴の一つであるデバイス認証、データ整合性認証、およびデータ暗号化の各処理について説明する。
ここで、デバイス個体固有のばらつきをセキュリティに利用するＰＵＦの応用としてのチャレンジおよびレスポンス認証（Challenge & Response(CR認証)）の概要について説明する。
その後、本実施形態の特徴の一つであるデバイス認証、データ整合性認証、およびデータ暗号化の各処理について説明する。
（レスポンス認証システムの概要）
図２は、チャレンジおよびレスポンス認証（Challenge & Response(CR認証)）システムの概要について説明するための図である。
図２は、チャレンジおよびレスポンス認証（Challenge & Response(CR認証)）システムの概要について説明するための図である。
図２のＣＲ認証システム１００は、本実施形態に係る固体撮像装置１０を搭載したＣＩＳ－ＰＵＦチップ２００、およびマイコン３００を含んで構成されている。
ＣＩＳ－ＰＵＦチップ２００は、図１のビデオインタフェース７１０としてのビデオインタフェース(Video I/F)２１０を有し、マイコン３００はコントロールインタフェース(Control I/F)３１０を有する。
ＣＩＳ－ＰＵＦチップ２００は、図１のビデオインタフェース７１０としてのビデオインタフェース(Video I/F)２１０を有し、マイコン３００はコントロールインタフェース(Control I/F)３１０を有する。
ＣＩＳ－ＰＵＦを用いたＣＲ認証システム１００には、事前登録モードと認証モードがあり、認証を行う前にＣＩＳ－ＰＵＦチップ２００の情報をマイコン３００側に登録する必要がある。
事前登録モードでは、ＰＵＦモード側から全画素のＩＤを生成し、これをマイコン３００の安全な領域に保管する。
事前登録モードでは、ＰＵＦモード側から全画素のＩＤを生成し、これをマイコン３００の安全な領域に保管する。
このＣＩＳ-ＰＵＦを用いたＣＲ認証システム１００において、認証モードでは、初めに認証側のマイコン３００がＣＩＳ－ＰＵＦチップ２００に対してＰＵＦモードコマンドを送信する（ステップＳＴ１）。
これを受けてＣＩＳ－ＰＵＦチップ２００はＰＵＦモードで撮影を行いＰＵＦモード画像を得る。
次に、マイコン３００は乱数発生器（ＲＮＧ）３０１によりどの画素を使用してＩＤを生成するかを乱数で決定し、そのアドレス指定をチャレンジ情報としてＣＩＳ－ＰＵＦチップ２００に送信する（ステップＳＴ２）。
ＣＩＳ－ＰＵＦチップ２００は受け取ったアドレス指定に従ってＰＵＦモード画像を切り出し、１／０データを生成する。ＣＩＳ－ＰＵＦチップ２００は、このＩＤをチャレンジに対するレスポンスとしてマイコン３００に送信する（ステップＳＴ３）。
マイコン３００は事前に登録しておいた１／０データから指定したアドレスのＩＤを切り出し、ＣＩＳ－ＰＵＦチップ２００から受け取ったＩＤと比較する。ＩＤが一致すれば認証成功となる（ステップＳＴ４）。
これを受けてＣＩＳ－ＰＵＦチップ２００はＰＵＦモードで撮影を行いＰＵＦモード画像を得る。
次に、マイコン３００は乱数発生器（ＲＮＧ）３０１によりどの画素を使用してＩＤを生成するかを乱数で決定し、そのアドレス指定をチャレンジ情報としてＣＩＳ－ＰＵＦチップ２００に送信する（ステップＳＴ２）。
ＣＩＳ－ＰＵＦチップ２００は受け取ったアドレス指定に従ってＰＵＦモード画像を切り出し、１／０データを生成する。ＣＩＳ－ＰＵＦチップ２００は、このＩＤをチャレンジに対するレスポンスとしてマイコン３００に送信する（ステップＳＴ３）。
マイコン３００は事前に登録しておいた１／０データから指定したアドレスのＩＤを切り出し、ＣＩＳ－ＰＵＦチップ２００から受け取ったＩＤと比較する。ＩＤが一致すれば認証成功となる（ステップＳＴ４）。
このＣＲ認証システム１００の通信処理等を踏まえて、ＣＩＳ－ＰＵＦチップ２００の一部である信号処理回路７０およびマイコン３００における本実施形態の特徴の一つであるデバイス認証、データ整合性認証、およびデータ暗号化の各処理について説明する。
デバイス認証、データ整合性認証、およびデータ暗号化の各処理について説明する。
デバイス認証、データ整合性認証、およびデータ暗号化の各処理について説明する。
（デバイス認証）
図３（Ａ）および（Ｂ）は、本実施形態におけるデバイス認証について説明するための図である。
図３（Ａ）および（Ｂ）は、本実施形態におけるデバイス認証について説明するための図である。
デバイス認証において、ＣＩＳ－ＰＵＦチップ２００の一部である信号処理回路７０は、画素読み出し中に制御装置としてのマイコン３００からの画素のアドレスＸＹのチャレンジを受信し、ＣＩＳ－ＰＵＦチップ内部のレジスタに受信したアドレスを書き込む。
次に、セキュリティモード（ＰＵＦモード）において、垂直ブランキング期間ＰＶＢ中に受信したＹアドレスに従って画素にアクセスする。
垂直ブランキング期間ＰＶＢ中に画素信号を処理して再現性およびユニーク性が改善されたデバイスＩＤを取得する。
そして、垂直ブランキング期間ＰＶＢ中または次の画素読み出し期間中に取得したデバイスＩＤをチャレンジに対するレスポンスとしてマイコン３００に送信する。
マイコン３００は、認証のためにデバイスＩＤをチェックする。
認証は、ストリーミングビデオデータの場合、１フレーム、１秒、１分、１時間、または１日のいずれかの期間で実行される。
次に、セキュリティモード（ＰＵＦモード）において、垂直ブランキング期間ＰＶＢ中に受信したＹアドレスに従って画素にアクセスする。
垂直ブランキング期間ＰＶＢ中に画素信号を処理して再現性およびユニーク性が改善されたデバイスＩＤを取得する。
そして、垂直ブランキング期間ＰＶＢ中または次の画素読み出し期間中に取得したデバイスＩＤをチャレンジに対するレスポンスとしてマイコン３００に送信する。
マイコン３００は、認証のためにデバイスＩＤをチェックする。
認証は、ストリーミングビデオデータの場合、１フレーム、１秒、１分、１時間、または１日のいずれかの期間で実行される。
（データ整合性認証）
図４（Ａ）および（Ｂ）は、本実施形態におけるデータ整合性認証について説明するための図である。
図４（Ａ）および（Ｂ）は、本実施形態におけるデータ整合性認証について説明するための図である。
データ整合性認証において、ＣＩＳ－ＰＵＦチップ２００の一部である信号処理回路８０は、デバイスＩＤを取得するための画素アドレスを設定する。
垂直ブランキング期間ＰＶＢ中にアドレス指定された画素のばらつき情報からデバイスＩＤを取得する。
そして、行（ライン）画素信号を読み込み、メッセージ認証符号（ＭＡＣ）機能により、デバイスＩＤを固有鍵、ライン画素信号をメッセージとするデータタグを生成する。
次に、ビデオＩ／Ｆ２１０またはコントロールＩ／Ｆ３１０を介した水平ブランキング期間ＰＨＢ中またはビデオＩ／Ｆ２１０またはコントロールＩ／Ｆ３１０を介した垂直ブランキング期間ＰＶＢ中に、画素アドレス、ライン画素信号、およびデータタグを、整合性認証を行う制御装置であるマイコン３００側に転送する。
受信機側のマイコン３００は、画素アドレスとともに生成されたのと同じキーと、整合性検証のための画素データとを用いてMAC処理を実行する。
なお、画素アドレスはいつでも任意に変更することができる。
垂直ブランキング期間ＰＶＢ中にアドレス指定された画素のばらつき情報からデバイスＩＤを取得する。
そして、行（ライン）画素信号を読み込み、メッセージ認証符号（ＭＡＣ）機能により、デバイスＩＤを固有鍵、ライン画素信号をメッセージとするデータタグを生成する。
次に、ビデオＩ／Ｆ２１０またはコントロールＩ／Ｆ３１０を介した水平ブランキング期間ＰＨＢ中またはビデオＩ／Ｆ２１０またはコントロールＩ／Ｆ３１０を介した垂直ブランキング期間ＰＶＢ中に、画素アドレス、ライン画素信号、およびデータタグを、整合性認証を行う制御装置であるマイコン３００側に転送する。
受信機側のマイコン３００は、画素アドレスとともに生成されたのと同じキーと、整合性検証のための画素データとを用いてMAC処理を実行する。
なお、画素アドレスはいつでも任意に変更することができる。
（データ暗号化）
図５（Ａ）および（Ｂ）は、本実施形態におけるデータ暗号化処理について説明するための第１図である。
図６（Ａ）～（Ｃ）は、本実施形態におけるデータ暗号化処理について説明するための第２図である。
図５（Ａ）および（Ｂ）は、本実施形態におけるデータ暗号化処理について説明するための第１図である。
図６（Ａ）～（Ｃ）は、本実施形態におけるデータ暗号化処理について説明するための第２図である。
データ暗号化処理において、ＣＩＳ－ＰＵＦチップ２００の一部である信号処理回路７０は、デバイスＩＤを取得するための画素アドレスを設定する。
垂直ブランキング期間ＰＶＢ中にアドレス指定された画素のばらつき情報からデバイスＩＤを取得する。
画素部２０から第１行（Ｌｉｎｅ１）の画素信号を読み出し、画素信号を内部のラインメモリに保存する。
画素部２０から第２行（Ｌｉｎｅ２）の画素信号を読み出し中に、第１行（Ｌｉｎｅ１）の画素信号をデバイスＩＤである鍵で暗号化する。
画素部２０から第３行（Ｌｉｎｅ３）の画素信号を読み出し中に、暗号化された第１行（Ｌｉｎｅ１）の画素信号および画素アドレスを、暗号解読処理を行う制御装置側ＩＳＰ(Image Signal Processor)としてのマイコン３００に転送する。
マイコン３００では、暗号化された第１行（Ｌｉｎｅ１）の画素値を同じ鍵で解読する。
垂直ブランキング期間ＰＶＢ中にアドレス指定された画素のばらつき情報からデバイスＩＤを取得する。
画素部２０から第１行（Ｌｉｎｅ１）の画素信号を読み出し、画素信号を内部のラインメモリに保存する。
画素部２０から第２行（Ｌｉｎｅ２）の画素信号を読み出し中に、第１行（Ｌｉｎｅ１）の画素信号をデバイスＩＤである鍵で暗号化する。
画素部２０から第３行（Ｌｉｎｅ３）の画素信号を読み出し中に、暗号化された第１行（Ｌｉｎｅ１）の画素信号および画素アドレスを、暗号解読処理を行う制御装置側ＩＳＰ(Image Signal Processor)としてのマイコン３００に転送する。
マイコン３００では、暗号化された第１行（Ｌｉｎｅ１）の画素値を同じ鍵で解読する。
なお、暗号化はライン画素の一部のみに適用でき、画素部の画素アレイ全体に対して行う必要なない。
バックグラウンド暗号化処理にはより多くの時間がかかるが、１行の読み取り期間中に行う必要はない。
通常、ＣＭＯＳイメージセンサ（CIS）は数行のメモリを装備しており、このラインメモリの再利用によって、ラインバイライン暗号化は無視できるほどの小さな回路コストをも実現する。
バックグラウンド暗号化処理にはより多くの時間がかかるが、１行の読み取り期間中に行う必要はない。
通常、ＣＭＯＳイメージセンサ（CIS）は数行のメモリを装備しており、このラインメモリの再利用によって、ラインバイライン暗号化は無視できるほどの小さな回路コストをも実現する。
以上のように、本実施形態において、デバイス認証、データ整合性認証、およびデータ暗号化等の情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行（ライン）ごとの信号処理として実行することから、情報セキュリティのための信号処理の処理時間による画像データフレームレートの低下を防止でき、処理回路による装置コストの増加を防止することが可能となる。
以上、認証システムの処理について説明した。
以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０の構成および機能等について説明する。
その後、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理、レスポンスデータ生成のために読み出したＰＵＦレスポンスであるばらつき情報を多ビット化する機能、認証の評価等を中心に説明する。
以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０の構成および機能等について説明する。
その後、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理、レスポンスデータ生成のために読み出したＰＵＦレスポンスであるばらつき情報を多ビット化する機能、認証の評価等を中心に説明する。
（画素並びに画素部２０の基本的な構成）
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がｎ行×ｍ列の２次元の行列状（マトリクス状）に配列されている。
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がｎ行×ｍ列の２次元の行列状（マトリクス状）に配列されている。
図７は、本実施形態に係る画素の一例を示す回路図である。
この画素ＰＸＬは、たとえば光電変換素子であるフォトダイオード（ＰＤ）を有する。
そして、このフォトダイオードＰＤに対して、転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒをそれぞれ一つずつ有する。
そして、このフォトダイオードＰＤに対して、転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒをそれぞれ一つずつ有する。
フォトダイオードＰＤは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、後で例示するように、複数のフォトダイオード間で、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各トランジスタを共有している場合にも有効であり、また、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、後で例示するように、複数のフォトダイオード間で、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各トランジスタを共有している場合にも有効であり、また、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
転送トランジスタＴＧ－Ｔｒは、フォトダイオードＰＤとフローティングディフュージョンＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ；浮遊拡散層）の間に接続され、制御信号ＴＧを通じて制御される。
転送トランジスタＴＧ－Ｔｒは、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換された電子をフローティングディフュージョンＦＤに転送する。
転送トランジスタＴＧ－Ｔｒは、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換された電子をフローティングディフュージョンＦＤに転送する。
リセットトランジスタＲＳＴ－Ｔｒは、電源線ＶＲｓｔとフローティングディフュージョンＦＤの間に接続され、制御信号ＲＳＴを通じて制御される。
なお、リセットトランジスタＲＳＴ－Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御信号ＲＳＴを通じて制御されるように構成してもよい。
リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。
なお、リセットトランジスタＲＳＴ－Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御信号ＲＳＴを通じて制御されるように構成してもよい。
リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。
ソースフォロワトランジスタＳＦ－Ｔｒと選択トランジスタＳＥＬ－Ｔｒは、電源線ＶＤＤと垂直信号線ＬＳＧＮの間に直列に接続されている。
ソースフォロワトランジスタＳＦ－ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ－Ｔｒは制御信号ＳＥＬを通じて制御される。
選択トランジスタＳＥＬ－Ｔｒは、制御信号ＳＥＬがＨの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ－ＴｒはフローティングディフュージョンＦＤの電位に応じた列出力アナログ信号ＶＳＬを垂直信号線ＬＳＧＮに出力する。
これらの動作は、たとえば転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
ソースフォロワトランジスタＳＦ－ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ－Ｔｒは制御信号ＳＥＬを通じて制御される。
選択トランジスタＳＥＬ－Ｔｒは、制御信号ＳＥＬがＨの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ－ＴｒはフローティングディフュージョンＦＤの電位に応じた列出力アナログ信号ＶＳＬを垂直信号線ＬＳＧＮに出力する。
これらの動作は、たとえば転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
画素部２０には、画素ＰＸＬがｎ行×ｍ列配置されているので、各制御線ＬＳＥＬ、ＬＲＳＴ、ＬＴＧはそれぞれｎ本、垂直信号線ＬＳＧＮはｍ本ある。
図１においては、各制御線ＬＳＥＬ、ＬＲＳＴ、ＬＴＧを１本の行走査制御線として表している。
図１においては、各制御線ＬＳＥＬ、ＬＲＳＴ、ＬＴＧを１本の行走査制御線として表している。
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列（カラム）信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。
このように、読み出し回路４０は、たとえば図８（Ａ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをデジタル信号に変換するＡＤＣ４１を含んで構成されてもよい。
あるいは、読み出し回路４０は、たとえば図８（Ｂ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図８（Ｃ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
また、読み出し回路４０は、画素部２０の各列から出力される画素信号に対して所定の処理が施された信号を記憶するカラムメモリとしてのＳＲＡＭが配置されてもよい。
あるいは、読み出し回路４０は、たとえば図８（Ｂ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図８（Ｃ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
また、読み出し回路４０は、画素部２０の各列から出力される画素信号に対して所定の処理が施された信号を記憶するカラムメモリとしてのＳＲＡＭが配置されてもよい。
水平走査回路５０は、読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、信号処理回路７０に出力する。
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
信号処理回路７０は、通常読み出しモードＭＤＵのときには、読み出し回路４０により読み出され所定の処理が施された読み出し信号に対する所定の信号処理により２次元画像データを生成する。
上述したように、固体撮像装置（ＣＭＯＳイメージセンサ）では、わずかな光で光電変換により発生した電子を、微小容量で電圧に変換し、さらに微小面積のソースフォロワトランジスタＳＦ－Ｔｒを用いて、出力している。そのため、容量をリセットする際に発生するノイズやトランジスタの素子ばらつきなどの微小なノイズを除去する必要があり、画素毎のリセットレベル（ＶＲＳＴ）と輝度レベル（信号レベル：ＶＳＩＧ）の差分を出力している。
このように、ＣＭＯＳイメージセンサでは、画素毎のリセットレベルと輝度レベルの差分を出力することで、リセットノイズと閾値ばらつきを除去し、数電子の信号を検出することができる。この差分を検出する動作は、ＣＤＳ（相関二重サンプリング）と呼ばれ、広く用いられている技術であり、アレイ状に配置された全て画素に対して、ＣＤＳ読出しを順次行い、１フレーム分の通常の２次元画像データを出力する。
このように、ＣＭＯＳイメージセンサでは、画素毎のリセットレベルと輝度レベルの差分を出力することで、リセットノイズと閾値ばらつきを除去し、数電子の信号を検出することができる。この差分を検出する動作は、ＣＤＳ（相関二重サンプリング）と呼ばれ、広く用いられている技術であり、アレイ状に配置された全て画素に対して、ＣＤＳ読出しを順次行い、１フレーム分の通常の２次元画像データを出力する。
本実施形態の固体撮像装置１０では、この通常の２次元画像データを生成するための動作は、通常動作モードＭＤＵで動作可能に構成されている。
ただし、本実施形態における信号処理回路７０においては、画像の無断使用や改ざん、ねつ造等が行われてしまうことを防止するために、固体撮像装置１０の固有のばらつき情報（画素、読み出し回路のばらつき情報）から固有鍵を生成し、固有鍵と固体撮像装置１０から得られる取得データを組み合わせて識別データを生成し、この識別データを画像データに一体化してレスポンスデータＲＰＤとして出力し、固有鍵に関する情報を認識していない場合には識別データを正しく作成できないように構成されている。
本実施形態の固体撮像装置１０では、この固有鍵の生成に関する動作は、レスポンス作成モードＭＤＲ（ＰＵＦモード、セキュリティモード）で動作可能に構成されている。
本実施形態のレスポンス作成モードＭＤＲにおいては、周辺輝度に依存しない、チップ毎に固有な画素ばらつきパターン（ばらつき情報）を固有ＩＤとして出力する。
このように、本実施形態のレスポンス作成モードＭＤＲにおいては、画素毎のばらつきパターンのみを出力する。輝度レベルを出力しないため、イメージセンサの露光条件に依存しないパターン画像を出力することができる。また、各画素の出力には、ＦＰＮとフレーム毎にランダムに変動する熱雑音が含まれるが、レスポンス作成モードＭＤＲにおけるＦＰＮは熱雑音に対して１０倍以上大きいため、安定した固定ばらつきパターンをレスポンスデータＲＰＤとして出力することができる。
このように、本実施形態のレスポンス作成モードＭＤＲにおいては、画素毎のばらつきパターンのみを出力する。輝度レベルを出力しないため、イメージセンサの露光条件に依存しないパターン画像を出力することができる。また、各画素の出力には、ＦＰＮとフレーム毎にランダムに変動する熱雑音が含まれるが、レスポンス作成モードＭＤＲにおけるＦＰＮは熱雑音に対して１０倍以上大きいため、安定した固定ばらつきパターンをレスポンスデータＲＰＤとして出力することができる。
本実施形態のレスポンス作成モードＭＤＲにおいては、固有鍵の生成に際し、画素のばらつき情報および読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成する。
以上、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０の基本的な構成および機能等について説明した。
以下、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理、レスポンスデータ生成のために読み出したＰＵＦレスポンスであるばらつき情報を多ビット化する機能、認証の評価を中心に説明する。
以下、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理、レスポンスデータ生成のために読み出したＰＵＦレスポンスであるばらつき情報を多ビット化する機能、認証の評価を中心に説明する。
図９は、本実施形態に係る暗号化処理系であるレスポンスデータ作成の全体的な概要を示すブロック図である。
図１０は、図９の暗号化処理系であるレスポンスデータ作成の処理を模式的に示す図である。
図１０は、図９の暗号化処理系であるレスポンスデータ作成の処理を模式的に示す図である。
図９の暗号化処理系であるレスポンスデータ作成部８０は、情報取得部８１、鍵生成部８２、画像データ生成部８３、識別データ生成部８４、一体化部８５、およびメモリ８６を主構成要素として有している。
なお、図９の例では情報取得部８１と鍵生成部８２が別の機能ブロックとして構成されているが、情報取得部８１と鍵生成部８２を一つの機能ブロックとして構成することも可能である。
なお、図９の例では情報取得部８１と鍵生成部８２が別の機能ブロックとして構成されているが、情報取得部８１と鍵生成部８２を一つの機能ブロックとして構成することも可能である。
情報取得部８１は、画素ＰＸＬのばらつき情報ＰＦＬＣおよび読み出し回路４０の構成回路のばらつき情報ＣＦＬＣの少なくともいずれかを取得し、取得したばらつき情報を鍵生成部８２に供給する。
ここで、一例として画素ＰＸＬのばらつき情報ＰＦＬＣについての概略を説明する。
（画素ＰＸＬのばらつき情報ＰＦＬＣについて）
まず、画素ＰＸＬのばらつき情報ＰＦＬＣについて説明する。
本実施形態においては、画素ＰＸＬのばらつき情報ＰＦＬＣとして、基本的に、リーク電流と位置情報を用いる。
ここで、リーク電流を採用した理由について述べる。
まず、画素ＰＸＬのばらつき情報ＰＦＬＣについて説明する。
本実施形態においては、画素ＰＸＬのばらつき情報ＰＦＬＣとして、基本的に、リーク電流と位置情報を用いる。
ここで、リーク電流を採用した理由について述べる。
図１１（Ａ）および（Ｂ）は、画素のばらつき情報としてリーク電流を採用した理由について説明するための図である。図１１（Ａ）は画素リーク電流の強度分布を示し、図１１（Ｂ）は白キズの場所分布の一例を示している。
固体撮像装置１０のセンサ画素には、図１１に示すように、１００％抑制することのできないリーク電流が存在する。これの特に極端なもの(暗視野露光でも一瞬で白とびする)を白キズ、または白点という。以下では白キズという。
固体撮像装置１０は、出荷前に極力この白キズを減らす努力がはらわれるが、また抑えきれない白キズは後段の画像処理で回りの画素デ－タから白キズ画素を補完し画像出力している。
この白キズは画素アレイのどこに出現するかは作製してみなければわからず、しかも再現性がある。そのため個体固有の情報と見なせる。
そこで、本実施形態では、画素ＰＸＬのばらつき情報ＰＦＬＣとして、リーク電流と位置情報を用い固有鍵ＫＹを生成する。たとえば図１１に示すように、白キズの発生場所（発生位置）と個数を固有情報として固有鍵ＫＹを生成することが可能である。
本実施形態においては、この情報を固有鍵として、セキュリティ分野で用いられるＰＵＦ技術を応用して暗号化処理を行う。
固体撮像装置１０は、出荷前に極力この白キズを減らす努力がはらわれるが、また抑えきれない白キズは後段の画像処理で回りの画素デ－タから白キズ画素を補完し画像出力している。
この白キズは画素アレイのどこに出現するかは作製してみなければわからず、しかも再現性がある。そのため個体固有の情報と見なせる。
そこで、本実施形態では、画素ＰＸＬのばらつき情報ＰＦＬＣとして、リーク電流と位置情報を用い固有鍵ＫＹを生成する。たとえば図１１に示すように、白キズの発生場所（発生位置）と個数を固有情報として固有鍵ＫＹを生成することが可能である。
本実施形態においては、この情報を固有鍵として、セキュリティ分野で用いられるＰＵＦ技術を応用して暗号化処理を行う。
図１２は、１画素当たりの情報量についての一例を示す図である。
１画素あたりの情報量Ｈは次式で与えられる。
１画素あたりの情報量Ｈは次式で与えられる。
Ｈ = -P0・log2(P0) -P1・log2(P1)
ここで、P0 : 白キズの出る確率、P1 : 白キズが出ない確率1 - P0
ここで、P0 : 白キズの出る確率、P1 : 白キズが出ない確率1 - P0
たとえば、１００万画素(1E6)の場合、白キズ１００ｐｐｍは１００個に相当し、情報量として次のようになる。
1.47E-3×1E6 = 1.47E3 bit= 1,470bit
ちなみに、鍵生成に必要な要件(セキュリティ側から)は１画素あたりの白キズ発生確率は次のように与えられる。
100～3,000ppm = 0.01%～0.3%
次に、出力と情報量について図１３および図１４に関連付けて考察する。
図１３は、９つの要素の場合の出力と情報量について説明するための図である。
図１４は、１６の要素の場合の偏った出力と情報量について説明するための図である。
図１３は、９つの要素の場合の出力と情報量について説明するための図である。
図１４は、１６の要素の場合の偏った出力と情報量について説明するための図である。
９つ（３×３）の要素の場合、図１３（Ａ）に示すように、各要素に1/2の確率で１または０が出る場合、この出力はそのまま鍵として用いることができ、９bit分の鍵情報として有効である。
もしノイズにより、エラー訂正に５bit必要であるとすると、図１３（Ｂ）に示すように、有効な鍵情報は４bit分となり、鍵としては４bit分の情報として出力する。
もしノイズにより、エラー訂正に５bit必要であるとすると、図１３（Ｂ）に示すように、有効な鍵情報は４bit分となり、鍵としては４bit分の情報として出力する。
次に、１６（４×４）の要素で、偏った出力の場合について説明する。
１６（４×４）の要素の場合、図１３に示すように、各要素に１の出る確率が1/16で、１要素のどこかに必ず１が出るサンプル群の場合、これは全部で１６通りしかなく、４bitの情報しかない。
白キズの情報量もこれと同じ考え方で、１００万画素中の各画素に1/2の確率で１または０が出る場合の情報量は１００万bitであるが、１００万画素中に１００ppm存在する白キズの情報量は１,４００bit程度となる。
これだけの情報量であれば、鍵としては有効活用可能である。
１６（４×４）の要素の場合、図１３に示すように、各要素に１の出る確率が1/16で、１要素のどこかに必ず１が出るサンプル群の場合、これは全部で１６通りしかなく、４bitの情報しかない。
白キズの情報量もこれと同じ考え方で、１００万画素中の各画素に1/2の確率で１または０が出る場合の情報量は１００万bitであるが、１００万画素中に１００ppm存在する白キズの情報量は１,４００bit程度となる。
これだけの情報量であれば、鍵としては有効活用可能である。
画素のばらつき情報ＰＦＬＣを取得する情報取得部８１は、図１１（Ａ）に示すように、画素のリーク情報を、しきい値ＶＴＨに関連付けて取得する。
図７の例の場合、リーク電流Ｉleakがしきい値ＶＴＨ１より大きいときに、白キズであると判別できる。
また、情報取得部８１は、しきい値が複数設定されてもよく（図１１の例ではＶＨ１、ＶＴＨ２）、複数のしきい値ＶＴＨ１、ＶＴＨ２との関連で情報を区別することも可能である。
なお、しきい値ＶＴＨを温度等の環境に応じて変化させることも可能である。
図７の例の場合、リーク電流Ｉleakがしきい値ＶＴＨ１より大きいときに、白キズであると判別できる。
また、情報取得部８１は、しきい値が複数設定されてもよく（図１１の例ではＶＨ１、ＶＴＨ２）、複数のしきい値ＶＴＨ１、ＶＴＨ２との関連で情報を区別することも可能である。
なお、しきい値ＶＴＨを温度等の環境に応じて変化させることも可能である。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、一定以上のリーク電流を示す画素の位置情報を採用することができる。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、リーク電流順の上位の画素の集合を採用することができる。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、集合の列方向および行方向アドレスを採用することができる。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、リーク電流順の上位の画素の集合を採用することができる。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、集合の列方向および行方向アドレスを採用することができる。
（フォトダイオードのリーク電流）
情報取得部８１は、たとえば画素のリーク電流ＩleakとしてフォトダイオードＰＤのリーク電流を採用することができる。
情報取得部８１は、たとえば画素のリーク電流ＩleakとしてフォトダイオードＰＤのリーク電流を採用することができる。
図１５は、画素のリーク電流ＩleakとしてフォトダイオードＰＤのリーク電流を採用した場合の通常動作モードとレスポンス作成モードＭＤＲにおける要部の動作波形等を示す図である。
図１５（Ａ）が通常動作モードＭＤＵ時の動作波形を、図１５（Ｂ）がレスポンス作成モードＭＤＲの動作波形を、図１５（Ｃ）がばらつき情報を二値化した鍵パターンイメージを示し、図１５（Ｄ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
なお、前述したように、本実施形態において、固体撮像装置１０は、通常動作モードＭＤＵとレスポンス作成モードＭＤＲで動作可能に構成されている。
図１５（Ａ）が通常動作モードＭＤＵ時の動作波形を、図１５（Ｂ）がレスポンス作成モードＭＤＲの動作波形を、図１５（Ｃ）がばらつき情報を二値化した鍵パターンイメージを示し、図１５（Ｄ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
なお、前述したように、本実施形態において、固体撮像装置１０は、通常動作モードＭＤＵとレスポンス作成モードＭＤＲで動作可能に構成されている。
通常動作モードＭＤＵにおいては、図１５（Ａ）に示すように、シャッターを閉じた状態で画素ＰＸＬをリセットし、シャッター開放中に露光する。
また、シャッターを閉じた状態で信号を読み出す。
また、シャッターを閉じた状態で信号を読み出す。
レスポンス作成モードＭＤＲにおいては、図１５（Ｂ）に示すように、シャッターを閉じた状態で画素をリセットし、一定時間後に画素信号を読み出す。
この場合、露光されないため、フォトダイオードＰＤに生じるリーク電流のみが固有の鍵パターンとして出力される。
この固有の鍵パターンは、図１５（Ｄ）に示すように、重金属汚染等により極大値をもつため、再現性が高い。
この場合、露光されないため、フォトダイオードＰＤに生じるリーク電流のみが固有の鍵パターンとして出力される。
この固有の鍵パターンは、図１５（Ｄ）に示すように、重金属汚染等により極大値をもつため、再現性が高い。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、画素部２０の有効画素以外の無効画素領域のフォトダイオードの情報を採用することができる。
図１６は、画素のばらつき情報ＰＦＬＣとして、画素部２０の有効画素以外の無効画素領域の情報を採用することを説明するための図である。
図１６は、画素のばらつき情報ＰＦＬＣとして、画素部２０の有効画素以外の無効画素領域の情報を採用することを説明するための図である。
通常、画素部２０は、図１６（Ａ）に示すように、有効画素領域２１と有効画素領域２１の周辺の無効画素領域（ＯＢ；Optical Black領域等）２２を含んで構成されている。
また、無効画素領域（ＯＢ；Optical Black領域）２２は、図１６（Ｂ）に示すように、遮光膜２３により遮光されている。
本実施形態においては、ＯＢ画素領域２２の画素等、有効画素以外の画素領域の白キズや暗電流の情報を採用して鍵とすることで、鍵の検出を困難にすることが可能である（鍵検出には専用の読み出しタイミングを必要とする）。
また、無効画素領域（ＯＢ；Optical Black領域）２２は、図１６（Ｂ）に示すように、遮光膜２３により遮光されている。
本実施形態においては、ＯＢ画素領域２２の画素等、有効画素以外の画素領域の白キズや暗電流の情報を採用して鍵とすることで、鍵の検出を困難にすることが可能である（鍵検出には専用の読み出しタイミングを必要とする）。
また、フォトダイオード（ＰＤ）としては、埋め込みフォトダイオード（Ｂｕｒｉｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ；ＢＰＤ）が広く用いられている。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。埋め込みフォトダイオード（ＢＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減する。
埋め込みフォトダイオードＢＰＤは、有効画素領域２１においては、表面側から第１導電型のｐ＋層２０１、第２導電型のｎ＋層２０２が形成されている。
本実施形態においては、ＯＢ領域２２において、図１６（Ｂ）に示すように、フォトダイオードＰＤ表面のｐ＋層のｐシールドを除去し、暗電流・白キズ（＝鍵、Key）が発生しやすくすることも可能である。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。埋め込みフォトダイオード（ＢＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減する。
埋め込みフォトダイオードＢＰＤは、有効画素領域２１においては、表面側から第１導電型のｐ＋層２０１、第２導電型のｎ＋層２０２が形成されている。
本実施形態においては、ＯＢ領域２２において、図１６（Ｂ）に示すように、フォトダイオードＰＤ表面のｐ＋層のｐシールドを除去し、暗電流・白キズ（＝鍵、Key）が発生しやすくすることも可能である。
また、本実施形態では、フォトダイオードＰＤのリーク電流が変動し、この変動を考慮して鍵作成の情報に付加することも可能である。
鍵とする白キズ等のディフェクト（ｄｅｆｅｃｔ、欠陥）の個数について考察すると、たとえば白キズの場合、後発白キズ（後から増える白キズ）や消滅する白キズがある。
後発キズ対策としては、一定数の白キズをチップ内の座標指定で鍵として指定する。
消滅白キズ対策としては、白キズは必要な最低の白キズ個数よりあらかじめ多くのキズを鍵として設定する。
後発傷対策としては、特定の出力レンジに収まる傷を鍵として使用する。
鍵とする白キズ等のディフェクト（ｄｅｆｅｃｔ、欠陥）の個数について考察すると、たとえば白キズの場合、後発白キズ（後から増える白キズ）や消滅する白キズがある。
後発キズ対策としては、一定数の白キズをチップ内の座標指定で鍵として指定する。
消滅白キズ対策としては、白キズは必要な最低の白キズ個数よりあらかじめ多くのキズを鍵として設定する。
後発傷対策としては、特定の出力レンジに収まる傷を鍵として使用する。
また、本実施形態では、たとえば、情報取得部８１は、画素のばらつき情報ＰＦＬＣを取得する画素領域を任意に指定可能である。また、情報取得部８１は、指定する領域を、ダイナミックに変化させることも可能である。
（ソースフォロワトランジスタＳＦのしきい値）
情報取得部８１は、画素のばらつき情報としてソースフォロワトランジスタＳＦのしきい値ＶＴＨのばらつき情報を採用することができる。
情報取得部８１は、画素のばらつき情報としてソースフォロワトランジスタＳＦのしきい値ＶＴＨのばらつき情報を採用することができる。
図１７は、画素のばらつき情報としてソースフォロワトランジスタＳＦのしきい値ＶＴＨのばらつき情報を採用した場合の通常動作モードとレスポンス作成モードにおける要部の動作波形等を示す図である。
図１７（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１７（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１７（Ｃ）がレスポンス作成モードＭＤＲの動作波形を、図１７（Ｄ）がばらつき情報を二値化した鍵パターンイメージを示し、図１７（Ｅ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
図１７（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮにＣＤＳ回路４４がスイッチＳＷ０の一端子を介して接続されている。スイッチＳＷ０の他端子は基準電圧Ｖｒｅｆの供給ラインに接続されている。
図１７（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１７（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１７（Ｃ）がレスポンス作成モードＭＤＲの動作波形を、図１７（Ｄ）がばらつき情報を二値化した鍵パターンイメージを示し、図１７（Ｅ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
図１７（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮにＣＤＳ回路４４がスイッチＳＷ０の一端子を介して接続されている。スイッチＳＷ０の他端子は基準電圧Ｖｒｅｆの供給ラインに接続されている。
通常動作モードＭＤＵにおいては、図１７（Ｂ）に示すように、差分信号を画素の出力信号として用いることで、各画素ＰＸＬが備えるソースフォロワトランジスタＳＦのしきい値のばらつきを除去している。
レスポンス作成モードＭＤＲにおいては、図１７（Ｃ）に示すように、時刻ｔ１に後段回路は基準電圧レベル（Ｖｒｅｆ)、時刻ｔ２に後段回路は画素のリセット電圧レベルを取り込む。
これらの信号の差分を読み出すことで、各画素ＰＸＬのリセット電圧のばらつきを取り出すことができる。
本例では、このばらつき分布を鍵として用いる。
上記ばらつきは１００ｍＶ程度なので、アンプ等で増幅しても良い。
これらの信号の差分を読み出すことで、各画素ＰＸＬのリセット電圧のばらつきを取り出すことができる。
本例では、このばらつき分布を鍵として用いる。
上記ばらつきは１００ｍＶ程度なので、アンプ等で増幅しても良い。
鍵生成部８２（図９、図１０）は、情報取得部８１により取得され供給される画素のばらつき情報および読み出し回路４０のばらつき情報の少なくともいずれかを用いて固有鍵を生成する。
鍵生成部８２は、生成した固有鍵ＫＹを識別データ生成部８４に供給する。
鍵生成部８２は、たとえば画素部２０の有効画素の読み出し時以外の期間（たとえばブランキング期間）に固有鍵ＫＹの生成を行う。
鍵生成部８２は、生成した固有鍵ＫＹを識別データ生成部８４に供給する。
鍵生成部８２は、たとえば画素部２０の有効画素の読み出し時以外の期間（たとえばブランキング期間）に固有鍵ＫＹの生成を行う。
図９および図１０の画像データ生成部８３は、通常読み出しモードで読み出し回路４０を通して読み出され所定の処理が施された読み出し信号に対する所定の信号処理により、たとえば図５に示すような２次元画像データＩＭＧを生成する。
画像データ生成部８３は、生成した画像データＩＭＧを一体化部８５に供給する。
画像データ生成部８３は、生成した画像データＩＭＧを一体化部８５に供給する。
画像データ生成部８３は、固体撮像装置１０から取得した取得データＡＱＤを識別データ生成部８４に供給する。
ここで、取得データＡＱＤは、少なくとも画素、日付、温度、ＧＰＳ（Global Positioning System）に関するデータのうちの少なくともいずれかのデータである。
ここで、取得データＡＱＤは、少なくとも画素、日付、温度、ＧＰＳ（Global Positioning System）に関するデータのうちの少なくともいずれかのデータである。
識別データ生成部８４は、鍵生成部８２で生成された固有鍵ＫＹと、本固体撮像装置１０で取得した取得データＡＱＤを組み合わせて識別データＤＳＣＤを生成する。
識別データ生成部８４は、生成した識別データＤＳＣＤを一体化部８５に供給する。
識別データ生成部８４は、生成した識別データＤＳＣＤを一体化部８５に供給する。
一体化部８５は、図１０に示すように、識別データ生成部８４で生成された識別データＤＳＣＤと画像データ生成部８３による読み出しデータに基づく画像データＩＭＧを一体化して、センサチップの最終のレスポンスデータＲＰＤとして出力する。
一体化部８５は、たとえば図１０に示すように、一体化データが、ヘッダＨＤ、識別データＤＳＣＤ、画像データＩＭＧの順となるように一体化する。
一体化部８５は、たとえば図１０に示すように、一体化データが、ヘッダＨＤ、識別データＤＳＣＤ、画像データＩＭＧの順となるように一体化する。
前述したように、本実施形態に係る固体撮像装置１０は、センサのデバイス認証と画像データの改ざんを防止する対策として、ＣＭＯＳイメージセンサにおける画素ばらつきからＰＵＦの固有ＩＤを生成するＣＭＯＳイメージセンサＰＵＦ (CIS-PUF)として形成されている。
次に、ＰＵＦのレスポンス（以下、ＰＵＦレスポンスという場合もある）を生成する際に、画素のばらつき情報および読み出し部のばらつき情報のうちの少なくともいずれか一方に関連付けて固有鍵を含むレスポンスデータを生成することが可能なＣＩＳ－ＰＵＦの好適な構成例について説明する。
その後、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理、レスポンスデータ生成のために読み出したＰＵＦレスポンスであるばらつき情報を多ビット化する機能、認証の評価等を中心に説明する。
次に、ＰＵＦのレスポンス（以下、ＰＵＦレスポンスという場合もある）を生成する際に、画素のばらつき情報および読み出し部のばらつき情報のうちの少なくともいずれか一方に関連付けて固有鍵を含むレスポンスデータを生成することが可能なＣＩＳ－ＰＵＦの好適な構成例について説明する。
その後、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理、レスポンスデータ生成のために読み出したＰＵＦレスポンスであるばらつき情報を多ビット化する機能、認証の評価等を中心に説明する。
図１８は、ＣＭＯＳイメージセンサＰＵＦ (CIS-PUF)の要部を形成するばらつき情報を取得するのに好適な情報取得部を含む、本実施形態に係る画素部および列毎に配置された列読出し回路の概要を示す図である。
図１８の画素部２０Ａおよび列（カラム）読出し回路４０は、ばらつき信号の再現性を高め、ばらつきパターンのユニーク性を改善するために、垂直（図では上下）の２画素間で大小判定（引き算等）して２値化を行うことが可能となるように構成されている。
図１８の画素部２０Ａは、一つのフローティングディフュージョンＦＤ、一つのソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒ、一つのリセット素子としてのリセットトランジスタＲＳＴ－Ｔｒ、および一つの選択素子としての選択トランジスタＳＥＬ－Ｔｒを、複数（本例では２）の光電変換素子であるフォトダイオードＰＤ１、ＰＤ２２および転送素子としての転送トランジスタＴＧ－Ｔｒ１，ＴＧ－Ｔｒ２で共有する画素共有構造を有する。
すなわち、図１８のＣＭＯＳイメージセンサの画素ＰＸＬＡは、フォトダイオードＰＤ１およびＰＤ２、転送クロックである制御信号ＴＧ１およびＴＧ２で駆動する転送トランジスタＴＧ－Ｔｒ１，ＴＧ－Ｔｒ２、リセットクロックである制御信号ＲＳＴで駆動するリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒ、選択クロックである制御信号ＳＥＬで駆動する選択トランジスタＳＥＬ－Ｔｒにより構成されている。
ここで、２個のフォトダイオードＰＤ１，ＰＤ２がリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒを共有している。
これは、近年の微細な画素に対して広く用いられる方式であり、各トランジスタをＰＤ間で共有することにより、ＰＤの面積を所定の素サイズに対して大きくとり、光電変換可能な領域を広げることで、入射光に対する検出感度を高めている。
ここで、２個のフォトダイオードＰＤ１，ＰＤ２がリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒを共有している。
これは、近年の微細な画素に対して広く用いられる方式であり、各トランジスタをＰＤ間で共有することにより、ＰＤの面積を所定の素サイズに対して大きくとり、光電変換可能な領域を広げることで、入射光に対する検出感度を高めている。
選択トランジスタＳＥＬ－Ｔｒがオンした画素では、電源電圧Ｖｄｄの電源線ＶＤＤ、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒ、電流源Ｉｄが直列となり、ソースフォロワ回路を構成する。
このソースフォロワ回路により、フローティングディフュージョンＦＤの電圧が読み出し回路４０のＡＭＰ４２を介してＡＤＣ４１に入力されて、デジタル変換され、図示しないインターフェス回路に出力される。
また、クリップ回路４４が画素アレイ端に配置され、クリップクロックである制御信号ＣＬＩＰによって駆動するクリップゲートＣＧおよびダイオード接続トランジスタＭ０は、画素アレイ端に配置され、画素出力電圧振幅を制限することで、安定的に動作させるために用いられる。
このソースフォロワ回路により、フローティングディフュージョンＦＤの電圧が読み出し回路４０のＡＭＰ４２を介してＡＤＣ４１に入力されて、デジタル変換され、図示しないインターフェス回路に出力される。
また、クリップ回路４４が画素アレイ端に配置され、クリップクロックである制御信号ＣＬＩＰによって駆動するクリップゲートＣＧおよびダイオード接続トランジスタＭ０は、画素アレイ端に配置され、画素出力電圧振幅を制限することで、安定的に動作させるために用いられる。
（図１８のＣＩＳ－ＰＵＦの概要）
ここで、図１８のＣＩＳ－ＰＵＦの概要について説明する。
ＣＩＳ－ＰＵＦは、ＣＭＯＳイメージセンサの画素毎の特性ばらつきを利用してデバイスごとに固有のＰＵＦレスポンス（画素のばらつき情報）を生成する。前述したように、特性ばらつきには固定した位置に生じる固定パターンノイズ(FPN：Fixed Pattern Noise)や画素等の位置に関係なくランダムに生じるランダムノイズがある。
ＣＭＯＳイメージセンサは、通常動作モードＭＤＵにおいては、これら特性ばらつきを除去するために，画素毎にリセット電位（ＶＲＳＴ）と信号電位（ＶＳＩＧ）の差分を取るＣＤＳ（相関二重サンプリング：Correlated Double Sampling)を行っている。
ここで、図１８のＣＩＳ－ＰＵＦの概要について説明する。
ＣＩＳ－ＰＵＦは、ＣＭＯＳイメージセンサの画素毎の特性ばらつきを利用してデバイスごとに固有のＰＵＦレスポンス（画素のばらつき情報）を生成する。前述したように、特性ばらつきには固定した位置に生じる固定パターンノイズ(FPN：Fixed Pattern Noise)や画素等の位置に関係なくランダムに生じるランダムノイズがある。
ＣＭＯＳイメージセンサは、通常動作モードＭＤＵにおいては、これら特性ばらつきを除去するために，画素毎にリセット電位（ＶＲＳＴ）と信号電位（ＶＳＩＧ）の差分を取るＣＤＳ（相関二重サンプリング：Correlated Double Sampling)を行っている。
一方でＣＩＳ－ＰＵＦは、ＰＵＦレスポンスを生成する目的でばらつき情報を得るために、ＣＤＳを動作させない信号読み出しモードであるレスポンス作成モード（ＰＵＦモード）ＭＤＲを持つ。このＰＵＦモードにより画素ばらつきが支配的となる出力を得ることができる。
図１８のＣＩＳ－ＰＵＦとしての固体撮像装置（ＣＭＯＳイメージセンサ）１０Ａは、画素数1,920×1,080(フルHD)のアレイ構造を有している。
この固体撮像装置（ＣＭＯＳイメージセンサ）１０Ａは、垂直方向（図では上下）に隣接した２画素でソースフォロワトランジスタＳＦ－Ｔｒを共有しており、ソースフォロワトランジスタＳＦ－Ｔｒの数は1,920×540である。
この固体撮像装置（ＣＭＯＳイメージセンサ）１０Ａは、垂直方向（図では上下）に隣接した２画素でソースフォロワトランジスタＳＦ－Ｔｒを共有しており、ソースフォロワトランジスタＳＦ－Ｔｒの数は1,920×540である。
ＰＵＦモードでは，列毎に存在するクリップ回路４４から得られる電位を基準電位とし、各画素のリセット電位と差分を取ることで、画素毎のばらつきを抽出している。
ＰＵＦモードでは、最初に列ごとに配置されているクリップ回路４４を選択する。このとき、ダイオード接続されたトランジスタＭ０のゲート電圧はＶＤＤであり、アンプ４２を介して電源電圧からオフセット電圧分シフトした電圧がＡＤＣ４１に保持される。次に、対象の画素を選択し、リセットトランジスタＲＳＴ－Ｔｒと転送トランジスタＴＧ－Ｔｒを同時にオンすることでフォトダイオードＰＤに蓄積された電荷を排出する。このとき、微小容量であるフローティングディフュージョンＦＤの電位はＶＤＤとなり、同様に電源電圧からオフセット電圧分降下した電圧がＡＤＣ４１に保持される。
ＡＤＣ４１ではこれらの電圧の差分を取ることで、画素のソースフォロワトランジスタＳＦ－Ｔｒとクリップ回路４４のトランジスタＣＧのオフセットばらつきは、再現性の高い固定パターンノイズであり、これを利用してＩＤを生成する。
ＰＵＦモードでは、最初に列ごとに配置されているクリップ回路４４を選択する。このとき、ダイオード接続されたトランジスタＭ０のゲート電圧はＶＤＤであり、アンプ４２を介して電源電圧からオフセット電圧分シフトした電圧がＡＤＣ４１に保持される。次に、対象の画素を選択し、リセットトランジスタＲＳＴ－Ｔｒと転送トランジスタＴＧ－Ｔｒを同時にオンすることでフォトダイオードＰＤに蓄積された電荷を排出する。このとき、微小容量であるフローティングディフュージョンＦＤの電位はＶＤＤとなり、同様に電源電圧からオフセット電圧分降下した電圧がＡＤＣ４１に保持される。
ＡＤＣ４１ではこれらの電圧の差分を取ることで、画素のソースフォロワトランジスタＳＦ－Ｔｒとクリップ回路４４のトランジスタＣＧのオフセットばらつきは、再現性の高い固定パターンノイズであり、これを利用してＩＤを生成する。
（図１８のＣＩＳ－ＰＵＦにおけるＰＵＦレスポンスの生成）
次に、図１８のＣＩＳ－ＰＵＦにおけるＰＵＦレスポンスの生成の概要について説明する。
図１９は、図１８のＣＩＳ－ＰＵＦの画素ばらつきを利用したＰＵＦレスポンス生成の様子を示す図である。
次に、図１８のＣＩＳ－ＰＵＦにおけるＰＵＦレスポンスの生成の概要について説明する。
図１９は、図１８のＣＩＳ－ＰＵＦの画素ばらつきを利用したＰＵＦレスポンス生成の様子を示す図である。
ＣＩＳ－ＰＵＦの画素ばらつきを利用したＰＵＦレスポンス生成は、垂直方向（上下）に隣接した２つのソースフォロワトランジスタＳＦ－Ｔｒの出力値(ＬＳＢ値)を大小比較し、１／０データを生成する。
図１９の例では、上下の出力値を大小比較し、上側の出力値が下側の出力値より大きい場合（上＞下）「１」、上側の出力値が下側の出力値より小さい場合（上＜下）「０」とする。
図１９の例では、上下の出力値を大小比較し、上側の出力値が下側の出力値より大きい場合（上＞下）「１」、上側の出力値が下側の出力値より小さい場合（上＜下）「０」とする。
この例では、上述したように、ソースフォロワトランジスタＳＦ－Ｔｒが上下２画素で共有されている。そのため、まず上下に隣接した出力の平均を取ることで１つのソースフォロワトランジスタＳＦ－Ｔｒにつき１つの出力値をとり、540×1,920の出力のマップを得る。
さらに上下に隣接した出力を大小比較し270×1,920の１/０データを生成する。
このように、ＣＩＳ－ＰＵＦは画素のアドレスをチャレンジとし、上記手順で生成した１／０データをレスポンスとするＰＵＦである。
さらに上下に隣接した出力を大小比較し270×1,920の１/０データを生成する。
このように、ＣＩＳ－ＰＵＦは画素のアドレスをチャレンジとし、上記手順で生成した１／０データをレスポンスとするＰＵＦである。
（ユニーク性と再現性の評価）
次に、ユニーク性と再現性の評価結果について述べる。
図２０は、図１８および図１９に示すようなレスポンス生成方式によって得られたＰＵＦ性能としての再現性とユニーク性を示す図である。
次に、ユニーク性と再現性の評価結果について述べる。
図２０は、図１８および図１９に示すようなレスポンス生成方式によって得られたＰＵＦ性能としての再現性とユニーク性を示す図である。
ＣＩＳ－ＰＵＦの性能評価としてユニーク性と再現性の評価を行った。
ユニーク性は、２つのチップのＩＤを比較したときどれだけ異なっているかを示す指標である。ユニーク性は各チップで１００枚分の画像を平均化した画像から128ビット長のＩＤを3,840ブロック作り、異なる２つのチップで生成したＩＤ間のＨＤ（ハミングでスタンス）を算出し平均値を求めることで得られる。
ＩＤ長をＬとしたとき、ユニーク性のＨＤの分布の平均はＬ／２、標準偏差は√L/2が理想値である。
ユニーク性は、２つのチップのＩＤを比較したときどれだけ異なっているかを示す指標である。ユニーク性は各チップで１００枚分の画像を平均化した画像から128ビット長のＩＤを3,840ブロック作り、異なる２つのチップで生成したＩＤ間のＨＤ（ハミングでスタンス）を算出し平均値を求めることで得られる。
ＩＤ長をＬとしたとき、ユニーク性のＨＤの分布の平均はＬ／２、標準偏差は√L/2が理想値である。
再現性は，あるチップが生成するＩＤがどの程度の安定性をもつのかを示す指標であり、各チップで１００枚分の画像を平均化した画像から128ビット長のＩＤを3,840ブロック作り、これを基準として、基準ＩＤと１００枚それぞれの画像から作ったＩＤとのＨＤを算出し平均値を求めることで得られる。
ＰＵＦの出力を認証に使う場合、ＩＤが安定して出力されることが求められる。そのため再現性のＨＤは０付近に多く分布していることが理想である。
ＰＵＦの出力を認証に使う場合、ＩＤが安定して出力されることが求められる。そのため再現性のＨＤは０付近に多く分布していることが理想である。
図２０は、用意した５つのチップについて、ID長を128ビットとして評価を行ったときのユニーク性と再現性の分布を示している。
ユニーク性のＨＤは平均値μ=63.9，標準偏差σ=5.66であり、ほぼ理想値(μ=64，σ=5.66)となっている。再現性のＨＤは平均値μ=1.49，標準偏差σ=1.21であり、ＣＩＳ－ＰＵＦで生成したＩＤが高い再現性を持つことを示している。
ユニーク性のＨＤは平均値μ=63.9，標準偏差σ=5.66であり、ほぼ理想値(μ=64，σ=5.66)となっている。再現性のＨＤは平均値μ=1.49，標準偏差σ=1.21であり、ＣＩＳ－ＰＵＦで生成したＩＤが高い再現性を持つことを示している。
（ＦＰＲとＦＮＲによる認証評価）
次に、ＦＰＲとＦＮＲによる認証評価した結果について述べる。
次に、ＦＰＲとＦＮＲによる認証評価した結果について述べる。
前述したように、ＰＵＦを用いたＣＲ認証では、あらかじめマイコン３００側に登録しておいたＩＤとＰＵＦが生成したＩＤが一致しているかを検証することで認証を行う。
しかし、上述の再現性の評価結果からわかるように、ＰＵＦは完全に同じＩＤを毎回出力するわけではなく、いくらかのビット反転が起こる。そのため、認証の際はある程度の誤りを許容する必要がある。
しかし、上述の再現性の評価結果からわかるように、ＰＵＦは完全に同じＩＤを毎回出力するわけではなく、いくらかのビット反転が起こる。そのため、認証の際はある程度の誤りを許容する必要がある。
ここでは、ＣＩＳ－ＰＵＦを利用したＣＲR認証はどの程度の認証精度を実現できるのか、また何ビットまでの誤りを許容するよう設定すれば良いのかを評価するため、ユニーク性と再現性からFalse Positive Rate（FPR）とFalse Negative Rate（FNR）という２つの指標を導出し評価を行った。
ＦＰＲは偽物を本物と認識する確率を表し、ＦＮＲは本物を偽物と認識する確率を表す。認証に用いるID長をＬ，ユニーク性のＨＤがＭビットとなる確率をＰｕ (M)、再現性のＨＤがＭビットとなる確率をＰｓ (M)とすると、誤り許容ビット(しきい値)をＴと設定したときのＦＮＲとＦＰＲは式(1), 式(2)で導出できる。
ＦＰＲは偽物を本物と認識する確率を表し、ＦＮＲは本物を偽物と認識する確率を表す。認証に用いるID長をＬ，ユニーク性のＨＤがＭビットとなる確率をＰｕ (M)、再現性のＨＤがＭビットとなる確率をＰｓ (M)とすると、誤り許容ビット(しきい値)をＴと設定したときのＦＮＲとＦＰＲは式(1), 式(2)で導出できる。
図２１は、ユニーク性と再現性からもとめたＦＰＲとＦＮＲを示す図である。
図２１において、横軸はしきい値、縦軸はそのときのＦＰＲ，ＦＮＲの値を表している。
図２１において、横軸はしきい値、縦軸はそのときのＦＰＲ，ＦＮＲの値を表している。
認証を行う際に確保すべき認証精度は、生体認証の認証精度を参考に決定した．現在運用されている生体認証システムでは認証精度が0.1ppm以下とされている。生体認証が対象とするのは人間であり、その総数は７５億程度である。これに対して、ＣＩＳ－ＰＵＦを用いたＣＲ認証が対象とするものはセンサであり、その総数は多く見積もって１兆程度と考えられる。
よって対象物の数の違いを考慮し、ＦＰＲとＦＮＲが共に0.001ppm以下を基準とした。図２１より、誤りを許容するビット数を9-29bitの間に設定すると誤り率を0.001ppm以下にできることがわかる。
よって対象物の数の違いを考慮し、ＦＰＲとＦＮＲが共に0.001ppm以下を基準とした。図２１より、誤りを許容するビット数を9-29bitの間に設定すると誤り率を0.001ppm以下にできることがわかる。
（ＣＩＳ－ＰＵＦのレスポンス多ビット化）
次に、ＣＩＳ－ＰＵＦのレスポンスの多ビット化について詳述する。
次に、ＣＩＳ－ＰＵＦのレスポンスの多ビット化について詳述する。
ＣＩＳ－ＰＵＦを利用したＣＲ認証では、リプレイ攻撃を防ぐために同じＣＲペアを使いまわすことはできない。
また、ＣＩＳ－ＰＵＦは他のメモリ型ＰＵＦと同様にＣＲ空間が狭いため、ＣＲ認証可能な回数が少ない。たとえば１回の認証で128ビットのレスポンスを消費すると、3,840回の認証でＩＤが枯渇してしまうおそれがある。使い方にもよるが、例えば１日４回の認証を行うと３年以内にＩＤを使い切ってしまうおそれがある。
そのため、ＣＩＳ－ＰＵＦのＣＲペアを増やす必要があり、同様なＣＭＯＳイメージセンサの特性ばらつきをＰＵＦとして利用し、さらにＣＲペア空間を広げる提案がされている。しかしこの方法では、出力ペアを組み替えるための計算が必要であり、また離れた位置の画素を比較する場合、列ごとに固有な成分や、製造時に広域的に発生するばらつきの影響を受けてしまうという問題がある。
そこで、本実施形態においては、これらの影響を除去しつつＣＲペアを増やすために、多ビット化を実現するLehmer-Gray法（ＬＧ法）を採用している。
また、ＣＩＳ－ＰＵＦは他のメモリ型ＰＵＦと同様にＣＲ空間が狭いため、ＣＲ認証可能な回数が少ない。たとえば１回の認証で128ビットのレスポンスを消費すると、3,840回の認証でＩＤが枯渇してしまうおそれがある。使い方にもよるが、例えば１日４回の認証を行うと３年以内にＩＤを使い切ってしまうおそれがある。
そのため、ＣＩＳ－ＰＵＦのＣＲペアを増やす必要があり、同様なＣＭＯＳイメージセンサの特性ばらつきをＰＵＦとして利用し、さらにＣＲペア空間を広げる提案がされている。しかしこの方法では、出力ペアを組み替えるための計算が必要であり、また離れた位置の画素を比較する場合、列ごとに固有な成分や、製造時に広域的に発生するばらつきの影響を受けてしまうという問題がある。
そこで、本実施形態においては、これらの影響を除去しつつＣＲペアを増やすために、多ビット化を実現するLehmer-Gray法（ＬＧ法）を採用している。
（Lehmer-Gray法 (LG法)）
以下に、多ビット化の方法として、ＣＲペアを増やすＬＧ法について詳述する。
ＬＧ法は、Lehmer符号とGrayコードを組み合わせたレスポンス生成手法である。
Lehmer符号は、ｎ個の数値があるとき、その並び順がｎ！通り存在する点に着目した符号である。たとえば、Ａ，Ｂ，Ｃの３つの値があるとき，この並びは次の６（=3!）通りあり、この並び順を符号として扱う。
以下に、多ビット化の方法として、ＣＲペアを増やすＬＧ法について詳述する。
ＬＧ法は、Lehmer符号とGrayコードを組み合わせたレスポンス生成手法である。
Lehmer符号は、ｎ個の数値があるとき、その並び順がｎ！通り存在する点に着目した符号である。たとえば、Ａ，Ｂ，Ｃの３つの値があるとき，この並びは次の６（=3!）通りあり、この並び順を符号として扱う。
(A, B, C) (A, C, B) (B, A, C)
(B, C, A) (C, A, B) (C, B, A)
(B, C, A) (C, A, B) (C, B, A)
Lehmer符号の簡単な符号化の手法として、ある数値について注目したとき、その数値より大きい(または小さい)数値が右(または左)にいくつあるかを数えることで符号化を行う手法がある。
図２２は、Lehmer符号の例を示す図である。
図２３は、２進コードとGrayコードの対応表を示す図である。
図２３は、２進コードとGrayコードの対応表を示す図である。
たとえば、図２２のように，(1 5 2 7)という４つの数値を符号化すると、(3 1 1)となる。
またGrayコードとは、通常の2進表現とは異なる”０”と”１”による数の表現法である。Grayコードは、隣り合う数のハミングディスタンスが必ず１になるという性質を持つ。これを用いることにより、ノイズによるビットエラーの低減を期待できる。
またGrayコードとは、通常の2進表現とは異なる”０”と”１”による数の表現法である。Grayコードは、隣り合う数のハミングディスタンスが必ず１になるという性質を持つ。これを用いることにより、ノイズによるビットエラーの低減を期待できる。
（ＣＩＳ－ＰＵＦにおけるＬＧ法）
ここでは、ＣＩＳ－ＰＵＦにLehmer-Gray法（ＬＧ法）を適用した場合の処理手順について説明する。
図２４は、ＣＩＳ－ＰＵＦにLehmer-Gray法（ＬＧ法）を適用した場合の処理手順について説明するための図である。
ここでは、ＣＩＳ－ＰＵＦにLehmer-Gray法（ＬＧ法）を適用した場合の処理手順について説明する。
図２４は、ＣＩＳ－ＰＵＦにLehmer-Gray法（ＬＧ法）を適用した場合の処理手順について説明するための図である。
Lehmer-Gray法ではＮ個の縦に連なった出力の置換を符号化し，レスポンスを生成する。
たとえばN=4の場合、４つの出力を１ブロックとして取り出し符号化を行う。取り出した出力が上からＬＳＢ=(1649,1753, 1757, 2060)だった場合、Lehmer符号でこの４つの出力の置換を表すと、Ｌ=(3,2,1)となる。
そして、Lehmer符号で表した数列の中身をGrayコードで表現すると、Ｇ=(10,11,1)となる。
たとえばN=4の場合、４つの出力を１ブロックとして取り出し符号化を行う。取り出した出力が上からＬＳＢ=(1649,1753, 1757, 2060)だった場合、Lehmer符号でこの４つの出力の置換を表すと、Ｌ=(3,2,1)となる。
そして、Lehmer符号で表した数列の中身をGrayコードで表現すると、Ｇ=(10,11,1)となる。
この例では、４つの出力から5ビットのレスポンスが生成されるので、画像全体では1,296,000ビットのレスポンスを得られる。従来手法の総レスポンスは518,400ビットであったことから、ＣＲペアが増加したことが確認できる。
また、Lehmer-Gray法では、N個の出力の比較から、Ｎ!通りのレスポンスを得る。N=4の場合について、各レスポンスが同じ割合で生成されているかを確認できる。
また、Lehmer-Gray法では、N個の出力の比較から、Ｎ!通りのレスポンスを得る。N=4の場合について、各レスポンスが同じ割合で生成されているかを確認できる。
図２５は、ＣＩＳ－ＰＵＦにLehmer-Gray法を適用した場合のレスポンスの出現割合を示す図である。
図２５において、横軸に4!=24種のレスポンスを、縦軸に各レスポンスの出現回数をプロットしたものである。
図２５において、横軸に4!=24種のレスポンスを、縦軸に各レスポンスの出現回数をプロットしたものである。
２４種のレスポンスが完全に同じ割合で出現するとき、各レスポンスの出現回数の期待値は10,800であり、図２５中に線ＬＶで示してある。図２５より、N=4において各レスポンスが同程度の割合で出現していることが確認できる。
（ユニーク性と再現性評価 (LG法)）
次に、Lehmer-Gray法を用いて、N個の出力の大小比較からレスポンスを生成したときの再現性とユニーク性を前述と同様の方法で評価した結果について述べる。
図２６は、用意した５つのチップについて、N=2,4,8,16,32,64としたとき，それぞれのユニーク性と再現性の分布を示す図である。
また、図２７（Ａ）および（Ｂ）は、再現性とユニーク性のＨＤの平均と標準偏差をまとめた表を示す図である。
次に、Lehmer-Gray法を用いて、N個の出力の大小比較からレスポンスを生成したときの再現性とユニーク性を前述と同様の方法で評価した結果について述べる。
図２６は、用意した５つのチップについて、N=2,4,8,16,32,64としたとき，それぞれのユニーク性と再現性の分布を示す図である。
また、図２７（Ａ）および（Ｂ）は、再現性とユニーク性のＨＤの平均と標準偏差をまとめた表を示す図である。
図２６より、Ｎが大きくなるとビット反転の影響が拡大するために再現性が悪くなることが確認できる。
また、Ｎが大きくなるとユニーク性の値がやや小さくなっているが、これはLehmer-Gray法において使用しないコードが存在するためである。
具体的には、N=4のとき、４つの出力から5ビットのレスポンスが得られるが、このうち3ビット目と4ビット目は(00,01,11)のいずれかであり、10は使用しない。そのため、使用しないコードを考慮したときのN=4のユニーク性の理想値はμ=61.44となる。
また、Ｎが大きくなるとユニーク性の値がやや小さくなっているが、これはLehmer-Gray法において使用しないコードが存在するためである。
具体的には、N=4のとき、４つの出力から5ビットのレスポンスが得られるが、このうち3ビット目と4ビット目は(00,01,11)のいずれかであり、10は使用しない。そのため、使用しないコードを考慮したときのN=4のユニーク性の理想値はμ=61.44となる。
（ＦＮＲとＦＰＲによる評価 (LG法)）
ＦＮＲとＦＰＲによる評価した結果について述べる。
図２８は、再現性とユニーク性から求めたＦＮＲとＦＰＲを示す図である。
また、図２９は、ＦＮＲとＦＰＲが0.001ppm以下になるしきい値を表として示す図である。
ＦＮＲとＦＰＲによる評価した結果について述べる。
図２８は、再現性とユニーク性から求めたＦＮＲとＦＰＲを示す図である。
また、図２９は、ＦＮＲとＦＰＲが0.001ppm以下になるしきい値を表として示す図である。
図２９より、N=32までで基準の認証精度を確保でき、N=64では基準を満たすしきい値が存在しないことがわかる。Nを大きくする程ＣＲペアが増加するため、N=32でしきい値を20～26ビットに設定すると最も性能が良くなることがわかる。
（多ビット化の認証性能評価）
次に、多ビット化の認証性能を評価した結果について述べる。
ここでは、レスポンスの多ビット化により、ＣＩＳ－ＰＵＦを用いたＣＲR認証が実用可能な性能に至ったかの判断材料として、認証精度以外の評価についてまとめてある。
次に、多ビット化の認証性能を評価した結果について述べる。
ここでは、レスポンスの多ビット化により、ＣＩＳ－ＰＵＦを用いたＣＲR認証が実用可能な性能に至ったかの判断材料として、認証精度以外の評価についてまとめてある。
（識別可能なデバイス数）
想定しているＣＩＳ－ＰＵＦのＣＲ認証では、１つのＩＤがもつ情報量をＩ，しきい値をＴとして、以下の式で識別可能な個体数が求められる．
想定しているＣＩＳ－ＰＵＦのＣＲ認証では、１つのＩＤがもつ情報量をＩ，しきい値をＴとして、以下の式で識別可能な個体数が求められる．
Lehmer-Gray法の特性上、使用されないコードがあるため、128ビットのＩＤがもつ情報量は128ビットより少なくなる。各レスポンスが同じ割合で生成されるとき、N個の出力から生成されるレスポンスの情報量Ｈは、以下の式で求められる。
また、図３０は、Ｎ個の出力から生成されるレスポンスの長さＬＲを表にまとめて示す図である。
128ビットのＩＤがもつ情報量Ｉは、レスポンスの長さＬＲと情報量Ｈを用いて次式で求められる。
128ビットのＩＤがもつ情報量Ｉは、レスポンスの長さＬＲと情報量Ｈを用いて次式で求められる。
図３１は、128ビットのＩＤがもつ情報量Ｉと、求めたしきい値から識別可能な個体数を計算し、まとめた表を示す図である。
図３１中のＴ1は、基準を満たす範囲で、ＦＮＲが最も小さくなるように設定したしきい値であり、Ｔ２はＦＰＲが最も小さくなるように設定したしきい値である。
既に述べたように、識別対象となるセンサの総数は多く見積もっても１兆個(10の12乗)程度と考えられるので、基準を満たすしきい値を設定すれば，十分な識別可能個体数をもつといえる。
図３１中のＴ1は、基準を満たす範囲で、ＦＮＲが最も小さくなるように設定したしきい値であり、Ｔ２はＦＰＲが最も小さくなるように設定したしきい値である。
既に述べたように、識別対象となるセンサの総数は多く見積もっても１兆個(10の12乗)程度と考えられるので、基準を満たすしきい値を設定すれば，十分な識別可能個体数をもつといえる。
（ＣＲペアの増加量）
これまで述べてきたように、レスポンスの多ビット化の目的はＣＲペアの増加である。１回の認証で128ビットのレスポンスを消費するとき、N=2～64の場合についてＣＲ認証可能な回数を試算し図３２の表にまとめた。
これまで述べてきたように、レスポンスの多ビット化の目的はＣＲペアの増加である。１回の認証で128ビットのレスポンスを消費するとき、N=2～64の場合についてＣＲ認証可能な回数を試算し図３２の表にまとめた。
従来手法に相当するN=2では、ＣＲ認証可能回数は3,840回である。それに対し、N=32ではＣＲ認証可能な回数が30,720回に増加する。よって多ビット化を行うことにより、ＣＲ認証可能な回数を8倍まで増やせることがわかる。
上記したように、ＣＩＳ－ＰＵＦを利用したＣＲ認証システムの検討と，レスポンスの多ビット化について評価を行った。
これまでＣＩＳ－ＰＵＦはユニ－ク性，再現性ともに優れた特性を持つこと示されてきたが、本実施形態では、さらに認証性能の指標としてＦＮＲとＦＰＲを利用し、誤り率0.001ppm以下の認証精度を確保した運用を想定したときのトータルのＣＲ認証可能な回数を試算した。
その結果、１日４回の認証を行うと３年以内にＣＲペアを使い切ってしまうおそれがあることがわかったが、Lehmer-Gray法を用いたレスポンスの多ビット化を適用することよにより、Ｎ=32のとき、既存システムと同程度の認証精度を確保しながら、ＣＲ認証回数を８倍にできる。
これにより、本実施形態に係る固体撮像装置は、長期間利用されるＩｏＴデバイスへの搭載が可能になる。
これまでＣＩＳ－ＰＵＦはユニ－ク性，再現性ともに優れた特性を持つこと示されてきたが、本実施形態では、さらに認証性能の指標としてＦＮＲとＦＰＲを利用し、誤り率0.001ppm以下の認証精度を確保した運用を想定したときのトータルのＣＲ認証可能な回数を試算した。
その結果、１日４回の認証を行うと３年以内にＣＲペアを使い切ってしまうおそれがあることがわかったが、Lehmer-Gray法を用いたレスポンスの多ビット化を適用することよにより、Ｎ=32のとき、既存システムと同程度の認証精度を確保しながら、ＣＲ認証回数を８倍にできる。
これにより、本実施形態に係る固体撮像装置は、長期間利用されるＩｏＴデバイスへの搭載が可能になる。
以上説明したように、本実施形態によれば、レスポンスデータの生成処理、少なくとも、デバイス認証、データ整合性認証、およびデータ暗号化のいずれかであって、画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含む情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行（ライン）ごとの信号処理として実行する。
これにより、情報セキュリティのための信号処理の処理時間による画像データフレームレートの低下を防止でき、処理回路による装置コストの増加を防止することが可能となる。
これにより、情報セキュリティのための信号処理の処理時間による画像データフレームレートの低下を防止でき、処理回路による装置コストの増加を防止することが可能となる。
また、本実施形態によれば、信号処理回路７０は、レスポンスデータ生成のために読み出したＰＵＦレスポンスであるばらつき情報を多ビット化する機能を有する多ビット化部７２０を含んで構成されている。
そして、信号処理回路７０の多ビット化部７２０は、多ビット化処理として、ばらつき情報を複数の出力を１ブロックとして取り出して、レーマー(Lehmer)符号により符号化し、レーマー(Lehmer)符号化した情報をグレイコード(Gray code)に変換して行うＬＧ（Lehmer-Gray）法を採用している。
認証を行う際に確保すべき認証精度は、情報セキュリティ信号処理のユニーク性と再現性のデータより認証精度の指標として、偽物を本物と認識する確率ＦＰＲ(False Positive Rate)と本物を偽物と認識する確率ＦＮＲ(False Negative Rate)を求め、確率ＦＰＲと確率ＦＮＲにより評価（決定、選定）可能である。
これにより、煩雑な手間を要することなく、認証精度を確保しながらＣＲ認証回数を増大させることが可能となる。
そして、信号処理回路７０の多ビット化部７２０は、多ビット化処理として、ばらつき情報を複数の出力を１ブロックとして取り出して、レーマー(Lehmer)符号により符号化し、レーマー(Lehmer)符号化した情報をグレイコード(Gray code)に変換して行うＬＧ（Lehmer-Gray）法を採用している。
認証を行う際に確保すべき認証精度は、情報セキュリティ信号処理のユニーク性と再現性のデータより認証精度の指標として、偽物を本物と認識する確率ＦＰＲ(False Positive Rate)と本物を偽物と認識する確率ＦＮＲ(False Negative Rate)を求め、確率ＦＰＲと確率ＦＮＲにより評価（決定、選定）可能である。
これにより、煩雑な手間を要することなく、認証精度を確保しながらＣＲ認証回数を増大させることが可能となる。
このように、本実施形態によれば、情報セキュリティのための信号処理の処理時間による画像データフレームレートの低下を防止でき、処理回路による装置コストの増加を防止することが可能で、また煩雑な手間を要することなく、認証精度を確保しながらＣＲ認証回数を増大させることが可能となり、秘匿性の高い固有のレスポンスデータを生成することが可能で、ひいては画像の改ざん、ねつ造を確実に防止することが可能となる。
なお、上記の鍵生成部８２は、画素または読み出し回路４０のばらつき情報に基づいて固有鍵を生成する例について説明したが、異なるばらつき情報により生成した固有鍵同士の演算を行って最終的な固有鍵を得るように構成することも可能である。
たとえば、次のように構成することも可能である。
たとえば、次のように構成することも可能である。
すなわち、鍵生成部８２は、たとえば、読み出し回路４０のＡＤＣ４１、アンプ（ＡＭＰ）４２、またはＳ／Ｈ回路４３のばらつき情報を用いて第１固有鍵を生成する第１機能と、読み出し回路４０のカラムメモリ４５のＳＲＡＭの出力を用いて第２固有鍵を生成する第２機能と、を含み、第１機能により生成された第１固有鍵と、第２機能により生成された第２固有鍵とを演算することにより最終的な固有鍵を生成するように構成することも可能である。
この構成は、画素のばらつき情報に関しても同様に適用可能である。
なお、一体化部８５は、一体化する鍵情報を用いて階層的に画像部分にマスクをする機能を含むように構成してもよい。
また、一体化部８５は、一体化する鍵情報を用いて画像に電子透かしを入れる機能を含むように構成してもよい。
また、一体化部８５は、一体化する鍵情報を用いて画像に電子透かしを入れる機能を含むように構成してもよい。
なお、本実施形態において、固体撮像装置１０の各構成要素が同一パッケージ内に搭載されている構成を採用可能である。
固体撮像装置（ＣＩＳ）１０とＩＳＰ(Image Signal Processor)を同一パッケージに封止したＳｉＰ (Silicon in Package)にて、鍵および識別データを生成する信号処理をパッケージ内部にて完結し、パッケージ外部に固有鍵データを出力することなく、識別データを生成可能な構成を採用可能である。
また、イメージセンサと信号処理回路とを備えたＳｏＣ (System on Chip)において、鍵および識別データを生成する信号処理をチップ内部にて完結し、チップ外部に固有鍵データを出力することなく、識別データを生成可能な構成を採用可能である。
また、本実施形態の固体撮像装置１０は、前述したように、通常の読出し駆動タイミングとは別に、リーク電流などを長時間蓄積するための駆動タイミングを備えるように構成可能である。また、アナログアンプ、デジタルアンプ、または、ＡＤＣのフルスケール電圧を縮小し、リーク電圧の蓄積電圧を強調して出力しても良い。また、複数行あるいは複数フレームのデータを平均化、または加算することで、ランダムノイズ成分を低減しても良い。
また、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣについて、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、ＡＤＣのばらつき情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、アンプ（ＡＭＰ、増幅器）のばらつき情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、Ｓ／Ｈ回路のばらつき情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、カラムメモリのＳＲＡＭの出力（ばらつき）情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、アンプ（ＡＭＰ、増幅器）のばらつき情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、Ｓ／Ｈ回路のばらつき情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、カラムメモリのＳＲＡＭの出力（ばらつき）情報を採用することができる。
以上説明した固体撮像装置１０，１０Ａは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
図３３は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
本電子機器４００は、図３３に示すように、本実施形態に係る固体撮像装置１０，１０Ａが適用可能なＣＭＯＳイメージセンサ（ＩＭＧＳＮＳ）４１０を有する。
さらに、電子機器４００は、このＣＭＯＳイメージセンサ４１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）４２０を有する。
電子機器４００は、ＣＭＯＳイメージセンサ４１０の出力信号を処理する信号処理回路(ＰＲＣ)４３０を有する。
さらに、電子機器４００は、このＣＭＯＳイメージセンサ４１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）４２０を有する。
電子機器４００は、ＣＭＯＳイメージセンサ４１０の出力信号を処理する信号処理回路(ＰＲＣ)４３０を有する。
信号処理回路４３０は、ＣＭＯＳイメージセンサ４１０の出力信号に対して所定の信号処理を施す。
信号処理回路４３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
信号処理回路４３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
上述したように、ＣＭＯＳイメージセンサ４１０として、前述した固体撮像装置１０，１０Ａを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
１０，１０Ａ・・・固体撮像装置、２０，２０Ａ・・・画素部、３０・・・垂直走査回路、４０・・・読み出し回路、４４・・・クリップ回路、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・信号処理回路、７１０・・・ビデオＩ／Ｆ、７２０・・・多ビット化部、８０・・・レスポンスデータ成セブ（暗号化処理系）、８１・・・情報取得部、８２，８２Ａ・・・鍵生成部、８３・・・画像データ生成部、８４・・・識別データ生成部、８５・・・一体化部、８６・・・メモリ、９０・・・読み出し部、１０・・・ＣＲ認証システム、２００・・・ＣＩＳ－ＰＵＦチップ、３００・・・マイクロコンピュータ（マイコン）、３１０・・・コントロールＩ／Ｆ、４００・・・電子機器、４１０・・・ＣＭＯＳイメージセンサ（ＩＭＧＳＮＳ）、４２０・・・光学系、４３０・・・信号処理回路（ＰＲＣ）。
Claims (17)
- 光電変換機能を有する複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポンスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、
前記信号処理回路は、
前記情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行ごとの信号処理として実行し、
前記情報セキュリティ信号処理は、
少なくとも、デバイス認証、データ整合性認証、およびデータ暗号化のいずれかであり、
前記信号処理回路は、
前記データ整合性認証では、
垂直ブランキング期間中にアドレス指定された画素のばらつき情報からデバイスＩＤを取得し、
ライン画素信号を読み込み、メッセージ認証符号（ＭＡＣ）機能により、取得された前記デバイスＩＤを固有鍵、ライン画素信号をメッセージとするデータタグを生成し、
水平ブランキング期間中または垂直ブランキング期間中に、画素アドレス、ライン画素信号、およびデータタグを、整合性認証を行う制御装置側に転送する
固体撮像装置。 - 光電変換機能を有する複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポンスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、
前記信号処理回路は、
前記情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行ごとの信号処理として実行し、
前記情報セキュリティ信号処理は、
少なくとも、デバイス認証、データ整合性認証、およびデータ暗号化のいずれかであり、
前記信号処理回路は、
前記データ暗号化では、
垂直ブランキング期間中にアドレス指定された画素のばらつき情報からデバイスＩＤを取得し、
前記画素部から第１行の画素信号を読み出し、当該画素信号を内部のラインメモリに保存し、
前記画素部から第２行の画素信号を読み出し中に、前記第１行の画素信号を取得された前記デバイスＩＤである鍵で暗号化し、
前記画素部から第３行の画素信号を読み出し中に、暗号化された前記第１行の画素信号および画素アドレスを、暗号解読処理を行う制御装置側に転送する
固体撮像装置。 - 前記情報セキュリティ信号処理は、
画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、
前記信号処理回路は、
前記デバイス認証では、
画素読み出し中に制御装置からの画素のアドレスチャレンジを受信し、
セキュリティモードにおいて、垂直ブランキング期間中に前記受信したアドレスに従って画素にアクセスし、
当該垂直ブランキング期間中に画素信号を処理してデバイスＩＤを取得し、
前記垂直ブランキング期間中または次の画素読み出し期間中に取得したデバイスＩＤを前記チャレンジに対するレスポンスとして送信する
請求項１または２記載の固体撮像装置。 - 前記情報セキュリティ信号処理は、
画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、
前記ばらつき情報は、複数ビットのデジタル値として取得され、
前記信号処理回路は、
前記レスポンスデータを生成のために読み出したばらつき情報を多ビット化する機能を有する
請求項１から３のいずれか一に記載の固体撮像装置。 - 光電変換機能を有する複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポンスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、
前記信号処理回路は、
前記情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行ごとの信号処理として実行し、
前記情報セキュリティ信号処理は、
画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、
前記ばらつき情報は、複数ビットのデジタル値として取得され、
前記信号処理回路は、
前記レスポンスデータを生成のために読み出したばらつき情報を多ビット化する機能を有する
固体撮像装置。 - 前記信号処理回路は、
多ビット化処理を、前記ばらつき情報を複数の出力を１ブロックとして取り出して、レーマー(Lehmer)符号により符号化し、レーマー(Lehmer)符号化した情報をグレイコードに変換して行う
請求項４または５記載の固体撮像装置。 - 認証を行う際に確保すべき認証精度は、
前記情報セキュリティ信号処理のユニーク性と再現性のデータより認証精度の指標として、偽物を本物と認識する確率ＦＰＲと本物を偽物と認識する確率ＦＮＲを求め、確率ＦＰＲと確率ＦＮＲにより評価可能である
請求項４から６のいずれか一に記載の固体撮像装置。 - 光電変換機能を有する複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、
前記情報セキュリティ信号処理は、
画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、
前記ばらつき情報は、複数ビットのデジタル値として取得され、
前記信号処理回路は、
前記レスポンスデータを生成のために読み出したばらつき情報を多ビット化する機能を有する
固体撮像装置。 - 前記信号処理回路は、
多ビット化処理を、前記ばらつき情報を複数の出力を１ブロックとして取り出して、レーマー(Lehmer)符号により符号化し、レーマー(Lehmer)符号化した情報をグレイコードに変換して行う
請求項８記載の固体撮像装置。 - 認証を行う際に確保すべき認証精度は、
前記情報セキュリティ信号処理のユニーク性と再現性のデータより認証精度の指標として、偽物を本物と認識する確率ＦＰＲと本物を偽物と認識する確率ＦＮＲを求め、確率ＦＰＲと確率ＦＮＲにより評価可能である
請求項８または９記載の固体撮像装置。 - 前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンを所定電位にリセットするリセット素子と、を含む
請求項１から１０のいずれか一に記載の固体撮像装置。 - 前記画素部は、
一つの前記フローティングディフュージョン、一つの前記ソースフォロワ素子、および一つのリセット素子を複数の前記光電変換素子および前記転送素子で共有する画素共有構造を有する
請求項１１記載の固体撮像装置。 - 画素アレイ端に画素出力電圧振幅を制限するクリップ回路が配置されている
請求項１２記載の固体撮像装置。 - 光電変換機能を有する複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
を含む固体撮像装置の駆動方法であって、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかの情報を取得する情報取得ステップと、
前記情報取得ステップで取得したばらつき情報に関連付けて固有鍵を含むレスポンスデータを生成するレスポンスデータ生成ステップを含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理ステップと、を有し、
前記信号処理ステップでは、
前記情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行ごとの信号処理として実行し、
前記情報セキュリティ信号処理は、
少なくとも、デバイス認証、データ整合性認証、およびデータ暗号化のいずれかであり、
前記データ整合性認証では、
垂直ブランキング期間中にアドレス指定された画素のばらつき情報からデバイスＩＤを取得し、
ライン画素信号を読み込み、メッセージ認証符号（ＭＡＣ）機能により、取得された前記デバイスＩＤを固有鍵、ライン画素信号をメッセージとするデータタグを生成し、
水平ブランキング期間中または垂直ブランキング期間中に、画素アドレス、ライン画素信号、およびデータタグを、整合性認証を行う制御装置側に転送する
固体撮像装置の駆動方法。 - 光電変換機能を有する複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
を含む固体撮像装置の駆動方法であって、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかの情報を取得する情報取得ステップと、
前記情報取得ステップで取得したばらつき情報に関連付けて固有鍵を含むレスポンスデータを生成するレスポンスデータ生成ステップを含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理ステップと、を有し、
前記情報セキュリティ信号処理は、
画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、
前記ばらつき情報は、複数ビットのデジタル値として取得され、
前記信号処理ステップは、
前記レスポンスデータを生成のために読み出したばらつき情報を多ビット化するステップを含む
固体撮像装置の駆動方法。 - 固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換機能を有する複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポンスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、
前記信号処理回路は、
前記情報セキュリティ信号処理を、画像信号処理のブランキング期間の信号処理または行ごとの信号処理として実行し、
前記情報セキュリティ信号処理は、
少なくとも、デバイス認証、データ整合性認証、およびデータ暗号化のいずれかであり、
前記信号処理回路は、
前記データ整合性認証では、
垂直ブランキング期間中にアドレス指定された画素のばらつき情報からデバイスＩＤを取得し、
ライン画素信号を読み込み、メッセージ認証符号（ＭＡＣ）機能により、取得された前記デバイスＩＤを固有鍵、ライン画素信号をメッセージとするデータタグを生成し、
水平ブランキング期間中または垂直ブランキング期間中に、画素アドレス、ライン画素信号、およびデータタグを、整合性認証を行う制御装置側に転送する
電子機器。 - 固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換機能を有する複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けてレスポンスデータを生成するレスポンスデータ生成部を含み、通常画像を生成する通常動作モードとは異なるセキュリティモードでレスポンスデータの生成処理を含む情報セキュリティ信号処理が可能な信号処理回路と、を有し、
前記情報セキュリティ信号処理は、
画素アドレスをチャレンジ(Challenge)とし、所定の手順で生成したレスポンスデータをレスポンス(Response)とする認証処理を含み、
前記ばらつき情報は、複数ビットのデジタル値として取得され、
前記信号処理回路は、
前記レスポンスデータを生成のために読み出したばらつき情報を多ビット化する機能を有する
電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018008399A JP7031326B2 (ja) | 2018-01-22 | 2018-01-22 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018008399A JP7031326B2 (ja) | 2018-01-22 | 2018-01-22 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019129354A JP2019129354A (ja) | 2019-08-01 |
| JP7031326B2 true JP7031326B2 (ja) | 2022-03-08 |
Family
ID=67472781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018008399A Active JP7031326B2 (ja) | 2018-01-22 | 2018-01-22 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7031326B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7201156B2 (ja) * | 2018-03-30 | 2023-01-10 | ブリルニクスジャパン株式会社 | 固体撮像装置 |
| US10700878B1 (en) * | 2019-09-16 | 2020-06-30 | Winbond Electronics Corp. | Physical unclonable function code generation apparatus and method thereof |
| CN114826622B (zh) * | 2022-06-27 | 2022-09-13 | 深圳大学 | 基于cmos图像传感器的光学可重构puf装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009089178A (ja) | 2007-10-01 | 2009-04-23 | Canon Inc | 情報処理装置及びその制御法方法、情報処理システム、プログラム |
| JP2010028423A (ja) | 2008-07-18 | 2010-02-04 | Sony Corp | 固体撮像素子およびカメラシステム |
| WO2016167076A1 (ja) | 2015-04-16 | 2016-10-20 | ブリルニクスインク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| JP2017118229A (ja) | 2015-12-22 | 2017-06-29 | ソニー株式会社 | 情報処理装置、情報処理方法、プログラム |
| JP2017216679A (ja) | 2016-05-26 | 2017-12-07 | パナソニックＩｐマネジメント株式会社 | 画像偽造防止装置 |
| JP2017216030A (ja) | 2016-05-26 | 2017-12-07 | パナソニックＩｐマネジメント株式会社 | 不揮発性メモリ装置 |
-
2018
- 2018-01-22 JP JP2018008399A patent/JP7031326B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009089178A (ja) | 2007-10-01 | 2009-04-23 | Canon Inc | 情報処理装置及びその制御法方法、情報処理システム、プログラム |
| JP2010028423A (ja) | 2008-07-18 | 2010-02-04 | Sony Corp | 固体撮像素子およびカメラシステム |
| WO2016167076A1 (ja) | 2015-04-16 | 2016-10-20 | ブリルニクスインク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| JP2017118229A (ja) | 2015-12-22 | 2017-06-29 | ソニー株式会社 | 情報処理装置、情報処理方法、プログラム |
| JP2017216679A (ja) | 2016-05-26 | 2017-12-07 | パナソニックＩｐマネジメント株式会社 | 画像偽造防止装置 |
| JP2017216030A (ja) | 2016-05-26 | 2017-12-07 | パナソニックＩｐマネジメント株式会社 | 不揮発性メモリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019129354A (ja) | 2019-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111669524B (zh) | 固态摄像装置、固态摄像装置的驱动方法、以及电子设备 | |
| JP6606659B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| JP6853934B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| US11637982B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| US10841521B2 (en) | Information processing device, information processing method, and program | |
| CN110235436B (zh) | 信息处理装置、信息处理方法和记录介质 | |
| JP7031326B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| CN111587571B (zh) | 固态成像元件 | |
| WO2019142540A1 (ja) | 固体撮像装置及び固体撮像装置の情報処理方法 | |
| JP7201156B2 (ja) | 固体撮像装置 | |
| US11316705B1 (en) | Image sensors with a physical unclonable function | |
| WO2020100704A1 (ja) | カメラシステムおよびカメラシステムの駆動方法 | |
| US20230319434A1 (en) | Solid-state imaging device, signal processing method, and electronic device | |
| Okura et al. | P01 A Proposal of PUF Utilizing Pixel Variations in the CMOS Image Sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180209 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180803 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190920 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7031326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |