JP6606659B2 - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents
固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDFInfo
- Publication number
- JP6606659B2 JP6606659B2 JP2017512244A JP2017512244A JP6606659B2 JP 6606659 B2 JP6606659 B2 JP 6606659B2 JP 2017512244 A JP2017512244 A JP 2017512244A JP 2017512244 A JP2017512244 A JP 2017512244A JP 6606659 B2 JP6606659 B2 JP 6606659B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- solid
- imaging device
- state imaging
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 96
- 238000000034 method Methods 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 27
- 230000006870 function Effects 0.000 claims description 15
- 230000010354 integration Effects 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000007613 environmental effect Effects 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 54
- 238000012545 processing Methods 0.000 description 52
- 238000012546 transfer Methods 0.000 description 10
- 239000000470 constituent Substances 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 230000008929 regeneration Effects 0.000 description 7
- 238000011069 regeneration method Methods 0.000 description 7
- 238000012935 Averaging Methods 0.000 description 6
- 101001125116 Homo sapiens Putative serine/threonine-protein kinase PRKY Proteins 0.000 description 6
- 102100029403 Putative serine/threonine-protein kinase PRKY Human genes 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 4
- 101100522111 Oryza sativa subsp. japonica PHT1-11 gene Proteins 0.000 description 3
- 101100522114 Oryza sativa subsp. japonica PHT1-12 gene Proteins 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 101100102849 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VTH1 gene Proteins 0.000 description 2
- 101150088150 VTH2 gene Proteins 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100162205 Aspergillus parasiticus (strain ATCC 56775 / NRRL 5862 / SRRC 143 / SU-1) aflI gene Proteins 0.000 description 1
- 101100257127 Caenorhabditis elegans sma-2 gene Proteins 0.000 description 1
- 101150032645 SPE1 gene Proteins 0.000 description 1
- 101100233725 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IXR1 gene Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 101150028225 ordA gene Proteins 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Studio Devices (AREA)
Description
本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）方向へと読み出すような列並列出力型が主流である。
ＣＭＯＳイメージセンサの各画素は、基本的に、たとえば１個のフォトダイオードに対して、転送ゲートとしての転送トランジスタ、リセットゲートとしてのリセットトランジスタ、ソースフォロワゲート（増幅ゲート）としてのソースフォロワトランジスタ、および選択ゲートとしての選択トランジスタの４素子を能動素子として含んで構成される。
また、各画素には、フォトダイオードの蓄積期間にフォトダイオードから溢れるオーバーフロー電荷を排出するためのオーバーフローゲート（オーバーフロートランジスタ）が設けられてもよい。
また、各画素には、フォトダイオードの蓄積期間にフォトダイオードから溢れるオーバーフロー電荷を排出するためのオーバーフローゲート（オーバーフロートランジスタ）が設けられてもよい。
転送トランジスタは、フォトダイオードの電荷蓄積期間には非導通状態に保持され、フォトダイオードの蓄積電荷をフローディングディフュージョンＦＤに転送する転送期間に、ゲートに駆動信号が印加されて導通状態に保持され、フォトダイオードで光電変換された電荷をフローティングディフュージョンＦＤに転送する。
リセットトランジスタは、そのゲートにリセット信号が与えられることで、フローティングディフュージョンＦＤの電位を電源ラインの電位にリセットする。
フローティングディフュージョンＦＤには、ソースフォロワトランジスタのゲートが接続されている。ソースフォロワトランジスタは、選択トランジスタを介して垂直信号線に接続され、画素部外の負荷回路の定電流源とソースフォロアを構成している。
そして、制御信号（アドレス信号またはセレクト信号)が選択トランジスタのゲートに与えられ、選択トランジスタがオンする。
選択トランジスタがオンすると、ソースフォロワトランジスタはフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線に出力する。垂直信号線を通じて、各画素から出力された電圧は、画素信号読み出し回路としての列並列処理部に出力される。
列並列処理において画像データはたとえばアナログ信号からデジタル信号に変換されて、後段の信号処理部に転送され、ここで所定の画像信号処理を受けて所望の画像が得られる。
そして、制御信号（アドレス信号またはセレクト信号)が選択トランジスタのゲートに与えられ、選択トランジスタがオンする。
選択トランジスタがオンすると、ソースフォロワトランジスタはフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線に出力する。垂直信号線を通じて、各画素から出力された電圧は、画素信号読み出し回路としての列並列処理部に出力される。
列並列処理において画像データはたとえばアナログ信号からデジタル信号に変換されて、後段の信号処理部に転送され、ここで所定の画像信号処理を受けて所望の画像が得られる。
ところで、上述した固体撮像装置（イメージセンサ）においては、基本的に、各種電子機器の保有者や使用が許可された使用者が、撮像した画像データを簡単に再生してその画像を見ることができる。
しかし、現状の固体撮像装置は、撮像した画像データが個人の秘密にかかわるデータである場合であっても、簡単に再生することができることから、画像の無断使用や改ざん、ねつ造等が容易に行われてしまうという不利益がある。
固有鍵を使用した暗号化により一様の秘密性を確保することが可能であるが、現状では固有鍵の耐タンパ性（解析の困難さ）を確保することは困難である。
しかし、現状の固体撮像装置は、撮像した画像データが個人の秘密にかかわるデータである場合であっても、簡単に再生することができることから、画像の無断使用や改ざん、ねつ造等が容易に行われてしまうという不利益がある。
固有鍵を使用した暗号化により一様の秘密性を確保することが可能であるが、現状では固有鍵の耐タンパ性（解析の困難さ）を確保することは困難である。
本発明は、固有鍵の耐タンパ性を確保することが可能で、ひいては画像の改ざん、ねつ造を防止することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
本発明の第１の観点の固体撮像装置は、フォトダイオードを含む複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかを用いて固有鍵を生成する鍵生成部とを有する。
本発明の第２の観点は、フォトダイオードを含む複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、を含む固体撮像装置の駆動方法であって、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかの情報を取得する情報取得ステップと、前記情報取得ステップで取得したばらつき情報を用いて固有鍵を生成する鍵生成ステップとを有する。
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、フォトダイオードを含む複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかを用いて固有鍵を生成する鍵生成部と、を含む。
本発明によれば、固有鍵の耐タンパ性を確保することができ、ひいては画像の改ざん、ねつ造を防止することができる。
１０・・・固体撮像装置、２０・・・画素部、３０・・・垂直走査回路、４０・・・読み出し回路、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・信号処理回路、８０・・・暗号化処理系、８１・・・情報取得部、８２・・・鍵生成部、８３・・・画像データ生成部、８４・・・識別データ生成部、８５・・・一体化部、８６・・・メモリ、９０・・・読み出し部、１００・・・電子機器、１１０・・・ＣＭＯＳイメージセンサ（ＩＭＧＳＮＳ）、１２０・・・光学系、１３０・・・信号処理回路（ＰＲＣ）。
以下、本発明の実施形態を図面に関連付けて説明する。
図１は、本発明の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、タイミング制御回路６０、および信号処理回路７０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、およびタイミング制御回路６０により画素信号の読み出し部９０が構成される。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、およびタイミング制御回路６０により画素信号の読み出し部９０が構成される。
本実施形態において、固体撮像装置１０は、通常動作モードＭＤＵと鍵作成モードＭＤＫで動作可能に構成されている。
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がｎ行×ｍ列の２次元の行列状（マトリクス状）に配列されている。
図２は、本実施形態に係る画素の一例を示す回路図である。
この画素ＰＸＬは、たとえば光電変換素子であるフォトダイオード（ＰＤ）を有する。
そして、このフォトダイオードＰＤに対して、転送トランジスタＴＲＧ−Ｔｒ、リセットトランジスタＲＳＴ−Ｔｒ、ソースフォロワトランジスタＳＦ−Ｔｒ、および選択トランジスタＳＥＬ−Ｔｒをそれぞれ一つずつ有する。
そして、このフォトダイオードＰＤに対して、転送トランジスタＴＲＧ−Ｔｒ、リセットトランジスタＲＳＴ−Ｔｒ、ソースフォロワトランジスタＳＦ−Ｔｒ、および選択トランジスタＳＥＬ−Ｔｒをそれぞれ一つずつ有する。
フォトダイオードＰＤは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
転送トランジスタＴＲＧ−Ｔｒは、フォトダイオードＰＤとフローティングディフュージョンＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ；浮遊拡散層）の間に接続され、制御線ＴＲＧを通じて制御される。
転送トランジスタＴＲＧ−Ｔｒは、制御線ＴＲＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換された電子をフローティングディフュージョンＦＤに転送する。
転送トランジスタＴＲＧ−Ｔｒは、制御線ＴＲＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換された電子をフローティングディフュージョンＦＤに転送する。
リセットトランジスタＲＳＴ−Ｔｒは、電源線ＶＲｓｔとフローティングディフュージョンＦＤの間に接続され、制御線ＲＳＴを通じて制御される。
なお、リセットトランジスタＲＳＴ−Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御線ＲＳＴを通じて制御されるように構成してもよい。
リセットトランジスタＲＳＴ−Ｔｒは、制御線ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。
なお、リセットトランジスタＲＳＴ−Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御線ＲＳＴを通じて制御されるように構成してもよい。
リセットトランジスタＲＳＴ−Ｔｒは、制御線ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。
ソースフォロワトランジスタＳＦ−Ｔｒと選択トランジスタＳＥＬ−Ｔｒは、電源線ＶＤＤと垂直信号線ＬＳＧＮの間に直列に接続されている。
ソースフォロワトランジスタＳＦ−ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ−Ｔｒは制御線ＳＥＬを通じて制御される。
選択トランジスタＳＥＬ−Ｔｒは、制御線ＳＥＬがＨの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ−ＴｒはフローティングディフュージョンＦＤの電位に応じた列出力アナログ信号ＶＳＬを垂直信号線ＬＳＧＮに出力する。
これらの動作は、たとえば転送トランジスタＴＲＧ−Ｔｒ、リセットトランジスタＲＳＴ−Ｔｒ、および選択トランジスタＳＥＬ−Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
ソースフォロワトランジスタＳＦ−ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ−Ｔｒは制御線ＳＥＬを通じて制御される。
選択トランジスタＳＥＬ−Ｔｒは、制御線ＳＥＬがＨの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ−ＴｒはフローティングディフュージョンＦＤの電位に応じた列出力アナログ信号ＶＳＬを垂直信号線ＬＳＧＮに出力する。
これらの動作は、たとえば転送トランジスタＴＲＧ−Ｔｒ、リセットトランジスタＲＳＴ−Ｔｒ、および選択トランジスタＳＥＬ−Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
画素部２０には、画素ＰＸＬがｎ行×ｍ列配置されているので、各制御線ＳＥＬ、ＲＳＴ、ＴＲＧはそれぞれｎ本、垂直信号線ＬＳＧＮはｍ本ある。
図１においては、各制御線ＳＥＬ、ＲＳＴ、ＴＲＧを１本の行走査制御線として表している。
図１においては、各制御線ＳＥＬ、ＲＳＴ、ＴＲＧを１本の行走査制御線として表している。
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。
このように、読み出し回路４０は、たとえば図３（Ａ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをデジタル信号に変換するＡＤＣ４１を含んで構成されてもよい。
あるいは、読み出し回路４０は、たとえば図３（Ｂ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図３（Ｃ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
また、読み出し回路４０は、画素部２０の各列から出力される画素信号に対して所定の処理が施された信号を記憶するカラムメモリとしてのＳＲＡＭが配置されてもよい。
あるいは、読み出し回路４０は、たとえば図３（Ｂ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図３（Ｃ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
また、読み出し回路４０は、画素部２０の各列から出力される画素信号に対して所定の処理が施された信号を記憶するカラムメモリとしてのＳＲＡＭが配置されてもよい。
水平走査回路５０は、読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、信号処理回路７０に出力する。
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
信号処理回路７０は、読み出し回路４０により読み出され所定の処理が施された読み出し信号に対する所定の信号処理により２次元画像データを生成する。
ただし、本実施形態における信号処理回路７０においては、画像の無断使用や改ざん、ねつ造等が行われてしまうことを防止するために、固体撮像装置１０の固有のばらつき情報（画素、読み出し回路のばらつき情報）から固有鍵を生成し、固有鍵と固体撮像装置１０から得られる取得データを組み合わせて識別データを生成し、この識別データを画像データに一体化して出力し、固有鍵に関する情報を認識していない場合には識別データを正しく作成できないように構成されている。
これにより、本実施形態の固体撮像装置１０は、固有鍵の耐タンパ性（解析の困難さ）を確保することが可能で、ひいては画像の改ざん、ねつ造を防止することが可能となっている。
ただし、本実施形態における信号処理回路７０においては、画像の無断使用や改ざん、ねつ造等が行われてしまうことを防止するために、固体撮像装置１０の固有のばらつき情報（画素、読み出し回路のばらつき情報）から固有鍵を生成し、固有鍵と固体撮像装置１０から得られる取得データを組み合わせて識別データを生成し、この識別データを画像データに一体化して出力し、固有鍵に関する情報を認識していない場合には識別データを正しく作成できないように構成されている。
これにより、本実施形態の固体撮像装置１０は、固有鍵の耐タンパ性（解析の困難さ）を確保することが可能で、ひいては画像の改ざん、ねつ造を防止することが可能となっている。
以下、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行う、いわゆる暗号化処理を中心に説明する。
図４は、本実施形態に係る暗号化処理系の全体的な概要を示すブロック図である。
図５は、図４の暗号化処理系の処理を模式的に示す図である。
図５は、図４の暗号化処理系の処理を模式的に示す図である。
図４の暗号化処理系８０は、情報取得部８１、鍵生成部８２、画像データ生成部８３、識別データ生成部８４、一体化部８５、およびメモリ８６を主構成要素として有している。
なお、図４の例では情報取得部８１と鍵生成部８２が別の機能ブロックとして構成されているが、情報取得部８１と鍵生成部８２を一つの機能ブロックとして構成することも可能である。
なお、図４の例では情報取得部８１と鍵生成部８２が別の機能ブロックとして構成されているが、情報取得部８１と鍵生成部８２を一つの機能ブロックとして構成することも可能である。
情報取得部８１は、画素ＰＸＬのばらつき情報ＰＦＬＣおよび読み出し回路４０の構成回路のばらつき情報ＣＦＬＣの少なくともいずれかを取得し、取得したばらつき情報を鍵生成部８２に供給する。
ここで、画素ＰＸＬのばらつき情報ＰＦＬＣおよび読み出し回路４０の構成回路のばらつき情報ＣＦＬＣについての概略を説明し、後で具体例を挙げて詳述する。
（画素ＰＸＬのばらつき情報ＰＦＬＣについて）
まず、画素ＰＸＬのばらつき情報ＰＦＬＣについて説明する。
本実施形態においては、画素ＰＸＬのばらつき情報ＰＦＬＣとして、基本的に、リーク電流と位置情報を用いる。
ここで、リーク電流を採用した理由について述べる。
まず、画素ＰＸＬのばらつき情報ＰＦＬＣについて説明する。
本実施形態においては、画素ＰＸＬのばらつき情報ＰＦＬＣとして、基本的に、リーク電流と位置情報を用いる。
ここで、リーク電流を採用した理由について述べる。
図６は、画素のばらつき情報としてリーク電流を採用した理由について説明するための図である。図６（Ａ）は画素リーク電流の強度分布を示し、図６（Ｂ）は白キズの場所分布の一例を示している。
固体撮像装置１０のセンサ画素には、図６に示すように、１００％抑制することのできないリーク電流が存在する。これの特に極端なもの(暗視野露光でも一瞬で白とびする)を白キズ、または白点という。以下では白キズという。
固体撮像装置１０は、出荷前に極力この白キズを減らす努力がはらわれるが、また抑えきれない白キズは後段の画像処理で回りの画素デ−タから白キズ画素を補完し画像出力している。
この白キズは画素アレイのどこに出現するかは作製してみなければわからず、しかも再現性がある。そのため個体固有の情報と見なせる。
そこで、本実施形態では、画素ＰＸＬのばらつき情報ＰＦＬＣとして、リーク電流と位置情報を用い固有鍵ＫＹを生成する。たとえば図６に示すように、白キズの発生場所（発生位置）と個数を固有情報として固有鍵ＫＹを生成することが可能である。
本実施形態においては、この情報を固有鍵として、セキュリティ分野で用いられるＰＵＦ(Physically Unclonable Function;物理複製困難関数)技術を応用して暗号化処理を行う。
固体撮像装置１０は、出荷前に極力この白キズを減らす努力がはらわれるが、また抑えきれない白キズは後段の画像処理で回りの画素デ−タから白キズ画素を補完し画像出力している。
この白キズは画素アレイのどこに出現するかは作製してみなければわからず、しかも再現性がある。そのため個体固有の情報と見なせる。
そこで、本実施形態では、画素ＰＸＬのばらつき情報ＰＦＬＣとして、リーク電流と位置情報を用い固有鍵ＫＹを生成する。たとえば図６に示すように、白キズの発生場所（発生位置）と個数を固有情報として固有鍵ＫＹを生成することが可能である。
本実施形態においては、この情報を固有鍵として、セキュリティ分野で用いられるＰＵＦ(Physically Unclonable Function;物理複製困難関数)技術を応用して暗号化処理を行う。
図７は、１画素当たりの情報量についての一例を示す図である。
１画素あたりの情報量Ｈは次式で与えられる。
１画素あたりの情報量Ｈは次式で与えられる。
Ｈ = -P0・log2(P0) -P1・log2(P1)
ここで、P0 : 白キズの出る確率、P1 : 白キズが出ない確率1 - P0
ここで、P0 : 白キズの出る確率、P1 : 白キズが出ない確率1 - P0
たとえば、１００万画素(1E6)の場合、白キズ１００ｐｐｍは１００個に相当し、情報量として次のようになる。
1.47E-3×1E6 = 1.47E3 bit= 1,470bit
ちなみに、鍵生成に必要な要件(セキュリティ側から)は１画素あたりの白キズ発生確率は次のように与えられる。
100〜3,000ppm = 0.01%〜0.3%
次に、出力と情報量について図８および図９に関連付けて考察する。
図８は、９つの要素の場合の出力と情報量について説明するための図である。
図９は、１６の要素の場合の偏った出力と情報量について説明するための図である。
図８は、９つの要素の場合の出力と情報量について説明するための図である。
図９は、１６の要素の場合の偏った出力と情報量について説明するための図である。
９つ（３×３）の要素の場合、図８（Ａ）に示すように、各要素に1/2の確率で１または０が出る場合、この出力はそのまま鍵として用いることができ、９bit分の鍵情報として有効である。
もしノイズにより、エラー訂正に５bit必要であるとすると、図８（Ｂ）に示すように、有効な鍵情報は４bit分となり、鍵としては４bit分の情報として出力する。
もしノイズにより、エラー訂正に５bit必要であるとすると、図８（Ｂ）に示すように、有効な鍵情報は４bit分となり、鍵としては４bit分の情報として出力する。
次に、１６（４×４）の要素で、偏った出力の場合について説明する。
１６（４×４）の要素の場合、図９に示すように、各要素に１の出る確率が1/16で、１要素のどこかに必ず１が出るサンプル群の場合、これは全部で１６通りしかなく、４bitの情報しかない。
１００万画素中に１００ppm存在する白キズの情報もこれと同じ考え方で、各画素が１/０均等な出現確率なら１００万bitであるが、１，４００bit程度の情報量となる。
これだけの情報量であれば、鍵としては有効活用可能である。
１６（４×４）の要素の場合、図９に示すように、各要素に１の出る確率が1/16で、１要素のどこかに必ず１が出るサンプル群の場合、これは全部で１６通りしかなく、４bitの情報しかない。
１００万画素中に１００ppm存在する白キズの情報もこれと同じ考え方で、各画素が１/０均等な出現確率なら１００万bitであるが、１，４００bit程度の情報量となる。
これだけの情報量であれば、鍵としては有効活用可能である。
画素のばらつき情報ＰＦＬＣを取得する情報取得部８１は、図６（Ａ）に示すように、画素のリーク情報を、しきい値ＶＴＨに関連付けて取得する。
図６の例の場合、リーク電流Ｉleakがしきい値ＶＴＨ１より大きいときに、白キズであると判別できる。
また、情報取得部８１は、しきい値が複数設定されてもよく（図６の例ではＶＨ１、ＶＴＨ２）、複数のしきい値ＶＴＨ１、ＶＴＨ２との関連で情報を区別することも可能である。
なお、しきい値ＶＴＨを温度等の環境に応じて変化させることも可能である。
図６の例の場合、リーク電流Ｉleakがしきい値ＶＴＨ１より大きいときに、白キズであると判別できる。
また、情報取得部８１は、しきい値が複数設定されてもよく（図６の例ではＶＨ１、ＶＴＨ２）、複数のしきい値ＶＴＨ１、ＶＴＨ２との関連で情報を区別することも可能である。
なお、しきい値ＶＴＨを温度等の環境に応じて変化させることも可能である。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、一定以上のリーク電流を示す画素の位置情報を採用することができる。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、リーク電流順の上位の画素の集合を採用することができる。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、集合の列方向および行方向アドレスを採用することができる。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、リーク電流順の上位の画素の集合を採用することができる。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、集合の列方向および行方向アドレスを採用することができる。
（フォトダイオードのリーク電流）
情報取得部８１は、画素のリーク電流ＩleakとしてフォトダイオードＰＤのリーク電流を採用することができる。
情報取得部８１は、画素のリーク電流ＩleakとしてフォトダイオードＰＤのリーク電流を採用することができる。
図１０は、画素のリーク電流ＩleakとしてフォトダイオードＰＤのリーク電流を採用した場合の通常動作モードと鍵作成モードにおける要部の動作波形等を示す図である。
図１０（Ａ）が通常動作モードＭＤＵ時の動作波形を、図１０（Ｂ）が鍵作成モードＭＤＫの動作波形を、図１０（Ｃ）がばらつき情報を二値化した鍵パターンイメージを示し、図１０（Ｄ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
なお、前述したように、本実施形態において、固体撮像装置１０は、通常動作モードＭＤＵと鍵作成モードＭＤＫで動作可能に構成されている。
図１０（Ａ）が通常動作モードＭＤＵ時の動作波形を、図１０（Ｂ）が鍵作成モードＭＤＫの動作波形を、図１０（Ｃ）がばらつき情報を二値化した鍵パターンイメージを示し、図１０（Ｄ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
なお、前述したように、本実施形態において、固体撮像装置１０は、通常動作モードＭＤＵと鍵作成モードＭＤＫで動作可能に構成されている。
通常動作モードＭＤＵにおいては、図１０（Ａ）に示すように、シャッターを閉じた状態で画素ＰＸＬをリセットし、シャッター開放中に露光する。
また、シャッターを閉じた状態で信号を読み出す。
また、シャッターを閉じた状態で信号を読み出す。
鍵作成モードＭＤＫにおいては、図１０（Ｂ）に示すように、シャッターを閉じた状態で画素をリセットし、一定時間後に画素信号を読み出す。
この場合、露光されないため、フォトダイオードＰＤに生じるリーク電流のみが固有の鍵パターンとして出力される。
この固有の鍵パターンは、図１０（Ｄ）に示すように、重金属汚染等により極大値をもつため、再現性が高い。
この場合、露光されないため、フォトダイオードＰＤに生じるリーク電流のみが固有の鍵パターンとして出力される。
この固有の鍵パターンは、図１０（Ｄ）に示すように、重金属汚染等により極大値をもつため、再現性が高い。
また、情報取得部８１は、画素のばらつき情報ＰＦＬＣとして、画素部２０の有効画素以外の無効画素領域のフォトダイオードの情報を採用することができる。
図１１は、画素のばらつき情報ＰＦＬＣとして、画素部２０の有効画素以外の無効画素領域の情報を採用することを説明するための図である。
図１１は、画素のばらつき情報ＰＦＬＣとして、画素部２０の有効画素以外の無効画素領域の情報を採用することを説明するための図である。
通常、画素部２０は、図１１（Ａ）に示すように、有効画素領域２１と有効画素領域２１の周辺の無効画素領域（ＯＢ；Optical Black領域等）２２を含んで構成されている。
また、無効画素領域（ＯＢ；Optical Black領域）２２は、図１１（Ｂ）に示すように、遮光膜２３により遮光されている。
本実施形態においては、ＯＢ画素領域２２の画素等、有効画素以外の画素領域の白キズや暗電流の情報を採用して鍵とすることで、鍵の検出を困難にすることが可能である（鍵検出には専用の読み出しタイミングを必要とする）。
また、無効画素領域（ＯＢ；Optical Black領域）２２は、図１１（Ｂ）に示すように、遮光膜２３により遮光されている。
本実施形態においては、ＯＢ画素領域２２の画素等、有効画素以外の画素領域の白キズや暗電流の情報を採用して鍵とすることで、鍵の検出を困難にすることが可能である（鍵検出には専用の読み出しタイミングを必要とする）。
また、フォトダイオード（ＰＤ）としては、埋め込みフォトダイオード（Ｂｕｒｉｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ；ＢＰＤ）が広く用いられている。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。埋め込みフォトダイオード（ＢＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減する。
埋め込みフォトダイオードＢＰＤは、有効画素領域２１においては、表面側から第１導電型のｐ＋層２０１、第２導電型のｎ＋層２０２が形成されている。
本実施形態においては、ＯＢ領域２２において、図１１（Ｂ）に示すように、フォトダイオードＰＤ表面のｐ＋層のｐシールドを除去し、暗電流・白キズ（＝鍵、Key）が発生しやすくすることも可能である。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。埋め込みフォトダイオード（ＢＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減する。
埋め込みフォトダイオードＢＰＤは、有効画素領域２１においては、表面側から第１導電型のｐ＋層２０１、第２導電型のｎ＋層２０２が形成されている。
本実施形態においては、ＯＢ領域２２において、図１１（Ｂ）に示すように、フォトダイオードＰＤ表面のｐ＋層のｐシールドを除去し、暗電流・白キズ（＝鍵、Key）が発生しやすくすることも可能である。
また、本実施形態では、フォトダイオードＰＤのリーク電流が変動し、この変動を考慮して鍵作成の情報に付加することも可能である。
鍵とする白キズ等のディフェクト（ｄｅｆｅｃｔ、欠陥）の個数について考察すると、たとえば白キズの場合、後発白キズ（後から増える白キズ）や消滅する白キズがある。
後発キズ対策としては、一定数の白キズをチップ内の座標指定で鍵として指定する。
消滅白キズ対策としては、白キズは必要な最低の白キズ個数よりあらかじめ多くのキズを鍵として設定する。
後発傷対策としては、特定の出力レンジに収まる傷を鍵として使用する。
鍵とする白キズ等のディフェクト（ｄｅｆｅｃｔ、欠陥）の個数について考察すると、たとえば白キズの場合、後発白キズ（後から増える白キズ）や消滅する白キズがある。
後発キズ対策としては、一定数の白キズをチップ内の座標指定で鍵として指定する。
消滅白キズ対策としては、白キズは必要な最低の白キズ個数よりあらかじめ多くのキズを鍵として設定する。
後発傷対策としては、特定の出力レンジに収まる傷を鍵として使用する。
（フローティングディフュージョンＦＤのリーク電流）
情報取得部８１は、画素のリーク電流ＩleakとしてフローティングディフュージョンＦＤのリーク電流を採用することができる。
情報取得部８１は、画素のリーク電流ＩleakとしてフローティングディフュージョンＦＤのリーク電流を採用することができる。
図１２は、画素のリーク電流ＩleakとしてフローティングディフュージョンＦＤのリーク電流を採用した場合の通常動作モードと鍵作成モードにおける要部の動作波形等を示す図である。
図１２（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１２（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１２（Ｃ）が鍵作成モードＭＤＫの動作波形を、図１２（Ｄ）がばらつき情報を二値化した鍵パターンイメージを示し、図１２（Ｅ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
図１２（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮと電源との間にダイオード接続されたＮＭＯＳトランジスタＮＴ１およびダミーの選択トランジスタＮＴ２が接続されている。
図１２（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１２（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１２（Ｃ）が鍵作成モードＭＤＫの動作波形を、図１２（Ｄ）がばらつき情報を二値化した鍵パターンイメージを示し、図１２（Ｅ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
図１２（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮと電源との間にダイオード接続されたＮＭＯＳトランジスタＮＴ１およびダミーの選択トランジスタＮＴ２が接続されている。
通常動作モードＭＤＵにおいては、図１２（Ｂ）に示すように、シャッタースキャン時には、制御線ＲＳＴとＴＲＧをＨレベル（オン）にして、フローティングディフュージョンＦＤおよびフォトダイオードＰＤをリセットする。
読み出しスキャン時には、最初に制御線ＲＳＴによりフローティングディフュージョンＦＤをリセットし、次に制御線ＴＲＧによりフォトダイオードＰＤに蓄積された電子を読み出す。
読み出しスキャン時には、最初に制御線ＲＳＴによりフローティングディフュージョンＦＤをリセットし、次に制御線ＴＲＧによりフォトダイオードＰＤに蓄積された電子を読み出す。
鍵作成モードＭＤＫにおいては、図１２（Ｃ）に示すように、シャッタースキャン時には、制御線ＲＳＴとＴＲＧをＨレベル（オン）にして、フローティングディフュージョンＦＤおよびフォトダイオードＰＤをリセットする。
読み出しスキャン時には、最初に信号SEL_DMYによりトランジスタＮＴ２をオンさせてダミー画素から垂直信号線ＬＳＧＮに固定電圧を出力する。
次に、選択行を読み出すことで、フローティングディフュージョンＦＤに蓄積されたリーク電流を読み出すことができる。
フローティングディフュージョンＦＤは蓄積容量に対してリーク電流が大きいため、数１０〜１０００ｍｓと短時間で大きな信号電圧を得ることができる。
この場合、シャッターは不要である。
読み出しスキャン時には、最初に信号SEL_DMYによりトランジスタＮＴ２をオンさせてダミー画素から垂直信号線ＬＳＧＮに固定電圧を出力する。
次に、選択行を読み出すことで、フローティングディフュージョンＦＤに蓄積されたリーク電流を読み出すことができる。
フローティングディフュージョンＦＤは蓄積容量に対してリーク電流が大きいため、数１０〜１０００ｍｓと短時間で大きな信号電圧を得ることができる。
この場合、シャッターは不要である。
（ソースフォロワトランジスタＳＦのしきい値）
情報取得部８１は、画素のばらつき情報としてソースフォロワトランジスタＳＦのしきい値Ｖｔｈのばらつき情報を採用することができる。
情報取得部８１は、画素のばらつき情報としてソースフォロワトランジスタＳＦのしきい値Ｖｔｈのばらつき情報を採用することができる。
図１３は、画素のばらつき情報としてソースフォロワトランジスタＳＦのしきい値Ｖｔｈのばらつき情報を採用した場合の通常動作モードと鍵作成モードにおける要部の動作波形等を示す図である。
図１３（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１３（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１３（Ｃ）が鍵作成モードＭＤＫの動作波形を、図１３（Ｄ）がばらつき情報を二値化した鍵パターンイメージを示し、図１３（Ｅ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
図１３（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮに後段回路としてＣＤＳ回路４４がスイッチＳＷ０の一端子を介して接続されている。スイッチＳＷ０の他端子は基準電圧Ｖｒｅｆの供給ラインに接続されている。
図１３（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１３（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１３（Ｃ）が鍵作成モードＭＤＫの動作波形を、図１３（Ｄ）がばらつき情報を二値化した鍵パターンイメージを示し、図１３（Ｅ）が出力信号と画素数としきい値ＶＴＨとの関係を示している。
図１３（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮに後段回路としてＣＤＳ回路４４がスイッチＳＷ０の一端子を介して接続されている。スイッチＳＷ０の他端子は基準電圧Ｖｒｅｆの供給ラインに接続されている。
通常動作モードＭＤＵにおいては、図１３（Ｂ）に示すように、リセット電圧Ｖｒｓｔと信号電圧Ｖｓｉｇとの差分信号ＤＳｒｓを画素の出力信号として用いることで、各画素ＰＸＬが備えるソースフォロワトランジスタＳＦのしきい値のばらつきを除去している。
鍵作成モードＭＤＫにおいては、図１３（Ｃ）に示すように、時刻ｔ１に後段回路であるＣＤＳ回路４４は基準電圧レベル（Ｖｒｅｆ)、時刻ｔ２に後段回路であるＣＤＳ回路４４は画素のリセット電圧レベルを取り込む。
これらの信号の差分を読み出すことで、各画素ＰＸＬのリセット電圧Ｖｒｓｔのばらつきを取り出すことができる。
本例では、このばらつき分布を鍵として用いる。
上記ばらつきは１００ｍＶ程度なので、アンプ等で増幅しても良い。
これらの信号の差分を読み出すことで、各画素ＰＸＬのリセット電圧Ｖｒｓｔのばらつきを取り出すことができる。
本例では、このばらつき分布を鍵として用いる。
上記ばらつきは１００ｍＶ程度なので、アンプ等で増幅しても良い。
また、本実施形態では、たとえば、情報取得部８１は、画素のばらつき情報ＰＦＬＣを取得する画素領域を任意に指定可能である。また、情報取得部８１は、指定する領域を、ダイナミックに変化させることも可能である。
図１４は、画素のばらつき情報ＰＦＬＣを取得する画素領域を任意に指定可能であることを説明するための図である。
本実施形態では、図１４に示すように、白キズ等のサンプリング領域ＳＭＡを任意に指定可能である。
全ての画素ＰＸＬから、たとえば白キズで鍵を生成する場合、鍵の攻撃者（Ａｔａｃｋｅｒ）から判りやすくなるため、図１４に示すように、外部から判らないように、白キズ・暗電流・縦筋等のサンプリングする領域ＳＭＡを指定する。
また、サンプリングする領域ＳＭＡをダイナミックに変化させることにより（図１４の例ではサンプリング領域ＳＭＡからＳＭＡ２にダイナミックに切り替え）さらに鍵が分かりにくくすることが可能となる。
本実施形態では、図１４に示すように、白キズ等のサンプリング領域ＳＭＡを任意に指定可能である。
全ての画素ＰＸＬから、たとえば白キズで鍵を生成する場合、鍵の攻撃者（Ａｔａｃｋｅｒ）から判りやすくなるため、図１４に示すように、外部から判らないように、白キズ・暗電流・縦筋等のサンプリングする領域ＳＭＡを指定する。
また、サンプリングする領域ＳＭＡをダイナミックに変化させることにより（図１４の例ではサンプリング領域ＳＭＡからＳＭＡ２にダイナミックに切り替え）さらに鍵が分かりにくくすることが可能となる。
また、本実施形態では、たとえば、読み出し部９０を構成する垂直走査回路３０、読み出し回路４０、およびタイミング制御回路６０は、画素部２０から画素信号の読み出しを行う行読み出しの順をランダムに変更可能である。
図１５は、画素部から画素信号の読み出しを行う行読み出しの順をランダムに変更可能であることを説明するための図である。
図１５に示すように、サンプリングする順番を通常の読み出し順ＯＲＤ１とは異なる鍵生成用の特殊な読み出し順ＯＲＤ２に変えることにより、鍵を分かりにくくすることが可能となる。
図１５に示すように、サンプリングする順番を通常の読み出し順ＯＲＤ１とは異なる鍵生成用の特殊な読み出し順ＯＲＤ２に変えることにより、鍵を分かりにくくすることが可能となる。
（読み出し回路４０の構成回路のばらつき情報ＣＦＬＣについて）
以上、画素ＰＸＬのばらつき情報ＰＦＬＣについて説明した。
次に、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣについて説明する。
以上、画素ＰＸＬのばらつき情報ＰＦＬＣについて説明した。
次に、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣについて説明する。
（ＡＤＣのばらつき情報）
情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、ＡＤＣのばらつき情報を採用することができる。
情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、ＡＤＣのばらつき情報を採用することができる。
図１６は、読み出し回路４０のばらつき情報ＣＦＬＣとして、ＡＤＣのばらつき情報を採用した場合の通常動作モードと鍵作成モードにおける要部の動作波形等を示す図である。
図１６（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１６（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１６（Ｃ）が鍵作成モードＭＤＫの動作波形を、図１６（Ｄ）がばらつき情報を平均化し二値化した鍵パターンイメージを示し、図１６（Ｅ）が出力信号と列数（画素数）としきい値ＶＴＨとの関係を示している。
図１６（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮにＡＤＣ４１を構成する比較器（コンパレータ）４１１およびインバータ４１２が縦続接続されている。
また、比較器４１１の入出力間にスイッチＳＷ１が接続され、比較器４１１の非反転入力端子（＋）と反転入力端子（−）間にスイッチＳＷ２が接続され、インバータ４１２の入出力間にスイッチＳＷ３が接続されている。
図１６（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１６（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１６（Ｃ）が鍵作成モードＭＤＫの動作波形を、図１６（Ｄ）がばらつき情報を平均化し二値化した鍵パターンイメージを示し、図１６（Ｅ）が出力信号と列数（画素数）としきい値ＶＴＨとの関係を示している。
図１６（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮにＡＤＣ４１を構成する比較器（コンパレータ）４１１およびインバータ４１２が縦続接続されている。
また、比較器４１１の入出力間にスイッチＳＷ１が接続され、比較器４１１の非反転入力端子（＋）と反転入力端子（−）間にスイッチＳＷ２が接続され、インバータ４１２の入出力間にスイッチＳＷ３が接続されている。
通常動作モードＭＤＵにおいては、図１６（Ｂ）に示すように、電圧信号ＰＩＸＯＵＴをランプ波Ｖｒａｍｐを用いてパルス幅変換し、後段のカウンタでデジタル化する。
比較器４１１のオフセット電圧をオートゼロ動作ＡＤＡＺ（スイッチＳＷ１オン）によって除去し、列バラツキを低減する。
比較器４１１のリセットレベルと信号レベルをデジタル変換し、差分を取り出すことで、比較器４１１での遅延をキャンセルする。
比較器４１１のオフセット電圧をオートゼロ動作ＡＤＡＺ（スイッチＳＷ１オン）によって除去し、列バラツキを低減する。
比較器４１１のリセットレベルと信号レベルをデジタル変換し、差分を取り出すことで、比較器４１１での遅延をキャンセルする。
鍵作成モードＭＤＫにおいては、図１６（Ｃ）に示すように、画素ＰＸＬはリセットレベルのみを出力し、ＡＤ変換することで、画素の固定ばらつきや輝度情報は除去する。
ＡＺ動作をリセット動作（ＳＷ２オン、ＳＷ１オフ）に変更し、比較器４１１のオフセット電圧を出力し、比較器４１１のリセットレベルをＡＤ変換しないことで、比較器４１１遅延を出力する。
ＡＺ動作をリセット動作（ＳＷ２オン、ＳＷ１オフ）に変更し、比較器４１１のオフセット電圧を出力し、比較器４１１のリセットレベルをＡＤ変換しないことで、比較器４１１遅延を出力する。
本例のように、列方向に平均化することで、ノイズを低減し、鍵の再現性を高めることが可能となる。
（アンプのばらつき情報）
情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、アンプ（ＡＭＰ、増幅器）のばらつき情報を採用することができる。
情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、アンプ（ＡＭＰ、増幅器）のばらつき情報を採用することができる。
図１７は、読み出し回路４０のばらつき情報ＣＦＬＣとして、アンプのばらつき情報を採用した場合の通常動作モードと鍵作成モードにおける要部の動作波形等を示す図である。
図１７（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１７（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１７（Ｃ）が鍵作成モードＭＤＫの動作波形を、図１７（Ｄ）がばらつき情報を平均化し二値化した鍵パターンイメージを示し、図１７（Ｅ）が出力信号と画素数（列数）としきい値ＶＴＨとの関係を示している。
図１７（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮにアンプ４２の列アンプ４２１およびＳ／Ｈ回路４３が縦続接続されている。
また、列アンプ４２１の入出力間にスイッチＳＷ１１が接続され、列アンプ４２１の非反転入力端子（＋）と反転入力端子（−）間にスイッチＳＷ１２が接続されている。
Ｓ／Ｈ回路４３は、Ｓ／Ｈ容量Ｃ２１，Ｃ２２、スイッチＳ１，Ｔ１，Ｓ２，Ｔ２，Ｔ１Ｘ、およびアンプ４３１を含んで構成されている。
図１７（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１７（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１７（Ｃ）が鍵作成モードＭＤＫの動作波形を、図１７（Ｄ）がばらつき情報を平均化し二値化した鍵パターンイメージを示し、図１７（Ｅ）が出力信号と画素数（列数）としきい値ＶＴＨとの関係を示している。
図１７（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮにアンプ４２の列アンプ４２１およびＳ／Ｈ回路４３が縦続接続されている。
また、列アンプ４２１の入出力間にスイッチＳＷ１１が接続され、列アンプ４２１の非反転入力端子（＋）と反転入力端子（−）間にスイッチＳＷ１２が接続されている。
Ｓ／Ｈ回路４３は、Ｓ／Ｈ容量Ｃ２１，Ｃ２２、スイッチＳ１，Ｔ１，Ｓ２，Ｔ２，Ｔ１Ｘ、およびアンプ４３１を含んで構成されている。
通常動作モードＭＤＵにおいては、図１７（Ｂ）に示すように、列アンプ４２１のオフセット電圧をオートゼロ動作（ＳＷ１１オン）によって除去し、列ばらつきを低減する。
列アンプ４２１のリセットレベルと信号レベルをデジタル変換し、差分を取り出すことで、インジェクションノイズ等をキャンセルする。
列アンプ４２１のリセットレベルと信号レベルをデジタル変換し、差分を取り出すことで、インジェクションノイズ等をキャンセルする。
鍵作成モードＭＤＫにおいては、図１７（Ｃ）に示すように、画素ＰＸＬはリセットレベルのみを出力し、列アンプ４２１でＣＤＳすることで、画素の固定ばらつきや輝度情報は除去する。
ＡＺ動作をリセット動作（ＳＷ１２オン、ＳＷ１１オフ）に変更し、列アンプ４２１のオフセット電圧を出力し、スイッチＴ１をオフし、スイッチＴ１Ｘをオンして用いることで、列アンプ４２１のオフセットを出力する。
ＡＺ動作をリセット動作（ＳＷ１２オン、ＳＷ１１オフ）に変更し、列アンプ４２１のオフセット電圧を出力し、スイッチＴ１をオフし、スイッチＴ１Ｘをオンして用いることで、列アンプ４２１のオフセットを出力する。
本例のように、列方向に平均化することで、ノイズを低減し、鍵の再現性を高めることが可能となる。
（サンプルホールド（Ｓ／Ｈ）回路のばらつき情報）
情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、Ｓ／Ｈ回路のばらつき情報を採用することができる。
情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、Ｓ／Ｈ回路のばらつき情報を採用することができる。
図１８は、読み出し回路４０のばらつき情報ＣＦＬＣとして、Ｓ／Ｈ回路ばらつき情報を採用した場合の通常動作モードと鍵作成モードにおける要部の動作波形等を示す図である。
図１８（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１８（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１８（Ｃ）が鍵作成モードＭＤＫの動作波形を、図１８（Ｄ）がばらつき情報を平均化し二値化した鍵パターンイメージを示し、図１８（Ｅ）が出力信号と列数（画素数）としきい値ＶＴＨとの関係を示している。
理解を容易にするために、図１８において図１７と同一構成部分は同一符号をもって表す。
図１８（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮにアンプ４２の列アンプ４２１およびＳ／Ｈ回路４３が縦続接続されている。
また、列アンプ４２１の入出力間にスイッチＳＷ１１が接続されている。
Ｓ／Ｈ回路４３は、Ｓ／Ｈ容量Ｃ２１，Ｃ２２、スイッチＳ１，Ｔ１，Ｓ２，Ｔ２、ＳＷ２１，ＳＷ２２、およびアンプ４３１を含んで構成されている。
図１８（Ａ）が画素ＰＸＬの読み出し系の回路図を、図１８（Ｂ）が通常動作モードＭＤＵ時の動作波形を、図１８（Ｃ）が鍵作成モードＭＤＫの動作波形を、図１８（Ｄ）がばらつき情報を平均化し二値化した鍵パターンイメージを示し、図１８（Ｅ）が出力信号と列数（画素数）としきい値ＶＴＨとの関係を示している。
理解を容易にするために、図１８において図１７と同一構成部分は同一符号をもって表す。
図１８（Ａ）の画素ＰＸＬの読み出し系においては、垂直信号線ＬＳＧＮにアンプ４２の列アンプ４２１およびＳ／Ｈ回路４３が縦続接続されている。
また、列アンプ４２１の入出力間にスイッチＳＷ１１が接続されている。
Ｓ／Ｈ回路４３は、Ｓ／Ｈ容量Ｃ２１，Ｃ２２、スイッチＳ１，Ｔ１，Ｓ２，Ｔ２、ＳＷ２１，ＳＷ２２、およびアンプ４３１を含んで構成されている。
通常動作モードＭＤＵにおいては、図１８（Ｂ）に示すように、寄生容量を介した前画素データの残像を防ぐために、信号ＳＨＲＳＴによるキャパシタをリセットする。
その後、画素または前段アンプから入力されるリセット電圧と信号電圧をそれぞれスイッチＳ１とＳ２で取り込み、スイッチＴ１とＴ２で後段に出力し、差分を検出する。
その後、画素または前段アンプから入力されるリセット電圧と信号電圧をそれぞれスイッチＳ１とＳ２で取り込み、スイッチＴ１とＴ２で後段に出力し、差分を検出する。
鍵作成モードＭＤＫにおいては、図１８（Ｃ）に示すように、Ｓ/Ｈ容量であるキャパシタＣ２１, Ｃ２２をスイッチＴ１,Ｔ２、およびスイッチＳＷ２１，ＳＷ２２（ＳＨＲＳＴによりオン）によりリセットする。
ＡＭＰＡＺは、ハイレベルにセットすることにより、アンプ４２１の出力を基準電圧Ｖｒｅｆに固定することで、スイッチＳ１およびＳ２からのオフリーク電流がキャパシタＣ２１およびＣ２２に蓄積される。
読み出し時には、スイッチＴ１およびスイッチＳＷ２１（ＳＨＲＳＴによりオン）によりキャパシタＣ２１をリセットする。一方、キャパシタＣ２２はリセットせずに蓄積されたオフリーク電圧をスイッチＴ２により出力する。
これらの差分から、スイッチＳ２のオフリークを出力する。
ＡＭＰＡＺは、ハイレベルにセットすることにより、アンプ４２１の出力を基準電圧Ｖｒｅｆに固定することで、スイッチＳ１およびＳ２からのオフリーク電流がキャパシタＣ２１およびＣ２２に蓄積される。
読み出し時には、スイッチＴ１およびスイッチＳＷ２１（ＳＨＲＳＴによりオン）によりキャパシタＣ２１をリセットする。一方、キャパシタＣ２２はリセットせずに蓄積されたオフリーク電圧をスイッチＴ２により出力する。
これらの差分から、スイッチＳ２のオフリークを出力する。
なお、上述した図１２、図１３、図１６、図１７、および図１８の例では、極大値をもつ鍵データ分布パターンにおける極大値部分にしきい値ＶＴＨを設定して判定処理（０／１判定）を行っている。
この判定方法においては所望の判定精度を確保することが可能であるが、図１９に示すような方法を採用することにより、さらに判定精度を向上させることが可能となる。
この判定方法においては所望の判定精度を確保することが可能であるが、図１９に示すような方法を採用することにより、さらに判定精度を向上させることが可能となる。
図１９は、環境変動による分散の変動を考慮して、判定しきい値ＶＴＨ付近のデータを除外して鍵を生成する方法を説明するための図である。
図１９（Ａ）はＣＳＤ処理を行った場合（ＣＤＳありの場合）のデータ分布の一例を示し、図１９（Ｂ）はＣＳＤ処理を行わない場合（ＣＤＳなしの場合）のデータ分布の一例を示し、図１９（Ｃ）は判定しきい値ＶＴＨ付近のデータを除外する一例を示している。
図１９（Ａ）はＣＳＤ処理を行った場合（ＣＤＳありの場合）のデータ分布の一例を示し、図１９（Ｂ）はＣＳＤ処理を行わない場合（ＣＤＳなしの場合）のデータ分布の一例を示し、図１９（Ｃ）は判定しきい値ＶＴＨ付近のデータを除外する一例を示している。
鍵データ分布パターンの極大値部分は、温度等の環境変動の影響を受けて、０／１の判定処理においてビット反転が起こるおそれがある。
そこで、本例では、図１９（Ｃ）に示すように、環境変動に対するビット反転を防止するために、環境変動による分散の変動を考慮して、判定しきい値ＶＴＨ付近のデータを除外して鍵を生成する。
換言すれば、情報取得部８１は、判定しきい値ＶＴＨ付近の環境変動により判定結果が変動する傾向にある領域ＦＬＡのデータを除外して、鍵を生成するためのばらつき情報を取得する。
そこで、本例では、図１９（Ｃ）に示すように、環境変動に対するビット反転を防止するために、環境変動による分散の変動を考慮して、判定しきい値ＶＴＨ付近のデータを除外して鍵を生成する。
換言すれば、情報取得部８１は、判定しきい値ＶＴＨ付近の環境変動により判定結果が変動する傾向にある領域ＦＬＡのデータを除外して、鍵を生成するためのばらつき情報を取得する。
（カラムメモリのＳＲＡＭの出力（ばらつき）情報）
情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、カラムメモリのＳＲＡＭの出力（ばらつき）情報を採用することができる。
情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、カラムメモリのＳＲＡＭの出力（ばらつき）情報を採用することができる。
図２０は、カラムメモリを有する固体撮像装置を模式的に示すブロック図である。
図２１は、パワーオン時のＳＲＡＭの出力情報について説明するための図である。
図２１は、パワーオン時のＳＲＡＭの出力情報について説明するための図である。
通常、固体撮像装置１０ＡであるＣＭＯＳイメージセンサは、読み出し回路４０としてＳＲＡＭにより構成されるカラムメモリ４５を有する
カラムメモリ４５のＳＲＡＭには、たとえばＡＤＣによるデータが保持され、データパス４６に送信される。
カラムメモリ４５のＳＲＡＭには、たとえばＡＤＣによるデータが保持され、データパス４６に送信される。
ＳＲＡＭは、図２１に示すように、ＰＭＯＳトランジスタＰＴ１１とＮＭＯＳトランジスタＮＴ１１からなるインバータＩＮＶ１１、およびＰＭＯＳトランジスタＰＴ１２とＮＭＯＳトランジスタＮＴ１２からなるインバータＩＮＶ１２の入出力同士を交差結合して構成される。
そして、図２１に示すＳＲＡＭは、ＰＭＯＳトランジスタＰＴ１１のしきい値ＶＴＰ１１がＰＭＯＳトランジスタＰＴ１２のしきい値ＶＴＰ１２より低く設定されている。
この構成において、パワーオン時には、ＰＭＯＳトランジスタＰＴ１１の方が、ＰＭＯＳトランジスタＰＴ１２より早くオンする。
そして、図２１に示すＳＲＡＭは、ＰＭＯＳトランジスタＰＴ１１のしきい値ＶＴＰ１１がＰＭＯＳトランジスタＰＴ１２のしきい値ＶＴＰ１２より低く設定されている。
この構成において、パワーオン時には、ＰＭＯＳトランジスタＰＴ１１の方が、ＰＭＯＳトランジスタＰＴ１２より早くオンする。
このように、パワーオン時のＳＲＡＭの初期値は、トランジスタ間のしきい値のバランスによって決定される。
このＳＲＡＭの初期値が、鍵を生成するための、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして採用可能である。
このＳＲＡＭの初期値が、鍵を生成するための、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして採用可能である。
（鍵生成部８２の構成）
鍵生成部８２（図４）は、情報取得部８１により取得され供給される画素のばらつき情報および読み出し回路４０のばらつき情報の少なくともいずれかを用いて固有鍵を生成する。鍵生成部８２は、生成した固有鍵ＫＹを識別データ生成部８４に供給する。
鍵生成部８２は、たとえば画素部２０の有効画素の読み出し時以外の期間（たとえばブランキング期間）に固有鍵ＫＹの生成を行う。
鍵生成部８２（図４）は、情報取得部８１により取得され供給される画素のばらつき情報および読み出し回路４０のばらつき情報の少なくともいずれかを用いて固有鍵を生成する。鍵生成部８２は、生成した固有鍵ＫＹを識別データ生成部８４に供給する。
鍵生成部８２は、たとえば画素部２０の有効画素の読み出し時以外の期間（たとえばブランキング期間）に固有鍵ＫＹの生成を行う。
鍵生成部８２は、鍵の再現性を強くするためにファジー抽出器（Fuzzy Extractor）により鍵の生成を行う。
ファジー抽出器は、ある程度安定した入力に対して同じ出力を出すことを目的とする演算器である。
ファジー抽出器は、ある程度安定した入力に対して同じ出力を出すことを目的とする演算器である。
図２２は、本実施形態に係る鍵生成部に適用可能なファジー抽出器の構成例を示す図である。
図２２のファジー抽出器８２０は、図２２（Ａ）に示す初期鍵生成部８２１および図２２（Ｂ）に示す鍵再生成部８２２を有する。
図２２のファジー抽出器８２０は、図２２（Ａ）に示す初期鍵生成部８２１および図２２（Ｂ）に示す鍵再生成部８２２を有する。
初期鍵生成部８２１は、図２２（Ａ）に示すように、リングオシレータ（ＲＮＧ）８２１１、暗号化部（ＥＮＣ）８２１２、排他的論理和回路（ＸＯＲ）８２１３、およびハッシュ（Ｈａｓｈ）部８２１４を含んで構成されている。
初期鍵生成部８２１においては、情報取得部８１により取得されたたとえば白キズ出力に関連する画素のばらつき情報が入力データＷとしてＸＯＲ８２１３およびハッシュ部８２１４に入力される。
ハッシュ部８２１４において、入力データＷに基づいて初期鍵ＫＹＩが生成される。この初期鍵ＫＹＩは識別データ生成部８４に供給される。この初期鍵ＫＹＩは、たとえば出荷時の鍵データとしてメモリ８６に書き込まれる。たとえば初期鍵データをチップ出荷時に、たとえばソフトウェアによって切断することができる電子フューズ（ｅｆｕｓｅ）などのメモリに書き込み、鍵データの再現性を保証するように構成することも可能である。
ハッシュ部８２１４において、入力データＷに基づいて初期鍵ＫＹＩが生成される。この初期鍵ＫＹＩは識別データ生成部８４に供給される。この初期鍵ＫＹＩは、たとえば出荷時の鍵データとしてメモリ８６に書き込まれる。たとえば初期鍵データをチップ出荷時に、たとえばソフトウェアによって切断することができる電子フューズ（ｅｆｕｓｅ）などのメモリに書き込み、鍵データの再現性を保証するように構成することも可能である。
また、初期鍵生成部８２１においては、リングオシレータ８２１１による発振出力信号Ｒが暗号化部８２１２により暗号化され、その暗号化データＣがＸＯＲ８２１３に供給される。
ＸＯＲ８２１３においては、入力データＷと暗号化データＣとの排他的論理和がとられ、これにより、ヘルパーデータＳＨＤ（ＷｘｏｒＣ）が生成される。
このヘルパーデータＳＨＤ（ＷｘｏｒＣ）は、鍵データとは違って秘匿の必要はなく、メモリ８６に格納される。メモリ８６に格納されたヘルパーデータＳＨＤは、鍵再生成部８２２における鍵再生成のベースデータとして用いられる。
ＸＯＲ８２１３においては、入力データＷと暗号化データＣとの排他的論理和がとられ、これにより、ヘルパーデータＳＨＤ（ＷｘｏｒＣ）が生成される。
このヘルパーデータＳＨＤ（ＷｘｏｒＣ）は、鍵データとは違って秘匿の必要はなく、メモリ８６に格納される。メモリ８６に格納されたヘルパーデータＳＨＤは、鍵再生成部８２２における鍵再生成のベースデータとして用いられる。
鍵再生成部８２２は、図２２（Ｂ）に示すように、排他的論理和回路（ＸＯＲ）８２２１、復号部（ＤＥＣ）８２２２、暗号化部（ＥＮＣ）８２２３、排他的論理和回路（ＸＯＲ）８２２４、およびハッシュ（Ｈａｓｈ）部８２２５を含んで構成されている。
なお、復号部（ＤＥＣ）８２２２および暗号化部（ＥＮＣ）８２２３は誤り訂正部として機能する。
なお、復号部（ＤＥＣ）８２２２および暗号化部（ＥＮＣ）８２２３は誤り訂正部として機能する。
鍵再生成部８２２においては、情報取得部８１により取得されたたとえば白キズ出力に関連する画素のばらつき情報を含む入力データＷ’、並びに、メモリ８６に格納されたヘルパーデータＳＨＤ（ＷｘｏｒＣ）がＸＯＲ８２２１に入力される。ヘルパーデータＳＨＤ（ＷｘｏｒＣ）はＸＯＲ８２２４にも入力される。
ＸＯＲ８２２１においては、入力データＷ’とヘルパーデータＷｘｏｒＣとの排他的論理和がとられ、データＣ’として復号部８２２２に供給される。
復号部８２２２においては、データＣ’に対する復号処理が行われて、復号データ／Ｒが生成され、復号データ／Ｒは暗号化部８２２３に供給される。
暗号化部８２１２により復号データ／Ｒが暗号化され、その暗号化データ／Ｃ｛＝（ＷｘｏｒＣ）ｘｏｒＷ’｝がＸＯＲ８２２４に供給される。
ＸＯＲ８２２４においては、暗号化データ／ＣとヘルパーデータＷｘｏｒＣの排他的論理和がとられ、その結果がデータ／Ｗ｛＝（ＷｘｏｒＣ）ｘｏｒ／Ｃ｝としてハッシュ部８２２５に入力される。
そして、ハッシュ部８２２５において、入力データ／Ｗ｛＝（ＷｘｏｒＣ）ｘｏｒ／Ｃ｝に基づいて再生成鍵ＫＹが生成される。この再生成鍵ＫＹは識別データ生成部８４に供給される。
もし、入力データＷ’のノイズが少なく、データＣ’が訂正可能である場合には、／Ｃ＝Ｃとなり、／Ｗ＝Ｗとなり鍵が再生成される。
ＸＯＲ８２２１においては、入力データＷ’とヘルパーデータＷｘｏｒＣとの排他的論理和がとられ、データＣ’として復号部８２２２に供給される。
復号部８２２２においては、データＣ’に対する復号処理が行われて、復号データ／Ｒが生成され、復号データ／Ｒは暗号化部８２２３に供給される。
暗号化部８２１２により復号データ／Ｒが暗号化され、その暗号化データ／Ｃ｛＝（ＷｘｏｒＣ）ｘｏｒＷ’｝がＸＯＲ８２２４に供給される。
ＸＯＲ８２２４においては、暗号化データ／ＣとヘルパーデータＷｘｏｒＣの排他的論理和がとられ、その結果がデータ／Ｗ｛＝（ＷｘｏｒＣ）ｘｏｒ／Ｃ｝としてハッシュ部８２２５に入力される。
そして、ハッシュ部８２２５において、入力データ／Ｗ｛＝（ＷｘｏｒＣ）ｘｏｒ／Ｃ｝に基づいて再生成鍵ＫＹが生成される。この再生成鍵ＫＹは識別データ生成部８４に供給される。
もし、入力データＷ’のノイズが少なく、データＣ’が訂正可能である場合には、／Ｃ＝Ｃとなり、／Ｗ＝Ｗとなり鍵が再生成される。
なお、上記の鍵生成部８２は、画素または読み出し回路４０のばらつき情報に基づいて固有鍵を生成する例について説明したが、異なるばらつき情報により生成した固有鍵同士の演算を行って最終的な固有鍵を得るように構成することも可能である。
たとえば、次のように構成することも可能である。
たとえば、次のように構成することも可能である。
すなわち、鍵生成部８２は、たとえば、読み出し回路４０のＡＤＣ４１、アンプ（ＡＭＰ）４２、またはＳ／Ｈ回路４３のばらつき情報を用いて第１固有鍵を生成する第１機能と、読み出し回路４０のカラムメモリ４５のＳＲＡＭの出力を用いて第２固有鍵を生成する第２機能と、を含み、第１機能により生成された第１固有鍵と、第２機能により生成された第２固有鍵とを演算することにより最終的な固有鍵を生成するように構成することも可能である。
この構成は、画素のばらつき情報に関しても同様に適用可能である。
画像データ生成部８３は、通常読み出しモードで読み出し回路４０を通して読み出され所定の処理が施された読み出し信号に対する所定の信号処理により、たとえば図５に示すような２次元画像データＩＭＧを生成する。
画像データ生成部８３は、生成した画像データＩＭＧを一体化部８５に供給する。
画像データ生成部８３は、生成した画像データＩＭＧを一体化部８５に供給する。
画像データ生成部８３は、固体撮像装置１０から取得した取得データＡＱＤを識別データ生成部８４に供給する。
ここで、取得データＡＱＤは、少なくとも画素、日付、温度、ＧＰＳ（Global Positioning System）に関するデータのうちの少なくともいずれかのデータである。
ここで、取得データＡＱＤは、少なくとも画素、日付、温度、ＧＰＳ（Global Positioning System）に関するデータのうちの少なくともいずれかのデータである。
識別データ生成部８４は、鍵生成部８２で生成された固有鍵ＫＹと、本固体撮像装置１０で取得した取得データＡＱＤを組み合わせて識別データＤＳＣＤを生成する。
識別データ生成部８４は、生成した識別データＤＳＣＤを一体化部８５に供給する。
識別データ生成部８４は、生成した識別データＤＳＣＤを一体化部８５に供給する。
一体化部８５は、図５に示すように、識別データ生成部８４で生成された識別データＤＳＣＤと画像データ生成部８３による読み出しデータに基づく画像データＩＭＧを一体化して、センサチップの最終出力として出力する。
一体化部８５は、たとえば図５に示すように、一体化データが、ヘッダＨＤ、識別データＤＳＣＤ、画像データＩＭＧの順となるように一体化する。
一体化部８５は、たとえば図５に示すように、一体化データが、ヘッダＨＤ、識別データＤＳＣＤ、画像データＩＭＧの順となるように一体化する。
上述したように、暗号化処理系８０においては、固体撮像装置１０の固有のばらつき情報（画素、読み出し回路のばらつき情報）から固有鍵ＫＹを生成し、固有鍵ＫＹと固体撮像装置１０から得られる取得データＡＱＤを組み合わせて識別データＤＳＣＤを生成し、この識別データＤＳＣＤを画像データＩＭＧに一体化して出力することから、固有鍵に関する情報を認識していない場合には、正しい識別データを作成できず、画像が改変等された場合に、改変された等がわかり、ねつ造することが困難となっている。
なお、一体化部８５は、一体化する鍵情報を用いて階層的に画像部分にマスクをする機能を含むように構成してもよい。
また、一体化部８５は、一体化する鍵情報を用いて画像に電子透かしを入れる機能を含むように構成してもよい。
また、一体化部８５は、一体化する鍵情報を用いて画像に電子透かしを入れる機能を含むように構成してもよい。
上記構成を有する固体撮像装置１０において、暗号化処理系８０の鍵作成モード時の動作は概略次のように行われる。ここでは、一例として、図１０に関連付けて説明した、画素のリーク電流ＩleakとしてフォトダイオードＰＤのリーク電流を採用した場合の動作を説明する。
鍵作成モードＭＤＫにおいては、図１０（Ｂ）に示すように、シャッターを閉じた状態で画素をリセットし、一定時間後に画素信号を読み出す。
この場合、露光されないため、フォトダイオードＰＤに生じるリーク電流のみが固有の鍵パターンとして出力される。
この場合、露光されないため、フォトダイオードＰＤに生じるリーク電流のみが固有の鍵パターンとして出力される。
この固有の情報がばらつき情報ＰＦＬＣとして情報取得部８１で取得され、鍵生成部８２に供給される。
鍵生成部８２においては、情報取得部８１により取得され供給される画素のばらつき情報を用いて固有鍵ＫＹが生成される。鍵生成部８２では、生成した固有鍵ＫＹが識別データ生成部８４に供給される。
鍵生成部８２においては、たとえば画素部２０の有効画素の読み出し時以外の期間に固有鍵ＫＹの生成が行われる。
鍵生成部８２においては、情報取得部８１により取得され供給される画素のばらつき情報を用いて固有鍵ＫＹが生成される。鍵生成部８２では、生成した固有鍵ＫＹが識別データ生成部８４に供給される。
鍵生成部８２においては、たとえば画素部２０の有効画素の読み出し時以外の期間に固有鍵ＫＹの生成が行われる。
識別データ生成部８４においては、鍵生成部８２で生成された固有鍵ＫＹと、固体撮像装置１０で取得した取得データＡＱＤを組み合わせて識別データＤＳＣＤが生成される。
識別データ生成部８４においては、生成した識別データＤＳＣＤが一体化部８５に供給される。
識別データ生成部８４においては、生成した識別データＤＳＣＤが一体化部８５に供給される。
一体化部８５では、識別データ生成部８４で生成された識別データＤＳＣＤと画像データ生成部８３による読み出しデータに基づく画像データＩＭＧが一体化されて、センサチップの最終出力として出力される。
以上説明したように、本実施形態においては、信号処理回路７０は、読み出し回路４０により読み出され所定の処理が施された読み出し信号に対する所定の信号処理により２次元画像データを生成する。
ただし、本実施形態においては、暗号化処理系８０が、画像の無断使用や改ざん、ねつ造等が行われてしまうことを防止するために、固体撮像装置１０の固有のばらつき情報（画素、読み出し回路のばらつき情報）から固有鍵ＫＹを生成し、固有鍵ＫＹと固体撮像装置１０から得られる取得データＡＱＤを組み合わせて識別データＤＳＣＤを生成し、この識別データＤＳＣＤを画像データＩＭＧに一体化して出力し、固有鍵ＫＹに関する情報を認識していない場合には識別データを正しく作成できないように構成されている。
これにより、本実施形態の固体撮像装置１０は、固有鍵の耐タンパ性（解析の困難さ）を確保することが可能で、ひいては画像の改ざん、ねつ造を防止することが可能となっている。
ただし、本実施形態においては、暗号化処理系８０が、画像の無断使用や改ざん、ねつ造等が行われてしまうことを防止するために、固体撮像装置１０の固有のばらつき情報（画素、読み出し回路のばらつき情報）から固有鍵ＫＹを生成し、固有鍵ＫＹと固体撮像装置１０から得られる取得データＡＱＤを組み合わせて識別データＤＳＣＤを生成し、この識別データＤＳＣＤを画像データＩＭＧに一体化して出力し、固有鍵ＫＹに関する情報を認識していない場合には識別データを正しく作成できないように構成されている。
これにより、本実施形態の固体撮像装置１０は、固有鍵の耐タンパ性（解析の困難さ）を確保することが可能で、ひいては画像の改ざん、ねつ造を防止することが可能となっている。
なお、本実施形態において、固体撮像装置１０の各構成要素が同一パッケージ内に搭載されている構成を採用可能である。
固体撮像装置（ＣＩＳ）１０とＩＳＰ(Image Signal Processor)を同一パッケージに封止したＳｉＰ (Silicon in Package)にて、鍵および識別データを生成する信号処理をパッケージ内部にて完結し、パッケージ外部に固有鍵データを出力することなく、識別データを生成可能な構成を採用可能である。
また、イメージセンサと信号処理回路とを備えたＳｏＣ (System on Chip)において、鍵および識別データを生成する信号処理をチップ内部にて完結し、チップ外部に固有鍵データを出力することなく、識別データを生成可能な構成を採用可能である。
また、本実施形態の固体撮像装置１０は、前述したように、通常の読出し駆動タイミングとは別に、リーク電流などを長時間蓄積するための駆動タイミングを備えるように構成可能である。また、アナログアンプ、デジタルアンプ、または、ＡＤＣのフルスケール電圧を縮小し、リーク電圧の蓄積電圧を強調して出力しても良い。また、複数行あるいは複数フレームのデータを平均化、または加算することで、ランダムノイズ成分を低減しても良い。
以下に、本発明の変形例について説明する。
（変形例１）
図２３は、本発明の実施形態に係る固体撮像装置の暗号化処理系の変形例を説明するための図である。
図２３は、本発明の実施形態に係る固体撮像装置の暗号化処理系の変形例を説明するための図である。
上記した暗号化処理系８０に対して、図２３に示すように、公開鍵ＰＢＫＹを用いることにより、たとえば写真等の画像データの閲覧は可能であるが、編集することは不可として、鍵による証拠能力を付与することが可能となる。
本実施形態の固体撮像装置（ＣＭＯＳイメージセンサ）１０Ｂの暗号化処理系において生成された固有鍵ＫＹから秘密鍵ＰＲＫＹおよび公開鍵ＰＢＫＹを作成する。
秘密鍵ＰＲＫＹは、誰にも知られないように、アクセスが制限されたメモリ等に保管される。
公開鍵ＰＢＫＹは、公開鍵サーバなどに登録して誰でもダウンロードできるように保管される。
秘密鍵ＰＲＫＹは、誰にも知られないように、アクセスが制限されたメモリ等に保管される。
公開鍵ＰＢＫＹは、公開鍵サーバなどに登録して誰でもダウンロードできるように保管される。
秘密鍵ＰＢＫＹと公開鍵ＰＢＫＹは、次のような関係にある。
秘密鍵ＰＢＫＹと公開鍵ＰＢＫＹは、互いに関係はあるが、公開鍵ＰＢＫＹをいくら調べても秘密鍵ＰＲＫＹがどうなっているかわからない。
そして、秘密鍵ＰＲＫＹで暗号化した文書等はペアの公開鍵ＰＢＫＹでないと元に戻せない。
逆に、公開鍵ＰＢＫＹで暗号化することもできるが、秘密鍵ＰＲＫＹでないと元にもどせない。
秘密鍵ＰＢＫＹと公開鍵ＰＢＫＹは、互いに関係はあるが、公開鍵ＰＢＫＹをいくら調べても秘密鍵ＰＲＫＹがどうなっているかわからない。
そして、秘密鍵ＰＲＫＹで暗号化した文書等はペアの公開鍵ＰＢＫＹでないと元に戻せない。
逆に、公開鍵ＰＢＫＹで暗号化することもできるが、秘密鍵ＰＲＫＹでないと元にもどせない。
図２３の構成に関連付けると、秘密鍵ＰＲＫＹで保護された写真等を含む画像関連データは、閲覧可能であるが編集は不可能である。たとえばこの場合、撮影カメラが証明でき証拠能力があるといえる。
また、公開鍵ＰＢＫＹで開錠して閲覧できて編集可能データとなるが、元に戻せない。この場合、証拠能力はないといえる。
また、公開鍵ＰＢＫＹで開錠して閲覧できて編集可能データとなるが、元に戻せない。この場合、証拠能力はないといえる。
（変形例２）
図２４は、本発明の実施形態に係る固体撮像装置の暗号化処理系の他の変形例を説明するための図である。
図２４は、本発明の実施形態に係る固体撮像装置の暗号化処理系の他の変形例を説明するための図である。
この変形例では、図２４に示すように、動画に透かしのような識別画像ＤＳＩＭを挟み込む方法が提示されている。
この例では、動画の通常の画像ＭＶＰＣに一定間隔ごとに識別画像ＤＳＩＭが挿入される。通常の画像ＭＶＰＣに対してはＣＤＳ処理が行われ、透かし役目の識別画像ＤＳＩＭに対してはＣＤＳ処理は行われない。
この例においては、図１６、図１７、図１８のいずれかの通常動作モードＭＤＵで動作させ、リセットレベルは減算しない。
識別は前後の画像との差分より個体固有のばらつきであることを証明する。
識別は前後の画像との差分より個体固有のばらつきであることを証明する。
この変形例によれば、鍵生成のような処理負荷が発生しない。
以上説明した固体撮像装置１０は、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
図２５は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
本電子機器１００は、図２５に示すように、本実施形態に係る固体撮像装置１０が適用可能なＣＭＯＳイメージセンサ（ＩＭＧＳＮＳ）１１０を有する。
さらに、電子機器１００は、このＣＭＯＳイメージセンサ１１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）１２０を有する。
電子機器１００は、ＣＭＯＳイメージセンサ１１０の出力信号を処理する信号処理回路(ＰＲＣ)１３０を有する。
さらに、電子機器１００は、このＣＭＯＳイメージセンサ１１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）１２０を有する。
電子機器１００は、ＣＭＯＳイメージセンサ１１０の出力信号を処理する信号処理回路(ＰＲＣ)１３０を有する。
信号処理回路１３０は、ＣＭＯＳイメージセンサ１１０の出力信号に対して所定の信号処理を施す。
信号処理回路１３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
信号処理回路１３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
上述したように、ＣＭＯＳイメージセンサ１１０として、前述した固体撮像装置１０を搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
Claims (37)
- フォトダイオードを含む複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかを用いて固有鍵を生成する鍵生成部と
を有し、
前記鍵生成部は、
前記画素のばらつき情報を用いて前記固有鍵を生成し、
前記画素のばらつき情報としてリーク電流と位置情報を用いる
固体撮像装置。 - 前記鍵生成部は、
一定以上のリーク電流を示す画素の位置情報を用いて前記固有鍵を生成する
請求項１記載の固体撮像装置。 - 前記鍵生成部は、
リーク電流順の上位の画素の集合を情報として前記固有鍵を生成する
請求項２記載の固体撮像装置。 - 前記鍵生成部は、
前記集合の列方向および行方向アドレスを用いて前記固有鍵を生成する
請求項３記載の固体撮像装置。 - 前記鍵生成部は、
前記画素のリーク電流として前記フォトダイオードのリーク電流を用いる
請求項１から４のいずれか一に記載の固体撮像装置。 - 前記鍵生成部は、
前記画素部の有効画素以外の無効画素領域の情報を用いて前記固有鍵を生成する
請求項５記載の固体撮像装置。 - 前記無効画素領域において、フォトダイオード表面の第１導電型シールドが除去されている
請求項６記載の固体撮像装置。 - 前記フォトダイオードのリーク電流が変動する
請求項５から７のいずれか一に記載の固体撮像装置。 - 前記画素は、
前記フォトダイオードに蓄積された電荷が転送されるフローティングディフュージョンを含み、
前記鍵生成部は、
前記画素のリーク電流として前記フローティングディフュージョンのリーク電流を用いる
請求項１から４のいずれか一に記載の固体撮像装置。 - 前記画素は、
前記フォトダイオードに蓄積された電荷が転送されるフローティングディフュージョンの電位に応じた画素信号を出力するソースフォロワトランジスタを含み、
前記鍵生成部は、
前記画素のばらつき情報として前記ソースフォロワトランジスタのしきい値のばらつきを用いる
請求項１から４のいずれか一に記載の固体撮像装置。 - フォトダイオードを含む複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかを用いて固有鍵を生成する鍵生成部と、
前記画素のばらつき情報を取得する情報取得部と、を有し、
前記情報取得部は、
前記画素のばらつき情報を、しきい値に関連付けて取得する
固体撮像装置。 - 前記情報取得部は、
判定しきい値付近の環境変動により判定結果が変動する傾向にある領域のデータを除外して、鍵を生成するためのばらつき情報を取得する
請求項１１記載の固体撮像装置。 - 前記情報取得部は、
前記しきい値が複数設定され、複数のしきい値との関連で情報を区別する
請求項１１または１２記載の固体撮像装置。 - 前記しきい値を環境に応じて変化させる
請求項１１から１３のいずれか一に記載の固体撮像装置。 - 前記情報取得部は、
前記画素のばらつき情報を取得する画素領域を任意に指定可能である
請求項１１から１４のいずれか一に記載の固体撮像装置。 - 前記情報取得部は、
指定する前記画素領域を、ダイナミックに変化させることが可能である
請求項１５記載の固体撮像装置。 - 前記読み出し部は、
前記画素部から画素信号の読み出しを行う行読み出しの順をランダムに変更可能である
請求項１１から１６のいずれか一に記載の固体撮像装置。 - 前記読み出し部は、
前記画素部の各列から出力される画素信号をアナログ信号からデジタル信号に変換するアナログデジタル変換器（ＡＤＣ）を有し、
前記鍵生成部は、
しきい値に関連付けた画素のばらつき情報および前記読み出し部の前記ＡＤＣのばらつき情報のうちの少なくとも一方を用いて前記固有鍵を生成する
請求項１１から１７のいずれか一に記載の固体撮像装置。 - 前記読み出し部は、
前記画素部の各列から出力される画素信号を増幅するアンプ（増幅器）を有し、
前記鍵生成部は、
しきい値に関連付けた画素のばらつき情報および前記読み出し部の前記アンプのばらつき情報のうちの少なくとも一方を用いて前記固有鍵を生成する
請求項１１から１７のいずれか一に記載の固体撮像装置。 - 前記読み出し部は、
前記画素部の各列から出力される画素信号をサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路を有し、
前記鍵生成部は、
しきい値に関連付けた画素のばらつき情報および前記読み出し部の前記Ｓ／Ｈ回路のばらつき情報のうちの少なくとも一方を用いて前記固有鍵を生成する
請求項１１から１７のいずれか一に記載の固体撮像装置。 - 前記読み出し部は、
前記画素部の各列から出力される画素信号に対して所定の処理が施された信号を記憶するカラムメモリとしてのＳＲＡＭを有し、
前記鍵生成部は、
しきい値に関連付けた画素のばらつき情報および前記読み出し部の前記カラムメモリのＳＲＡＭの出力のうちの少なくとも一方を用いて前記固有鍵を生成する
請求項１１から１７のいずれか一に記載の固体撮像装置。 - 前記鍵生成部は、
前記読み出し部のアナログデジタル変換器（ＡＤＣ）、アンプ、またはサンプルホールド（Ｓ／Ｈ）回路のばらつき情報を用いて前記固有鍵を生成する第１機能と、
前記読み出し部のカラムメモリのＳＲＡＭの出力を用いて前記固有鍵を生成する第２機能と、を含み、
前記第１機能により生成された前記固有鍵と、前記第２機能により生成された前記固有鍵とを演算することにより、固有鍵を生成する
請求項１１から２１のいずれか一に記載の固体撮像装置。 - 前記鍵生成部は、
ファジー抽出器（Fuzzy Extractor）により鍵の生成を行う
請求項１から２２のいずれか一に記載の固体撮像装置。 - 前記鍵生成部は、
初期に鍵を生成して得られたヘルパーデータと前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかを用いて固有鍵を生成する
請求項２３記載の固体撮像装置。 - 前記鍵生成部で生成された前記固有鍵と、当該固体撮像装置で取得した取得データとを組み合わせて識別データを生成する識別データ生成部を含む
請求項１から２４のいずれか一に記載の固体撮像装置。 - 前記取得データは、少なくとも画素、日付、温度、ＧＰＳに関するデータのうちの少なくともいずれかのデータである
請求項２５記載の固体撮像装置。 - 前記識別データ生成部で生成された前記識別データと前記読み出し部による読み出しデータに基づく画像データを一体化して出力する一体化部を含む
請求項２５または２６記載の固体撮像装置。 - 前記識別データ生成部は、
前記固有鍵に関する情報を認識していない場合は、正しい識別データの作成が不可である
請求項２７記載の固体撮像装置。 - 前記鍵生成部により生成された前記固有鍵に応じた秘密鍵および公開鍵が作成され、
前記秘密鍵で暗号化された画像データは、
閲覧可能であるが編集は不可能であり、
前記公開鍵で開錠して閲覧できて編集可能データとなるが、元に戻せない
請求項２８記載の固体撮像装置。 - 前記一体化部は、
一体化する鍵情報を用いて階層的に画像部分にマスクをする機能を含む
請求項２７から２９のいずれか一に記載固体撮像装置。 - 前記一体化部は、
一体化する鍵情報を用いて画像に電子透かしを入れる機能を含む
請求項２７から２９のいずれか一に記記載の固体撮像装置。 - 前記固体撮像装置の各構成要素が同一パッケージ内に搭載されている
請求項１から３１のいずれか一に記載の固体撮像装置。 - チップ出荷時の鍵データがメモリに書き込まれている
請求項１から３２のいずれか一に記載の固体撮像装置。 - 前記鍵生成部は、
前記画素部の有効画素の読み出し時以外の期間に前記固有鍵の生成を行う
請求項１から３３のいずれか一に記載の固体撮像装置。 - フォトダイオードを含む複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
を含む固体撮像装置の駆動方法であって、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかの情報を取得する情報取得ステップと、
前記情報取得ステップで取得したばらつき情報を用いて固有鍵を生成する鍵生成ステップと、を有し、
前記情報取得ステップにおいては、しきい値に関連付けた画素のばらつき情報を取得する
固体撮像装置の駆動方法。 - 前記鍵生成ステップでは、
前記画素部の有効画素の読み出し時以外の期間に前記固有鍵の生成を行う
請求項３５記載の固体撮像装置の駆動方法。 - 固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
フォトダイオードを含む複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかを用いて固有鍵を生成する鍵生成部と、
前記画素のばらつき情報を取得する情報取得部と、を含み、
前記情報取得部は、
前記画素のばらつき情報を、しきい値に関連付けて取得する
電子機器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015084309 | 2015-04-16 | ||
| JP2015084309 | 2015-04-16 | ||
| PCT/JP2016/058677 WO2016167076A1 (ja) | 2015-04-16 | 2016-03-18 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2016167076A1 JPWO2016167076A1 (ja) | 2018-03-01 |
| JP6606659B2 true JP6606659B2 (ja) | 2019-11-20 |
Family
ID=57126568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017512244A Active JP6606659B2 (ja) | 2015-04-16 | 2016-03-18 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10382708B2 (ja) |
| JP (1) | JP6606659B2 (ja) |
| CN (1) | CN107852471B (ja) |
| WO (1) | WO2016167076A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11556657B2 (en) | 2018-01-19 | 2023-01-17 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and information processing method of solid-state imaging device |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6853934B2 (ja) * | 2017-01-19 | 2021-04-07 | ブリルニクスジャパン株式会社 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| JP7042025B2 (ja) * | 2017-01-23 | 2022-03-25 | ソニーセミコンダクタソリューションズ株式会社 | 情報処理装置、情報処理方法、及び記録媒体 |
| JP6917716B2 (ja) * | 2017-01-23 | 2021-08-11 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び固体撮像装置の情報処理方法 |
| JP6798374B2 (ja) * | 2017-03-15 | 2020-12-09 | コニカミノルタ株式会社 | 放射線画像撮影装置 |
| US11134240B2 (en) * | 2017-06-21 | 2021-09-28 | Sony Semiconductor Solutions Corporation | Device and method for determining a fingerprint for a device using a voltage offset distribution pattern |
| JP2019121884A (ja) | 2017-12-28 | 2019-07-22 | 三菱重工業株式会社 | 集積回路、制御装置、情報配信方法及び情報配信システム |
| JP2019126013A (ja) * | 2018-01-19 | 2019-07-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子 |
| JP7114833B2 (ja) * | 2018-01-22 | 2022-08-09 | ブリルニクスジャパン株式会社 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| JP7031326B2 (ja) * | 2018-01-22 | 2022-03-08 | ブリルニクスジャパン株式会社 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| US20210365553A1 (en) * | 2018-02-07 | 2021-11-25 | Sony Semiconductor Solutions Corporation | Control device and control method |
| JP7201156B2 (ja) * | 2018-03-30 | 2023-01-10 | ブリルニクスジャパン株式会社 | 固体撮像装置 |
| JP6906469B2 (ja) * | 2018-04-02 | 2021-07-21 | Kddi株式会社 | 情報処理装置、情報処理方法、及びプログラム |
| JP2020068369A (ja) * | 2018-10-18 | 2020-04-30 | キヤノン株式会社 | 半導体装置、半導体メモリ、光電変換装置、移動体、光電変換装置の製造方法、および半導体メモリの製造方法 |
| US11094733B2 (en) * | 2018-10-18 | 2021-08-17 | Canon Kabushiki Kaisha | Semiconductor device, semiconductor memory, photoelectric conversion device, moving unit, manufacturing method of photoelectric conversion device, and manufacturing method of semiconductor memory |
| TWI747052B (zh) * | 2018-10-24 | 2021-11-21 | 大陸商廣州印芯半導體技術有限公司 | 具有加密功能的光學感測器及影像資料加密方法 |
| EP3920165A4 (en) * | 2019-01-30 | 2022-02-23 | Sony Group Corporation | SENSOR DEVICE AND ENCRYPTION METHOD |
| CN113348644A (zh) * | 2019-01-30 | 2021-09-03 | 索尼集团公司 | 传感器装置和加密方法 |
| JP7317297B2 (ja) * | 2019-03-05 | 2023-07-31 | ブリルニクスジャパン株式会社 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| JP2020161980A (ja) | 2019-03-26 | 2020-10-01 | 株式会社ジャパンディスプレイ | 情報処理装置及び情報処理装置の駆動方法 |
| WO2021081932A1 (en) * | 2019-10-31 | 2021-05-06 | Huawei Technologies Co., Ltd. | Driver circuit and method for controlling lens actuators |
| US11604869B2 (en) | 2019-11-26 | 2023-03-14 | Samsung Electronics Co., Ltd. | Method and electronic device for providing authentication using an image sensor |
| KR20220160359A (ko) * | 2021-05-27 | 2022-12-06 | 에스케이하이닉스 주식회사 | 이미지 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69822950T2 (de) * | 1997-09-03 | 2009-09-24 | Hitachi, Ltd. | Verfahren und System zum Einbetten von Information in Daten |
| JP4287642B2 (ja) | 2002-12-09 | 2009-07-01 | 富士フイルム株式会社 | レンズアセンブリ |
| JP4556103B2 (ja) * | 2004-02-24 | 2010-10-06 | ソニー株式会社 | 暗号化装置及び暗号化方法 |
| US20060268137A1 (en) | 2005-05-31 | 2006-11-30 | Charles Grant Myers | System and method for reducing read-out noise in a pixel array |
| JP5337411B2 (ja) * | 2008-06-13 | 2013-11-06 | 京セラドキュメントソリューションズ株式会社 | 情報秘匿化方法および情報秘匿化装置 |
| JP4687775B2 (ja) * | 2008-11-20 | 2011-05-25 | ソニー株式会社 | 暗号処理装置 |
| BRPI1006764A8 (pt) * | 2009-04-10 | 2017-07-11 | Koninklijke Philips Electronics Nv | Método em um sistema que compreende um dispositivo e um serviço remoto, e, sistema para autenticar um dispositivo e um usuário |
| JP6030925B2 (ja) | 2012-11-12 | 2016-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び情報処理システム |
-
2016
- 2016-03-18 US US15/566,001 patent/US10382708B2/en active Active
- 2016-03-18 CN CN201680022294.5A patent/CN107852471B/zh active Active
- 2016-03-18 JP JP2017512244A patent/JP6606659B2/ja active Active
- 2016-03-18 WO PCT/JP2016/058677 patent/WO2016167076A1/ja active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11556657B2 (en) | 2018-01-19 | 2023-01-17 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and information processing method of solid-state imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107852471B (zh) | 2020-09-18 |
| JPWO2016167076A1 (ja) | 2018-03-01 |
| WO2016167076A1 (ja) | 2016-10-20 |
| US20180115723A1 (en) | 2018-04-26 |
| CN107852471A (zh) | 2018-03-27 |
| US10382708B2 (en) | 2019-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6606659B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| US10484638B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus for preventing tampering of an image | |
| US11336857B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| US10412329B2 (en) | Imaging apparatus with logarithmic characteristics and method for driving the same | |
| US11637982B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| JP7031326B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| WO2020022120A1 (ja) | ストリーキング補正回路、撮像装置、及び、電子機器 | |
| JP7201156B2 (ja) | 固体撮像装置 | |
| JP4236271B2 (ja) | 光電変換装置 | |
| WO2022054627A1 (ja) | 固体撮像装置および信号処理方法、並びに電子機器 | |
| JPWO2020100704A1 (ja) | カメラシステムおよびカメラシステムの駆動方法 | |
| JP2015181221A (ja) | 撮像装置、欠陥画素検出方法、プログラム、記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20171219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180316 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190820 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190920 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6606659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |