KR102511901B1 - 넓은 동작 영역을 갖는 불휘발성 메모리 소자 - Google Patents

넓은 동작 영역을 갖는 불휘발성 메모리 소자 Download PDF

Info

Publication number
KR102511901B1
KR102511901B1 KR1020160044099A KR20160044099A KR102511901B1 KR 102511901 B1 KR102511901 B1 KR 102511901B1 KR 1020160044099 A KR1020160044099 A KR 1020160044099A KR 20160044099 A KR20160044099 A KR 20160044099A KR 102511901 B1 KR102511901 B1 KR 102511901B1
Authority
KR
South Korea
Prior art keywords
channel transistor
supply voltage
enable signal
nonvolatile memory
transistor
Prior art date
Application number
KR1020160044099A
Other languages
English (en)
Other versions
KR20170116405A (ko
Inventor
정회삼
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160044099A priority Critical patent/KR102511901B1/ko
Priority to US15/219,906 priority patent/US9627083B1/en
Priority to TW105128066A priority patent/TWI698877B/zh
Priority to CN201610851419.7A priority patent/CN107293326B/zh
Publication of KR20170116405A publication Critical patent/KR20170116405A/ko
Application granted granted Critical
Publication of KR102511901B1 publication Critical patent/KR102511901B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

불휘발성 메모리 소자는, 불휘발성 메모리 셀, 및 불휘발성 메모리 셀의 비트라인에 결합되는 센싱회로를 포함한다. 센싱회로는, 공급전압라인에 결합되는 P채널 트랜지스터 및 그라운드에 결합되는 N채널 트랜지스터를 포함하는 인버터로 구성될 수 있다. P채널 트랜지스터의 게이트는 그라운드에 결합될 수 있다.

Description

넓은 동작 영역을 갖는 불휘발성 메모리 소자{Nonvolatile memory device having wide operation range}
본 개시의 여러 실시예들은 일반적으로 불휘발성 메모리 소자에 관한 것으로서, 특히 넓은 동작 영역을 갖는 불휘발성 메모리 소자에 관한 것이다.
반도체 메모리 소자는 휘발성에 따라 RAM(Random Access Memory) 소자와 ROM(Read Only Memory) 소자로 분류될 수 있다. RAM 소자는 휘발성으로 이진 정보가 쓰여진 메모리 셀의 전압이 전원 전압이 존재할 때만 회로에 의해 유지되고 전원이 제거되면 모두 방전된다. ROM 소자는 불휘발성으로서 전원이 제거되더라도 정보가 제거되지 않는다. 사용자측에서 데이터를 입력하는 것이 가능한지의 여부에 따라 분류될 수 있다. PROM(Programmable ROM) 소자는, 쓰임새에 따라 제조시 데이터가 프로그램되지 않은 상태로 판매되어 사용자가 직접 필요한 정보를 현장에서 프로그램하여 쓸 수 있다. 마스크 ROM 소자는, 제조시 사용자의 주문에 의한 데이터를 미리 프로그램하여 판매된다. PROM 소자는 입력방식에 따라서 OTPROM(One Time PROM), EPROM(Erasable PROM), EEPROM(Electrically Erasable PROM) 등이 있다. 이중 OTPROM 소자는 프로그램 동작이 이루어진 후에는 데이터를 변경할 수 없다.
불휘발성 메모리 소자, 예컨대 OTP ROM 소자의 셀 트랜지스터로 N채널 트랜지스터 구조가 사용될 수 있으며, 또한 P채널 트랜지스터가 사용될 수도 있다. 셀 트랜지스터로 P채널 트랜지스터가 사용되는 경우, P채널 트랜지스터는 턴 오프 상태인 오프 셀 상태의 초기 상태를 갖지만, 프로그램되면 턴 온 상태인 온 셀 상태가 된다. 이와 같은 P채널 트랜지스터에 대한 리드(read) 동작은, 공급전압라인과 비트라인 사이의 부하 저항과, P채널 트랜지스터의 등가 저항의 저항비에 따른 비트라인 전압을 센싱함으로써 수행될 수 있다. 최근 전자장치들의 크기가 점점 줄어들고, 그 종류가 다양해지면서, 공급전압의 크기 또한 다양하게 요구되고 있다. 그런데 공급전압의 크기에 따라 P채널 트랜지스터를 셀 트랜지스터로 채용하는 불휘발성 메모리 소자의 리드 동작이 불안정하게 이루어지고 있으며, 그 결과 공급전압의 크기에 의해 불휘발성 메모리 소자의 동작 범위가 제한되고 있다.
본 출원이 해결하고자 하는 과제는, 넓은 공급전압 범위에서도 리드 마진을 확보할 수 있는 불휘발성 메모리 소자를 제공하는 것이다.
본 개시의 일 예에 따른 불휘발성 메모리 소자는, 불휘발성 메모리 셀, 및 불휘발성 메모리 셀의 비트라인에 결합되는 센싱회로를 포함한다. 센싱회로는, 공급전압라인에 결합되는 P채널 트랜지스터 및 그라운드에 결합되는 N채널 트랜지스터를 포함하는 인버터로 구성될 수 있다. P채널 트랜지스터의 게이트는 그라운드에 결합될 수 있다.
여러 실시예들에 따르면, 낮은 공급전압에서도 프로그램된 셀에 대한 충분한 리드 마진을 확보할 수 있다는 이점이 제공된다. 또한 높은 공급전압에서는 초기상태의 셀에 대해서도 충분한 리드 마진을 확보할 수 있다는 이점도 제공된다.
도 1은 일반적인 불휘발성 메모리 소자를 나타내 보인 회로도이다.
도 2는 도 1의 불휘발성 메모리 소자의 셀 트랜지스터가 초기 상태인 경우에서의 공급전압의 크기에 따른 셀 트랜지스터의 저항과 저항성 로드부의 저항의 변화를 나타내 보인 그래프이다.
도 3은 도 1의 불휘발성 메모리 소자의 셀 트랜지스터가 프로그램된 상태인 경우에서의 공급전압의 크기에 따른 셀 트랜지스터의 저항과 저항성 로드부의 저항의 변화를 나타내 보인 그래프이다.
도 4는 본 개시의 일 예에 따른 불휘발성 메모리 소자를 나타내 보인 회로도이다.
도 5는 도 4의 불휘발성 메모리 소자의 하이 공급전압에서의 프로그램된 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다.
도 6은 도 4의 불휘발성 메모리 소자의 하이 공급전압에서의 초기 상태의 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다.
도 7은 도 4의 불휘발성 메모리 소자의 로우 공급전압에서의 프로그램된 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다.
도 8은 도 4의 불휘발성 메모리 소자의 로우 공급전압에서의 초기 상태의 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다.
도 9는 본 개시의 다른 예에 따른 불휘발성 메모리 소자를 나타내 보인 회로도이다.
도 10은 도 9의 불휘발성 메모리 소자의 공급전압이 하이레벨인 경우에서의 제2 인에이블신호 발생부에 의한 저항성 부하의 등가저항을 설명하기 위해 나타내 보인 도면이다.
도 11은 도 9의 불휘발성 메모리 소자의 공급전압이 로우레벨인 경우에서의 제2 인에이블신호 발생부에 의한 저항성 부하의 등가저항을 설명하기 위해 나타내 보인 도면이다.
도 12는 도 9의 불휘발성 메모리 소자의 제2 인에이블신호 발생부를 구성하는 전압분배 바이어스회로의 일 예를 나타내 보인 회로도이다.
도 13은 도 9의 불휘발성 메모리 소자의 하이 공급전압에서의 프로그램된 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다.
도 14는 도 9의 불휘발성 메모리 소자의 하이 공급전압에서의 초기 상태의 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다.
도 15는 도 9의 불휘발성 메모리 소자의 로우 공급전압에서의 프로그램된 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다.
도 16은 도 9의 불휘발성 메모리 소자의 로우 공급전압에서의 초기 상태의 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"거나 "결합되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.
도 1은 일반적인 불휘발성 메모리 소자를 나타내 보인 회로도이다. 도 1을 참조하면, 불휘발성 메모리 소자(100)는, 불휘발성 메모리 셀(110)과, 저항성 로드부(120)와, 그리고 센싱 회로(130)를 포함하여 구성된다. 불휘발성 메모리 셀(110)은, 셀 트랜지스터인 제1 P채널 트랜지스터(PM1)와 선택 트랜지스터인 제2 P채널 트랜지스터(PM2)로 구성된다. 제1 P채널 트랜지스터(PM1)의 게이트는 플로팅게이트이며, 드레인은 그라운드에 결합된다. 제1 P채널 트랜지스터(PM1)의 소스는 제2 P채널 트랜지스터(PM2)의 드레인에 직접 결합된다. 제2 P채널 트랜지스터(PM2)의 게이트로는 제1 인에이블신호(EN1)가 선택신호로 입력된다. 제2 P채널 트랜지스터(PM2)의 소스는 비트라인(BL)을 통해 제1 노드(node_A)에 결합된다.
저항성 로드부(120)는, 공급전압라인(101)과 제1 노드(node_A) 사이에 배치되는 저항성 부하를 포함한다. 일 예에서 저항성 부하는 제3 P채널 트랜지스터(PM3)로 구성될 수 있다. 제3 P채널 트랜지스터(PM3)의 게이트에는 제2 인에이블신호(EN2)가 입력된다. 제3 P채널 트랜지스터(PM3)의 소스 및 드레인은, 각각 공급전압라인(101) 및 제1 노드(node_A)에 결합된다. 제3 P채널 트랜지스터(PM3)가 턴 온 되면, 제3 P채널 트랜지스터(PM3)는 공급전압라인(101)과 제1 노드(node_A) 사이의 저항 성분으로 작용할 수 있다.
센싱 회로(130)는, 제1 N채널 트랜지스터(NM1) 및 제4 P채널 트랜지스터(PM4)로 구성되는 시모스 인버터(CMOS inverter) 구조를 갖는다. 제1 N채널 트랜지스터(NM1)의 게이트 및 제4 P채널 트랜지스터(PM4)의 게이트는, 센싱입력라인(102)을 통해 입력되는 센싱입력신호(SA_IN)를 입력받는다. 센싱입력라인(102)은 제1 노드(node_A)에 결합된다. 제1 N채널 트랜지스터(NM1)의 소스는 그라운드에 결합된다. 제1 N채널 트랜지스터(NM1)의 드레인은 제4 P채널 트랜지스터(PM4)의 드레인에 결합된다. 제4 P채널 트랜지스터(PM4)의 소스는 공급전압(VDD)이 인가되는 공급전압라인(101)에 결합된다. 제1 N채널 트랜지스터(NM1)의 드레인 및 제4 P채널 트랜지스터(PM4)의 드레인은 센싱출력라인(103)에 결합된다. 센싱출력라인(103)을 통해 센싱출력신호(SA_OUT)가 출력될 수 있다.
셀 트랜지스터인 제1 P채널 트랜지스터(PM1)는 초기 상태(initial status)이거나 프로그램된 상태(programmed status)일 수 있다. 본 개시의 여러 예들에 있어서, 초기 상태는 제1 P채널 트랜지스터(PM1)가 턴 오프 상태인 오프 셀 상태인 것을 의미한다. 그리고 프로그램된 상태는 제1 P채널 트랜지스터(PM1)가 턴 온 상태인 온 셀 상태인 것을 의미한다. 제1 P채널 트랜지스터(PM1)의 상태를 리드하기 위해, 제1 인에이블 신호(EN1)를 인가하여 제2 P채널 트랜지스터(PM2)를 턴 온 시킨다. 그리고 제2 인에이블 신호(EN2)를 인가하여 제3 P채널 트랜지스터(PM3)를 턴 온 시킨다. 공급전압라인(101)을 통해 이가되는 공급전압(VDD)에서 턴 온된 제3 P채널 트랜지스터(PM3)의 저항성분에 의한 전압강하값을 뺀 비트라인전압이 제1 노드(node_A)에 인가된다. 이 비트라인전압은 센싱입력신호(SA_IN)를 구성한다. 센싱입력신호(SA_IN)는 센싱회로(130)에 입력된다.
제1 P채널 트랜지스터(PM1)가 오프 셀의 초기 상태인 경우, 제1 노드(node_A)와 그라운드 사이에는, 이상적인 경우, 무한대의 저항을 나타낸다. 그러나 실질적으로는 무한대의 저항은 아니지만, 턴 온된 제3 P채널 트랜지스터(PM3)의 저항에 비하여 매우 큰 저항을 나타낸다. 따라서 제1 노드(node_A)에서의 전압, 즉 센싱입력신호(SA_IN)는 실질적으로 공급전압(VDD)의 크기를 갖게 된다. 공급전압(VDD)의 센싱입력신호(SA_IN)가 센싱회로(130)에 입력되면, 제1 N채널 트랜지스터(NM1)는 턴 온 되는 반면, 제4 P채널 트랜지스터(PM4)는 턴 온 되지 않는다. 제1 N채널 트랜지스터(NM1)만 턴 온 됨에 따라 센싱출력신호(SA_OUT)로 그라운드전압, 예컨대 0V가 출력된다. 이와 같이 센싱회로(130)의 센싱출력신호(SA_OUT)로 그라운드전압이 출력되는 경우, 셀 트랜지스터인 제1 P채널 트랜지스터(PM1)가 초기 상태인 것으로 판독할 수 있다.
제1 P채널 트랜지스터(PM1)가 온 셀의 프로그램된 상태인 경우, 제1 노드(node_A)와 그라운드 사이에는, 이상적인 경우, 0의 저항을 나타낸다. 그러나 실질적으로는 0의 저항은 아니지만, 턴 온된 제3 P채널 트랜지스터(PM3)의 저항에 비하여 매우 작은 저항을 나타낸다. 따라서 제1 노드(node_A)에서의 전압, 즉 센싱입력신호(SA_IN)는 실질적으로 그라운드전압, 예컨대 0V가 된다. 0V의 센싱입력신호(SA_IN)가 센싱회로(130)에 입력되면, 제4 P채널 트랜지스터(PM4)는 턴 온 되는 반면, 제1 N채널 트랜지스터(NM1)는 턴 온 되지 않는다. 제4 P채널 트랜지스터(PM4)만 턴 온 됨에 따라 센싱출력신호(SA_OUT)로 공급전압(VDD)이 출력된다. 이와 같이 센싱회로(130)의 센싱출력신호(SA_OUT)로 공급전압(VDD)이 출력되는 경우, 셀 트랜지스터인 제1 P채널 트랜지스터(PM1)가 프로그램된 상태인 것으로 판독할 수 있다.
그런데 공급전압(VDD)의 크기가 작은 경우, 프로그램된 상태의 제1 P채널 트랜지스터(PM1)에 대한 리드 동작이 정상적으로 이루어지지 않을 수도 있다. 구체적으로 제1 P채널 트랜지스터(PM1)가 프로그램된 상태인 것으로 판독되기 위해서는, 불휘발성 메모리 셀(110)의 선택트랜지스터인 제2 P채널 트랜지스터(PM2)와, 센싱회로(130)의 제4 P채널 트랜지스터(PM4)가 모두 턴 온 되어야 한다. 제2 P채널 트랜지스터(PM2)가 턴 온 되기 위해서는, 제2 P채널 트랜지스터(PM2)의 게이트-소스 사이에 인가되는 전압이 제2 P채널 트랜지스터(PM2)의 게이트-소스 사이의 제1 문턱전압(Vth1)보다 큰 값을 가져야 한다. 마찬가지로 제4 P채널 트랜지스터(PM4)가 턴 온 되기 위해서는, 제4 P채널 트랜지스터(PM4)의 게이트-소스 사이에 인가되는 전압이 제4 P채널 트랜지스터(PM4)의 게이트-소스 사이의 제2 문턱전압(Vth2)보다 큰 값을 가져야 한다. 따라서 제2 P채널 트랜지스터(PM2)와 제4 P채널 트랜지스터(PM4)가 모두 턴 온 되기 위해서는, 제3 P채널 트랜지스터(PM3)의 등가저항에 의한 전압강하를 무시할 경우, 공급전압(VDD)의 크기가, 제2 P채널 트랜지스터(PM2)의 제1 문턱전압(Vth1)과 제4 P채널 트랜지스터(PM4)의 제2 문턱전압(Vth2)을 합한 크기 이상이 되어야 한다. 즉 제1 문턱전압(Vth1)와 제2 문턱전압(Vth2)의 합보다 작은 크기의 공급전압(VDD)이 인가되는 경우, 프로그램된 상태의 제1 P채널 트랜지스터(PM1)에 대한 리드 동작이 올바르게 이루어지지 않게 된다.
도 2는 도 1의 불휘발성 메모리 소자(100)의 셀 트랜지스터가 초기 상태인 경우에서의 공급전압의 크기에 따른 셀 트랜지스터의 저항과 저항성 로드부의 저항의 변화를 나타내 보인 그래프이다. 도 2를 도 1과 함께 참조하면, 참조부호 "151"로 나타낸 바와 같이, 저항성 로드부(120)를 구성하는 제3 P채널 트랜지스터(PM3)의 저항은, 공급전압(VDD)이 변화하더라도, 대체로 일정한 값을 나타낸다. 반면에 참조부호 "152"로 나타낸 바와 같이, 불휘발성 메모리 셀(110)의 셀 트랜지스터인 제1 P채널 트랜지스터(PM1)가 초기 상태인 경우, 그 저항은 공급전압이 증가할 수록 급격하게 감소한다. 따라서 공급전압(VDD)이 작아질수록 제1 P채널 트랜지스터(PM1)의 저항과 제3 P채널 트랜지스터(PM3)의 저항의 크기 차이는 점점 커지는 반면, 공급전압(VDD)이 커질수록 제1 P채널 트랜지스터(PM1)의 저항과 제3 P채널 트랜지스터(PM3)의 저항의 크기 차이는 점점 작아진다.
센싱입력신호(SA_IN)는, 도 1을 참조하여 설명한 바와 같이, 제1 노드(node_A)에 인가되는 전압으로 구성된다. 제1 노드(node_A)에서의 전압의 크기는, 제1 P채널 트랜지스터(PM1)의 저항과 제3 P채널 트랜지스터(PM3)의 저항에 의한 전압 분배에 의해 결정될 수 있다. 공급전압(VDD)의 크기가 낮은 경우, 초기 상태의 제1 P채널 트랜지스터(PM1)의 저항이 제3 P채널 트랜지스터(PM3)의 저항에 비하여 매우 큰 크기를 갖기 때문에, 센싱입력신호(SA_IN)는 공급전압(VDD)에 가까운 큰 크기를 갖는다. 따라서 이 경우 초기 상태의 제1 P채널 트랜지스터(PM1)에 대한 리드 동작이 적절하게 이루어질 수 있다. 반면에, 공급전압(VDD)의 크기가 큰 경우, 초기 상태의 제1 P채널 트랜지스터(PM1)의 저항과 제3 P채널 트랜지스터(PM3)의 저항의 차이가 크지 않으며, 따라서 센싱입력신호(SA_IN)의 크기는 공급전압(VDD)에 비하여 매우 낮을 수 있다. 따라서 이 경우 초기 상태의 제1 P채널 트랜지스터(PM1)에 대한 리드 동작이 적절하게 이루어지지 않을 수 있다. 결과적으로 초기 상태의 제1 P채널 트랜지스터(PM1)에 대한 리드 동작은, 공급전압(VDD)의 크기가 커질수록 작은 마진(margin)을 갖는다.
도 3은 도 1의 불휘발성 메모리 소자(100)의 셀 트랜지스터가 프로그램된 상태인 경우에서의 공급전압의 크기에 따른 셀 트랜지스터의 저항과 저항성 로드부의 저항의 변화를 나타내 보인 그래프이다. 도 3을 도 1과 함께 참조하면, 참조부호 "153"으로 나타낸 바와 같이, 저항성 로드부(120)를 구성하는 제3 P채널 트랜지스터(PM3)의 저항은, 공급전압(VDD)이 변화하더라도, 대체로 일정한 값을 나타낸다. 반면에 참조부호 "154"로 나타낸 바와 같이, 불휘발성 메모리 셀(110)의 셀 트랜지스터인 제1 P채널 트랜지스터(PM1)가 프로그램된 상태인 경우, 제1 P채널 트랜지스터(PM1)의 저항은 공급전압이 감소할 수록 증가한다. 제1 P채널 트랜지스터(PM1)의 저항은, 공급전압(VDD)이 일정 크기의 공급전압(VDD1)보다 작아짐에 따라, 오히려 제3 P채널 트랜지스터(PM3)의 저항보다 커지게 되고, 이후 급격하게 증가한다.
공급전압(VDD)의 크기가 커질수록, 프로그램된 상태의 제1 P채널 트랜지스터(PM1)의 저항과 제3 P채널 트랜지스터(PM3)의 저항의 차이가 점점 커지며, 따라서 센싱입력신호(SA_IN)의 크기는 점점 더 그라운드전압에 가까운 크기를 갖게 된다. 따라서 이 경우 프로그램된 상태의 제1 P채널 트랜지스터(PM1)에 대한 리드 동작이 적절하게 이루어질 수 있다. 반면에 공급전압(VDD)의 크기가 낮을수록, 프로그램된 상태의 제1 P채널 트랜지스터(PM1)의 저항과 제3 P채널 트랜지스터(PM3)의 저항의 차이가 점점 작아진다. 따라서 센싱입력신호(SA_IN)의 크기는 그라운드전압에 비하여 점점 커질 수 있다. 따라서 이 경우 프로그램된 상태의 제1 P채널 트랜지스터(PM1)에 대한 리드 동작이 적절하게 이루어지지 않을 수 있다. 더욱이 공급전압(VDD)이 일정 크기의 공급전압(VDD1)보다 작은 경우, 오히려 제1 P채널 트랜지스터(PM1)의 저항이 제3 P채널 트랜지스터(PM3)의 저항보다 커짐에 따라, 프로그램된 상태의 제1 P채널 트랜지스터(PM1)가 초기 상태인 것으로 판독될 수 있다. 결과적으로 프로그램된 상태의 제1 P채널 트랜지스터(PM1)에 대한 리드 동작은, 공급전압(VDD)의 크기가 작아질수록 작은 마진(margin)을 갖는다.
지금까지 설명한 바와 같이, 일반적인 불휘발성 메모리 소자(100)의 경우, 공급전압(VDD)이, 불휘발성 메모리 셀(110)의 선택 트랜지스터인 제2 P채널 트랜지스터(PM2)의 게이트-소스간 문턱전압(Vth1)과, 센싱회로(130)의 제4 P채널 트랜지스터(PM4)의 게이트-소스간 문턱전압(Vth2)의 합보다 작을 경우 리드 동작이 적절하게 이루어지지 않음에 따라 공급전압(VDD)을 낮추는데 한계를 제공한다. 또한 셀 트랜지스터인 제1 P채널 트랜지스터(PM1)가 초기 상태인 경우 높은 공급전압(VDD)에서 리드 마진이 부족하며, 제1 P채널 트랜지스터(PM1)가 프로그램된 상태인 경우 작은 공급전압(VDD)에서 리드 마진이 부족하다. 즉 프로그램된 셀 트랜지스터 및 초기 상태의 프로그램된 셀 트랜지스터에 대한 공급전압의 크기에 따른 리드 마진은 트레이드-오프(trade-off) 관계에 있다.
도 4는 본 개시의 일 예에 따른 불휘발성 메모리 소자를 나타내 보인 회로도이다. 도 4를 참조하면, 본 예에 따른 불휘발성 메모리 소자(200)는, 불휘발성 메모리 셀(210)과, 저항성 로드부(220)와, 그리고 센싱 회로(230)를 포함하여 구성된다. 불휘발성 메모리 셀(210)은, 셀 트랜지스터인 제1 P채널 트랜지스터(PM21)와 선택 트랜지스터인 제2 P채널 트랜지스터(PM22)로 구성된다. 제1 P채널 트랜지스터(PM21)의 게이트는 플로팅게이트이며, 드레인은 그라운드에 결합된다. 제1 P채널 트랜지스터(PM21)의 소스는 제2 P채널 트랜지스터(PM22)의 드레인에 직접 결합된다. 제2 P채널 트랜지스터(PM22)의 게이트로는 제1 인에이블신호(ENM21)가 선택신호로 입력된다. 제2 P채널 트랜지스터(PM22)의 소스는 비트라인(BL)을 통해 제1 노드(node_B)에 결합된다.
저항성 로드부(220)는, 공급전압라인(201)과 제1 노드(node_B) 사이에 배치되는 저항성 부하를 포함한다. 일 예에서 저항성 부하는 제3 P채널 트랜지스터(PM23)로 구성될 수 있다. 제3 P채널 트랜지스터(PM23)의 게이트에는 제2 인에이블신호(EN22)가 입력된다. 제3 P채널 트랜지스터(PM23)의 소스 및 드레인은, 각각 공급전압라인(201) 및 제1 노드(node_B)에 결합된다. 제3 P채널 트랜지스터(PM23)가 턴 온 되면, 제3 P채널 트랜지스터(PM23)는 공급전압라인(201)과 제1 노드(node_B) 사이의 저항 성분으로 작용할 수 있다.
센싱 회로(230)는, 제1 N채널 트랜지스터(NM21) 및 제4 P채널 트랜지스터(PM24)로 구성되는 인버터 구조를 갖는다. 제1 N채널 트랜지스터(NM21)의 게이트는, 센싱입력라인(202)을 통해 입력되는 센싱입력신호(SA_IN)를 입력받는다. 센싱입력라인(202)은 제1 노드(node_B), 즉 비트라인(BL)에 결합된다. 제1 N채널 트랜지스터(NM21)의 소스는 그라운드에 결합된다. 제1 N채널 트랜지스터(NM21)의 드레인은 제4 P채널 트랜지스터(PM24)의 드레인에 결합된다. 제4 P채널 트랜지스터(PM24)의 소스는 공급전압(VDD)이 인가되는 공급전압라인(201)에 결합된다. 제4 P채널 트랜지스터(PM24)의 게이트는 그라운드에 결합된다. 따라서 제4 P채널 트랜지스터(PM24)는 센싱입력신호(SA_IN)에 관계없이 항상 턴 온 상태를 유지한다. 제1 N채널 트랜지스터(NM21)의 드레인 및 제4 P채널 트랜지스터(PM24)의 드레인은 센싱출력라인(203)에 결합된다. 센싱출력라인(203)을 통해 센싱출력신호(SA_OUT)가 출력될 수 있다.
제1 N채널 트랜지스터(NM21)는 제4 P채널 트랜지스터(PM24)의 트랜스컨덕턴스(gm; transconductance)보다 큰 트랜스컨덕턴스를 갖는다. 이를 위해, 제1 N채널 트랜지스터(NM21)의 채널길이 및 채널폭은, 각각 제4 P채널 트랜지스터(PM24)의 채널길이 및 채널폭보다 짧고 넓을 수 있다. 제1 N채널 트랜지스터(NM21)가 제4 P채널 트랜지스터(PM24)보다 큰 트랜스컨덕턴스를 가짐에 따라, 제1 N채널 트랜지스터(NM21) 및 제4 P채널 트랜지스터(PM24)가 모두 턴 온 되는 경우, 제1 N채널 트랜지스터(NM21)의 저항이 제4 P채널 트랜지스터(PM24)의 저항보다 작은 크기를 갖는다. 따라서 제1 N채널 트랜지스터(NM21) 및 제4 P채널 트랜지스터(PM24)가 모두 턴 온 되는 경우, 센싱출력라인(203)을 통해 출력되는 센싱출력신호(SA_OUT)로서 그라운드 전압에 가까운 신호, 즉 로우 신호(low signal)가 출력된다.
도 5는 도 4의 불휘발성 메모리 소자(200)의 하이 공급전압(VDDH)에서의 프로그램된 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다. 도 5를 도 4와 함께 참조하면, 셀 트랜지스터인 제1 P채널 트랜지스터(PM21)에 대한 리드 동작을 수행하기 위해, 제1 인에이블 신호(EN21) 및 제2 인에이블 신호(EN22)에 로우 신호를 입력하여, 선택 트랜지스터인 제2 P채널 트랜지스터(PM22)와, 저항성 부하인 제3 P채널 트랜지스터(PM23)를 모두 턴 온 시킨다. 제1 노드(node_B)와 그라운드 사이의 불휘발성 메모리 셀(210)은, 제1 등가저항(Rprogramcell)으로 나타낼 수 있다. 공급전압라인(201)과 제1 노드(node_B) 사이의 제3 P채널 트랜지스터(PM23)는 제2 등가저항(Rload1)으로 나타낼 수 있다. 제1 P채널 트랜지스터(PM21)가 온 셀 상태인 프로그램된 상태이므로, 제1 등가저항(Rprogramcell)은 제2 등가저항(Rload1)에 비하여 매우 낮은 저항값을 갖는다. 따라서 제1 노드(node_B)에서의 전압은 그라운드 전압, 예컨대 0V에 가까운 크기를 갖는다. 이 제1 노드(node_B)에서의 전압은, 로우 레벨의 센싱입력신호(SA_INL)를 구성하며, 로우 레벨의 센싱입력신호(SA_INL)는 센싱입력라인(202)을 통해 센싱회로(230)의 제1 N채널 트랜지스터(NM21)의 게이트에 인가된다.
로우 레벨의 센싱입력신호(SA_INL)가 게이트에 인가됨에 따라, 제1 N채널 트랜지스터(NM21)는 턴 오프된다. 따라서 센싱회로(230)의 제1 N채널 트랜지스터(NM21)는 매우 큰 저항값을 갖는 제3 등가저항(Rnoff)으로 나타낼 수 있다. 센싱회로(230)의 제4 P채널 트랜지스터(PM24)는, 로우 레벨의 센싱입력신호(SA_INL)와 관계없이 항상 턴 온 상태이므로, 낮은 저항값을 갖는 제4 등가저항(Rpon)으로 나타낼 수 있다. 제4 등가저항(Rpon)이 제3 등가저항(Pnoff)에 비하여 매우 작은 저항값을 가짐에 따라, 제3 등가저항(Pnoff) 및 제4 등가저항(Rpon) 사이에서 분지되는 센싱출력라인(203)을 통해 하이 공급전압(VDDH)에 가까운 하이 레벨의 센싱출력신호(SA_OUTH)가 출력된다. 하이 레벨의 센싱출력신호(SA_OUTH)를 통해, 불휘발성 메모리 셀(210)의 셀 트랜지스터를 구성하는 제1 P채널 트랜지스터(PM21)가 프로그램된 상태인 것으로 판독할 수 있다.
도 6은 도 4의 불휘발성 메모리 소자(200)의 하이 공급전압(VDDH)에서의 초기 상태의 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다. 도 6을 도 4와 함께 참조하면, 셀 트랜지스터인 제1 P채널 트랜지스터(PM21)에 대한 리드 동작을 수행하기 위해, 제1 인에이블 신호(ENM21) 및 제2 인에이블 신호(EN22)에 로우 신호를 입력하여, 선택 트랜지스터인 제2 P채널 트랜지스터(PM22)와, 저항성 부하인 제3 P채널 트랜지스터(PM23)를 모두 턴 온 시킨다. 제1 노드(node_B)와 그라운드 사이의 불휘발성 메모리 셀(210)은, 제1 등가저항(Rinitialcell)으로 나타낼 수 있다. 공급전압라인(201)과 제1 노드(node_B) 사이의 제3 P채널 트랜지스터(PM23)는 제2 등가저항(Rload1)으로 나타낼 수 있다. 제1 P채널 트랜지스터(PM21)가 오프 셀 상태인 초기 상태이므로, 제1 등가저항(Rinitialcell)은 제2 등가저항(Rload1)에 비하여 매우 높은 저항값을 갖는다. 따라서 제1 노드(node_B)에서의 전압은 하이 공급전압(VDDH)에 가까운 크기를 갖는다. 이 제1 노드(node_B)에서의 전압은, 하이 레벨의 센싱입력신호(SA_INH)를 구성하며, 하이 레벨의 센싱입력신호(SA_INH)는 센싱입력라인(202)을 통해 센싱회로(230)의 제1 N채널 트랜지스터(NM21)의 게이트에 인가된다.
하이 레벨의 센싱입력신호(SA_INH)가 게이트에 인가됨에 따라, 제1 N채널 트랜지스터(NM21)는 턴 온 된다. 따라서 센싱회로(230)의 제1 N채널 트랜지스터(NM21)는 제3 등가저항(Rnon)으로 나타낼 수 있다. 센싱회로(230)의 제4 P채널 트랜지스터(PM24)는, 하이 레벨의 센싱입력신호(SA_INH)와 관계없이 항상 턴 온 상태이므로, 제4 등가저항(Rpon)으로 나타낼 수 있다. 제1 N채널 트랜지스터(NM21) 및 제4 P채널 트랜지스터(PM24)가 모두 턴 온 된 상태이지만, 제1 N채널 트랜지스터(NM21)의 트랜스컨덕턴스가 제4 P채널 트랜지스터(PM24)의 트랜스컨덕턴스보다 크기 때문에, 제3 등가저항(Rnon)의 저항값은 제4 등가저항(Rpon)의 저항값보다 작다. 따라서 제3 등가저항(Pnon) 및 제4 등가저항(Rpon) 사이에서 분지되는 센싱출력라인(203)을 통해 하이 공급전압(VDDH)보다는 그라운드 전압에 가까운 로우 레벨의 센싱출력신호(SA_OUTL)가 출력된다. 로우 레벨의 센싱출력신호(SA_OUTL)를 통해, 불휘발성 메모리 셀(210)의 셀 트랜지스터를 구성하는 제1 P채널 트랜지스터(PM21)가 초기 상태인 것으로 판독할 수 있다.
도 7은 도 4의 불휘발성 메모리 소자(200)의 로우 공급전압에서의 프로그램된 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다. 도 7을 도 4와 함께 참조하면, 셀 트랜지스터인 제1 P채널 트랜지스터(PM21)에 대한 리드 동작을 수행하기 위해, 제1 인에이블 신호(ENM21) 및 제2 인에이블 신호(EN22)에 로우 신호를 입력하여, 선택 트랜지스터인 제2 P채널 트랜지스터(PM22)와, 저항성 부하인 제3 P채널 트랜지스터(PM23)를 모두 턴 온 시킨다. 제1 노드(node_B)와 그라운드 사이의 불휘발성 메모리 셀(210)은, 제1 등가저항(Rprogramcell)으로 나타낼 수 있다. 공급전압라인(201)과 제1 노드(node_B) 사이의 제3 P채널 트랜지스터(PM23)는 제2 등가저항(Rload1)으로 나타낼 수 있다. 제1 P채널 트랜지스터(PM21)가 온 셀 상태인 프로그램된 상태이므로, 제1 등가저항(Rprogramcell)은 제2 등가저항(Rload1)에 비하여 매우 낮은 저항값을 갖는다. 따라서 제1 노드(node_B)에서의 전압은 그라운드 전압, 예컨대 0V에 가까운 크기를 갖는다. 이 제1 노드(node_B)에서의 전압은, 로우 레벨의 센싱입력신호(SA_INL)를 구성하며, 로우 레벨의 센싱입력신호(SA_INL)는 센싱입력라인(202)을 통해 센싱회로(230)의 제1 N채널 트랜지스터(NM21)의 게이트에 인가된다.
로우 레벨의 센싱입력신호(SA_INL)가 게이트에 인가됨에 따라, 제1 N채널 트랜지스터(NM21)는 턴 오프된다. 따라서 센싱회로(230)의 제1 N채널 트랜지스터(NM21)는 매우 큰 저항값을 갖는 제3 등가저항(Rnoff)으로 나타낼 수 있다. 센싱회로(230)의 제4 P채널 트랜지스터(PM24)는, 로우 레벨의 센싱입력신호(SA_INL)와 관계없이 항상 턴 온 상태이므로, 낮은 저항값을 갖는 제4 등가저항(Rpon)으로 나타낼 수 있다. 제4 등가저항(Rpon)이 제3 등가저항(Pnoff)에 비하여 매우 작은 저항값을 가짐에 따라, 제3 등가저항(Pnoff) 및 제4 등가저항(Rpon) 사이에서 분지되는 센싱출력라인(203)을 통해 로우 공급전압(VDDL)에 가까운 하이 레벨의 센싱출력신호(SA_OUTH)가 출력된다. 하이 레벨의 센싱출력신호(SA_OUTH)를 통해, 불휘발성 메모리 셀(210)의 셀 트랜지스터를 구성하는 제1 P채널 트랜지스터(PM21)가 프로그램된 상태인 것으로 판독할 수 있다.
로우 공급전압(VDDL)의 크기가 일정 크기 이하로 작아지면 제1 N채널 트랜지스터(NM21)가 약하게 턴 온 될 수도 있다. 약하게 턴 온 된 제1 N채널 트랜지스터(NM21)의 등가저항은 제4 P채널 트랜지스터(PM24)의 제4 등가저항(Rpon)에 비하여 높은 크기의 저항값을 갖는다. 따라서 이 경우에도 센싱출력라인(203)을 통해 로우 공급전압(VDDL)에 가까운 하이 레벨의 센싱출력신호(SA_OUTH)가 출력되며, 프로그램된 셀에 대해 리드 동작이 정상적으로 수행될 수 있다.
프로그램된 제1 P채널 트랜지스터(PM21)에 대한 리드 동작을 수행하는데 있어서, 센싱회로(230)의 제4 P채널 트랜지스터(PM24)는 항상 턴 온 되어 있으므로, 제2 P채널 트랜지스터(PM22)만 턴 온 시키면 된다. 즉 제2 P채널 트랜지스터(PM22)를 턴 온 시키기 위해서는, 제2 P채널 트랜지스터(PM22)의 게이트-소스 사이의 제1 문턱전압 이상의 전압이 제2 P채널 트랜지스터(PM22)의 게이트-소스 사이에 인가되어야 한다. 제1 인에이블 신호(EN21)가 그라운드 전압, 예컨대 0V인 경우, 제1 노드(node_B)에서의 전압은 제2 P채널 트랜지스터(PM22)의 게이트-소스 사이의 제1 문턱전압 이상의 크기를 가져야 한다. 이에 따라, 제3 P채널 트랜지스터(PM23)의 제2 등가저항(Rload1)에 의한 전압강하를 무시할 경우, 로우 공급전압(VDDL)이 제2 P채널 트랜지스터(PM22)의 게이트-소스 사이의 제1 문턱전압 이상이면, 프로그램된 제1 P채널 트랜지스터(PM21)에 대한 리드 동작이 정상적으로 이루어질 수 있다.
도 8은 도 4의 불휘발성 메모리 소자(200)의 로우 공급전압에서의 초기 상태의 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다. 도 8을 도 4와 함께 참조하면, 셀 트랜지스터인 제1 P채널 트랜지스터(PM21)에 대한 리드 동작을 수행하기 위해, 제1 인에이블 신호(ENM21) 및 제2 인에이블 신호(EN22)에 로우 신호를 입력하여, 선택 트랜지스터인 제2 P채널 트랜지스터(PM22)와, 저항성 부하인 제3 P채널 트랜지스터(PM23)를 모두 턴 온 시킨다. 제1 노드(node_B)와 그라운드 사이의 불휘발성 메모리 셀(210)은, 제1 등가저항(Rinitialcell)으로 나타낼 수 있다. 공급전압라인(201)과 제1 노드(node_B) 사이의 제3 P채널 트랜지스터(PM23)는 제2 등가저항(Rload1)으로 나타낼 수 있다. 제1 P채널 트랜지스터(PM21)가 오프 셀 상태인 초기 상태이므로, 제1 등가저항(Rinitialcell)은 제2 등가저항(Rload1)에 비하여 매우 높은 저항값을 갖는다. 따라서 제1 노드(node_B)에서의 전압은 로우 공급전압(VDDL)에 가까운 크기를 갖는다. 이 제1 노드(node_B)에서의 전압은, 하이 레벨의 센싱입력신호(SA_INH)를 구성하며, 하이 레벨의 센싱입력신호(SA_INH)는 센싱입력라인(202)을 통해 센싱회로(230)의 제1 N채널 트랜지스터(NM21)의 게이트에 인가된다.
하이 레벨의 센싱입력신호(SA_INH)가 게이트에 인가됨에 따라, 제1 N채널 트랜지스터(NM21)는 턴 온 된다. 따라서 센싱회로(230)의 제1 N채널 트랜지스터(NM21)는 매우 작은 저항값을 갖는 제3 등가저항(Rnon)으로 나타낼 수 있다. 센싱회로(230)의 제4 P채널 트랜지스터(PM24)는, 하이 레벨의 센싱입력신호(SA_INH)와 관계없이 항상 턴 온 상태이므로, 낮은 저항값을 갖는 제4 등가저항(Rpon)으로 나타낼 수 있다. 제1 N채널 트랜지스터(NM21) 및 제4 P채널 트랜지스터(PM24)가 모두 턴 온 된 상태이지만, 제1 N채널 트랜지스터(NM21)의 트랜스컨덕턴스가 제4 P채널 트랜지스터(PM24)의 트랜스컨덕턴스보다 크기 때문에, 제3 등가저항(Rnon)의 저항값은 제4 등가저항(Rpon)의 저항값보다 작다. 따라서 제3 등가저항(Pnon) 및 제4 등가저항(Rpon) 사이에서 분지되는 센싱출력라인(203)을 통해 로우 공급전압(VDDL)보다는 그라운드 전압에 가까운 로우 레벨의 센싱출력신호(SA_OUTL)가 출력된다. 로우 레벨의 센싱출력신호(SA_OUTL)를 통해, 불휘발성 메모리 셀(210)의 셀 트랜지스터를 구성하는 제1 P채널 트랜지스터(PM21)가 초기 상태인 것으로 판독할 수 있다.
도 9는 본 개시의 다른 예에 따른 불휘발성 메모리 소자를 나타내 보인 회로도이다. 도 9를 참조하면, 본 예에 따른 불휘발성 메모리 소자(300)는, 불휘발성 메모리 셀(310)과, 저항성 로드부(320)와, 그리고 센싱 회로(330)를 포함하여 구성된다. 불휘발성 메모리 셀(310)은, 셀 트랜지스터인 제1 P채널 트랜지스터(PM31)와 선택 트랜지스터인 제2 P채널 트랜지스터(PM32)로 구성된다. 제1 P채널 트랜지스터(PM31)의 게이트는 플로팅게이트이며, 드레인은 그라운드에 결합된다. 제1 P채널 트랜지스터(PM31)의 소스는 제2 P채널 트랜지스터(PM32)의 드레인에 직접 결합된다. 제2 P채널 트랜지스터(PM32)의 게이트로는 제1 인에이블신호(EN31)가 선택신호로 입력된다. 제2 P채널 트랜지스터(PM32)의 소스는 비트라인(BL)을 통해 제1 노드(node_C)에 결합된다.
저항성 로드부(320)는, 공급전압라인(301)과 제1 노드(node_C) 사이에 배치되는 저항성 부하를 포함한다. 일 예에서 저항성 부하는 제3 P채널 트랜지스터(PM33)로 구성될 수 있다. 제3 P채널 트랜지스터(PM33)의 게이트에는 제2 인에이블신호(EN32)가 입력된다. 제2 인에이블신호(EN32)는 제2 인에이블신호(EN32) 발생부(321)로부터 발생된다. 제3 P채널 트랜지스터(PM33)의 소스 및 드레인은, 각각 공급전압라인(301) 및 제1 노드(node_C)에 결합된다. 제3 P채널 트랜지스터(PM33)가 턴 온 되면, 제3 P채널 트랜지스터(PM33)는 공급전압라인(301)과 제1 노드(node_C) 사이의 저항 성분으로 작용할 수 있다.
제2 인에이블신호(EN32) 발생부(321)는, 공급전압(VDD)의 크기에 따라 제3 P채널 트랜지스터(PM33)가 선형영역(linear region) 또는 포화영역(saturation region)에서 동작하도록 하는 제2 인에이블신호(EN32)를 발생시킨다. 즉 제2 인에이블신호(EN32) 발생부(321)로부터 발생되는 제2 인에이블신호(EN32)는, 공급전압(VDD)의 크기에 따라 다른 크기를 가질 수 있다. 제3 P채널 트랜지스터(PM33)의 게이트-소스 사이에 인가되는 전위차가 임계치 이상이 되면 제3 P채널 트랜지스터(PM33)는 선형영역에서 동작한다. 반면에 제3 P채널 트랜지스터(PM33)의 게이트-소스 사이에 인가되는 전위차가 임계치보다 작으면 제3 P채널 트랜지스터(PM33)는 포화영역에서 동작한다. 제3 P채널 트랜지스터(PM33)의 게이트-소스 사이에 인가되는 전위차의 크기는, 공급전압(VDD)의 크기와 제2 인에이블신호(EN32)의 크기에 의해 결정된다. 공급전압(VDD)이 하이 레벨인 경우, 제2 인에이블신호(EN32) 발생부(321)는, 제3 P채널 트랜지스터(PM33)가 선형영역에서 동작되도록 하는 크기의 제2 인에이블신호(EN32)를 발생시킨다. 반면에 공급전압(VDD)이 로우 레벨인 경우, 제2 인에이블신호(EN32) 발생부(321)는, 제3 P채널 트랜지스터(PM33)가 포화영역에서 동작되도록 하는 크기의 제2 인에이블신호(EN32)를 발생시킨다. 이를 위해 제2 인에이블신호(EN32) 발생부(321)는, 제2 인에이블신호(EN32)로서 공급전압(VDD) 크기의 30-70%, 예컨대 대략 50%의 크기를 갖는 전압을 발생시킬 수 있다. 제3 P채널 트랜지스터(PM33)가 선형영역에서 동작하는 경우에 비하여 포화영역에서 동작하는 경우에 제3 P채널 트랜지스터(PM33)는 더 높은 등가저항을 나타낸다.
센싱 회로(330)는, 제1 N채널 트랜지스터(NM31) 및 제4 P채널 트랜지스터(PM34)로 구성되는 인버터 구조를 갖는다. 제1 N채널 트랜지스터(NM31)의 게이트는, 센싱입력라인(302)을 통해 입력되는 센싱입력신호(SA_IN)를 입력받는다. 센싱입력라인(302)은 제1 노드(node_C)에 결합된다. 제1 N채널 트랜지스터(NM31)의 소스는 그라운드에 결합된다. 제1 N채널 트랜지스터(NM31)의 드레인은 제4 P채널 트랜지스터(PM34)의 드레인에 결합된다. 제4 P채널 트랜지스터(PM34)의 소스는 공급전압(VDD)이 인가되는 공급전압라인(301)에 결합된다. 제4 P채널 트랜지스터(PM34)의 게이트는 그라운드에 결합된다. 따라서 제4 P채널 트랜지스터(PM34)는 센싱입력신호(SA_IN)에 관계없이 항상 턴 온 상태를 유지한다. 제1 N채널 트랜지스터(NM31)의 드레인 및 제4 P채널 트랜지스터(PM34)의 드레인은 센싱출력라인(303)에 결합된다. 센싱출력라인(303)을 통해 센싱출력신호(SA_OUT)가 출력될 수 있다.
제1 N채널 트랜지스터(NM31)는 제4 P채널 트랜지스터(PM34)의 트랜스컨덕턴스보다 큰 트랜스컨덕턴스를 갖는다. 이를 위해, 제1 N채널 트랜지스터(NM31)의 채널길이 및 채널폭은, 각각 제4 P채널 트랜지스터(PM34)의 채널길이 및 채널폭보다 짧고 넓을 수 있다. 제1 N채널 트랜지스터(NM31)가 제4 P채널 트랜지스터(PM34)보다 큰 트랜스컨덕턴스를 가짐에 따라, 제1 N채널 트랜지스터(NM31) 및 제4 P채널 트랜지스터(PM34)가 모두 턴 온 되는 경우, 제1 N채널 트랜지스터(NM31)의 저항이 제4 P채널 트랜지스터(PM34)의 저항보다 작은 크기를 갖는다. 따라서 제1 N채널 트랜지스터(NM31) 및 제4 P채널 트랜지스터(PM34)가 모두 턴 온 되는 경우, 센싱출력라인(303)을 통해 출력되는 센싱출력신호(SA_OUT)로서 로우 신호(low signal)가 출력된다.
도 10 및 도 11은 도 9의 불휘발성 메모리 소자(300)의 공급전압이 각각 하이레벨 및 로우 레벨인 경우에서의 제2 인에이블신호(EN32) 발생부(321)에 의한 저항성 부하의 등가저항을 설명하기 위해 나타내 보인 도면들이다. 하나의 예시로서, 제2 인에이블신호(EN32) 발생부(321)가 공급전압(VDD)의 1/2배 크기의 제2 인에이블신호(EN32)를 발생시키는 경우를 예로 들기로 한다. 도 10에 나타낸 바와 같이, 예컨대 +5V의 하이 레벨의 공급전압(VDDH)이 공급되는 경우, 제2 인에이블신호(EN32) 발생부(321)로부터 발생되는 제2 인에이블신호(EN32)는 +2.5V가 된다. 이 제2 인에이블신호(EN32)는 제3 P채널 트랜지스터(PM33)의 게이트에 인가된다. 따라서 제3 P채널 트랜지스터(PM33)의 게이트-소스 사이에는 2.5V의 전위차가 인가된다. 이 전위차는 제3 P채널 트랜지스터(PM33)가 선형영역에서 동작할 정도의 크기이며, 따라서 제3 P채널 트랜지스터(PM33)는 선형영역에서 동작한다. 선형영역에서 동작하는 제3 P채널 트랜지스터(PM33)는 상대적으로 낮은 저항값을 갖는 등가저항(Rloadlinear)으로 작용한다. 반면에 도 11에 나타낸 바와 같이, 예컨대 +2V의 로우 레벨의 공급전압(VDDL)이 공급되는 경우, 제2 인에이블신호(EN32) 발생부(321)로부터 발생되는 제2 인에이블신호(EN32)는 +1V가 된다. 이 제2 인에이블신호(EN32)는 제3 P채널 트랜지스터(PM33)의 게이트에 인가된다. 따라서 제3 P채널 트랜지스터(PM33)의 게이트-소스 사이에는 1V의 전위차가 인가된다. 이 전위차는 제3 P채널 트랜지스터(PM33)가 포화영역에서 동작할 정도의 크기이며, 따라서 제3 P채널 트랜지스터(PM33)는 포화영역에서 동작한다. 포화영역에서 동작하는 제3 P채널 트랜지스터(PM33)는 상대적으로 높은 저항값을 갖는 등가저항(Rloadsat)으로 작용한다. 도 10 및 도 11을 참조하여 설명한 바와 같이, 하이 레벨의 공급전압(VDDH)이 사용되는 경우, 저항성 부하인 제3 P채널 트랜지스터(PM33)는 상대적으로 낮은 저항값의 등가저항(Rloadlinear)으로 작용한다. 그리고 로우 레벨의 공급전압(VDDL)이 사용되는 경우, 저항성 부하인 제3 P채널 트랜지스터(PM33)는 상대적으로 높은 저항값의 등가저항(Rloadsat)으로 작용한다.
도 12는 도 9의 불휘발성 메모리 소자(300)의 제2 인에이블신호(EN32) 발생부(321)를 구성하는 전압분배 바이어스회로의 일 예를 나타내 보인 회로도이다. 도 12에서 도 9와 동일한 참조부호는 동일한 구성요소를 나타낸다. 따라서 도 9를 참조하여 설명한 중복되는 내용에 대한 설명은 생략하기로 한다. 도 12에 나타낸 바와 같이, 제2 인에이블신호(EN32) 발생부(321)는 제1 저항(R1) 및 제2 저항(R2)을 포함하는 전압분배 바이어스회로로 구성될 수 있다. 제1 저항(R1) 및 제2 저항(R2)은 공급전압라인(301)과 그라운드 사이에서 직렬로 배치된다. 제2 인에이블신호(EN32) 발생부(321)의 출력라인은 제1 저항(R1) 및 제2 저항(R2) 사이에 배치된다. 제2 인에이블신호(EN32) 발생부(321)의 출력라인을 통해 출력되는 제2 인에이블신호(EN32)는, 공급전압(VDD)의 크기와, 그리고 제1 저항(R1)의 저항값 및 제2 저항(R2)의 저항값에 의해 결정된다. 즉 제2 인에이블신호(EN32)는, r1 및 r2가 각각 제1 저항(R1) 및 제2 저항(R2)의 저항값이고, Vdd가 공급전압(VDD)인 경우, (r2/(r1+r2))Vdd의 식에 의해 결정된다. 일 예로 제1 저항(R1)과 제2 저항(R2)이 동일한 저항값을 갖는 경우, 제2 인에이블신호(EN32)는 공급전압(VDD)의 1/2배 크기의 전압이 된다.
도 13은 도 9의 불휘발성 메모리 소자(300)의 하이 레벨의 공급전압(VDDH)에서의 프로그램된 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다. 도 13을 도 9와 함께 참조하면, 셀 트랜지스터인 제1 P채널 트랜지스터(PM31)에 대한 리드 동작을 수행하기 위해, 제1 인에이블 신호(EN31)에 로우 신호를 입력하여, 선택 트랜지스터인 제2 P채널 트랜지스터(PM32)를 턴 온 시킨다. 제1 노드(node_C)와 그라운드 사이의 불휘발성 메모리 셀(310)은, 제1 등가저항(Rprogramcell)으로 나타낼 수 있다. 제2 인에이블신호(EN32) 발생부(321)는 제3 P채널 트랜지스터(PM33)가 선형영역에서 동작하도록 하는 크기의 제2 인에이블신호(EN32)를 발생시킨다. 이에 따라 공급전압라인(301)과 제1 노드(node_C) 사이의 제3 P채널 트랜지스터(PM33)는 제2 등가저항(Rloadlinear)으로 나타낼 수 있다. 제1 P채널 트랜지스터(PM31)가 온 셀 상태인 프로그램된 상태이므로, 제1 등가저항(Rprogramcell)은 제2 등가저항(Rloadlinear)에 비하여 낮은 저항값을 갖는다. 따라서 제1 노드(node_C)에서의 전압은 그라운드 전압, 예컨대 0V에 가까운 크기를 갖는다. 이 제1 노드(node_C)에서의 전압은, 로우 레벨의 센싱입력신호(SA_INL)를 구성하며, 로우 레벨의 센싱입력신호(SA_INL)는 센싱입력라인(302)을 통해 센싱회로(330)의 제1 N채널 트랜지스터(NM31)의 게이트에 인가된다.
로우 레벨의 센싱입력신호(SA_INL)가 게이트에 인가됨에 따라, 제1 N채널 트랜지스터(NM31)는 턴 오프된다. 따라서 센싱회로(330)의 제1 N채널 트랜지스터(NM31)는 매우 큰 저항값을 갖는 제3 등가저항(Rnoff)으로 나타낼 수 있다. 센싱회로(330)의 제4 P채널 트랜지스터(PM34)는, 로우 레벨의 센싱입력신호(SA_INL)와 관계없이 항상 턴 온 상태이므로, 낮은 저항값을 갖는 제4 등가저항(Rpon)으로 나타낼 수 있다. 제4 등가저항(Rpon)이 제3 등가저항(Pnoff)에 비하여 매우 작은 저항값을 가짐에 따라, 제3 등가저항(Pnoff) 및 제4 등가저항(Rpon) 사이에서 분지되는 센싱출력라인(303)을 통해 하이 공급전압(VDDH)에 가까운 하이 레벨의 센싱출력신호(SA_OUTH)가 출력된다. 하이 레벨의 센싱출력신호(SA_OUTH)를 통해, 불휘발성 메모리 셀(310)의 셀 트랜지스터를 구성하는 제1 P채널 트랜지스터(PM31)가 프로그램된 상태인 것으로 판독할 수 있다.
도 14는 도 9의 불휘발성 메모리 소자(300)의 하이 공급전압(VDDH)에서의 초기 상태의 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다. 도 14를 도 9와 함께 참조하면, 셀 트랜지스터인 제1 P채널 트랜지스터(PM31)에 대한 리드 동작을 수행하기 위해, 제1 인에이블 신호(EN31)에 로우 신호를 입력하여, 선택 트랜지스터인 제2 P채널 트랜지스터(PM32)를 턴 온 시킨다. 제1 노드(node_C)와 그라운드 사이의 불휘발성 메모리 셀(310)은, 제1 등가저항(Rinitialcell)으로 나타낼 수 있다. 제2 인에이블신호(EN32) 발생부(321)는 제3 P채널 트랜지스터(PM33)가 선형영역에서 동작하도록 하는 크기의 제2 인에이블신호(EN32)를 발생시킨다. 공급전압라인(301)과 제1 노드(node_C) 사이의 제3 P채널 트랜지스터(PM33)는 제2 등가저항(Rloadlinear)으로 나타낼 수 있다. 제1 P채널 트랜지스터(PM31)가 오프 셀 상태인 초기 상태이므로, 제1 등가저항(Rinitialcell)은 제2 등가저항(Rloadlinear)에 비하여 매우 높은 저항값을 갖는다. 따라서 제1 노드(node_C)에서의 전압은 하이 공급전압(VDDH)에 가까운 크기를 갖는다. 이 제1 노드(node_C)에서의 전압은, 하이 레벨의 센싱입력신호(SA_INH)를 구성하며, 하이 레벨의 센싱입력신호(SA_INH)는 센싱입력라인(302)을 통해 센싱회로(330)의 제1 N채널 트랜지스터(NM31)의 게이트에 인가된다.
하이 레벨의 센싱입력신호(SA_INH)가 게이트에 인가됨에 따라, 제1 N채널 트랜지스터(NM31)는 턴 온 된다. 따라서 센싱회로(330)의 제1 N채널 트랜지스터(NM31)는 매우 작은 저항값을 갖는 제3 등가저항(Rnon)으로 나타낼 수 있다. 센싱회로(330)의 제4 P채널 트랜지스터(PM34)는, 하이 레벨의 센싱입력신호(SA_INH)와 관계없이 항상 턴 온 상태이므로, 낮은 저항값을 갖는 제4 등가저항(Rpon)으로 나타낼 수 있다. 제1 N채널 트랜지스터(NM31) 및 제4 P채널 트랜지스터(PM34)가 모두 턴 온 된 상태이지만, 제1 N채널 트랜지스터(NM31)의 트랜스컨덕턴스가 제4 P채널 트랜지스터(PM34)의 트랜스컨덕턴스보다 크기 때문에, 제3 등가저항(Rnon)의 저항값은 제4 등가저항(Rpon)의 저항값보다 작다. 따라서 제3 등가저항(Pnon) 및 제4 등가저항(Rpon) 사이에서 분지되는 센싱출력라인(303)을 통해 하이 공급전압(VDDH)보다는 그라운드 전압에 가까운 로우 레벨의 센싱출력신호(SA_OUTL)가 출력된다. 로우 레벨의 센싱출력신호(SA_OUTL)를 통해, 불휘발성 메모리 셀(310)의 셀 트랜지스터를 구성하는 제1 P채널 트랜지스터(PM31)가 초기 상태인 것으로 판독할 수 있다.
도 15는 도 9의 불휘발성 메모리 소자(300)의 로우 공급전압(VDDL)에서의 프로그램된 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다. 도 15를 도 9와 함께 참조하면, 셀 트랜지스터인 제1 P채널 트랜지스터(PM31)에 대한 리드 동작을 수행하기 위해, 제1 인에이블 신호(EN31)에 로우 신호를 입력하여, 선택 트랜지스터인 제2 P채널 트랜지스터(PM32)를 턴 온 시킨다. 제1 노드(node_C)와 그라운드 사이의 불휘발성 메모리 셀(310)은, 제1 등가저항(Rprogramcell)으로 나타낼 수 있다. 제2 인에이블신호(EN32) 발생부(321)는 제3 P채널 트랜지스터(PM33)가 포화영역에서 동작하도록 하는 크기의 제2 인에이블신호(EN32)를 발생시킨다. 공급전압라인(301)과 제1 노드(node_C) 사이의 제3 P채널 트랜지스터(PM33)는 제2 등가저항(Rloadsat)으로 나타낼 수 있다. 제1 P채널 트랜지스터(PM31)가 온 셀 상태인 프로그램된 상태이므로, 제1 등가저항(Rprogramcell)은 제2 등가저항(Rloadsat)에 비하여 매우 낮은 저항값을 갖는다. 더욱이 제3 P채널 트랜지스터(PM33)가 포화영역에서 동작하므로, 제2 등가저항(Rloadsat)의 저항값은, 하이 레벨의 공급전압이 사용되는 경우에서의 제3 P채널 트랜지스터(PM33)의 저항값보다 크다. 따라서 제1 등가저항(Rprogramcell)과 제2 등가저항(Rloadsat) 사이의 저항값 차이는 더 커지며, 이에 따라 리드 마진을 더 확보할 수 있다. 제1 노드(node_C)에서의 전압은 그라운드 전압, 예컨대 0V에 가까운 크기를 갖는다. 이 제1 노드(node_C)에서의 전압은, 로우 레벨의 센싱입력신호(SA_INL)를 구성하며, 로우 레벨의 센싱입력신호(SA_INL)는 센싱입력라인(302)을 통해 센싱회로(330)의 제1 N채널 트랜지스터(NM31)의 게이트에 인가된다.
로우 레벨의 센싱입력신호(SA_INL)가 게이트에 인가됨에 따라, 제1 N채널 트랜지스터(NM31)는 턴 오프된다. 따라서 센싱회로(330)의 제1 N채널 트랜지스터(NM31)는 매우 큰 저항값을 갖는 제3 등가저항(Rnoff)으로 나타낼 수 있다. 센싱회로(330)의 제4 P채널 트랜지스터(PM34)는, 로우 레벨의 센싱입력신호(SA_INL)와 관계없이 항상 턴 온 상태이므로, 낮은 저항값을 갖는 제4 등가저항(Rpon)으로 나타낼 수 있다. 제4 등가저항(Rpon)이 제3 등가저항(Pnoff)에 비하여 매우 작은 저항값을 가짐에 따라, 제3 등가저항(Pnoff) 및 제4 등가저항(Rpon) 사이에서 분지되는 센싱출력라인(303)을 통해 로우 공급전압(VDDL)에 가까운 하이 레벨의 센싱출력신호(SA_OUTH)가 출력된다. 하이 레벨의 센싱출력신호(SA_OUTH)를 통해, 불휘발성 메모리 셀(310)의 셀 트랜지스터를 구성하는 제1 P채널 트랜지스터(PM31)가 프로그램된 상태인 것으로 판독할 수 있다.
도 16은 도 9의 불휘발성 메모리 소자(300)의 로우 공급전압(VDDL)에서의 초기 상태의 셀 트랜지스터에 대한 리드 동작을 설명하기 위해 나타내 보인 등가회로도이다. 도 16을 도 9와 함께 참조하면, 셀 트랜지스터인 제1 P채널 트랜지스터(PM31)에 대한 리드 동작을 수행하기 위해, 제1 인에이블 신호(EN31)에 로우 신호를 입력하여, 선택 트랜지스터인 제2 P채널 트랜지스터(PM32)를 턴 온 시킨다. 제1 노드(node_C)와 그라운드 사이의 불휘발성 메모리 셀(310)은, 제1 등가저항(Rinitialcell)으로 나타낼 수 있다. 제2 인에이블신호(EN32) 발생부(321)는 제3 P채널 트랜지스터(PM33)가 포화영역에서 동작하도록 하는 크기의 제2 인에이블신호(EN32)를 발생시킨다. 공급전압라인(301)과 제1 노드(node_C) 사이의 제3 P채널 트랜지스터(PM33)는 제2 등가저항(Rloadsat)으로 나타낼 수 있다. 제1 P채널 트랜지스터(PM31)가 오프 셀 상태인 초기 상태이므로, 제1 등가저항(Rinitialcell)은 제2 등가저항(Rloadsat)에 비하여 매우 높은 저항값을 갖는다. 따라서 제1 노드(node_C)에서의 전압은 로우 공급전압(VDDL)에 가까운 크기를 갖는다. 이 제1 노드(node_C)에서의 전압은, 하이 레벨의 센싱입력신호(SA_INH)를 구성하며, 하이 레벨의 센싱입력신호(SA_INH)는 센싱입력라인(302)을 통해 센싱회로(330)의 제1 N채널 트랜지스터(NM31)의 게이트에 인가된다.
하이 레벨의 센싱입력신호(SA_INH)가 게이트에 인가됨에 따라, 제1 N채널 트랜지스터(NM31)는 턴 온 된다. 따라서 센싱회로(330)의 제1 N채널 트랜지스터(NM31)는 매우 작은 저항값을 갖는 제3 등가저항(Rnon)으로 나타낼 수 있다. 센싱회로(330)의 제4 P채널 트랜지스터(PM34)는, 하이 레벨의 센싱입력신호(SA_INH)와 관계없이 항상 턴 온 상태이므로, 낮은 저항값을 갖는 제4 등가저항(Rpon)으로 나타낼 수 있다. 제1 N채널 트랜지스터(NM31) 및 제4 P채널 트랜지스터(PM34)가 모두 턴 온 된 상태이지만, 제1 N채널 트랜지스터(NM31)의 트랜스컨덕턴스가 제4 P채널 트랜지스터(PM34)의 트랜스컨덕턴스보다 크기 때문에, 제3 등가저항(Rnon)의 저항값은 제4 등가저항(Rpon)의 저항값보다 작다. 따라서 제3 등가저항(Pnon) 및 제4 등가저항(Rpon) 사이에서 분지되는 센싱출력라인(303)을 통해 로우 공급전압(VDDL)보다는 그라운드 전압에 가까운 로우 레벨의 센싱출력신호(SA_OUTL)가 출력된다. 로우 레벨의 센싱출력신호(SA_OUTL)를 통해, 불휘발성 메모리 셀(310)의 셀 트랜지스터를 구성하는 제1 P채널 트랜지스터(PM31)가 초기 상태인 것으로 판독할 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.
200...불휘발성 메모리 소자 201...공급전압라인
202...센싱입력라인 203...센싱출력라인
210...불휘발성 메모리 셀 220...저항성 로드부
230...센싱회로 PM21...제1 P채널 트랜지스터
PM22...제2 P채널 트랜지스터 PM23..제3 P채널 트랜지스터
PM24...제4 P채널 트랜지스터 NM21...제1 N채널 트랜지스터

Claims (16)

  1. 불휘발성 메모리 셀; 및
    상기 불휘발성 메모리 셀의 비트라인에 결합되는 센싱회로를 포함하되,
    상기 센싱회로는, 공급전압라인에 결합되는 P채널 트랜지스터 및 그라운드에 결합되는 N채널 트랜지스터를 포함하는 인버터로 구성되고,
    상기 N채널 트랜지스터의 게이트, 소스, 및 드레인은, 각각 상기 비트라인에 결합되는 센싱입력라인, 센싱출력라인, 및 그라운드에 각각 결합되며, 그리고
    상기 P채널 트랜지스터의 게이트, 소스, 및 드레인은, 각각 그라운드, 상기 공급전압라인, 및 상기 센싱출력라인에 결합되는 불휘발성 메모리 소자.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 불휘발성 메모리 셀은, 플로팅게이트 및 소스와, 그라운드에 결합되는 드레인을 갖는 제1 P채널형 트랜지스터로 구성되는 불휘발성 메모리 소자.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 불휘발성 메모리 셀은, 상기 비트라인 및 상기 제1 P채널형 트랜지스터 사이에 배치되는 선택 트랜지스터를 더 포함하는 불휘발성 메모리 소자.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 선택 트랜지스터는, 상기 비트라인에 결합되는 소스와, 상기 제1 P채널형 트랜지스터의 소스에 결합되는 드레인과, 제1 인에이블신호가 입력되는 게이트를 갖는 제2 P채널형 트랜지스터로 구성되는 불휘발성 메모리 소자.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 불휘발성 메모리 셀의 비트라인과 공급전압라인 사이에 배치되는 저항성 로드부를 더 포함하는 불휘발성 메모리 소자.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 저항성 로드부는, 상기 공급전압라인에 결합되는 소스와, 상기 비트라인에 결합되는 드레인과, 제2 인에이블신호가 입력되는 게이트를 갖는 제3 P채널 트랜지스터로 구성되는 불휘발성 메모리 소자.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제3 P채널 트랜지스터는, 공급전압의 크기와 상기 제2 인에이블신호에 의해 선형영역 또는 포화영역에서 동작하는 불휘발성 메모리 소자.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 저항성 로드부는, 공급전압의 크기에 따라 다른 크기의 제2 인에이블신호를 발생시키는 제2 인에이블신호 발생부를 더 포함하는 불휘발성 메모리 소자.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제2 인에이블신호 발생부는, 하이 레벨의 공급전압이 사용되는 경우 상기 제3 P채널 트랜지스터가 선형영역에서 동작하도록 하는 제2 인에이블신호를 발생시키고, 로우 레벨의 공급전압이 사용되는 경우 상기 제3 P채널 트랜지스터가 포화영역에서 동작하도록 하는 제2 인에이블신호를 발생시키는 불휘발성 메모리 소자.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제2 인에이블신호 발생부는, 상기 제2 인에이블신호로서 상기 공급전압 크기의 30-70%의 크기를 갖는 전압을 발생시키는 불휘발성 메모리 소자.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제2 인에이블신호 발생부는, 상기 제2 인에이블신호로서 상기 공급전압 크기의 50%의 크기를 갖는 전압을 발생시키는 불휘발성 메모리 소자.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제2 인에이블신호 발생부는, 상기 공급전압라인과 그라운드 사이에서 제1 저항 및 제2 저항이 직렬로 결합되고, 상기 제1 저항 및 제2 저항 사이에서 출력라인이 분지되는 전압분배 바이어스 회로로 구성되는 불휘발성 메모리 소자.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제1 저항 및 제2 저항은 동일한 저항값을 갖는 불휘발성 메모리 소자.
  14. 삭제
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 N채널 트랜지스터는 상기 P채널 트랜지스터보다 큰 트랜스컨덕턴스를 갖는 불휘발성 메모리 소자.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 N채널 트랜지스터는, 상기 P채널 트랜지스터의 채널길이보다 짧은 채널길이를 갖거나, 상기 P채널 트랜지스터의 채널폭보다 넓은 채널폭을 갖는 불휘발성 메모리 소자.
KR1020160044099A 2016-04-11 2016-04-11 넓은 동작 영역을 갖는 불휘발성 메모리 소자 KR102511901B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160044099A KR102511901B1 (ko) 2016-04-11 2016-04-11 넓은 동작 영역을 갖는 불휘발성 메모리 소자
US15/219,906 US9627083B1 (en) 2016-04-11 2016-07-26 Nonvolatile memory devices relating to operation ranges
TW105128066A TWI698877B (zh) 2016-04-11 2016-08-31 相關於操作範圍的非揮發性記憶體裝置
CN201610851419.7A CN107293326B (zh) 2016-04-11 2016-09-26 与工作范围相关的非易失性存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160044099A KR102511901B1 (ko) 2016-04-11 2016-04-11 넓은 동작 영역을 갖는 불휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
KR20170116405A KR20170116405A (ko) 2017-10-19
KR102511901B1 true KR102511901B1 (ko) 2023-03-20

Family

ID=58772192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160044099A KR102511901B1 (ko) 2016-04-11 2016-04-11 넓은 동작 영역을 갖는 불휘발성 메모리 소자

Country Status (4)

Country Link
US (1) US9627083B1 (ko)
KR (1) KR102511901B1 (ko)
CN (1) CN107293326B (ko)
TW (1) TWI698877B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113760802B (zh) * 2020-06-03 2024-05-14 长鑫存储技术有限公司 片上终端电路及存储器设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110188316A1 (en) * 2010-02-01 2011-08-04 Sanyo Electric Co., Ltd. Semiconductor memory device
KR101369249B1 (ko) 2012-08-07 2014-03-06 주식회사 동부하이텍 비휘발성 메모리의 센스 앰프 회로 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830066B2 (ja) * 1989-05-25 1998-12-02 ソニー株式会社 半導体メモリ
JPH06176585A (ja) * 1992-12-07 1994-06-24 Fujitsu Ltd 半導体記憶装置
JPH0896582A (ja) * 1994-09-27 1996-04-12 Mitsubishi Electric Corp 半導体装置
US6108237A (en) * 1997-07-17 2000-08-22 Micron Technology, Inc. Fast-sensing amplifier for flash memory
JP2000101050A (ja) * 1998-09-22 2000-04-07 Nec Corp 半導体記憶装置およびメモリセルのレイアウト方法
US6618313B2 (en) * 2001-02-23 2003-09-09 Intel Corporation Self-timed activation logic for memory
US6512684B2 (en) * 2001-06-11 2003-01-28 International Business Machines Corporation Content addressable memory having cascaded sub-entry architecture
JP2004047016A (ja) * 2002-07-15 2004-02-12 Renesas Technology Corp 不揮発性半導体記憶装置
US7345512B2 (en) * 2004-05-04 2008-03-18 Silicon Storage Technology, Inc. Sense amplifier for low voltage high speed sensing
US7277351B2 (en) * 2005-11-17 2007-10-02 Altera Corporation Programmable logic device memory elements with elevated power supply levels
JP5437658B2 (ja) * 2009-02-18 2014-03-12 セイコーインスツル株式会社 データ読出回路及び半導体記憶装置
KR20100097891A (ko) 2009-02-27 2010-09-06 삼성전자주식회사 비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로
KR20130092174A (ko) * 2012-02-10 2013-08-20 에스케이하이닉스 주식회사 불휘발성 반도체 메모리 장치 및 이 장치의 데이터 센싱 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110188316A1 (en) * 2010-02-01 2011-08-04 Sanyo Electric Co., Ltd. Semiconductor memory device
KR101369249B1 (ko) 2012-08-07 2014-03-06 주식회사 동부하이텍 비휘발성 메모리의 센스 앰프 회로 장치

Also Published As

Publication number Publication date
CN107293326B (zh) 2020-11-27
KR20170116405A (ko) 2017-10-19
TWI698877B (zh) 2020-07-11
US9627083B1 (en) 2017-04-18
CN107293326A (zh) 2017-10-24
TW201737257A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
US20120212993A1 (en) One time programming bit cell
JP2005050421A (ja) 半導体記憶装置
KR101442298B1 (ko) 데이터 독출 회로
TW201401740A (zh) 昇壓電路
US7605633B2 (en) Level shift circuit which improved the blake down voltage
JP2005032430A (ja) フラッシュメモリ装置
KR102511901B1 (ko) 넓은 동작 영역을 갖는 불휘발성 메모리 소자
JP2003051196A5 (ja) 不揮発性メモリ及びそれを用いた電子機器
KR102463921B1 (ko) 넓은 동작 영역을 갖는 불휘발성 메모리 소자
KR20160106990A (ko) 전원 공급 회로 및 이를 포함하는 반도체 메모리 장치
TWI662549B (zh) Data reading circuit
KR102591119B1 (ko) 폴딩회로 및 이를 포함하는 불휘발성 메모리 소자
US11183252B2 (en) Dynamic voltage supply circuits and nonvolatile memory devices including the same
JP3621542B2 (ja) 半導体集積回路
JP2007334925A (ja) 不揮発性半導体記憶装置
KR20150048427A (ko) 디스차지 회로
KR102511902B1 (ko) 리드 디스터브가 억제되는 불휘발성 메모리 소자
JP6201646B2 (ja) 半導体記憶装置
US6618289B2 (en) High voltage bit/column latch for Vcc operation
WO2023176510A1 (ja) 不揮発性メモリ装置
JP2006277799A (ja) Ｏｔｐヒューズ回路
JP6164048B2 (ja) 半導体記憶装置及びそれに用いられる回路装置
JP2006086892A (ja) 半導体集積回路装置
JP2002150786A (ja) 不揮発性半導体記憶装置
JP2018147541A (ja) メモリを備えた集積回路および書き込み方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant