JP2006277799A - Ｏｔｐヒューズ回路 - Google Patents

Abstract

【課題】 未書き込み状態でも読み出し出力を確定させ、使用する回路を動作可能にすると共に、書き込みを２回可能にするＯＴＰヒューズ回路を得る。
【解決手段】 コンデンサ４，５の容量値Ｃ４，Ｃ５をＣ４＞Ｃ５に設定したので、ＯＴＰセル１，２のいずれにも書き込みされていない場合、コンデンサ５の方がコンデンサ４よりも早く電位が上昇し、読み出し電圧確定回路の動作により書き込み読み出し線６は“Ｌ”、書き込み読み出し線７は“Ｈ”に読み出し出力が確定し、使用する回路を動作可能にする。また、ＯＴＰセル１に既に書き込みされており、その上、ＯＴＰセル２に書き込みされた場合に、コンデンサ５の方がコンデンサ４よりも早く電位が上昇し、読み出し電圧確定回路の動作により書き込み読み出し線６は“Ｌ”、書き込み読み出し線７は“Ｈ”に読み出し出力が確定し、書き込みを２回可能にする。
【選択図】 図１

Description

この発明は、ＣＭＯＳ回路およびＢｉ−ＣＭＯＳ回路等に適用されるＯＴＰヒューズ回路に関するものである。

ＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍａｂｌｅ）ヒューズ回路は、ＥＰＲＯＭに類似したＲＯＭであり、書き込みを１度だけ可能にしたメモリである。
従来のＯＴＰヒューズ回路としては、複数のヒューズセルに同時書き込みを行うものがある（例えば、特許文献１参照）。
また、ＯＴＰＲＯＭの冗長設定回路に、ヒューズ回路が組み込まれたものがある（例えば、特許文献２参照）。
さらに、ＯＴＰＲＯＭに関して十分な書き込み保証を行うもので、通常の深さで書き込まれている状態を書き込み状態にあるメモリセルと判定し、浅く書き込まれた状態を消去状態のセルとするものがある（例えば、特許文献３参照）。

特開平１０−１１２１９８号公報 特開平１０−１３４５９２号公報 特開平８−６３９８４号公報

従来のＯＴＰヒューズ回路は以上のように構成されているので、未書き込み状態では読み出し出力が不定となり、ＯＴＰヒューズ回路を使用する回路を動作させるには、書き込みを行って読み出し出力を確定する必要がある。
また、既に書き込みが行われていて読み出し出力が確定している場合には、読み出し出力を反転することはできず、書き込み修正が不可能であるなどの課題があった。

この発明は上記のような課題を解決するためになされたもので、未書き込み状態でも読み出し出力を確定させ、使用する回路を動作可能にすると共に、書き込みを２回可能にするＯＴＰヒューズ回路を得ることを目的とする。

この発明に係るＯＴＰヒューズ回路は、第１の容量の容量値を第２の容量の容量値よりも大きくしたものである。

この発明によれば、第１および第２のＯＴＰセルのいずれにも書き込みされていない場合、第１および第２のＯＴＰセルのリーク電流値はほぼ同じであるため、第２の容量の方が第１の容量よりも早く電位が上昇し、読み出し電位確定回路の動作により第１の書き込み読み出し線は“Ｌ”、第２の書き込み読み出し線は“Ｈ”に読み出し出力が確定し、使用する回路を動作可能にする。
また、第１のＯＴＰセルに書き込みされている場合に、第１のＯＴＰセルの貫通電流値の方が第２のＯＴＰセルのリーク電流値よりも遥かに大きいため、第１の容量の方が第２の容量よりも早く電位が上昇し、読み出し電位確定回路の動作により第１の書き込み読み出し線は“Ｈ”、第２の書き込み読み出し線は“Ｌ”に読み出し出力が確定し、通常の書き込みおよび読み出し動作を可能にする。
さらに、第１のＯＴＰセルに既に書き込みされており、その上、第２のＯＴＰセルに書き込みされた場合に、第１および第２のＯＴＰセルの貫通電流値はほぼ同じであるため、第２の容量の方が第１の容量よりも早く電位が上昇し、読み出し電位確定回路の動作により第１の書き込み読み出し線は“Ｌ”、第２の書き込み読み出し線は“Ｈ”に読み出し出力が確定し、書き込みを２回可能にする効果がある。

実施の形態１．
図１はこの発明の実施の形態１によるＯＴＰヒューズ回路を示す回路図であり、図において、ＯＴＰセル（第１のＯＴＰセル）１は、ソースが電源（高電位電源）ＶＯＴＰに接続され、ゲートがセル選択信号ＳＧＦＵＳＥが入力されるセル選択線３に接続されたＰＭＯＳトランジスタ１ａと、ソースがＰＭＯＳトランジスタ１ａのドレインに接続され、ゲートがフローティングゲートＦＧにされたＰＭＯＳトランジスタ１ｂとからなるものである。なお、ＰＭＯＳトランジスタ１ａ，１ｂのバックゲートは共に電源ＶＯＴＰに接続されたものである。
ＯＴＰセル（第２のＯＴＰセル）２は、ソースが電源（高電位電源）ＶＯＴＰに接続され、ゲートがセル選択信号ＳＧＦＵＳＥが入力されるセル選択線３に接続されたＰＭＯＳトランジスタ２ａと、ソースがＰＭＯＳトランジスタ２ａのドレインに接続され、ゲートがフローティングゲートＦＧにされたＰＭＯＳトランジスタ２ｂとからなるものである。なお、ＰＭＯＳトランジスタ２ａ，２ｂのバックゲートは共に電源ＶＯＴＰに接続されたものである。

コンデンサ（第１の容量）４は、ＯＴＰセル１のＰＭＯＳトランジスタ１ｂのドレインおよびグランド（低電位電源）間に接続され、コンデンサ（第２の容量）５は、ＯＴＰセル２のＰＭＯＳトランジスタ２ｂのドレインおよびグランド（低電位電源）間に接続されたものである。なお、コンデンサ４の容量値Ｃ４をコンデンサ５の容量値Ｃ５よりも大きくしたものである。
書き込み読み出し線（第１の書き込み読み出し線）６は、ＯＴＰセル１のＰＭＯＳトランジスタ１ｂのドレインおよびコンデンサ４間に接続され、書き込みデータおよび読み出しデータを入出力するものである。書き込み読み出し線（第２の書き込み読み出し線）７は、ＯＴＰセル２のＰＭＯＳトランジスタ２ｂのドレインおよびコンデンサ５間に接続され、書き込みデータおよび読み出しデータを入出力するものである。

インバータ（第１のインバータ）８ａは、書き込み読み出し線６から書き込み読み出し線７に向かって順方向に接続されたものであり、インバータ（第２のインバータ）８ｂは、書き込み読み出し線７から書き込み読み出し線６に向かって順方向に接続されたものである。なお、インバータ８ａ，８ｂの閾値ＶＴＨ（８ａ），ＶＴＨ（８ｂ）は同じである。これらインバータ８ａ，８ｂは、共に電源ＶＯＴＰに接続され、且つ書き込み読み出し線６，７間に接続され、それらの電位差に応じて相互に論理反転した書き込み読み出し線６，７の電位を確定する読み出し電位確定回路を構成するものである。

次に動作について説明する。
ＯＴＰヒューズ回路は、図１に示した回路で１ビットのデータを書き込みおよび読み出し可能にするメモリであり、実際には、図１に示した回路を複数配列して利用される。
ＯＴＰヒューズ回路の書き込み動作は、まず、セル選択信号ＳＧＦＵＳＥの“Ｌ”が入力されることで、ＯＴＰセル１，２が選択され、ＰＭＯＳトランジスタ１ａ，２ａがオンする。ここで、ＯＴＰセル１に書き込みたい場合は、書き込み読み出し線６に書き込みデータ“Ｌ”を入力する。ＰＭＯＳトランジスタ１ａがオンしているので、ＰＭＯＳトランジスタ１ｂのソースおよびドレイン間に高電圧が印加され、フローティングゲートＦＧおよびドレイン間のゲート容量によりフローティングゲートＦＧの電位が下がり、ＰＭＯＳトランジスタ１ｂがオンする。一旦、ＰＭＯＳトランジスタ１ｂがオンすると、フローティングゲートＦＧのゲート容量にホットエレクトロンが注入され、さらにフローティングゲートＦＧの電位が下がる。このように、書き込みを行ったＯＴＰセル１のＰＭＯＳトランジスタ１ｂには信号を与えなくても常時オンを保つことになる。

これに対して、書き込みが行われないＯＴＰセル２は、インバータ８ａ，８ｂにより書き込み読み出し線７に書き込みデータ“Ｈ”が入力されるので、ＰＭＯＳトランジスタ２ｂのソースおよびドレイン間に高電圧が印加されず、ＰＭＯＳトランジスタ２ｂがオフしたままとなる。
また、逆にＯＴＰセル１の代わりにＯＴＰセル２に書き込みたい場合は、書き込み読み出し線７に書き込みデータ“Ｌ”を入力すれば、書き込みを行ったＯＴＰセル２のＰＭＯＳトランジスタ２ｂには信号を与えなくても常時オンを保つことになる。この時、書き込みが行われないＯＴＰセル１は、インバータ８ａ，８ｂにより書き込み読み出し線６に書き込みデータ“Ｈ”が入力されるので、ＰＭＯＳトランジスタ１ｂのソースおよびドレイン間に高電圧が印加されず、ＰＭＯＳトランジスタ１ｂがオフしたままとなる。

ＯＴＰヒューズ回路の読み出し動作は、例えば、ＯＴＰヒューズ回路の書き込み後、電源ＶＯＴＰを切り、さらに、電源ＶＯＴＰを立ち上げ、ＯＴＰヒューズ回路を活かしてから行われる。まず、セル選択信号ＳＧＦＵＳＥの“Ｌ”が入力されることで、ＯＴＰセル１，２が選択され、ＰＭＯＳトランジスタ１ａ，２ａがオンする。ここで、ＯＴＰセル１に書き込みされている場合は、書き込みを行ったＯＴＰセル１のＰＭＯＳトランジスタ１ｂには信号を与えなくても常時オンを保つので、電源ＶＯＴＰからコンデンサ４に貫通電流が流れる。逆に、書き込みが行われないＯＴＰセル２は、ＯＴＰセル２のＰＭＯＳトランジスタ２ｂがオンすることなく、電源ＶＯＴＰからコンデンサ５に貫通電流が流れることはない。なお、実際には、貫通電流に比べて僅かなリーク電流が流れる。

コンデンサ４には大きな貫通電流が流れ、コンデンサ５には僅かなリーク電流のみ流れることから、コンデンサ４の電位はコンデンサ５の電位よりも早く高くなり、コンデンサ４の電位がインバータ８ａの閾値ＶＴＨ（８ａ）を超えると書き込み読み出し線７が“Ｌ”に確定し、インバータ８ｂにより書き込み読み出し線６が“Ｈ”に確定する。
これにより、書き込み読み出し線６から“Ｈ”の読み出しデータＲを読み出すことができ、また、書き込み読み出し線７から“Ｌ”の読み出しデータＺＲを読み出すことができる。
また、ＯＴＰセル２に書き込みされている場合は、書き込み読み出し線６から“Ｌ”の読み出しデータＲを読み出すことができ、書き込み読み出し線７から“Ｈ”の読み出しデータＺＲを読み出すことができる。

従来では、未書き込み状態では読み出し出力が不定となり、ＯＴＰヒューズ回路を使用することができなかったり、また、既に書き込みが行われていて読み出し出力が確定している場合には、読み出し出力を反転することはできず書き込み修正が不可能であったが、この実施の形態１では、図１のＯＴＰヒューズ回路において、コンデンサ４の容量値Ｃ４をコンデンサ５の容量値Ｃ５よりも大きくし、従来の課題を解消するものである。
以下、その動作について説明する。

（Ａ１）ＯＴＰセル１，２のいずれにも書き込みされていない場合
電源ＶＯＴＰを立ち上げ後、セル選択信号ＳＧＦＵＳＥの“Ｌ”が入力されることで、ＯＴＰセル１，２が選択され、ＰＭＯＳトランジスタ１ａ，２ａがオンするが、ＯＴＰセル１，２のいずれも書き込みされていないので、ＰＭＯＳトランジスタ１ｂ，２ｂはオンすることなく、貫通電流が流れない。しかしながら、実際には、貫通電流に比べて僅かなリーク電流がコンデンサ４，５に流れ、そのリーク電流によってコンデンサ４，５が充電される。
ここで、コンデンサ４，５の容量値Ｃ４，Ｃ５はＣ４＞Ｃ５に設定してあるので、コンデンサ５の電位は、コンデンサ４の電位よりも早く高くなり、コンデンサ５の電位がインバータ８ｂの閾値ＶＴＨ（８ｂ）を超えると書き込み読み出し線６が“Ｌ”に確定し、インバータ８ａにより書き込み読み出し線７が“Ｈ”に確定する。
ゆえに、ＯＴＰセル１，２のいずれにも書き込みされていない場合（未書き込み状態）の判定は、書き込み読み出し線６の読み出しデータＲが“Ｌ”となる。
これにより、未書き込みＯＴＰヒューズ回路を使用した回路でも動作可能になる。
また、未書き込みＯＴＰヒューズ回路の読み出しデータＲが“Ｌ”と確定しているので、読み出しデータＲを“Ｈ”としたい場合のみ書き込めば良く、読み出しデータＲを“Ｌ”としたい場合は書き込む必要がなく、この場合、書き込み動作を簡略化することができる。

（Ａ２）ＯＴＰセル１の読み出しデータＲを“Ｈ”としたい場合
書き込み読み出し線６に書き込みデータ“Ｌ”を入力し、ＯＴＰセル１に書き込みを行う。書き込みを行ったＯＴＰセル１のＰＭＯＳトランジスタ１ｂには信号を与えなくても常時オンを保つことになる。
電源ＶＯＴＰの立ち上がり時に、書き込みを行ったＯＴＰセル１のＰＭＯＳトランジスタ１ｂには信号を与えなくても常時オンを保つので、電源ＶＯＴＰからコンデンサ４に貫通電流が流れ、逆に、書き込みが行われないＯＴＰセル２は、電源ＶＯＴＰからコンデンサ５に貫通電流に比べて僅かなリーク電流が流れる。
コンデンサ４には大きな貫通電流が流れ、コンデンサ５には僅かなリーク電流のみ流れることから、コンデンサ４，５の容量値Ｃ４，Ｃ５はＣ４＞Ｃ５に設定してあっても、コンデンサ４の電位はコンデンサ５の電位よりも早く高くなり、コンデンサ４の電位がインバータ８ａの閾値ＶＴＨ（８ａ）を超えると書き込み読み出し線７が“Ｌ”に確定し、インバータ８ｂにより書き込み読み出し線６が“Ｈ”に確定する。
これにより、書き込み読み出し線６から“Ｈ”の読み出しデータＲを読み出すことができる。

（Ａ３）ＯＴＰセル１に既に書き込みされており、その上、ＯＴＰセル２に書き込みされた場合
ＯＴＰセル１に既に書き込みを行いＯＴＰセル１の読み出しデータＲを“Ｈ”としたＯＴＰヒューズ回路において、ＯＴＰセル１の読み出しデータＲを“Ｌ”に修正したい場合に、書き込み読み出し線７に書き込みデータ“Ｌ”を入力し、ＯＴＰセル２に書き込みを行う。書き込みを行ったＯＴＰセル２のＰＭＯＳトランジスタ２ｂには信号を与えなくても常時オンを保つことになる。
電源ＶＯＴＰの立ち上がり時に、既に書き込みが行われたＯＴＰセル１のＰＭＯＳトランジスタ１ｂには信号を与えなくても常時オンを保ち、また、新たに書き込みを行ったＯＴＰセル２のＰＭＯＳトランジスタ２ｂにも信号を与えなくても常時オンを保つので、電源ＶＯＴＰからコンデンサ４，５に貫通電流が流れ、その貫通電流によってコンデンサ４，５が充電される。
コンデンサ４，５の容量値Ｃ４，Ｃ５はＣ４＞Ｃ５に設定してあるので、コンデンサ５の電位は、コンデンサ４の電位よりも早く高くなり、コンデンサ５の電位がインバータ８ｂの閾値ＶＴＨ（８ｂ）を超えると書き込み読み出し線６が“Ｌ”に確定し、インバータ８ａにより書き込み読み出し線７が“Ｈ”に確定する。
ゆえに、ＯＴＰセル１，２のいずれにも書き込みされた場合（２回書き込み状態）の判定は、書き込み読み出し線６の読み出しデータＲが“Ｌ”となる。
これにより、未書き込みの修正（２回書き込み）が可能になる。

以上のように、この実施の形態１によれば、コンデンサ４，５の容量値Ｃ４，Ｃ５をＣ４＞Ｃ５に設定したので、ＯＴＰセル１，２のいずれにも書き込みされていない場合、ＯＴＰセル１，２のリーク電流値はほぼ同じであるため、コンデンサ５の方がコンデンサ４よりも早く電位が上昇し、読み出し電圧確定回路の動作により書き込み読み出し線６は“Ｌ”、書き込み読み出し線７は“Ｈ”に読み出し出力が確定し、使用する回路を動作可能にする。
また、ＯＴＰセル１に書き込みされている場合に、ＯＴＰセル１の貫通電流値の方がＯＴＰセル２のリーク電流値よりも遥かに大きいため、コンデンサ４の方がコンデンサ５よりも早く電位が上昇し、読み出し電圧確定回路の動作により書き込み読み出し線６は“Ｈ”、書き込み読み出し線７は“Ｌ”に読み出し出力が確定し、通常の書き込みおよび読み出し動作を可能にする。
さらに、ＯＴＰセル１に既に書き込みされており、その上、ＯＴＰセル２に書き込みされた場合に、ＯＴＰセル１，２の貫通電流値はほぼ同じであるため、コンデンサ５の方がコンデンサ４よりも早く電位が上昇し、読み出し電圧確定回路の動作により書き込み読み出し線６は“Ｌ”、書き込み読み出し線７は“Ｈ”に読み出し出力が確定し、書き込みを２回可能にする。

実施の形態２．
図２はこの発明の実施の形態２によるＯＴＰヒューズ回路を示す回路図であり、図において、抵抗９は、ＰＭＯＳトランジスタ１ｂのドレインおよび書き込み読み出し線６間に接続されたものである。その他の構成については、コンデンサ４の容量値Ｃ４とコンデンサ５の容量値Ｃ５とを同じにしたこと以外については、図１と同等である。

次に動作について説明する。
この実施の形態２では、図２のＯＴＰヒューズ回路において、ＰＭＯＳトランジスタ１ｂのドレインおよび書き込み読み出し線６間に抵抗９を挿入し、従来の課題を解消するものである。
以下、その動作について説明する。

（Ｂ１）ＯＴＰセル１，２のいずれにも書き込みされていない場合
電源ＶＯＴＰを立ち上げ後、セル選択信号ＳＧＦＵＳＥの“Ｌ”が入力されることで、ＯＴＰセル１，２が選択され、ＰＭＯＳトランジスタ１ａ，２ａがオンするが、ＯＴＰセル１，２のいずれも書き込みされていないので、ＰＭＯＳトランジスタ１ｂ，２ｂはオンすることなく、貫通電流が流れない。しかしながら、実際には、貫通電流に比べて僅かなリーク電流がコンデンサ４，５に流れ、そのリーク電流によってコンデンサ４，５が充電される。
ここで、ＰＭＯＳトランジスタ１ｂのドレインおよび書き込み読み出し線６間に抵抗９が接続されているので、コンデンサ４へのリーク電流は制限され、コンデンサ５の電位は、コンデンサ４の電位よりも早く高くなり、コンデンサ５の電位がインバータ８ｂの閾値ＶＴＨ（８ｂ）を超えると書き込み読み出し線６が“Ｌ”に確定し、インバータ８ａにより書き込み読み出し線７が“Ｈ”に確定する。
ゆえに、ＯＴＰセル１，２のいずれにも書き込みされていない場合（未書き込み状態）の判定は、書き込み読み出し線６の読み出しデータＲが“Ｌ”となる。
これにより、未書き込みＯＴＰヒューズ回路を使用した回路でも動作可能になる。
また、未書き込みＯＴＰヒューズ回路の読み出しデータＲが“Ｌ”と確定しているので、読み出しデータＲを“Ｈ”としたい場合のみ書き込めば良く、読み出しデータＲを“Ｌ”としたい場合は書き込む必要がなく、この場合、書き込み動作を簡略化することができる。

（Ｂ２）ＯＴＰセル１の読み出しデータＲを“Ｈ”としたい場合
書き込み読み出し線６に書き込みデータ“Ｌ”を入力し、ＯＴＰセル１に書き込みを行う。書き込みを行ったＯＴＰセル１のＰＭＯＳトランジスタ１ｂには信号を与えなくても常時オンを保つことになる。
電源ＶＯＴＰの立ち上がり時に、書き込みを行ったＯＴＰセル１のＰＭＯＳトランジスタ１ｂには信号を与えなくても常時オンを保つので、電源ＶＯＴＰからコンデンサ４に貫通電流が流れ、逆に、書き込みが行われないＯＴＰセル２は、電源ＶＯＴＰからコンデンサ５に貫通電流に比べて僅かなリーク電流が流れる。
コンデンサ４には大きな貫通電流が流れ、コンデンサ５には僅かなリーク電流のみ流れることから、抵抗９によりコンデンサ４への貫通電流は制限されても、コンデンサ４の電位はコンデンサ５の電位よりも早く高くなり、コンデンサ４の電位がインバータ８ａの閾値ＶＴＨ（８ａ）を超えると書き込み読み出し線７が“Ｌ”に確定し、インバータ８ｂにより書き込み読み出し線６が“Ｈ”に確定する。
これにより、書き込み読み出し線６から“Ｈ”の読み出しデータを読み出すことができる。

（Ｂ３）ＯＴＰセル１に既に書き込みされており、その上、ＯＴＰセル２に書き込みされた場合
ＯＴＰセル１に既に書き込みを行いＯＴＰセル１の読み出しデータＲを“Ｈ”としたＯＴＰヒューズ回路において、ＯＴＰセル１の読み出しデータＲを“Ｌ”に修正したい場合に、書き込み読み出し線７に書き込みデータ“Ｌ”を入力し、ＯＴＰセル２に書き込みを行う。書き込みを行ったＯＴＰセル２のＰＭＯＳトランジスタ２ｂには信号を与えなくても常時オンを保つことになる。
電源ＶＯＴＰの立ち上がり時に、既に書き込みが行われたＯＴＰセル１のＰＭＯＳトランジスタ１ｂには信号を与えなくても常時オンを保ち、また、新たに書き込みを行ったＯＴＰセル２のＰＭＯＳトランジスタ２ｂにも信号を与えなくても常時オンを保つので、電源ＶＯＴＰからコンデンサ４，５に貫通電流が流れ、その貫通電流によってコンデンサ４，５が充電される。
ＰＭＯＳトランジスタ１ｂのドレインおよび書き込み読み出し線６間に抵抗９が接続されているので、コンデンサ４への貫通電流は制限され、コンデンサ５の電位は、コンデンサ４の電位よりも早く高くなり、コンデンサ５の電位がインバータ８ｂの閾値ＶＴＨ（８ｂ）を超えると書き込み読み出し線６が“Ｌ”に確定し、インバータ８ａにより書き込み読み出し線７が“Ｈ”に確定する。
ゆえに、ＯＴＰセル１，２のいずれにも書き込みされた場合（２回書き込み状態）の判定は、書き込み読み出し線６の読み出しデータＲが“Ｌ”となる。
これにより、未書き込みの修正（２回書き込み）が可能になる。

以上のように、この実施の形態２によれば、ＰＭＯＳトランジスタ１ｂのドレインおよび書き込み読み出し線６間に抵抗９を挿入したので、ＯＴＰセル１，２のいずれにも書き込みされていない場合、ＯＴＰセル１のリーク電流値は抵抗９により制限され、ＯＴＰセル２のリーク電流値の方がＯＴＰセル１のリーク電流値よりも大きくなるため、コンデンサ５の方がコンデンサ４よりも早く電位が上昇し、読み出し電圧確定回路の動作により書き込み読み出し線６は“Ｌ”、書き込み読み出し線７は“Ｈ”に読み出し出力が確定し、使用する回路を動作可能にする。
また、ＯＴＰセル１に書き込みされている場合に、ＯＴＰセル１の貫通電流値の方がＯＴＰセル２のリーク電流値よりも遥かに大きいため、コンデンサ４の方がコンデンサ５よりも早く電位が上昇し、読み出し電圧確定回路の動作により書き込み読み出し線６は“Ｈ”、書き込み読み出し線７は“Ｌ”に読み出し出力が確定し、通常の書き込みおよび読み出し動作を可能にする。
さらに、ＯＴＰセル１に既に書き込みされており、その上、ＯＴＰセル２に書き込みされた場合に、ＯＴＰセル１の貫通電流値は抵抗９により制限され、ＯＴＰセル２の貫通電流値の方がＯＴＰセル１の貫通電流値よりも大きくなるため、コンデンサ５の方がコンデンサ４よりも早く電位が上昇し、読み出し電圧確定回路の動作により書き込み読み出し線６は“Ｌ”、書き込み読み出し線７は“Ｈ”に読み出し出力が確定し、書き込みを２回可能にする。

実施の形態３．
図３はこの発明の実施の形態３によるＯＴＰヒューズ回路を示す回路図であり、図において、インバータ８ａの閾値ＶＴＨ（８ａ）をインバータ８ｂの閾値ＶＴＨ（８ｂ）よりも大きくしたものである。その他の構成については、コンデンサ４の容量値Ｃ４とコンデンサ５の容量値Ｃ５とを同じにしたこと以外については、図１と同等である。

次に動作について説明する。
この実施の形態３では、図３のＯＴＰヒューズ回路において、インバータ８ａの閾値ＶＴＨ（８ａ）をインバータ８ｂの閾値ＶＴＨ（８ｂ）よりも大きくし、従来の課題を解消するものである。
以下、その動作について説明する。

（Ｃ１）ＯＴＰセル１，２のいずれにも書き込みされていない場合
電源ＶＯＴＰを立ち上げ後、セル選択信号ＳＧＦＵＳＥの“Ｌ”が入力されることで、ＯＴＰセル１，２が選択され、ＰＭＯＳトランジスタ１ａ，２ａがオンするが、ＯＴＰセル１，２のいずれも書き込みされていないので、ＰＭＯＳトランジスタ１ｂ，２ｂはオンすることなく、貫通電流が流れない。しかしながら、実際には、貫通電流に比べて僅かなリーク電流がコンデンサ４，５に流れ、そのリーク電流によってコンデンサ４，５が充電される。
コンデンサ４，５の電位は、同時に高くなるが、ここで、インバータ８ａの閾値ＶＴＨ（８ａ）をインバータ８ｂの閾値ＶＴＨ（８ｂ）よりも大きく設定してあるので、コンデンサ４の電位がインバータ８ａの閾値ＶＴＨ（８ａ）を超えるよりも先にコンデンサ５の電位がインバータ８ｂの閾値ＶＴＨ（８ｂ）を超え、書き込み読み出し線６が“Ｌ”に確定し、インバータ８ａにより書き込み読み出し線７が“Ｈ”に確定する。
ゆえに、ＯＴＰセル１，２のいずれにも書き込みされていない場合（未書き込み状態）の判定は、書き込み読み出し線６の読み出しデータＲが“Ｌ”となる。
これにより、未書き込みＯＴＰヒューズ回路を使用した回路でも動作可能になる。
また、未書き込みＯＴＰヒューズ回路の読み出しデータＲが“Ｌ”と確定しているので、読み出しデータＲを“Ｈ”としたい場合のみ書き込めば良く、読み出しデータＲを“Ｌ”としたい場合は書き込む必要がなく、この場合、書き込み動作を簡略化することができる。

（Ｃ２）ＯＴＰセル１の読み出しデータＲを“Ｈ”としたい場合
書き込み読み出し線６に書き込みデータ“Ｌ”を入力し、ＯＴＰセル１に書き込みを行う。書き込みを行ったＯＴＰセル１のＰＭＯＳトランジスタ１ｂには信号を与えなくても常時オンを保つことになる。
電源ＶＯＴＰの立ち上がり時に、書き込みを行ったＯＴＰセル１のＰＭＯＳトランジスタ１ｂには信号を与えなくても常時オンを保つので、電源ＶＯＴＰからコンデンサ４に貫通電流が流れ、逆に、書き込みが行われないＯＴＰセル２は、電源ＶＯＴＰからコンデンサ５に貫通電流に比べて僅かなリーク電流が流れる。
コンデンサ４には大きな貫通電流が流れ、コンデンサ５には僅かなリーク電流のみ流れることから、コンデンサ４の電位はコンデンサ５の電位よりも早く高くなり、インバータ８ａの閾値ＶＴＨ（８ａ）をインバータ８ｂの閾値ＶＴＨ（８ｂ）よりも大きく設定してあっても、コンデンサ５の電位がインバータ８ｂの閾値ＶＴＨ（８ｂ）を超えるよりも先にコンデンサ４の電位がインバータ８ａの閾値ＶＴＨ（８ａ）を超え、書き込み読み出し線７が“Ｌ”に確定し、インバータ８ｂにより書き込み読み出し線６が“Ｈ”に確定する。
これにより、書き込み読み出し線６から“Ｈ”の読み出しデータＲを読み出すことができる。

（Ｃ３）ＯＴＰセル１に既に書き込みされており、その上、ＯＴＰセル２に書き込みされた場合
ＯＴＰセル１に既に書き込みを行いＯＴＰセル１の読み出しデータＲを“Ｈ”としたＯＴＰヒューズ回路において、ＯＴＰセル１の読み出しデータＲを“Ｌ”に修正したい場合に、書き込み読み出し線７に書き込みデータ“Ｌ”を入力し、ＯＴＰセル２に書き込みを行う。書き込みを行ったＯＴＰセル２のＰＭＯＳトランジスタ２ｂには信号を与えなくても常時オンを保つことになる。
電源ＶＯＴＰの立ち上がり時に、既に書き込みが行われたＯＴＰセル１のＰＭＯＳトランジスタ１ｂには信号を与えなくても常時オンを保ち、また、新たに書き込みを行ったＯＴＰセル２のＰＭＯＳトランジスタ２ｂにも信号を与えなくても常時オンを保つので、電源ＶＯＴＰからコンデンサ４，５に貫通電流が流れ、その貫通電流によってコンデンサ４，５が充電される。
コンデンサ４，５の電位は、同時に高くなるが、インバータ８ａの閾値ＶＴＨ（８ａ）をインバータ８ｂの閾値ＶＴＨ（８ｂ）よりも大きく設定してあるので、コンデンサ４の電位がインバータ８ａの閾値ＶＴＨ（８ａ）を超えるよりも先にコンデンサ５の電位がインバータ８ｂの閾値ＶＴＨ（８ｂ）を超え、書き込み読み出し線６が“Ｌ”に確定し、インバータ８ａにより書き込み読み出し線７が“Ｈ”に確定する。
ゆえに、ＯＴＰセル１，２のいずれにも書き込みされた場合（２回書き込み状態）の判定は、書き込み読み出し線６の読み出しデータＲが“Ｌ”となる。
これにより、未書き込みの修正（２回書き込み）が可能になる。

以上のように、この実施の形態３によれば、インバータ８ａの閾値ＶＴＨ（８ａ）をインバータ８ｂの閾値ＶＴＨ（８ｂ）よりも大きく設定したので、ＯＴＰセル１，２のいずれにも書き込みされていない場合、ＯＴＰセル１，２のリーク電流によりコンデンサ４，５の電位は、同時に高くなるが、インバータ８ｂの動作により書き込み読み出し線６は“Ｌ”、インバータ８ａにより書き込み読み出し線７が“Ｈ”に読み出し出力が確定し、使用する回路を動作可能にする。
また、ＯＴＰセル１に書き込みされている場合に、ＯＴＰセル１の貫通電流値の方がＯＴＰセル２のリーク電流値よりも遥かに大きいため、コンデンサ４の方がコンデンサ５よりも早く電位が上昇し、インバータ８ａの動作により書き込み読み出し線７は“Ｈ”、インバータ８ｂにより書き込み読み出し線６が“Ｌ”に読み出し出力が確定し、通常の書き込みおよび読み出し動作を可能にする。
さらに、ＯＴＰセル１に既に書き込みされており、その上、ＯＴＰセル２に書き込みされた場合に、ＯＴＰセル１，２の貫通電流によりコンデンサ４，５の電位は、同時に高くなるが、インバータ８ｂの動作により書き込み読み出し線６は“Ｌ”、インバータ８ａにより書き込み読み出し線７が“Ｈ”に読み出し出力が確定し、書き込みを２回可能にする。

なお、上記実施の形態１から３では、ＯＴＰセル１，２をＰＭＯＳトランジスタ１ａ，１ｂ、ＰＭＯＳトランジスタ２ａ，２ｂから構成したが、ＯＴＰセル１，２をＮＭＯＳトランジスタから構成しても良く、同様な効果を奏することができる。

この発明の実施の形態１によるＯＴＰヒューズ回路を示す回路図である。 この発明の実施の形態２によるＯＴＰヒューズ回路を示す回路図である。 この発明の実施の形態３によるＯＴＰヒューズ回路を示す回路図である。

符号の説明

１ ＯＴＰセル（第１のＯＴＰセル）、１ａ，１ｂ，２ａ，２ｂ ＰＭＯＳトランジスタ、２ ＯＴＰセル（第２のＯＴＰセル）、３ セル選択線、４ コンデンサ（第１の容量）、５ コンデンサ（第２の容量）、６ 書き込み読み出し線（第１の書き込み読み出し線）、７ 書き込み読み出し線（第２の書き込み読み出し線）、８ａ インバータ（第１のインバータ：読み出し電圧確定回路）、８ｂ インバータ（第２のインバータ：読み出し電圧確定回路）、９ 抵抗。

Claims (3)

1. 高電位電源に一端が接続された第１のＯＴＰセルと、
   上記高電位電源に一端が接続された第２のＯＴＰセルと、
   一端が上記第１のＯＴＰセルの他端に接続され、他端が低電位電源に接続された第１の容量と、
   一端が上記第２のＯＴＰセルの他端に接続され、他端が上記低電位電源に接続された第２の容量と、
   上記第１のＯＴＰセルの他端および上記第１の容量の一端に接続された第１の書き込み読み出し線と、
   上記第２のＯＴＰセルの他端および上記第２の容量の一端に接続された第２の書き込み読み出し線と、
   上記第１および上記第２の書き込み読み出し線に接続され、それら第１および第２の書き込み読み出し線の電位差に応じて相互に論理反転したそれら第１および第２の書き込み読み出し線の読み出し電位を確定する読み出し電位確定回路とを備え、
   上記第１の容量の容量値を上記第２の容量の容量値よりも大きくしたことを特徴とするＯＴＰヒューズ回路。
2. 高電位電源に一端が接続された第１のＯＴＰセルと、
   上記高電位電源に一端が接続された第２のＯＴＰセルと、
   一端が上記第１のＯＴＰセルの他端に接続された抵抗と、
   一端が上記抵抗の他端に接続され、他端が低電位電源に接続された第１の容量と、
   一端が上記第２のＯＴＰセルの他端に接続され、他端が上記低電位電源に接続された第２の容量と、
   上記抵抗の他端および上記第１の容量の一端に接続された第１の書き込み読み出し線と、
   上記第２のＯＴＰセルの他端および上記第２の容量の一端に接続された第２の書き込み読み出し線と、
   上記第１および上記第２の書き込み読み出し線に接続され、それら第１および第２の書き込み読み出し線の電位差に応じて相互に論理反転したそれら第１および第２の書き込み読み出し線の読み出し電位を確定する読み出し電位確定回路とを備えたＯＴＰヒューズ回路。
3. 高電位電源に一端が接続された第１のＯＴＰセルと、
   上記高電位電源に一端が接続された第２のＯＴＰセルと、
   一端が上記第１のＯＴＰセルの他端に接続され、他端が低電位電源に接続された第１の容量と、
   一端が上記第２のＯＴＰセルの他端に接続され、他端が上記低電位電源に接続された第２の容量と、
   上記第１のＯＴＰセルの他端および上記第１の容量の一端に接続された第１の書き込み読み出し線と、
   上記第２のＯＴＰセルの他端および上記第２の容量の一端に接続された第２の書き込み読み出し線と、
   上記第１および上記第２の書き込み読み出し線に接続され、それら第１および第２の書き込み読み出し線の電位差に応じて相互に論理反転したそれら第１および第２の書き込み読み出し線の読み出し電位を確定する読み出し電位確定回路とを備え、
   上記読み出し電位確定回路は、
   上記第１の書き込み読み出し線から上記第２の書き込み読み出し線に向かって順方向に接続された第１のインバータと、
   上記第２の書き込み読み出し線から上記第１の書き込み読み出し線に向かって順方向に接続された第２のインバータとを備え、
   上記第１のインバータの閾値を上記第２のインバータの閾値よりも大きくしたことを特徴とするＯＴＰヒューズ回路。

Images