JP6069544B1 - ラッチ回路及び半導体記憶装置 - Google Patents
ラッチ回路及び半導体記憶装置 Download PDFInfo
- Publication number
- JP6069544B1 JP6069544B1 JP2016007605A JP2016007605A JP6069544B1 JP 6069544 B1 JP6069544 B1 JP 6069544B1 JP 2016007605 A JP2016007605 A JP 2016007605A JP 2016007605 A JP2016007605 A JP 2016007605A JP 6069544 B1 JP6069544 B1 JP 6069544B1
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- latch circuit
- mos transistor
- inverter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 6
- 230000003139 buffering effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Landscapes
- Read Only Memory (AREA)
Abstract
Description
(1)センス電圧INBに基づいて、PMOSトランジスタQ1,Q2に流れる信号電流Isigを制御するPチャンネルMOSトランジスタ(以下、PMOSトランジスタという。)Q1と、
(2)反転データイネーブル信号DATAENBに基づいてオン/オフするPMOSトランジスタQ2と、
(3)データイネーブル信号DATAENに基づいてオン/オフするNチャンネルMOSトランジスタ(以下、NMOSトランジスタという。)Q3と、
(4)バイアス電圧BIASに基づいて、NMOSトランジスタQ3,Q4に流れる基準電流Irefを制御するNMOSトランジスタQ4とを備え、
これらMOSトランジスタQ1〜Q4が直列に接続されて構成される。
(1)データイネーブル信号DATAENに基づいてオン/オフするPMOSトランジスタQ11と、
(2)ノードN2のノード電圧VN2に基づいてオン/オフするPMOSトランジスタQ12と、
(3)ノードN2のノード電圧VN2に基づいてオン/オフするNMOSトランジスタQ13と、
(4)反転データイネーブル信号DATAENBに基づいてオン/オフするNMOSトランジスタQ14とを備え、
これらMOSトランジスタQ11〜Q14が直列に接続されて構成される。PMOSトランジスタQ12のドレインと、NMOSトランジスタQ13のドレインとの接続点はノードN1に接続される。
(1)反転イネーブル信号ENBに基づいてオン/オフするPMOSトランジスタQ15と、
(2)ノードN1のノード電圧VN1に基づいてオン/オフするPMOSトランジスタQ16と、
(3)ノードN1のノード電圧VN1に基づいてオン/オフするNMOSトランジスタQ17と、
(4)イネーブル信号ENに基づいてオン/オフするNMOSトランジスタQ18とを備え、
これらMOSトランジスタQ15〜Q18が直列に接続されて構成される。PMOSトランジスタQ16のドレインと、NMOSトランジスタQ17のドレインとの接続点はノードN2に接続される。反転イネーブル信号ENBはイネーブル信号ENの反転信号である。
センスアンプからのセンス電圧に応じた信号電流を流す入力用PチャンネルMOSトランジスタを含む入力回路と、
第1のPチャンネルMOSトランジスタと、第1のNチャンネルMOSトランジスタと、上記第1のPチャンネルMOSトランジスタと上記第1のNチャンネルMOSトランジスタとを接続しかつ上記入力回路に接続される第1のノードとを含む第1のインバータと、
第2のPチャンネルMOSトランジスタと、第2のNチャンネルMOSトランジスタと、上記第2のPチャンネルMOSトランジスタと上記第2のNチャンネルMOSトランジスタとを接続する第2のノードとを含む第2のインバータとを備え、
上記第1のインバータと上記第2のインバータとが縦続に接続されて構成されるラッチ回路において、
上記第1のインバータは、上記第1のNチャンネルMOSトランジスタに接続されかつ互いに並列に接続された第3及び第4のNチャンネルMOSトランジスタを備え、
データのラッチ時において、上記第3のNチャンネルMOSトランジスタはバイアス電圧に対応する基準電流を上記第1のインバータに流し、上記第4のNチャンネルMOSトランジスタは、データのラッチ時においてオフし、データの保持時においてオンすることで、上記ラッチ回路は上記センス電圧に対応するデータをラッチすることを特徴とする。
(1)NMOSトランジスタQ3のゲートには、データイネーブル信号DATAENに代えてリセット信号RSTが印加される。
(2)NMOSトランジスタQ4に代えて、NMOSトランジスタQ14と並列に、バイアス電圧BIASに応じて基準電流を制御するNMOSトランジスタQ15が接続される。
(3)PMOSトランジスタQ11のゲートには、データイネーブル信号DATAENに代えてリセット信号RSTが印加される。
(4)PMOSトランジスタQ15及びNMOSトランジスタQ18が削除される。
(5)ノードN2はラッチ回路の出力端子となり、出力電圧はデータバッファリング用インバータ61を介して出力される。
(1)センス電圧INBに基づいて、PMOSトランジスタとQ1,Q2に流れる信号電流Isigを制御するPMOSトランジスタQ1と、
(2)反転データイネーブル信号DATAENBに基づいてオン/オフし、反転データイネーブル信号DATAENBに応答して信号電流Isigを流すことを開始するPMOSトランジスタQ2と、
(3)リセット信号RSTに基づいてオン/オフするNMOSトランジスタQ3とを備え、
これらMOSトランジスタQ1〜Q3が直列に接続されて構成される。PMOSトランジスタQ2のドレインと、NMOSトランジスタQ3のドレインとの接続点はノードN1に接続される。
(1)リセット信号RSTに基づいてオン/オフするPMOSトランジスタQ11と、
(2)ノードN2のノード電圧VN2に基づいてオン/オフするPMOSトランジスタQ12と、
(3)ノードN2のノード電圧VN2に基づいてオン/オフするNMOSトランジスタQ13と、
(4)互いに並列に接続されたNMOSトランジスタQ14,Q15とを備え、
これらMOSトランジスタQ11,Q12,Q13及びMOSトランジスタQ14,Q15の並列回路が直列に接続されて構成される。
(1)ノードN1のノード電圧VN1に基づいてオン/オフするPMOSトランジスタQ16と、
(2)ノードN1のノード電圧VN1に基づいてオン/オフするNMOSトランジスタQ17とを備え、
これらMOSトランジスタQ16,Q17が直列に接続されて構成される。PMOSトランジスタQ16のドレインと、NMOSトランジスタQ17のドレインとの接続点はノードN2に接続される。
ここで、ノード電圧VN2は出力電圧としてデータバッファリング用インバータ61を介して出力される。
(1)入力回路30に代えて、PMOSトランジスタQ1,Q2の配置位置を入れ換えた入力回路30Aを備えた。なお、配置位置の入れ替えは性能評価にほとんど影響を与えない。
(2)インバータ32に代えて、MOSトランジスタQ15及びQ18を省略したインバータ32Aを備えた。これは図5と同じ負荷条件とするためであるが、省略しなかった場合の方が差が大きく出たためでもある。
なお、ノード電圧VN2は出力電圧としてデータバッファリング用インバータ62を介して出力される。
(1)それぞれセンス電圧INBを入力する、図5のラッチ回路のPMOSトランジスタとQ1のサイズと、図7のラッチ回路のPMOSトランジスタとQ1のサイズを互いに同一にした。
(2)それぞれバイアス電圧BIASを入力する、図5のラッチ回路のPMOSトランジスタQ15のサイズと、図7のラッチ回路のPMOSトランジスタQ4のサイズを互いに同一にした。
(3)その他の論理用MOSトランジスタQ2、Q3,Q11〜Q14,Q16,Q17のサイズについては図5のラッチ回路と図7のラッチ回路との間で互いに同一にした。
11…制御回路、
12…ロウデコーダ、
13…高電圧発生回路、
14…ページバッファ回路(PB)、
14A…カラムスイッチ回路、
14B…センスアンプ回路、
14C…ラッチ回路、
15…カラムスイッチ回路、
16…カラムデコーダ、
17…コマンドレジスタ、
18…アドレスバッファ、
19…動作ロジックコントローラ、
21…マルチプレクサ、
22…バッファ回路、
30,30A,40…入力回路、
31,32,32A,41,42…インバータ、
50…データ入出力バッファ、
51…データ入出力端子、
52…データ線、
53…制御信号入力端子、
54…アドレス入力端子、
61,62…インバータ、
CA0,CA1…セルアレイ、
L0〜LN…ラッチ回路、
N1,N2…ノード、
Q1〜Q18…MOSトランジスタ、
SA,SA0〜SAN…センスアンプ。
Claims (7)
- センスアンプからのセンス電圧に応じた信号電流を流す入力用PチャンネルMOSトランジスタを含む入力回路と、
第1のPチャンネルMOSトランジスタと、第1のNチャンネルMOSトランジスタと、上記第1のPチャンネルMOSトランジスタと上記第1のNチャンネルMOSトランジスタとを接続しかつ上記入力回路に接続される第1のノードとを含む第1のインバータと、
第2のPチャンネルMOSトランジスタと、第2のNチャンネルMOSトランジスタと、上記第2のPチャンネルMOSトランジスタと上記第2のNチャンネルMOSトランジスタとを接続する第2のノードとを含む第2のインバータとを備え、
上記第1のインバータと上記第2のインバータとが縦続に接続されて構成されるラッチ回路において、
上記第1のインバータは、上記第1のNチャンネルMOSトランジスタに接続されかつ互いに並列に接続された第3及び第4のNチャンネルMOSトランジスタを備え、
データのラッチ時において、上記第3のNチャンネルMOSトランジスタはバイアス電圧に対応する基準電流を上記第1のインバータに流し、上記第4のNチャンネルMOSトランジスタは、データのラッチ時においてオフし、データの保持時においてオンすることで、上記ラッチ回路は上記センス電圧に対応するデータをラッチすることを特徴とするラッチ回路。 - 上記入力用PチャンネルMOSトランジスタ及び上記第3のNMOSトランジスタは、上記第1及び第2のPチャンネルMOSトランジスタ並びに上記第1及び第2のNチャンネルMOSトランジスタに使用できる最小のゲート長及び最小のゲート幅に比較して大きなサイズを有することを特徴とする請求項1記載のラッチ回路。
- 上記入力回路は、リセット信号に応答して上記第1のノードの電圧をリセットする第5のNチャンネルMOSトランジスタをさらに備えたことを特徴とする請求項1又は2記載のラッチ回路。
- 上記第1のインバータは、上記第1のPチャンネルMOSトランジスタに接続され、リセット信号に応答して上記第1のノードの電圧をリセットする第3のPチャンネルMOSトランジスタをさらに備えたことを特徴とする請求項1〜3のうちのいずれか1つに記載のラッチ回路。
- 上記入力回路は、データイネーブル信号に基づいて上記信号電流を流すことを開始させる第4のPチャンネルMOSトランジスタをさらに備えたことを特徴とする請求項1〜4のうちのいずれか1つに記載のラッチ回路。
- 上記第2のノードの電圧を反転する機能のみを有するシンプルインバータをさらに備えたことを特徴とする請求項1〜5のうちのいずれか1つに記載のラッチ回路。
- 請求項1〜6のうちのいずれか1つに記載のラッチ回路を備えたことを特徴とする半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016007605A JP6069544B1 (ja) | 2016-01-19 | 2016-01-19 | ラッチ回路及び半導体記憶装置 |
US15/247,898 US20170206972A1 (en) | 2016-01-19 | 2016-08-25 | Latch circuit and semiconductor memory device |
TW105128515A TWI603328B (zh) | 2016-01-19 | 2016-09-02 | 鎖存電路以及半導體記憶裝置 |
CN201610829697.2A CN107045885B (zh) | 2016-01-19 | 2016-09-19 | 锁存电路以及半导体存储器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016007605A JP6069544B1 (ja) | 2016-01-19 | 2016-01-19 | ラッチ回路及び半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6069544B1 true JP6069544B1 (ja) | 2017-02-01 |
JP2017130246A JP2017130246A (ja) | 2017-07-27 |
Family
ID=57937454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016007605A Active JP6069544B1 (ja) | 2016-01-19 | 2016-01-19 | ラッチ回路及び半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20170206972A1 (ja) |
JP (1) | JP6069544B1 (ja) |
CN (1) | CN107045885B (ja) |
TW (1) | TWI603328B (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10134581A (ja) * | 1996-10-31 | 1998-05-22 | Oki Micro Design Miyazaki:Kk | 半導体記憶装置の読み出し回路 |
JP2013161803A (ja) * | 2012-02-01 | 2013-08-19 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6556487B1 (en) * | 2000-09-20 | 2003-04-29 | Cypress Semiconductor Corp. | Non-volatile static memory cell |
JP4790925B2 (ja) * | 2001-03-30 | 2011-10-12 | 富士通セミコンダクター株式会社 | アドレス発生回路 |
TW546667B (en) * | 2002-01-10 | 2003-08-11 | Macronix Int Co Ltd | Low power latch sense amplifier |
US6972613B2 (en) * | 2003-09-08 | 2005-12-06 | Infineon Technologies Ag | Fuse latch circuit with non-disruptive re-interrogation |
KR100597788B1 (ko) * | 2004-12-17 | 2006-07-06 | 삼성전자주식회사 | 프로그램 동작 속도를 개선하는 불휘발성 반도체 메모리장치의 페이지 버퍼와 이에 대한 구동방법 |
CN100573712C (zh) * | 2005-12-12 | 2009-12-23 | 威盛电子股份有限公司 | 存储器输出级电路以及存储器数据输出的方法 |
US7369446B2 (en) * | 2006-07-13 | 2008-05-06 | Atmel Corporation | Method and apparatus to prevent high voltage supply degradation for high-voltage latches of a non-volatile memory |
KR101937816B1 (ko) * | 2012-04-23 | 2019-01-11 | 에스케이하이닉스 주식회사 | 래치 회로 및 비휘발성 메모리 장치 |
US9293195B2 (en) * | 2012-06-28 | 2016-03-22 | Sandisk Technologies Inc. | Compact high speed sense amplifier for non-volatile memory |
US9069652B2 (en) * | 2013-03-01 | 2015-06-30 | Arm Limited | Integrated level shifting latch circuit and method of operation of such a latch circuit |
US9088271B2 (en) * | 2013-08-07 | 2015-07-21 | Texas Instruments Incorporated | Dual-port positive level sensitive data retention latch |
US9270257B2 (en) * | 2013-08-13 | 2016-02-23 | Texas Instruments Incorporated | Dual-port positive level sensitive reset data retention latch |
US9019780B1 (en) * | 2013-10-08 | 2015-04-28 | Ememory Technology Inc. | Non-volatile memory apparatus and data verification method thereof |
-
2016
- 2016-01-19 JP JP2016007605A patent/JP6069544B1/ja active Active
- 2016-08-25 US US15/247,898 patent/US20170206972A1/en not_active Abandoned
- 2016-09-02 TW TW105128515A patent/TWI603328B/zh active
- 2016-09-19 CN CN201610829697.2A patent/CN107045885B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10134581A (ja) * | 1996-10-31 | 1998-05-22 | Oki Micro Design Miyazaki:Kk | 半導体記憶装置の読み出し回路 |
JP2013161803A (ja) * | 2012-02-01 | 2013-08-19 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107045885B (zh) | 2020-08-04 |
US20170206972A1 (en) | 2017-07-20 |
JP2017130246A (ja) | 2017-07-27 |
TW201727639A (zh) | 2017-08-01 |
TWI603328B (zh) | 2017-10-21 |
CN107045885A (zh) | 2017-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3493210A2 (en) | Driving circuit, semiconductor device including the same, and control method of the driving circuit | |
JP3604932B2 (ja) | フラッシュメモリのヒューズセルセンシング回路 | |
US7590003B2 (en) | Self-reference sense amplifier circuit and sensing method | |
JP2009230798A (ja) | 磁気記憶装置 | |
US8588021B2 (en) | Sense amplifier apparatus and methods | |
JP2005050421A (ja) | 半導体記憶装置 | |
TW201810264A (zh) | 組態用於存取快閃記憶體單元之陣列行及列的方法與設備 | |
US7760537B2 (en) | Programmable ROM | |
US7593275B2 (en) | Semiconductor memory device | |
JP6107472B2 (ja) | 不揮発性メモリセル、およびこの不揮発性メモリセルを備えた不揮発性メモリ | |
CN110660416B (zh) | 存储装置及其写入驱动器和操作方法 | |
JP2015056199A (ja) | 不揮発性半導体記憶装置およびデータ転送方法 | |
JP5214328B2 (ja) | 半導体集積回路 | |
JP6069544B1 (ja) | ラッチ回路及び半導体記憶装置 | |
JP2005071491A (ja) | メモリ回路 | |
US7339845B2 (en) | Memory device | |
US9607669B2 (en) | Semiconductor memory device including precharge circuit | |
US8169845B2 (en) | Apparatus and methods for sense amplifiers | |
JPH06349276A (ja) | 半導体記憶装置 | |
JP6146178B2 (ja) | 不揮発性メモリ | |
JP2011204358A (ja) | 半導体記憶装置 | |
JP5436294B2 (ja) | 半導体記憶装置及びその負荷テスト方法 | |
JP2011187141A (ja) | 転送回路及びそれを用いた不揮発性半導体記憶装置 | |
JP2007273065A (ja) | Cmis型半導体不揮発記憶回路 | |
TW201928971A (zh) | 記憶體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6069544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |