JP2015056199A - 不揮発性半導体記憶装置およびデータ転送方法 - Google Patents
不揮発性半導体記憶装置およびデータ転送方法 Download PDFInfo
- Publication number
- JP2015056199A JP2015056199A JP2013190690A JP2013190690A JP2015056199A JP 2015056199 A JP2015056199 A JP 2015056199A JP 2013190690 A JP2013190690 A JP 2013190690A JP 2013190690 A JP2013190690 A JP 2013190690A JP 2015056199 A JP2015056199 A JP 2015056199A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data bus
- latch
- transfer
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
Landscapes
- Read Only Memory (AREA)
Abstract
【課題】データラッチ間のデータ転送およびデータ演算における電力消費の低減、およびデータ演算の高速化を図ることのできる不揮発性半導体記憶装置およびデータ転送方法を提供する。
【解決手段】実施形態の不揮発性半導体記憶装置は、転送ゲートNT1が、データラッチXDLとデータバスDBUSとに電気的に接続される。転送ゲートNT21、NT22は、データラッチLDLとデータバスLBUSとに電気的に接続される。転送ゲートNT3は、データバスDBUSとデータバスLBUSとに電気的に接続される。プリチャージ制御部1は、電源端子とデータバスDBUSとの間に接続され、データラッチXDLに格納されたデータの値に基づいて制御される。プリチャージ制御部2は、電源端子とデータバスDBUSとの間に接続され、データラッチLDLからデータバスLBUSへ転送されたデータの値に基づいて制御される。
【選択図】 図1
【解決手段】実施形態の不揮発性半導体記憶装置は、転送ゲートNT1が、データラッチXDLとデータバスDBUSとに電気的に接続される。転送ゲートNT21、NT22は、データラッチLDLとデータバスLBUSとに電気的に接続される。転送ゲートNT3は、データバスDBUSとデータバスLBUSとに電気的に接続される。プリチャージ制御部1は、電源端子とデータバスDBUSとの間に接続され、データラッチXDLに格納されたデータの値に基づいて制御される。プリチャージ制御部2は、電源端子とデータバスDBUSとの間に接続され、データラッチLDLからデータバスLBUSへ転送されたデータの値に基づいて制御される。
【選択図】 図1
Description
本実施形態は、不揮発性半導体記憶装置およびデータ転送方法に関する。
NAND型フラッシュメモリなどの不揮発性半導体記憶装置が広く知られている。
本実施形態は、データラッチ間のデータ転送およびデータ演算における電力消費の低減、およびデータ演算の高速化を図ることのできる不揮発性半導体記憶装置およびデータ転送方法を提供する。
実施形態の不揮発性半導体記憶装置は、第1のデータラッチと、第2のデータラッチと、第1のデータバスと、第2のデータバスと、第1の転送ゲートと、第2の転送ゲートと、第3の転送ゲートと、第1のプリチャージ制御部と、第2のプリチャージ制御部と
を備える。前記第1の転送ゲートは、前記第1のデータラッチと前記第1のデータバスとに電気的に接続される。前記第2の転送ゲートは、前記第2のデータラッチと前記第2のデータバスとに電気的に接続される。前記第3の転送ゲートは、前記第1のデータバスと前記第2のデータバスとに電気的に接続される。前記第1のプリチャージ制御部は、電源端子と前記第1のデータバスとの間に接続され、前記第1のデータラッチに格納されたデータの値に基づいて制御される第1のスイッチング素子を含む。前記第2のプリチャージ制御部は、前記電源端子と前記第1のデータバスとの間に接続され、前記第2のデータラッチから前記第2のデータバスへ転送されたデータの値に基づいて制御される第2のスイッチング素子を含む。
を備える。前記第1の転送ゲートは、前記第1のデータラッチと前記第1のデータバスとに電気的に接続される。前記第2の転送ゲートは、前記第2のデータラッチと前記第2のデータバスとに電気的に接続される。前記第3の転送ゲートは、前記第1のデータバスと前記第2のデータバスとに電気的に接続される。前記第1のプリチャージ制御部は、電源端子と前記第1のデータバスとの間に接続され、前記第1のデータラッチに格納されたデータの値に基づいて制御される第1のスイッチング素子を含む。前記第2のプリチャージ制御部は、前記電源端子と前記第1のデータバスとの間に接続され、前記第2のデータラッチから前記第2のデータバスへ転送されたデータの値に基づいて制御される第2のスイッチング素子を含む。
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
また、以下の説明では、各信号の論理値を正論理で表わすものとし、各信号のレベルがH(ハイ)レベルのときを論理値‘1’、L(ロウ)レベルのときを論理値‘0’とする。
(第1の実施形態)
図1は、第1の実施形態の不揮発性半導体記憶装置の構成の例を示す回路図である。
図1は、第1の実施形態の不揮発性半導体記憶装置の構成の例を示す回路図である。
本実施形態の不揮発性半導体記憶装置は、データラッチXDL(第1のデータラッチ)と、データラッチLDL(第2のデータラッチ)と、データバスDBUS(第1のデータバス)と、データバスLBUS(第2のデータバスと)、データラッチXDLとデータバスとDBUSとに電気的に接続された転送ゲートNT1(第1の転送ゲート)と、データラッチLDLとデータバスLBUSとに電気的に接続された転送ゲートNT21およびNT22(第2の転送ゲート)と、データバスDBUSとデータバスLBUSとに電気的に接続された転送ゲートNT3(第3の転送ゲート)と、電源端子とデータバスDBUSとの間に接続されたプリチャージ制御部1(第1のプリチャージ制御部)と、電源端子とデータバスDBUSとの間に接続されたプリチャージ制御部2(第2のプリチャージ制御部)と、を備える。
また、本実施形態の不揮発性半導体記憶装置は、データバスLBUSをプリチャージするNMOSトランジスタN3と、データバスDBUS上の電荷を放電するNMOSトランジスタN4と、を備える。
NMOSトランジスタN3は、ゲート端子へ入力される制御信号LPCが‘1’のときにデータバスLBUSをプリチャージする。NMOSトランジスタN4は、ゲート端子へ入力される制御信号DDCが‘1’のときにデータバスDBUS上の電荷を放電する。
転送ゲートNT1は、NMOSトランジスタで構成され、データラッチXDLの反転データ端子XNとデータバスDBUSとの間に接続される。転送ゲートNT1は、ゲート端子へ入力される制御信号XTIが‘1’のときに、データラッチXDLの反転データ端子XNとデータバスDBUSとの間のデータ転送を実行する。
転送ゲートNT21およびNT22は、NMOSトランジスタで構成され、データラッチLDLの正転データ端子L、反転データ端子LNとデータバスLBUSとの間に、それぞれ接続される。転送ゲートNT21、NT22は、それぞれのゲート端子へ入力される制御信号LTL、LTIが‘1’のときに、LDLの正転データ端子L、反転データ端子LNとデータバスLBUSとの間のデータ転送をそれぞれ実行する。
この図1に示す回路は、例えば、NANDフラッシュメモリのビット線制御回路として用いられる回路である。
図2に、このビット線制御回路を含むNANDフラッシュメモリの入出力経路の概略を示す。
ビット線制御回路100は、データ入出力バッファ200を介して外部とのデータの入出力を行う。このデータ入出力バッファ200とのデータの転送は、データラッチXDLの正転データ端子Xとの間で実行される。
ビット線制御回路100は、センスアンプ部101を有しており、このセンスアンプ部101にデータラッチLDLは含まれる。データラッチLDLに格納されたデータが、センスアンプS/Aによりセルアレイ300に書き込まれ、また、セルアレイ300から読み出されたデータがセンスアンプS/Aを介してデータラッチLDLに格納される。
図3に、データラッチXDLおよびデータラッチLDLの回路構成の例を示す。
図3(a)は、データラッチXDLの回路構成の例である。
データラッチXDLは、PMOSトランジスタP101とNMOSトランジスタN101とを含むインバータIV1と、PMOSトランジスタP201とNMOSトランジスタN201とを含むインバータIV2と、インバータIV1と電源端子との間に接続されたPMOSトランジスタP102と、インバータIV2と電源端子との間に接続されたPMOSトランジスタP202と、を含む。
インバータIV1の出力端子が正転データ端子X、インバータIV2の出力端子が反転データ端子XNとなる。インバータIV1の出力端子XはインバータIV2の入力端子へ接続され、インバータIV2の出力端子XNはインバータIV1の入力端子へ接続される。
また、PMOSトランジスタP102のゲート端子へは制御信号XLLが入力され、PMOSトランジスタP202のゲート端子へは制御信号XLIが入力される。
データラッチXDLへのデータの書き込みは、正転データ端子X、反転データ端子XNのいずれかからでも行うことができる。そのとき、例えば、正転データ端子Xからデータの書き込みを行う場合は、正転データ端子Xの値を予め‘1’にセットしておく。次いで、制御信号XLLを‘1’にしてPMOSトランジスタP102をオフにし、インバータIV1の電源端子との接続を遮断する。
これにより、書き込みデータが‘1’の場合は、インバータIV2の出力が‘0’となり、NMOSトランジスタN101がオフのままなので、正転データ端子Xの値は、‘1’が保持される。
一方、書き込みデータが‘0’の場合は、インバータIV2の出力が‘1’となり、NMOSトランジスタN101がオンするので、正転データ端子Xの値は、‘0’へ変化する。
同様に、反転データ端子XNからデータの書き込みを行う場合は、反転データ端子XNの値を予め‘1’にセットしておき、その後、制御信号XLIを‘1’にすればよい。
図3(b)は、データラッチLDLの回路構成の例である。その回路構成は、データラッチXDLと同じであるので、ここでは、その詳細な説明は省略する。
データラッチLDLでは、PMOSトランジスタP111とNMOSトランジスタN111とを含むインバータIV1の出力端子が正転データ端子Lとなり、PMOSトランジスタP211とNMOSトランジスタN211とを含むインバータIV2の出力端子が反転データ端子LNとなる。
また、インバータIV1と電源端子との間にはPMOSトランジスタP112が接続され、インバータIV2と電源端子との間にはPMOSトランジスタP212が接続される。PMOSトランジスタP112へは制御信号LLLが入力され、PMOSトランジスタP212へは制御信号LLIが入力される。
データラッチLDLへのデータの書き込みを行う際は、制御信号LLLあるいは制御信号LLIを‘1’にする。
図1に戻って、プリチャージ制御部1は、電源端子とデータバスDBUSとの間に直列に接続されたNMOSトランジスタN11と、NMOSトランジスタN12と、を有する。NMOSトランジスタN11のゲート端子は、データラッチXDLの反転データ端子XNに接続され、NMOSトランジスタN12のゲート端子へは、制御信号DPCXが入力される。
制御信号DPCXは、データラッチXDLからデータラッチLDLへデータを転送するときの、データバスDBUSをプリチャージするタイミングを制御する信号である。制御信号DPCXが‘1’のときが、データバスDBUSのプリチャージ期間となる。
プリチャージ制御部1は、制御信号DPCXが‘1’であって、データラッチXDLの反転データ端子XNの値が‘1’であるとき、データバスDBUSをプリチャージする。
一方、制御信号DPCXが‘1’であっても、データラッチXDLの反転データ端子XNの値が‘0’のときは、プリチャージ制御部1は、データバスDBUSのプリチャージを行わない。
プリチャージ期間終了後、転送ゲートNT1が開くと、データラッチXDLの反転データ端子XNのデータがデータバスDBUSへ転送される。このとき、データラッチXDLの反転データ端子XNのデータが‘0’のとき、データバスDBUSはプリチャージされていないので、この転送による電荷の移動は発生せず、無駄な電力の消費を抑えることができる。
プリチャージ制御部2は、電源端子とデータバスDBUSとの間に直列に接続されたNMOSトランジスタN21と、NMOSトランジスタN22と、を有する。NMOSトランジスタN21のゲート端子は、データバスLBUSに接続され、NMOSトランジスタN22のゲート端子へは、制御信号DPCLが入力される。
制御信号DPCLは、データラッチLDLからデータラッチXDLへデータを転送するときの、データバスDBUSをプリチャージするタイミングを制御する信号である。制御信号DPCLが‘1’のときが、データバスDBUSのプリチャージ期間となる。
プリチャージ制御部2は、制御信号DPCLが‘1’であって、データバスLBUS上の値が‘1’であるとき、データバスDBUSをプリチャージする。
一方、制御信号DPCLが‘1’であっても、データバスLBUS上の値が‘0’のときは、プリチャージ制御部1は、データバスDBUSのプリチャージを行わない。
プリチャージ期間終了後、転送ゲートNT3が開くと、データバスLBUSからデータバスDBUSへデータが転送される。このとき、データバスLBUS上のデータが‘0’のとき、データバスDBUSはプリチャージされていないので、この転送による電荷の移動は発生せず、無駄な電力の消費を抑えることができる。
図4および図5に、本実施形態の不揮発性半導体記憶装置におけるデータ転送動作の例を波形図で示す。
図4は、データラッチXDLからデータラッチLDLへデータを転送する動作の例である。
まず、(a)に示すように、データラッチXDLの反転データ端子XNのデータが‘1’の場合、制御信号DPCXが‘1’のときに、データバスDBUSは、プリチャージ制御部1により‘1’にプリチャージされる。その後、制御信号XTIが‘1’になると、データラッチXDLの反転データ端子XNのデータがデータバスDBUSへ転送され、データバスDBUSは、そのまま‘1’となる。
その後、制御信号DSWが‘1’になると、データバスDBUSからデータバスLBUSへデータが転送される。ここで、データバスLBUSは、制御信号LPCが‘1’のときにプリチャージされているので、データバスLBUSの値は、そのまま‘1’となる。
ここで、データラッチLDLへの書き込みを反転データ端子LNから行うものとすると、データラッチLDL内部のPMOSトランジスタP212をオフさせる制御信号LLIを‘1’とした上で、制御信号LTIを‘1’とする。これにより、データラッチLDLの反転データ端子LNの値は、予めセットされた‘1’がそのまま保持される。
一方、(b)に示すように、データラッチXDLの反転データ端子XNのデータが‘0’の場合、制御信号DPCXが‘1’のときに、データバスDBUSは、プリチャージされない。その後、制御信号XTIが‘1’になると、データラッチXDLの反転データ端子XNのデータがデータバスDBUSへ転送され、データバスDBUSは、そのまま‘0’となる。
その後、制御信号DSWが‘1’になると、データバスDBUSからデータバスLBUSへデータが転送される。ここで、データバスLBUSは、制御信号LPCが‘1’のときにプリチャージされているので、データバスLBUSの値は、‘1’から‘0’へ変化する。
その後、制御信号LLIを‘1’とした上で、制御信号LTIを‘1’とする。これにより、データラッチLDLの反転データ端子LNの値は、予めセットされた‘1’から‘0’へ変化する。
図5は、データラッチLDLからデータラッチXDLへデータを転送する動作の例である。ここでは、反転データ端子LNからデータラッチLDLのデータを出力する例を示す。
まず、(a)に示すように、データラッチLDLの反転データ端子LNのデータが‘1’の場合、制御信号LTIが‘1’になると、データラッチLDLの反転データ端子LNのデータがデータバスLBUSへ転送され、データバスLBUSの値は、制御信号LPCによるプリチャージから引き続き‘1’となる。
次に、制御信号DPCLが‘1’になると、データバスDBUSは、プリチャージ制御部2により‘1’にプリチャージされる。その後、制御信号DSWが‘1’になると、データバスLBUS上のデータがデータバスDBUSへ転送され、データバスDBUSは、そのまま‘1’となる。
次に、データラッチXDL内部のPMOSトランジスタP202をオフさせる制御信号XLIを‘1’とした上で、制御信号XTIを‘1’とする。これにより、データラッチXDLの反転データ端子XNの値は、予めセットされた‘1’がそのまま保持される。
一方、(b)に示すように、データラッチLDLの反転データ端子LNのデータが‘0’の場合、制御信号LTIが‘1’になると、データバスLBUSの値は、プリチャージ状態から‘0’へ変化する。
そのため、制御信号DPCLが‘1’になっても、データバスDBUSは、プリチャージされない。
その後、制御信号DSWが‘1’になると、データバスLBUS上のデータがデータバスDBUSへ転送され、データバスDBUSは、そのまま‘0’となる。
次に、制御信号XLIを‘1’とした上で、制御信号XTIを‘1’とする。これにより、データラッチXDLの反転データ端子XNの値は、予めセットされた‘1’から‘0’へ変化する。
このように、本実施形態の不揮発性半導体記憶装置では、転送元のデータラッチXDLあるいはデータラッチLDLに格納されているデータが‘1’のときのみ、データバスDBUSは、プリチャージされる。
図6は、本実施形態の不揮発性半導体記憶装置のデータラッチ間の転送動作時の電源電流ICCの測定例である。ここでは、データラッチLDLからデータラッチXDLへのデータ転送動作時の例を示す。
図6に示すように、本実施形態のデータ転送期間における電源電流ICCは、転送データが‘0’のときもプリチャージする先行の手法に比べると、減少する。これは、本実施形態では、転送データが‘0’のときはプリチャージを行わないためである。本実施形態では、データ転送期間の電源電流ICCを、先行のプリチャージ手法に対して、平均的に半分程度に抑えることができる。
このような本実施形態によれば、転送元のデータラッチに格納されているデータが‘0’のときは、データバスDBUSをプリチャージしないので、データバスDBUS上での無駄な電荷の放電の発生を抑えることができ、データラッチ間のデータ転送動作の電力消費を低減させることができる。
(第2の実施形態)
上述の第1の実施形態では、プリチャージ制御部1およびプリチャージ制御部2を2段のNMOSトランジスタで構成している。そのため、データバスDBUSのプリチャージレベルは、2段のNMOSトランジスタの閾値分、電源電圧レベルから低下した値となる。
上述の第1の実施形態では、プリチャージ制御部1およびプリチャージ制御部2を2段のNMOSトランジスタで構成している。そのため、データバスDBUSのプリチャージレベルは、2段のNMOSトランジスタの閾値分、電源電圧レベルから低下した値となる。
そこで、本実施形態では、データバスDBUSのプリチャージレベルを電源電圧レベルとすることのできる例を示す。
図7は、第2の実施形態の不揮発性半導体記憶装置の構成の例を示す回路図である。
本実施形態が第1の実施形態と異なる点は、プリチャージ制御部1をプリチャージ制御部1A、プリチャージ制御部2をプリチャージ制御部2Aに変更した点である。
プリチャージ制御部1Aは、電源端子とデータバスDBUSとの間に直列に接続されたPMOSトランジスタP11と、PMOSトランジスタP12と、を有する。PMOSトランジスタP11のゲート端子は、データラッチXDLの反転データ端子XNに接続され、PMOSトランジスタP12のゲート端子へは、制御信号DPCXNが入力される。
プリチャージ制御部2Aは、電源端子とデータバスDBUSとの間に直列に接続されたPMOSトランジスタP21と、PMOSトランジスタP22と、を有する。PMOSトランジスタP21のゲート端子は、データバスLBUSに接続され、PMOSトランジスタP22のゲート端子へは、制御信号DPCLNが入力される。
このように、本実施形態では、プリチャージ制御部1Aおよびプリチャージ制御部2AをPMOSトランジスタで構成している。そのため、データバスDBUSのプリチャージレベルを電源電圧レベルとすることができる。
ただし、データバスDBUSへ転送されるデータの極性が反転するので転送ゲートNT1あるいはNT3を開放することができない。そのため、動作前に、NMOSトランジスタN4により、データバスDBUSを接地電位へリセットする必要がある。そのため、電力の低減率は、第1の実施形態よりも低くなる。
図8および図9に、本実施形態の不揮発性半導体記憶装置におけるデータ転送動作の例を波形図で示す。
図8は、データラッチXDLからデータラッチLDLへデータを転送する動作の例である。この場合、制御信号XTIが‘0’とされて、転送ゲートNT1は閉じておかれる。また、データ転送前に制御信号DDCが‘1’とされて、データバスDBUSが接地電位へリセットされる。
(a)に示すように、データラッチXDLの反転データ端子XNのデータが‘0’の場合、制御信号DPCXNが‘0’になると、プリチャージ制御部1AのPMOSトランジスタP11、P12がともに導通状態となるので、データバスDBUSは、電源電圧レベルまでプリチャージされる。このとき、制御信号LPCも‘1’となって、データバスLBUSもプリチャージされる。
その後、制御信号DPCXNは‘1’に戻るが、制御信号DPCXNが‘1’に戻っても、データバスDBUS上には、‘1’レベルが保持される。
その後、制御信号DSWが‘1’になると、データバスDBUS上の‘1’が、データバスLBUSへ転送される。これにより、データバスLBUS上の値は、プリチャージレベルから引き続いて‘1’となる。
このように、本実施形態では、データバスLBUSへは、転送元のデータラッチXDLの反転データ端子XNから出力されたデータとは反対極性のデータが転送される。そこで、本実施形態では、データラッチLDLへの書き込みを、正転データ端子Lから行うようにする。
この場合、データラッチLDL内部のPMOSトランジスタP112をオフさせる制御信号LLLを‘1’とした上で、制御信号LTLを‘1’とする。これにより、データラッチLDLの正転データ端子Lの値は、予めセットされた‘1’がそのまま保持される。
一方、(b)に示すように、データラッチXDLの反転データ端子XNのデータが‘1’の場合、制御信号DPCXNが‘0’になっても、データバスDBUSは、プリチャージされない。そのため、データバスDBUSは、‘0’のままである。その後、制御信号DPCXNが‘1’に戻っても、データバスDBUSは、‘0’のままである。
これに対して、データバスLBUSは、制御信号LPCが‘1’となったときにプリチャージされ、‘1’となる。その後、制御信号LPCが‘0’に戻った後も、データバスLBUS上には‘1’が保持される。
その後、制御信号DSWが‘1’になると、転送ゲートNT3が開き、データバスDBUSとデータバスLBUSとが接続される。このとき、データバスDBUSとデータバスLBUSは、ともにフローティング状態なので、データバスDBUSの寄生容量とデータバスLBUSの寄生容量との間でチャージシェア現象が発生する。このチャージシェアにより、データバスLBUSの寄生容量にプリチャージ時に蓄積された電荷が、データバスDBUSの寄生容量へ配分される。
このとき、データバスDBUSの寄生容量の容量値は、通常、データバスLBUSの寄生容量の容量値よりも極めて大きいので、データバスDBUSの電位の上昇は僅かである。一方、データバスLBUSの電位は、大きく下がる。
そのため、制御信号LTLを‘1’として、データラッチLDLへの書き込みを行うと、データラッチLDL内部のインバータIV2の論理閾値を超えた時点でデータラッチLDLの正転データ端子Lの値は‘0’へ変化する。
図9は、データラッチLDLからデータラッチXDLへデータを転送する動作の例である。ここでは、正転データ端子LからデータラッチLDLのデータを出力する例を示す。この場合、制御信号DSWが‘0’とされて、転送ゲートNT3は閉じておかれる。また、データ転送前に制御信号DDCが‘1’とされて、データバスDBUSは接地電位へリセットされる。
(a)に示すように、データラッチLDLの正転データ端子Lのデータが‘0’の場合、まず、制御信号LPCが‘1’になったときに、データバスLBUSは、プリチャージされる。その後、制御信号LTLが‘1’になると、データラッチLDLの正転データ端子LからデータバスLBUSへ‘0’が転送される。
その後、制御信号DPCLNが‘0’になると、プリチャージ制御部2AのPMOSトランジスタP21、P22がともに導通状態となるので、データバスDBUSは、電源電圧レベルまでプリチャージされる。
その後、制御信号DPCLNは‘1’に戻るが、制御信号DPCLNが‘1’に戻っても、データバスDBUS上には、‘1’レベルが保持される。
そこで、データラッチXDLへの書き込みを行うために、データラッチXDL内部のPMOSトランジスタP202をオフさせる制御信号XLIを‘1’とした上で、制御信号XTIを‘1’とする。これにより、データラッチXDLの反転データ端子XNの値は、予めセットされた‘1’がそのまま保持される。
一方、(b)に示すように、データラッチLDLの正転データ端子Lのデータが‘1’の場合、制御信号LTLが‘1’になると、データバスLBUSの値は、プリチャージ状態からから引き続いて‘1’である。
そのため、制御信号DPCLNが‘0’になっても、データバスDBUSは、プリチャージされず、‘0’のままである。
そのため、制御信号XTIが‘1’になると、データラッチXDLの反転データ端子XNの値は、予めセットされた‘1’から‘0’へ変化する。
このような本実施形態によれば、プリチャージ制御部1Aおよびプリチャージ制御部2AをPMOSトランジスタで構成するので、データバスDBUSのプリチャージレベルを電源電圧レベルとすることができる。
(第3の実施形態)
一般に、データバスDBUSには、複数(例えば16個程度)のデータラッチXDLが接続される。そのような場合、第1の実施形態あるいは第2の実施形態では、それぞれのデータラッチXDLにプリチャージ制御部1あるいはプリチャージ制御部1Aを接続する必要があり、プリチャージのために追加されるトランジスタの数が増加する。
一般に、データバスDBUSには、複数(例えば16個程度)のデータラッチXDLが接続される。そのような場合、第1の実施形態あるいは第2の実施形態では、それぞれのデータラッチXDLにプリチャージ制御部1あるいはプリチャージ制御部1Aを接続する必要があり、プリチャージのために追加されるトランジスタの数が増加する。
そこで、本実施形態では、データバスDBUSに接続されるデータラッチXDLの数が多くても、プリチャージのために追加するトランジスタの数を少なくすることのできる例を示す。
図10は、第3の実施形態の不揮発性半導体記憶装置の構成の例を示す回路図である。
図10に示す回路の基本的な構成は第1の実施形態と同じであるが、ここでは、複数のデータラッチXDL(XDL1、XDL2、XDL3、・・・)のそれぞれの反転データ端子XNに転送ゲートNT11、NT12、NT13、・・・が接続され、制御信号XT1、XT2、XT3、・・・により、それぞれのデータラッチXDLのデータの転送が制御されるものとする。
本実施形態では、データバスDBUSの途中に転送ゲートNT4(第4の転送ゲート)を挿入して、転送ゲートNT11、NT12、NT13、・・・(第1の転送ゲート)が接続された側をデータバスDBUSX(第3のデータバス)とし、他方をデータバスDBUS(第4のデータバス)とする。転送ゲートNT4は、制御信号DXSWにより、データバスDBUSXとデータバスDBUSとの間のデータ転送を制御する。
また、本実施形態では、プリチャージ制御部1は、データラッチXDL1、XDL2、XDL3、・・・からデータバスDBUSXへ転送されたデータの値にもとづいてデータバスDBUSをプリチャージする。
なお、データバスDBUSXは、制御信号DXPCにより制御されるNMOSトランジスタN5により、プリチャージされる。
図11および図12に、本実施形態の不揮発性半導体記憶装置におけるデータ転送動作の例を波形図で示す。
図11は、データラッチXDL1からデータラッチLDLへデータを転送する動作の例である。
まず、(a)に示すように、データラッチXDL1の反転データ端子XNのデータが‘1’の場合、制御信号DXPCを‘1’としてデータバスDBUSXをプリチャージした後、制御信号XT1を‘1’にして、データラッチXDL1の反転データ端子XNのデータをデータバスDBUSXへ転送し、データバスDBUSXを‘1’のままとする。
その後、制御信号DPCXが‘1’になると、データバスDBUSは、プリチャージ制御部1により‘1’にプリチャージされる。
その後、制御信号DXSWが‘1’になると、データバスDBUSXのデータがデータバスDBUSへ転送され、データバスDBUSは、そのまま‘1’となる。
以降の動作は、第1の実施形態と同じであるので、ここでは、その説明を省略する。
一方、(b)に示すように、データラッチXDL1の反転データ端子XNのデータが‘0’の場合は、データバスDBUSXへ転送されるデータが‘0’であるので、制御信号DPCXが‘1’になっても、データバスDBUSは、プリチャージされない。
その後、制御信号DXSWが‘1’になると、データバスDBUSXのデータがデータバスDBUSへ転送され、データバスDBUSは、そのまま‘0’となる。
以降の動作は、第1の実施形態と同じであるので、ここでは、その説明を省略する。
図12は、データラッチLDLからデータラッチXDL1へデータを転送する動作の例である。ここでは、反転データ端子LNからデータラッチLDLのデータを出力する例を示す。
まず、(a)に示すように、データラッチLDLの反転データ端子LNのデータが‘1’の場合、第1の実施形態と同じく、制御信号DPCLが‘1’になると、データバスDBUSは、プリチャージ制御部2により‘1’にプリチャージされる。その後、制御信号DSWが‘1’になると、データバスLBUS上のデータがデータバスDBUSへ転送され、データバスDBUSは、そのまま‘1’となる。
次に、制御信号DXSWが‘1’になると、データバスDBUSXのデータは、データバスDBUSへ転送される。ここで、データバスDBUSXは、制御信号DXPCが‘1’のときにプリチャージされているので、そのまま‘1’となる。
次に、データラッチXDL1内部のPMOSトランジスタP202をオフさせる制御信号XLIを‘1’とした上で、制御信号XT1を‘1’とする。これにより、データラッチXDL1の反転データ端子XNの値は、予めセットされた‘1’がそのまま保持される。
一方、(b)に示すように、データラッチLDLの反転データ端子LNのデータが‘0’の場合、第1の実施形態と同じく、制御信号DPCLが‘1’になっても、データバスDBUSは、プリチャージされない。
このような本実施形態によれば、複数のデータラッチXDLのデータを一旦データバスDBUSXへ転送し、データバスDBUSXへ転送された転送されたデータの値に応じて、プリチャージ制御部1がデータバスDBUSのプリチャージを制御する。そのため、データラッチXDLの数が多くても、1つのプリチャージ制御部1で、データバスDBUSのプリチャージを制御することができ、プリチャージのために追加するトランジスタの数を少なくすることができる。
なお、データバスDBUSXをプリチャージする必要があるが、データバスDBUSXは、データバスDBUSよりも配線長が短いので、その配線容量も少ない。そのため、そのプリチャージで消費される電力は、データバスDBUSを常にプリチャージする場合に比べるとかなり少なく、総合的な消費電力を少なくすることができる。
(第4の実施形態)
上述の各実施形態では、データラッチXDLからデータバスDBUSへデータを転送するときのプリチャージレベルは‘1’に固定されていたが、本実施形態では、転送データに応じてプリチャージレベルを‘1’または‘0’とすることのできる例を示す。
上述の各実施形態では、データラッチXDLからデータバスDBUSへデータを転送するときのプリチャージレベルは‘1’に固定されていたが、本実施形態では、転送データに応じてプリチャージレベルを‘1’または‘0’とすることのできる例を示す。
図13は、第4の実施形態の不揮発性半導体記憶装置の構成の例を示す回路図である。
図13に示す例は、第3の実施形態のプリチャージ制御部1をプリチャージ制御部1Bに変更したものである。
プリチャージ制御部1Bは、データバスDBUSと電源端子との間に直列に接続されたPMOSトランジスタP11と、PMOSトランジスタP12と、データバスDBUSと接地端子との間に直列に接続されたNMOSトランジスタN13と、NMOSトランジスタN14と、を有する。
PMOSトランジスタP11のゲート端子は、データバスDBUSXに接続され、PMOSトランジスタP12のゲート端子へは、制御信号DPCXNが入力される。
また、NMOSトランジスタN13のゲート端子は、データバスDBUSXに接続され、NMOSトランジスタN14のゲート端子へは、制御信号DDCXが入力される。
制御信号DPCXNおよび制御信号DDCXは、データバスDBUSXからデータバスDBUSへデータを転送するときの、データバスDBUSをプリチャージするタイミングを制御する信号である。制御信号DPCXNが‘0’、制御信号DPCXが‘1’のとき、プリチャージ制御部1Bは、データバスDBUSをプリチャージする。
そのとき、プリチャージ制御部1Bは、データバスDBUSXに転送されたデータが‘0’であるときはデータバスDBUSを‘1’にプリチャージし、データバスDBUSXに転送されたデータが‘1’であるときはデータバスDBUSを‘0’にプリチャージする。
図14に、データラッチXDL1からデータラッチLDLへデータを転送する動作の例を示す。
(a)に示すように、データラッチXDL1の反転データ端子XNのデータが‘0’の場合、データバスDBUSXへ‘0’が転送される。したがって、制御信号DPCXNが‘1’になると、プリチャージ制御部1BのPMOSトランジスタP11とPMOSトランジスタP12がともに導通し、データバスDBUSを‘1’にプリチャージする。
一方、(b)に示すように、データラッチXDL1の反転データ端子XNのデータが‘1’の場合、データバスDBUSXへ‘1’が転送される。したがって、制御信号DDCXが‘1’になると、プリチャージ制御部1BのNMOSトランジスタN13とNMOSトランジスタN14がともに導通し、データバスDBUSを‘0’にプリチャージする。
また、本実施形態では、転送ゲートNT4を閉じたままにしておけば、プリチャージ制御部1Bを、データバスDBUSX上のデータを反転させてデータバスDBUSへ伝送するインバータとして用いることができる。
これにより、図14に示すように、データラッチXDL1の反転データ端子XNから出力されたデータとは反対極性のデータを、データラッチLDLに格納することができる。
このような本実施形態によれば、データバスDBUSXに転送されたデータの値に応じて、データバスDBUSを‘1’または‘0’にプリチャージすることができる。また、転送ゲートNT4を閉じたままにしておけば、データバスDBUSX上のデータを反転させてデータバスDBUSへ伝送することができる。
(第5の実施形態)
本実施形態では、データラッチXDLとデータラッチLDL相互間のデータ転送と同時に、データラッチXDLに格納されたデータとデータラッチLDLに格納されたデータとの間の論理演算を行うことのできる不揮発性半導体記憶装置の例を示す。
本実施形態では、データラッチXDLとデータラッチLDL相互間のデータ転送と同時に、データラッチXDLに格納されたデータとデータラッチLDLに格納されたデータとの間の論理演算を行うことのできる不揮発性半導体記憶装置の例を示す。
図15は、第5の実施形態の不揮発性半導体記憶装置の構成の例を示す回路図である。
図15に示す例は、第3の実施形態の回路のデータバスDBUSXの途中に、データバスDBUSX上のデータの極性の正転/反転の切り換えを行う演算部3を挿入したものである。
演算部3は、データバスDBUSX上のデータの極性を正転で転送する転送ゲートNT5を有する。転送ゲートNT5は、NMOSトランジスタで構成され、そのゲート端子に制御信号BXSWが入力される。
この転送ゲートNT5の挿入に伴い、本実施形態では、転送ゲートNT1と転送ゲートNT5間をデータバスDBUSX、転送ゲートNT5と転送ゲートNT4間をデータバスDBUSB、転送ゲートNT4と転送ゲートNT3間をデータバスDBUSAと称する。
また、演算部3は、データバスDBUSXと電源端子との間に接続されたNMOSトランジスタN31と、データバスDBUSXと接地端子との間に直列に接続されたNMOSトランジスタN32およびNMOSトランジスタN33と、を有し、データバスDBUSXと電源端子との間に接続されたNMOSトランジスタN34と、データバスDBUSBと接地端子との間に直列に接続されたNMOSトランジスタN35およびNMOSトランジスタN36と、を有する。
NMOSトランジスタN31のゲート端子へは、制御信号DXPCが入力され、NMOSトランジスタN32のゲート端子は、データバスDBUSBに接続され、NMOSトランジスタN33のゲート端子へは、制御信号DXDCが入力される。
同様に、NMOSトランジスタN34のゲート端子へは、制御信号DBPCが入力され、NMOSトランジスタN35のゲート端子は、データバスDBUSXに接続され、NMOSトランジスタN36のゲート端子へは、制御信号DBDCが入力される。
制御信号DXPCが‘1’のときデータバスDBUSXはプリチャージされ、制御信号DBPCが‘1’のときデータバスDBUSBはプリチャージされる。
これに対して、制御信号DXDCが‘1’のときに、データバスDBUSBのデータの反転データがデータバスDBUSXへ伝送され、制御信号DBDCが‘1’のときに、データバスDBUSXのデータの反転データがデータバスDBUSBへ伝送される。
本実施形態の論理演算は、転送先データラッチへのデータの書き込みを通じて実行される。そのとき、転送先データラッチと転送元データラッチがバスラインを介して直結されていると、転送先データラッチのデータが‘0’で、転送元データラッチのデータが‘1’の場合、転送元データラッチのデータが‘0’に書き換わり、破壊されてしまう。
そこで、本実施形態では、論理演算を行うときのデータ書き込み時は、転送先データラッチへのデータの書き込み時に転送先データラッチと転送元データラッチが直結されないよう、転送ゲートNT4あるいは転送ゲートNT5の少なくとも一方を閉じておくようにする。
これにより、論理演算実行時に、転送元データラッチのデータが破壊されることを防ぐことができる。
このように、本実施形態では、転送先データラッチのデータが‘0’であってもデータの転送が行えるので、データの転送と同時に、転送元データラッチのデータと転送先データラッチのデータとの間の論理演算を行うことができる。
この論理演算動作の例を、図16〜図20を用いて説明する。なお、ここでは、データラッチXDLの正転データをXDL、反転データを〜XDLと表わし、データラッチLDLの正転データをLDL、反転データを〜LDLと表わす。
図16は、データラッチXDL1からデータラッチLDLへのデータ転送時に、XDLとLDLのAND演算(XDL&LDL)結果を、データラッチLDLの正転データ端子Lへ書き込む例である。この場合、制御信号ABSWを常に‘0’として、転送ゲートNT4を閉じておく。
データラッチXDL1の反転データ端子XNから出力された〜XDLは、制御信号XT1が‘1’のときにデータバスDBUSXへ転送され、制御信号BXSWが‘1’のときにデータバスDBUSBへ転送される。
次に、制御信号DAPCNが‘0’、制御信号DADCが‘1’のときにプリチャージ制御部1Bにより反転され、データバスDBUSAへXDLが伝送される。
したがって、制御信号DSWが‘1’のときに、データバスLBUSには、XDLが転送されてくる。このデータバスLBUS上のXDLが、制御信号LTLが‘1’のときに、データラッチLDLの正転データ端子Lへ書き込まれる。
そのとき、書き込み前のLDLが、LDL=1ならば、書き込み後のLDLは、XDL=1ならばLDL=1、XDL=0ならばLDL=0となる。一方、書き込み前のLDLが、LDL=0ならば、書き込み後のLDLは、XDL=1でもXDL=0でも、LDL=0となる。
図18(a)に、この転送動作におけるXDLとLDLの値の関係を真理値表で示す。この真理値表に見るように、図16に示す転送動作により、XDLとLDLのAND演算(XDL&LDL)結果がデータラッチLDLへLDLとして格納されていることがわかる。
また、この転送動作は、〜XDLと〜LDLのOR演算(〜XDL|〜LDL)結果をデータラッチLDLへ〜LDLとして格納する動作ともみなせる。
図17は、データラッチXDL1からデータラッチLDLへのデータ転送時に、〜XDLとLDLのAND演算(〜XDL&LDL)結果を、データラッチLDLの正転データ端子Lへ書き込む例である。この場合、制御信号ABSW、BXSWを常に‘0’として、転送ゲートNT4、NT5を閉じておく。
この例が図16の動作と異なる点は、演算部3が、データバスDBUSXのデータを反転させて、データバスDBUSBへ伝送する点である。すなわち、制御信号DBDCが‘1’のときに、データバスDBUSBへXDLが伝送される。
このXDLは、プリチャージ制御部1Bにより再度反転され、データバスLBUSへは〜XDLが転送される。
図18(b)に、この転送動作における〜XDLとLDLの値の関係を真理値表で示す。この真理値表に見るように、図17に示す転送動作により、〜XDLとLDLのAND演算(〜XDL&LDL)結果がデータラッチLDLにLDLとして格納されていることがわかる。
また、この転送動作は、XDLと〜LDLのOR演算(XDL|〜LDL)結果をデータラッチLDLへ〜LDLとして格納する動作ともみなせる。
図19は、データラッチLDLからデータラッチXDL1へのデータ転送時に、〜LDLと〜XDLのAND演算(〜LDL&〜XDL)結果を、データラッチXDL1の反転データ端子XNへ書き込む例である。この場合、制御信号ABSWを常に‘0’として、転送ゲートNT4を閉じておく。
データラッチLDLの正転データ端子Lから出力されたLDLは、制御信号LTLが‘1’のときにデータバスLBUSへ転送され、制御信号DSWが‘1’のときにデータバスDBUSAへ転送され、制御信号ABSWが‘1’のときにデータバスDBUSBへ転送される。
このデータバスDBUSBへ転送されたLDLは、制御信号DXDCが‘1’のときに演算部3で反転され、データバスDBUSXへ〜LDLとして伝達される。
このデータバスDBUSX上の〜LDLが、制御信号XT1が‘1’のときに、データラッチXDL1の反転データ端子XNへ書き込まれる。
そのとき、書き込み前の〜XDLが、〜XDL=1ならば、書き込み後の〜XDLは、〜LDL=1ならば〜XDL=1、〜LDL=0ならば〜XDL=0となる。一方、書き込み前の〜XDLが、〜XDL=0ならば、書き込み後の〜XDLは、〜LDL=1でも〜LDL=0でも、〜XDL=0となる。
図20に、この転送動作における〜LDLと〜XDLの値の関係を真理値表で示す。この真理値表に見るように、図19に示す転送動作により、〜LDLと〜XDLのAND演算(〜LDL&〜XDL)結果がデータラッチXDLに〜XDLとして格納されていることがわかる。
また、この転送動作は、LDLとXDLのOR演算(LDL|XDL)結果をデータラッチXDLに〜XDLとして格納する動作ともみなせる。
このような本実施形態によれば、データラッチXDLとデータラッチLDL相互間のデータ転送と同時に、データラッチXDLに格納されたデータとデータラッチLDLに格納されたデータとの間の論理演算を行うことができる。これにより、データ転送後に改めて演算処理を行う必要がないので、データ演算に関わる電力消費を低減することができるとともに、データ演算に要する時間を短縮することができる。
以上説明した少なくとも1つの実施形態の不揮発性半導体記憶装置およびデータ転送方法によれば、データラッチ間のデータ転送およびデータ演算における電力消費の低減、およびデータ演算の高速化を図ることができる。
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、1A、1B プリチャージ制御部
2、2A プリチャージ制御部
3 演算部
XDL、XDL1〜XDL3、LDL データラッチ
NT1、NT11〜NT13、NT21、NT22、NT3〜NT5、 転送ゲート
N11〜N14、N21、N22、N3〜N5、N31〜N36、N101、N201、N111、N211 NMOSトランジスタ
P11、P12、P21、P22、P101、P102、P201、P202、P111、P112、P211、P212 PMOSトランジスタ
2、2A プリチャージ制御部
3 演算部
XDL、XDL1〜XDL3、LDL データラッチ
NT1、NT11〜NT13、NT21、NT22、NT3〜NT5、 転送ゲート
N11〜N14、N21、N22、N3〜N5、N31〜N36、N101、N201、N111、N211 NMOSトランジスタ
P11、P12、P21、P22、P101、P102、P201、P202、P111、P112、P211、P212 PMOSトランジスタ
Claims (5)
- 第1のデータラッチと、
第2のデータラッチと、
第1のデータバスと、
第2のデータバスと、
前記第1のデータラッチと前記第1のデータバスとに電気的に接続された第1の転送ゲートと、
前記第2のデータラッチと前記第2のデータバスとに電気的に接続された第2の転送ゲートと、
前記第1のデータバスと前記第2のデータバスとに電気的に接続された第3の転送ゲートと、
電源端子と前記第1のデータバスとの間に接続され、前記第1のデータラッチに格納されたデータの値に基づいて制御される第1のスイッチング素子を含む第1のプリチャージ制御部と、
前記電源端子と前記第1のデータバスとの間に接続され、前記第2のデータラッチから前記第2のデータバスへ転送されたデータの値に基づいて制御される第2のスイッチング素子を含む第2のプリチャージ制御部と
を備えることを特徴とする不揮発性半導体記憶装置。 - 前記第1のデータバスは、第3のデータバスと第4のデータバスを含み、
前記第3のデータバスと前記第4のデータバスとの間に電気的に接続された第4の転送ゲートを備え、
前記第4の転送ゲートが、
前記第3のデータバスと前記第4のデータバスとの間のデータ転送を制御し、
前記第1のプリチャージ制御部は、前記第4のデータバスに接続され、前記第1のデータラッチから前記第3のデータバスへ転送されたデータの値によって前記第1のスイッチング素子の導通が制御される
ことを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記第1のプリチャージ制御部が、
接地端子と前記第4のデータバスとの間に接続され、前記第3のデータバスへ転送されたデータによって導通が制御される第3のスイッチング素子を含み、
前記前記第4の転送ゲートが非導通であるとき、前記第3のデータバスへ転送されたデータの極性を反転させて前記第4のデータバスへ伝送する
ことを特徴とする請求項2に記載の不揮発性半導体記憶装置。 - 前記第3のデータバスの途中に挿入されて、前記第3のデータバス上のデータの極性の正転/反転の切り換えを行う演算部を備え、
前記演算部が、
前記第1のデータラッチあるいは前記第2のデータラッチへの転送データの書き込み時に、前記転送データの極性を制御することにより、前記第1のデータラッチに格納されたデータと前記第2のデータラッチに格納されたデータとの間の論理演算を実行させる
ことを特徴とする請求項3に記載の不揮発性半導体記憶装置。 - 第1のデータラッチと、
第2のデータラッチと、
第1のデータバスと、
第2のデータバスと、
前記第1のデータラッチと前記第1のデータバスとに電気的に接続された第1の転送ゲートと、
前記第2のデータラッチと前記第2のデータバスとに電気的に接続された第2の転送ゲートと、
前記第1のデータバスと前記第2のデータバスとに電気的に接続された第3の転送ゲートと、
電源端子と前記第1のデータバスとの間に接続された第1のプリチャージ制御部と、
前記電源端子と前記第1のデータバスとの間に接続された第2のプリチャージ制御部と
を備える不揮発性半導体記憶装置のデータ転送方法であって、
前記第1のデータラッチから前記第2のデータラッチへデータを転送するときは、
前記第1のプリチャージ制御部が、
前記第1のデータラッチに格納されたデータの値にもとづいて前記第1のデータバスをプリチャージし、
前記第2のデータラッチから前記第1のデータラッチへデータを転送するときは、
前記第2のプリチャージ制御部が、
前記第2のデータラッチから前記第2の転送ゲート介して前記第2のデータバスへ転送されたデータの値にもとづいて前記第1のデータバスをプリチャージする
ことを特徴とするデータ転送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013190690A JP2015056199A (ja) | 2013-09-13 | 2013-09-13 | 不揮発性半導体記憶装置およびデータ転送方法 |
US14/188,261 US20150078102A1 (en) | 2013-09-13 | 2014-02-24 | Nonvolatile semiconductor memory device and data transmission method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013190690A JP2015056199A (ja) | 2013-09-13 | 2013-09-13 | 不揮発性半導体記憶装置およびデータ転送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015056199A true JP2015056199A (ja) | 2015-03-23 |
Family
ID=52667867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013190690A Abandoned JP2015056199A (ja) | 2013-09-13 | 2013-09-13 | 不揮発性半導体記憶装置およびデータ転送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150078102A1 (ja) |
JP (1) | JP2015056199A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179142A (ja) * | 2013-03-14 | 2014-09-25 | Toshiba Corp | 半導体記憶装置 |
JP2015032329A (ja) * | 2013-08-01 | 2015-02-16 | 株式会社東芝 | 半導体メモリ |
JP2017041287A (ja) * | 2015-08-17 | 2017-02-23 | 株式会社東芝 | 半導体記憶装置及びメモリシステム |
US11081175B2 (en) | 2019-09-20 | 2021-08-03 | Kioxia Corporation | Semiconductor device and memory device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3883687B2 (ja) * | 1998-02-16 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体装置、メモリカード及びデータ処理システム |
JP2011129176A (ja) * | 2009-12-15 | 2011-06-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2013
- 2013-09-13 JP JP2013190690A patent/JP2015056199A/ja not_active Abandoned
-
2014
- 2014-02-24 US US14/188,261 patent/US20150078102A1/en not_active Abandoned
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179142A (ja) * | 2013-03-14 | 2014-09-25 | Toshiba Corp | 半導体記憶装置 |
US9159439B2 (en) | 2013-03-14 | 2015-10-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9472296B2 (en) | 2013-03-14 | 2016-10-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device including circuits with data holding capability and bus for data transmission |
JP2015032329A (ja) * | 2013-08-01 | 2015-02-16 | 株式会社東芝 | 半導体メモリ |
JP2017041287A (ja) * | 2015-08-17 | 2017-02-23 | 株式会社東芝 | 半導体記憶装置及びメモリシステム |
CN106469569A (zh) * | 2015-08-17 | 2017-03-01 | 株式会社东芝 | 半导体存储装置及存储系统 |
US10140059B2 (en) | 2015-08-17 | 2018-11-27 | Toshiba Memory Corporation | Semiconductor memory device and memory system |
CN106469569B (zh) * | 2015-08-17 | 2020-03-17 | 东芝存储器株式会社 | 半导体存储装置及存储系统 |
US11081175B2 (en) | 2019-09-20 | 2021-08-03 | Kioxia Corporation | Semiconductor device and memory device |
Also Published As
Publication number | Publication date |
---|---|
US20150078102A1 (en) | 2015-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10325650B2 (en) | Semiconductor storage device | |
JP6424448B2 (ja) | 半導体記憶装置 | |
US9071235B2 (en) | Apparatuses and methods for changing signal path delay of a signal path responsive to changes in power | |
US20160019939A1 (en) | Memory and method of operating the same | |
CN103956183A (zh) | 抗辐射sram单元 | |
US8488401B2 (en) | Semiconductor storage device | |
JP4519112B2 (ja) | Sramのメモリシステムおよびその制御方法 | |
CN103971734A (zh) | 抗辐射sram单元 | |
JP2015056199A (ja) | 不揮発性半導体記憶装置およびデータ転送方法 | |
US20160078923A1 (en) | Semiconductor memory device | |
JP6578413B2 (ja) | 半導体装置 | |
US9489991B2 (en) | Memory reading circuit, memory device and method of operating memory device | |
US8400821B2 (en) | Semiconductor storage device | |
JP2005071491A (ja) | メモリ回路 | |
US8995219B2 (en) | Word line driver | |
KR20150073487A (ko) | 반도체 메모리 장치 | |
US9607669B2 (en) | Semiconductor memory device including precharge circuit | |
JP6069544B1 (ja) | ラッチ回路及び半導体記憶装置 | |
US8995214B2 (en) | Nonvolatile semiconductor memory | |
JP2011187141A (ja) | 転送回路及びそれを用いた不揮発性半導体記憶装置 | |
TW201928971A (zh) | 記憶體裝置 | |
JP2007273065A (ja) | Cmis型半導体不揮発記憶回路 | |
JP2016225000A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20150218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150821 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20151118 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160422 |