KR20100097891A - 비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로 - Google Patents

비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로 Download PDF

Info

Publication number
KR20100097891A
KR20100097891A KR1020090016763A KR20090016763A KR20100097891A KR 20100097891 A KR20100097891 A KR 20100097891A KR 1020090016763 A KR1020090016763 A KR 1020090016763A KR 20090016763 A KR20090016763 A KR 20090016763A KR 20100097891 A KR20100097891 A KR 20100097891A
Authority
KR
South Korea
Prior art keywords
bit line
feedback
precharge
circuit
bias
Prior art date
Application number
KR1020090016763A
Other languages
English (en)
Inventor
강상구
이희원
이주석
송중호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090016763A priority Critical patent/KR20100097891A/ko
Priority to US12/713,219 priority patent/US8243530B2/en
Publication of KR20100097891A publication Critical patent/KR20100097891A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Abstract

비휘발성 메모리 장치는 피드백 회로 및 프리차지 스위칭 트랜지스터를 포함한다. 피드백 회로는 프리차지 모드에서 비트라인의 전압 레벨에 기초하여 피드백 신호를 제공한다. 프리차지 스위칭 트랜지스터는 상기 피드백 신호에 응답하여 비트라인과 센스 앰프 사이의 전기적 연결을 제어한다.

Description

비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로{NON-VOLATILE MEMORY DEVICE AND CURRENT COPY CIRCUIT FOR THE SAME}
본 발명은 데이터의 입출력 기술에 관한 것으로, 보다 상세하게는 비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로에 관한 것이다.
비휘발성 메모리 장치는 프로그램 동작을 통해 데이터를 저장한다. 저장된 데이터는 비휘발성 메모리 장치의 비트라인을 센싱하여 독출된다. 독출동작에서 비트라인을 센싱하기 위해서 비트라인을 프리차지 하여야 하며 프리차지를 수행하는데 걸리는 시간은 데이터 센싱 시간의 많은 부분을 차지할 수 있다. 따라서 비트라인의 프리차지 시간이 길어지면 데이터 독출 시간도 길어질 수 있고 메모리 장치의 동작 속도가 느려질 수 있다.
일반적으로 독출 동작은 프라차지 동작과 센싱 동작을 통해 수행될 수 있다. 프리차지 동작에서는 비트라인을 충전시키고, 센싱 동작에서는 비휘발성 메모리 셀에 저장된 데이터에 의해 비트라인의 전압차를 발생시키고 비트라인의 전압차를 센싱하여 저장된 데이터를 읽어온다. 일반적으로 사용되는 낸드 플래시 메모리 장치와 같은 비휘발성 메모리 장치에서 비트라인과 연결된 트랜지스터의 경우, 프리차 지 동작으로 비트라인이 충전됨에 따라 비트라인의 전압 레벨이 높아지면 프리차지 스위칭 트랜지스터의 게이트 단자와 소스 단자 사이의 전압 차가 감소하여 프라차지 속도가 줄어들게 된다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 일 목적은 프리차지 속도를 향상시킨 비휘발성 메모리 장치를 제공하는 것이다.
본 발명의 다른 일 목적은 비휘발성 메모리 장치의 프리차지 속도를 향상시키기 위한 바이어스 생성 회로를 제공하는 것이다.
일 실시예에 따른 비휘발성 메모리 장치는 피드백 회로 및 프리차지 스위칭 트랜지스터를 포함한다. 상기 피드백 회로는 프리차지 모드에서 비트라인의 전압 레벨에 기초하여 피드백 신호를 제공한다. 상기 프리차지 스위칭 트랜지스터는 상기 피드백 신호에 응답하여 비트라인과 센스 앰프 사이의 전기적 연결을 제어한다.
상기 피드백 회로는 바이어스 신호에 기초하여 구동되며, 상기 비트라인의 전압 레벨에 기초하여 상기 피드백 신호를 생성하는 능동 회로를 포함할 수 있다.
상기 비휘발성 메모리 장치는 상기 비트라인을 통해 흐르는 전하를 충전하여 상기 피드백 회로에 상기 바이어스 신호를 제공하는 바이어스 신호 생성 회로를 더 포함할 수 있다.
상기 바이어스 신호 생성 회로는 상기 프리차지 모드 또는 더미 프리차지 모 드에서 상기 전하를 충전할 수 있다.
상기 바이어스 신호 생성 회로는 상기 피드백 회로에 인접하여 배치될 수 있다.
상기 바이어스 신호 생성 회로는 충전부 및 스위치를 포함할 수 있다. 상기 충전부는 상기 비트라인을 통해 흐르는 전하를 충전하고, 충전된 전하에 기초하여 상기 바이어스 신호를 제공할 수 있다. 상기 스위치는 상기 비트라인과 상기 충전부 사이의 전하의 흐름을 제어할 수 있다.
상기 스위치는 상기 비트라인과 상기 충전부 사이의 전류 경로를 개방하여 상기 전하를 상기 충전부로 제공하고, 상기 충전부가 바이어스 레벨로 충전된 후 상기 비트라인과 상기 충전부 사이의 전류 경로를 차단할 수 있다.
일 실시예에 따른 휘발성 메모리 장치는 페이지 버퍼, 복수의 피드백 회로, 및 바이어스 신호 생성 회로를 포함한다. 상기 페이지 버퍼는 복수의 비트라인들, 및 상기 복수의 비트라인들과 센스 앰프 사이에 연결된 복수의 프리차지 스위칭 트랜지스터를 포함한다. 상기 복수의 피드백 회로는 바이어스 신호에 기초하여 구동되며, 상기 비트라인의 전압 레벨에 기초하여 피드백 신호를 생성하고, 상기 피드백 신호를 상기 프리차지 스위칭 트랜지스터로 제공한다. 상기 바이어스 신호 생성 회로는 상기 비트라인을 통해 흐르는 전하를 충전하여 상기 피드백 회로에 상기 바이어스 신호를 제공한다.
상기 바이어스 생성 회로는 상기 복수의 피드백 회로들 중 적어도 둘 이상의 피드백 회로와 연결된 공유 블록, 및 복수의 피드백 회로 각각에 인접하여 배치되 는 복수의 비공유 블록을 포함할 수 있다.
일 실시예에 따른 바이어스 신호 생성 회로는 커패시터, 스위치 및 트랜지스터를 포함한다. 상기 커패시터는 전송 라인을 통해 흐르는 전하를 충전한다. 상기 스위치는 전류 복사 모드에서 상기 전송라인과 상기 커패시터 사이의 전류 경로를 개방하여 상기 전하를 상기 커패시터로 제공하고, 상기 커패시터가 목적 레벨로 충전된 후 상기 전송라인과 상기 커패시터 사이의 전류 경로를 차단한다. 상기 트랜지스터는 상기 커패시터와 연결되어, 바이어스 신호 생성 모드에서 상기 커패시터에 충전된 전하에 기초하여 바이어스 신호를 생성한다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 비트라인의 프리차지 속도를 향상시킬 수 있다.
본 발명의 일 실시예에 따른 바이어스 신호 생성 회로는 비트라인의 프리차지 속도를 향상시키기 위해 바이어스 신호를 제공할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일 치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 일 실시예에 따른 메모리 인터페이스 회로를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1a는 일 실시예에 따른 비휘발성 메모리 장치(1000)를 나타내는 블록도이다.
도 1a를 참조하면, 일 실시예에 따른 비휘발성 메모리 장치(1000)는 피드백 회로(100) 및 프리차지 스위칭 트랜지스터(200)를 포함한다. 피드백 회로(100)는 프리차지 모드에서 비트라인(BL)의 전압 레벨(VS)에 기초하여 피드백 신호(VG)를 제공한다. 프리차지 스위칭 트랜지스터(200)는 피드백 신호(VG)에 응답하여 비트라인(BL)과 센스 앰프(300) 사이의 전기적 연결을 제어한다.
도 1b는 일 실시예에 따른 메모리 장치(1000a)를 보다 상세히 나타내는 블록도이다.
도 1b를 참조하면, 비휘발성 메모리 장치(1000a)의 피드백 회로(100a)는 능동 회로(101)를 포함한다. 능동 회로(101)는 바이어스 신호(BIAS)에 기초하여 구동되며, 비트라인의 전압 레벨(VS)에 기초하여 피드백 신호(VG)를 생성한다. 능동 회로(101)는 증폭 회로일 수 있다. 증폭 회로는 바이어스 신호(BIAS)에 기초하여 구동되며 프리차지 레벨 신호(BLC)와 비트라인(BL)의 전압 레벨(VS)의 전압 차를 증 폭하여 피드백 신호(VG)를 생성할 수 있다. 피드백 신호(VG)는 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압으로 제공된다.
프리차지 스위칭 트랜지스터(200)는 게이트 단자 전압(VG)과 소스 단자 전압(VS)의 전압 차에 의해 턴온/턴오프된다. 프리차지 스위칭 트랜지스터(200)가 턴온 되면 센스앰프(300)로부터 비트라인(BL)으로 전류가 흐르게 되며, 비트라인(BL)으로 흐르는 전류에 의해 비트라인(BL)이 프리차지된다. 프리차지 스위칭 트랜지스터(200)가 턴오프되면 비트라인(BL)으로 흐르는 전류가 차단되어 프리차지된 비트라인(BL)의 전압 레벨이 유지된다. 프리차치 모드에서 턴온된 프리차지 스위칭 트랜지스터(200)를 통해 흐르는 전류의 크기는 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)과 소스 단자 전압(VS)의 차이에 따라 달라질 수 있다. 예를 들어, 프리차지되기 전에 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)으로 하이레벨의 신호를 인가하면, 프리차지되기 전의 비트라인(BL)의 전압 레벨은 로우 레벨에 있으므로 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)과 소스 단자 전압(VS)의 전압차가 비교적 높아 비트라인(BL)으로 흐르는 전류도 비교적 크다. 그러나 프리차지된 후에는 비트라인(BL)의 전압 레벨은 하이 레벨에 있으므로 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)과 소스 단자 전압(VS)의 전압차가 낮아지게 되고 센스앰프(300)로부터 비트라인(BL)으로 흐르는 전류도 감소할 수 있다.
일 실시예에 따른 비휘발성 메모리 장치(1000a)는 피드백 회로(100a)를 포함한다. 피드백 회로(100a)는 프리차지 레벨 신호(BLC)와 비트라인의 전압 레벨(VS) 의 전압 차를 증폭하여 다시 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)으로 제공한다. 피드백 회로(100a) 프리차지 모드에서 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)과 소스 단자 전압(VS)의 전압 차를 증가시켜 프리차지 속도를 향상시킬 수 있다. 예를 들어, 프리차지가 되기 전에는 비트라인(BL)의 전압 레벨(VS)은 로우 레벨이고, 프리차지 레벨 신호(BLC)가 하이 레벨인 경우 두 신호의 전압 차를 증폭한 값이 하이 레벨의 피드백 신호(VG)로 출력될 수 있다. 피드백 신호(VG)는 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)으로 입력되어 프리차지 스위칭 트랜지스터(200)는 게이트 단자 전압(VG)과 소스 단자 전압(VS)의 전압 차에 의해 턴온된다. 전류는 프리차지 스위칭 트랜지스터(200)를 통과해 비트라인(BL)으로 흐를 수 있다. 피드백 회로(100a)는 비트라인(BL)의 전압 레벨(VS)과 프리차지 레벨 신호(BLC)의 전압 차를 증폭하므로 프리차지 레벨 신호(BLC)가 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)으로 바로 인가되는 것에 비해 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)과 소스 단자 전압(VS)의 차이를 더 증가시켜 초기 전류를 증가시킨다. 따라서 피드백 회로(100a)는 프리차지 속도를 증가시킬 수 있다.
일 실시예에서, 피드백 회로(100a)에 입력되는 프리차지 레벨 신호(BLC)를 이용하여 비트라인(BL)의 프리차지 레벨을 제어할 수 있다. 프리차지 레벨 신호(BLC)를 증가시키면 높은 전압 레벨로 비트 라인(BL)을 프리차지할 수 있고 프리차지 레벨을 감소시키면 낮은 전압 레벨로 비트 라인(BL)을 프리차할 수 있다.
도 2a는 일 실시예에 따른 비휘발성 메모리 장치(1000b)를 나타낸 회로도이 다.
도 2a를 참조하면, 비휘발성 메모리 장치(1000b)에 포함된 피드백 회로(100b)는 바이어스 전류원(102) 및 피드백 트랜지스터(103)를 포함한다.
바이어스 전류원(102)은 피드백 트랜지스터(103)를 구동하기 위한 바이어스 전류(BIASI)를 생성한다. 바이어스 전류원(102)은 바이어스 전압(BIASV)에 응답하여 동작하는 바이어스 트랜지스터일 수 있다. 바이어스 트랜지스터(102)는 소스 단자가 전원 전압(VDD)과 연결되고 드레인 단자가 피드백 트랜지스터(103)와 연결되며 게이트 단자로 바이어스 전압(BIASV)을 입력받는 피모스 트랜지스터일 수 있다.
피드백 트랜지스터(103)는 비트라인(BL) 전압 레벨(VS)을 반전하여 피드백 신호(VG)를 출력할 수 있다.
피드백 트랜지스터(103)는 소스 단자가 접지 전압(VSS)에 연결되고 드레인 단자가 바이어스 트랜지스터(102)와 연결되며, 게이트 단자로 비트라인(BL)의 전압 레벨(VS)을 입력받아 드레인 단자로 피드백 신호(VG)를 출력하는 엔모스 트랜지스터일 수 있다.
이하, 도 2a의 비휘발성 메모리 장치(1000b)에 포함된 피드백 회로(100b)의 동작을 설명한다.
프리차지 모드에서, 초기의 비트라인(BL)의 전압 레벨(VS)은 로우 레벨이다. 피드백 트랜지스터(103)의 게이트 단자 전압과 소스 단자 전압의 전압 차가 낮기 때문에 피드백 트랜지스터(103)는 턴오프된다. 따라서 피드백 트랜지스터(103)의 소스 단자와 드레인 단자의 전기적 연결이 끊어져 피드백 트랜지스터(103)의 드레 인 단자로 하이 레벨의 피드백 신호(VG)가 출력된다. 프리차지 스위칭 트랜지스터(200)의 게이트 단자로 하이 레벨의 피드백 신호(VG)가 입력되고 프리차지 스위칭 트랜지스터(200)의 소스 단자는 로우 레벨이기 때문에 프리차지 스위칭 트랜지스터(200)는 턴온 되고 비트라인(BL)이 프리차지된다. 이 경우에는 피드백 트랜지스터(103)에 의해 비트라인(BL)의 전압 레벨이 반전되고 증폭될 수 있으므로 프리차지 스위칭 트랜지스터(200)의 게이트 단자에 바로 정전압을 인가한 경우보다 프리차지 스위칭 트랜지스터(200)의 게이트 단자와 소스 단자의 전압 차를 증가시킬 수 있다. 따라서 프리차지 속도를 향상할 수 있다.
비트라인이 프리차지된 후 비트라인의 전압 레벨(VS)은 하이 레벨 상태가 된다. 접지 전압(VSS)과 연결된 소스 단자와 비트라인(BL)의 전압 레벨을 입력받는 게이트 단자를 가진 피드백 트랜지스터(103)는 턴온 된다. 피드백 트랜지스터(103)는 드레인 단자로 로우 레벨의 피드백 신호(VG)를 출력한다. 따라서 프리차지 스위칭 트랜지스터(200)의 게이트 단자와 소스 단자의 전압 차가 문턱 전압 값보다 작아지게 되어 프리차지 스위칭 트랜지스터(200)는 턴오프되고 프리차지는 완료된다.
피드백 회로(100b)는 비트라인(BL)이 피드백 트랜지스터(103)는 문턱 전압만큼 프리차지되었는지를 여부를 기초로 피드백 신호(VG)를 생성하여 프리차지 스위칭 트랜지스터(200)를 제어할 수 있다. 실시예에 따라서 피드백 트랜지스터(103)의 문턱 전압을 조절하여 비트라인(BL)의 프리차지 레벨 신호를 조절할 수 있을 것이다.
도 2b는 일 실시예에 따른 비휘발성 메모리 장치(1000c)를 나타낸 회로도이 다.
도 2b를 참조하면, 비휘발성 메모리 장치(1000c)에 포함된 피드백 회로(100c)는 차동 증폭 회로를 포함한다. 차동 증폭 회로(100c)는 프리차지 레벨 신호(BLC)와 비트라인(BL)의 전압 레벨(VS)의 차이를 증폭하여 피드백 신호(VG)를 출력한다.
차동 증폭 회로(100c)는 바이어스 전류원(104), 차동 증폭 트랜지스터 쌍(105, 106) 및 능동 부하 쌍(107, 108)을 포함한다.
바이어스 전류원(104)은 차동 피드백 트랜지스터 쌍(105, 106)을 구동하기 위한 바이어스 전류(BIASI)를 생성한다. 바이어스 전류원(104)은 바이어스 전압(BIASV)에 응답하여 동작하는 바이어스 트랜지스터(104)일 수 있다. 바이어스 트랜지스터(104)는 소스 단자가 전원 전압(VDD)과 연결되고 드레인 단자가 차동 증폭 트랜지스터 쌍(105, 106)과 연결되며 게이트 단자로 바이어스 전압(BIASV)을 입력받는 피모스 트랜지스터일 수 있다.
차동 증폭 트랜지스터 쌍(105, 106)은 게이트 단자로 프리차지 레벨 신호 및 비트라인의 전압 레벨(VS)을 입력받아 두 신호의 전압 차를 증폭하는 피모스 트랜지스터 쌍일 수 있다. 증폭된 신호는 차동 증폭 트랜지스터 쌍(105, 106) 중 하나(106)의 드레인 단자로 출력된다.
능동 부하 쌍(107, 108)은 접지 전압(VSS)과 차동 증폭 트랜지스터 쌍(105, 106) 사이에 연결된 피모스 트랜지스터 쌍일 수 있다.
도 2b에 도시된 차동 증폭 회로(100c)의 동작은 도 1b의 증폭 회로(101)의 동작과 유사하다.
즉, 프리차지가 되기 전에는 비트라인(BL)의 전압 레벨(VS) 프리차지 레벨 신호(BLC)의 전압 차를 증폭하여 피드백 신호(VG)는 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)으로 입력되고, 프리차지 스위칭 트랜지스터(200)는 게이트 단자 전압(VG)과 소스 단자 전압(VS)의 차이에 의해 턴온 되어 프리차지된다. 차동 증폭회로(100c)는 비트라인(BL)의 전압 레벨(VS)과 프리차지 레벨 신호(BLC)의 전압 차를 증폭하므로 프리차지 레벨 신호(BLC)가 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)으로 바로 인가되는 것에 비해 프리차지 스위칭 트랜지스터(200)의 게이트 단자 전압(VG)과 소스 단자 전압(VS)의 전압 차를 증가시켜 프리차지 속도를 증가시킬 수 있다.
차동 증폭 회로(100c)를 이용할 때에도 프리차지 레벨 신호(BLC)를 차동 입력 신호 중 하나로 입력하여 비트라인(BL)의 프리차지 레벨을 제어할 수 있다. 프리차지 레벨 신호(BLC)를 증가시키면 높은 전압 레벨로 비트 라인(BL)을 프리차지할 수 있고 프리차지 레벨을 감소시키면 낮은 전압 레벨로 비트 라인(BL)을 프리차할 수 있다.
도 3a는 프리차지 모드에서 시간에 따른 비트라인의 전압 레벨을 나타낸 다이어그램이다.
도 3a를 참조하면, 프리차지 모드에서 종래의 비휘발성 메모리 장치의 비트 라인 전압(310)에 비해 일 실시예에 따른 비휘발성 메모리 장치의 비트 라인 전압(320)은 더 빠른 속도로 증가한다.
도 3b는 프리차지 모드에서 시간에 따른 비트라인의 전류 레벨을 나타낸 다이어그램이다.
도 3b를 참조하면, 프리차지 모드에서 종래의 비휘발성 메모리 장치의 비트 라인 전류(330)에 비해 일 실시예에 따른 비휘발성 메모리 장치의 비트 라인 전류(340)는 더 빠른 속도로 감소한다. 일 실시예에 따른 비휘발성 메모리 장치에서는 더 빠른 속도로 비트라인이 프리차지되어 비트라인을 통해 흐르는 전류(340)도 더 빨리 감소한다.
도 4는 일 실시예에 따른 비휘발성 메모리 장치(1000d)를 나타내는 블록도이다.
도 4를 참조하면, 비휘발성 메모리 장치(1000d)는 피드백 회로(100), 프리차지 스위칭 트랜지스터(200) 및 바이어스 신호 생성 회로(400)를 포함한다.
피드백 회로(100)는 프리차지 모드에서 비트라인의 전압 레벨(VS)에 기초하여 피드백 신호(VG)를 제공한다. 도 4의 피드백 회로(100)는 바이어스 신호(BIAS)에 기초하여 구동되는 능동회로를 포함할 수 있다. 피드백 회로(100)로 제공되는 바이어스 신호(BIAS)는 전압 신호 또는 전류 신호일 수 있다.
프리차지 스위칭 트랜지스터(200)는 피드백 신호(VG)에 응답하여 비트라인(BL)과 센스 앰프(300) 사이의 전기적 연결을 제어한다. 따라서 프리차지 스위칭 트랜지스터(200)는 피드백 신호(VG)에 응답하여 비트라인(BL)의 프리차지 동작을 제어할 수 있다.
바이어스 신호 생성 회로(400)는 비트라인(BL)을 통해 흐르는 전하를 충전하 여 피드백 회로(100)에 바이어스 신호(BIAS)를 제공한다. 바이어스 생성 회로(400)는 피드백 회로(100)에 포함된 능동 회로에 바이어스 전류를 제공하는 전류원일 수 있다. 또한 바이어스 생성 회로(400)는 피드백 회로(100)에 포함된 능동 회로에 바이어스 전압을 제공하는 전압원일 수 있다. 바이어스 신호 생성 회로(400)는 목적 레벨의 전압 또는 전류를 생성하기 위해 비트라인(BL)을 통해 흐르는 전하를 충전하여, 충전된 전하를 기초로 바이어스 전압 또는 바이어스 전류를 생성할 수 있다. 또한 바이어스 신호 생성 회로(400)는 바이어스 신호(BIAS)를 이용하는 개별적인 피드백 회로(100)에 인접하게 배치될 수 있다. 예를 들어, 복수의 비트라인들 각각이 복수의 피드백 회로들과 연결되어 프리차지될 때, 바이어스 신호 생성 회로(400)의 전부 또는 일부가 복수의 피드백 회로들과 인접하게 배치될 수 있다. 바이어스 신호 생성 회로(400)의 전부 또는 일부는 피드백 회로(100)와 인접하게 배치되어 바이어스 신호(BIAS)의 전달 거리에 따른 미스매치를 감소시킬 수 있다.
도 5는 도 4의 비휘발성 메모리 장치(1000c)에 포함된 바이어스 신호 생성 회로(400)를 보다 상세히 나타내는 회로도이다.
도 5를 참조하면, 바이어스 생성 회로(400)는 충전부(410) 및 스위치(420)를 포함한다.
충전부(410)는 비트라인(BL)을 통해 흐르는 전하를 충전하고, 충전된 전하에 기초하여 바이어스 신호(BIASV, BIASI)를 제공한다. 충전부(410)는 커패시터(411) 및 트랜지스터(412)를 포함할 수 있다. 일 실시예에서, 커패시터(411)는 모스 트랜지스터를 이용하여 구현할 수 있다. 예를 들어 모스 트랜지스터의 소스 단자와 드 레인 단자를 연결하고, 모스 트랜지스터의 소스 단자와 드레인 단자 및 모스 트랜지스터의 게이트 단자 사이에 전압을 가하여 전하를 충전할 수 있다. 커패시터(411)에 충전된 전하를 이용하여 전압을 생성하는 전압원으로 이용하거나, 커패시터(411)에 추가적인 소자를 연결하면 충전된 전하를 이용하여 전류를 생성하는 전류원으로 이용할 수 있다.
트랜지스터(412)는 소스 단자와 드레인 단자가 각각 전원 전압(VDD) 및 스위치(420)와 연결되고, 게이트 단자가 커패시터(411)와 연결된 피모스 트랜지스터일 수 있다. 피모스 트랜지스터(412)는 커패시터의 충전된 전하에 기초하여 바이어스 전류(BIASI)를 생성할 수 있다.
스위치(420)는 비트라인(BL)과 충전부(410) 사이의 전하의 흐름을 제어한다. 스위치(420)는 비트라인(BL)과 충전부(410) 사이에 직접적으로 연결될 수도 있고 스위치(420)와 비트라인(BL) 사이에 추가적인 회로를 더 포함할 수도 있다. 스위치(420)는 비트라인(BL)을 통해 흐르는 전하의 이동 경로를 변경할 수 있다. 스위치(420) 게이트 단자로 제어 신호를 입력받는 모스 트랜지스터일 수 있다.
도 6a 내지 도 6c는 도 5의 바이어스 신호 생성 회로(400)의 동작을 나타내는 회로도이다.
도 6a는 전류 복사 모드에서 커패시터 프리차지 동작을 나타내는 회로도이고, 도 6b는 전류 복사 모드에서 스위칭 동작을 나타내는 회로도이며, 도 6c는 바이어스 신호 생성 모드에서 바이어스 신호 생성 회로의 바이어스 신호 생성 동작을 나타내는 회로도이다.
이하, 도 6a 내지 도 6c를 참조하여, 바이어스 신호 생성 회로의 동작을 설명한다.
도 6a를 참조하면, 전류 복사 모드에서 바이어스 신호 생성 회로(400)에 포함된 스위치는 턴온된다. 비트라인(BL)과 충전부의 커패시터(411) 사이의 전류 경로가 개방된다. 비트라인을 통해 흐르는 전하가 충전부의 커패시터(411)로 제공되어 커패시터(411)가 프리차지된다. 전류 복사 모드에서 커패시터(411)는 비트 라인(BL)을 프리차지시키기 위한 비트라인 프리차지 동작에 의해 비트 라인을 통해 흐르는 전하의 전부 또는 일부를 충전한다. 또한, 전류 복사 모드에서 커패시터(411)는 비트 라인(BL)을 프리차지하기 위한 비트라인의 프리차지 동작 외에 커패시터(411)의 충전을 위한 추가적인 더미 프리차지를 수행하여 비트 라인을 통해 흐르는 전하의 전부 또는 일부를 충전할 수도 있다.
도 6b를 참조하면, 전류 복사 모드에서, 커패시터(411)에 목적 레벨의 전하가 충전되면, 바이어스 신호 생성 회로(400)에 포함된 스위치(420)가 턴오프되어 커패시터(411)로 흐르는 전류 경로가 차단된다. 목적 레벨은 피드백 회로를 구동시키기 위한 바이어스 전압 또는 바이어스 전류를 생성하기 위한 충전 레벨일 수 있다. 커패시터(411)가 목적 레벨의 전하가 충전되어 턴오프되는 스위치(420)는 커패시터(411) 더 이상 충전되거나 방전되는 것을 방지할 수 있다. 즉, 커패시터(411)의 충전된 전하는 목적 레벨로 유지된다. 실시예에서 소정 레벨로 충전된 커패시터(411)의 전하를 유지하는 회로는 다양하게 구현할 수 있다. 예를 들어, 도 6b의 실시예에서는 스위치(420)를 턴오프하고, 커패시터의 충전된 전하에 의해 형성되는 전압을 게이트 단자로 입력받는 추가적인 트랜지스터(412)를 연결하여 커패시터(411)의 전하가 방전되는 것을 방지할 수 있다.
도 6c를 참조하면, 바이어스 신호 생성 회로(400)는 바이어스 신호 생성 모드에서 커패시터(411)의 충전된 전하에 기초하여 바이어스 신호(BIASV, BIASI)를 생성한다. 커패시터(411)의 전압은 트랜지스터(412)의 게이트 단자 전압으로 입력될 수 있다. 트랜지스터(412)의 게이트 단자로 입력되는 바이어스 전압(BIASV)이 피드백 회로로 제공되는 바이어스 신호가 될 수도 있고, 바이어스 전압(BIASV)에 의해 트랜지스터(412)의 소스와 게이트 단자 사이로 흐르는 바이어스 전류(BIASI)가 피드백 회로로 제공되는 바이어스 신호가 될 수도 있다.
도 6c의 바이어스 신호 생성 모드에서 스위치(420)가 턴오프되어 커패시터(411)와 비트라인(BL) 사이의 전류 경로가 끊어진다. 커패시터(411)와 연결된 트랜지스터(412)의 게이트 단자로 통해서는 전류가 흐를 수 없어 누설전류를 제외하고는 일정 시간 동안 커패시터(411)의 전압이 비교적 일정하게 유지될 수 있다. 따라서 커패시터(411)는 정전압을 공급하는 전압원이 될 수 있다. 또한 커패시터(411)와 트랜지스터(412)를 포함하는 충전부는 커패시터(411)에 정전압에 따라 정전류를 생성하는 정전류원이 될 수 있다. 한편, 커패시터(411)는 충분한 시간이 흐른 후에는 누설전류에 의해 전압이 감소할 수 있는데 커패시터(411)의 전압이 일정하게 유지되는 시간을 고려하여 주기적으로 전류 복사 모드와 바이어스 신호 생성 모드를 반복할 수 있다. 즉, 커패시터(411)의 전압이 일정하게 유지되는 시간 간격에 따라 더미 프리차지 등을 통해 커패시터 프리차지 동작을 수행할 수 있다.
바이어스 신호 생성 회로(400)에서 스위치(420)는 커패시터(411)와 비트라인(BL) 사이에 직접적으로 연결될 수도 있고, 스위치(420)와 비트라인(BL) 사이에 추가적인 회로를 더 포함할 수도 있다. 즉 스위치(420)는 커패시터(411)와 비트라인(BL) 사이에 연결될 수도 있고, 비트라인(BL)과 피드백 회로(100) 사이에 연결될 수 있으며, 피드백 회로(100) 내부 소자 사이에 연결되어 전류 흐름을 제어할 수도 있다. 예를 들어, 스위치(420)는 전류 복사 모드에서 비트 라인(BL)과 스위치(420)를 연결하고, 바이어스 신호 생성 모드에서는 비트라인을 피드백 회로를 스위치(420)와 연결하는 회로를 더 포함할 수 있다.
도 7a는 프리차지 모드에서 비트라인을 통해 흐르는 전류 변화와 바이어스 신호 생성 회로의 동작 모드를 나타낸 다이어그램이다.
도 7a를 참조하면, 프리차지 모드의 초기에 비트라인을 통해 흐르는 전류는 급격히 증가한다. 비트라인을 통해 흐르는 전류는 최고치에 도달한 후 감소할 수 있다. 바이어스 신호 생성 회로는 비트라인이 프리차지되는 초기 상태부터 전류의 크기가 목적 레벨 값과 일치하였을 때까지 전류 복사 모드(710)일 수 있고, 전류의 크기가 모적 레벨 값에 도달한 이후부터 바이어스 신호 생성 모드(720)일 수 있다.
바이어스 신호 생성 회로는 전류 복사 모드(710)에서 커패시터 프리차지 동작(711)을 수행한다. 전류 복사 모드에서 바이어스 신호 생성 회로(400)에 포함된 스위치는 턴온되고, 비트라인(BL)과 충전부의 커패시터(411) 사이의 전류 경로가 개방된다. 따라서 비트라인을 통해 흐르는 전하가 충전부의 커패시터(411)로 제공되어 커패시터(411)가 프리차지된다. 비트라인을 통해 흐르는 전류가 목적 레벨 값 에 도달했을 때, 바이어스 신호 생성 회로는 스위칭 동작(712)을 수행한다. 비트라인을 통해 흐르는 전류에 의해 커패시터(411)에 목적 레벨의 전하가 충전되면, 바이어스 신호 생성 회로(400)에 포함된 스위치(420)가 턴오프되어 커패시터(411)로 흐르는 전류 경로가 차단된다. 목적 레벨은 피드백 회로를 구동시키기 위한 바이어스 전압 또는 바이어스 전류를 생성하기 위한 충전 레벨일 수 있다.바이어스 신호가 바이어스 전류 신호일 경우에도 목적 레벨은 바이어스 전류 신호의 레벨과 반드시 일치하지 않을 수 있다.
바이어스 신호 생성 모드(720)에서 커패시터에 충전된 전하를 이용하여 바이어스 신호를 생성한다. 생성된 바이어스 신호는 피드백 회로로 제공된다.
도 7b는 프리차지 모드에서 바이어스 신호 생성 회로의 커패시터에 충전된 전하량과 바이어스 신호 생성 회로의 동작 모드를 나타낸 다이어그램이다.
도 7b를 참조하면, 전류 복사 모드(710)에서 커패시터 프리차지 동작(711)에 의해 커패시터에 충전되는 전하량이 증가한다. 비트라인을 통해 흐르는 전류가 목적 레벨 값에 도달했을 때, 바이어스 신호 생성 회로는 스위칭 동작(712)을 수행한다. 바이어스 신호 생성 회로(720)에서는 충전된 전하에 기초하여 바이어스 신호를 생성한다.
도 8a 내지 도 8c는 바이어스 신호 생성 회로의 전류 복사 모드와 바이어스 신호 생성 모드의 타이밍을 나타내는 다이어그램이다.
도 8a는 프리차지 모드에서 전류 복사 모드가 활성화되는 경우를 나타내는 다이어그램이다.
도 8a를 참조하면, 메모리 장치에서 비트라인들을 통한 데이터를 독출 동작은 디스차지 동작(DISCHARGE), 프리차지 동작(PRECHARGE), 센스 동작(SENSE)을 포함할 수 있다. 메모리 장치는 제1 및 제2 비트라인들(BL0, BL1)에 대해서 디스차지 동작(DISCHARGE), 프리차지 동작(PRECHARGE), 센스 동작(SENSE)을 수행할 수 있다. 메모리 장치가 제1 및 제2 비트라인들(BL0, BL1)에 대해서 프리차지 동작(PRECHARGE)을 수행하는 프리차지 모드에서 바이어스 신호 생성회로는 전류 복사 동작을 수행할 수 있다. 바이어스 신호 생성 회로의 전류 복사 동작은 주기적으로 반복될 수 있다. 즉, 바이어스 신호 생성 회로내의 커패시터에 충전된 전하가 누설 전류에 의해 방전되기 전에 다시 전류 복사 동작을 수행할 수 있다.
도 8b는 더미 프리차지 모드에서 전류 복사 모드가 활성화되는 경우를 나타내는 다이어그램이다.
도 8b를 참조하면, 메모리 장치는 비트라인을 통한 데이터 독출을 위한 프리차지 동작(PRECHARGE) 외에 바이어스 신호 생성 회로에 포함된 커패시터를 충전시키기 위한 더미 프리차지 동작(DUMMY PRECHARGE)을 추가적으로 수행할 수 있다. 비휘발성 장치에서 데이터를 독출하기 위해 비트라인을 센싱하기 위해서는 먼저 워드 라인에 일정한 전압을 형성하는 동작(HVENABLE)이 수행될 수 있다. 워드 라인 전압 형성 동작을 수행하는데 걸리는 시간의 일부를 이용하여 비트라인(BL1)을 디스차지(DISCHARGE)하거나 프리차지(PRECHARGE)할 수 있다. 워드 라인 전압 형성 동작을 수행하는 시간이 비트라인(BL1)을 디스차지(DISCHARGE)하고 프리차지(PRECHARGE)하는 시간보다 더 긴 경우, 남는 시간을 이용하여 더미 프리차지 동작(DUMMY PRECHARGE)을 수행하여 프리차지 속도를 향상시킬 수 있을 것이다.
메모리 장치가 제1 및 제2 비트라인들(BL0, BL1)에 대해서 더미 프리차지 동작(DUMMY PRECHARGE)을 수행하는 더미 프리차지 모드에서 바이어스 신호 생성회로는 전류 복사 동작을 수행할 수 있다. 더미 프리차지 동작은 주기적으로 반복될 수 있고, 바이어스 신호 생성 회로의 전류 복사 동작도 주기적으로 반복될 수 있다. 즉, 바이어스 신호 생성 회로내의 커패시터에 충전된 전하가 누설 전류에 의해 방전되기 전에 다시 더미 프리차지 모드에서 전류 복사 동작을 수행할 수 있다.
도 8c는 프리차지 모드와 더미 프리차지 모드에서 전류 복사 모드가 활성화되는 경우를 나타내는 다이어그램이다.
도 8c를 참조하면, 메모리 장치는 비트라인을 통한 데이터 독출을 위한 프리차지 동작(PRECHARGE)과 바이어스 신호 생성 회로에 포함된 커패시터를 충전시키기 위한 더미 프리차지 동작(DUMMY PRECHARGE)을 수행하고, 바이어스 신호 생성회로는 프리차지 모드와 더미 프리차지 모드에서 전류 복사 동작을 수행할 수 있다. 프리차지 동작과 더미 프리차지 동작은 주기적으로 반복될 수 있고, 바이어스 신호 생성 회로의 전류 복사 동작도 주기적으로 반복될 수 있다.
도 9는 일 실시예에 따른 비휘발성 메모리 장치(1000e)를 나타내는 회로도이다.
도 9를 참조하면, 비휘발성 메모리 장치(1000e)는 피드백 회로(100d), 프리차지 스위칭 트랜지스터(200) 및 바이어스 신호 생성 회로(400a)를 포함한다.
피드백 회로(100)는 프리차지 모드에서 비트라인의 전압 레벨(VS)에 기초하 여 피드백 신호(VG)를 제공한다. 프리차지 스위칭 트랜지스터(200)는 피드백 신호(VG)에 응답하여 비트라인(BL)과 센스 앰프(300) 사이의 전기적 연결을 제어한다. 프리차지 스위칭 트랜지스터(200)는 피드백 신호(VG)에 응답하여 비트라인(BL)의 프리차지 동작을 제어할 수 있다.
피드백 회로(100d)는 피드백 트랜지스터(103)를 포함한다. 또한 피드백 회로(100d)의 피드백 경로 상의 추가적인 제어 소자들(423, 424)을 더 포함할 수 있다. 도 9의 실시예에서 제어 소자들(423, 424)은 바이어스 신호 생성 회로(400a)와 공유할 수 있다.
피드백 트랜지스터(103)는 비트라인(BL)의 전압 레벨(VS)을 반전하여 피드백 신호(VG)를 출력한다.
피드백 트랜지스터(103)는 소스 단자가 접지 전압(VSS)에 연결되고 드레인 단자가 바이어스 트랜지스터(102)와 연결되며, 게이트 단자로 비트라인(BL)의 전압 레벨을 입력받아 드레인 단자로 피드백 신호(VG)를 출력하는 엔모스 트랜지스터일 수 있다.
바이어스 신호 생성 회로(400a)는 비트라인(BL)을 통해 흐르는 전하를 충전하여 피드백 회로(100)에 바이어스 신호(640)를 제공한다. 바이어스 신호는 바이어스 전류일 수 있다. 바이어스 생성 회로(400a)는 피드백 회로(100)에 포함된 능동 회로(103)에 바이어스 전류를 제공하는 전류원일 수 있다. 바이어스 신호 생성 회로(400a)는 목적 레벨의 전류를 생성하기 위해 비트라인(BL)을 통해 흐르는 전하를 충전하여, 충전된 전하를 기초로 바이어스 전류를 생성할 수 있다. 또한 바이어스 신호 생성 회로(400a)는 바이어스 전류(640)를 이용하는 개별적인 피드백 회로(100d)에 인접하게 배치될 수 있다. 예를 들어, 복수의 비트라인들 각각이 복수의 피드백 회로들과 연결되어 프리차지될 때, 바이어스 신호 생성 회로(400a)의 전부 또는 일부가 복수의 피드백 회로들과 인접하게 배치될 수 있다. 바이어스 신호 생성 회로(400a)의 전부 또는 일부는 피드백 회로(100d)와 인접하게 배치되어 바이어스 전류(640)의 전달 거리에 따른 미스매치를 감소시킬 수 있다.
바이어스 생성 회로(400a)는 커패시터(411a), 전류원 트랜지스터(412a), 및 제1 내지 제4 스위치(421~424)를 포함한다.
커패시터(411a)는 엔모스 트랜지스터를 이용하여 구현할 수 있다. 예를 들어 엔모스 트랜지스터의 소스 단자와 드레인 단자를 전원 접압(VDD)과 연결하고, 엔모스 트랜지스터의 소스 단자와 드레인 단자 및 모스 트랜지스터의 게이트 단자 사이에 전압을 가하여 전하를 충전할 수 있다. 커패시터(411a)에 충전된 전하를 이용하여 전압을 생성하는 전압원으로 이용하거나, 커패시터(411a)에 추가적인 소자를 연결하면 충전된 전하를 이용하여 전류를 생성하는 전류원으로 이용할 수 있다.
전류원 트랜지스터(412a)는 소스 단자와 드레인 단자가 각각 전원 전압(VDD) 및 복수의 스위치들(421, 422, 424)과 연결되고, 게이트 단자가 커패시터(411)와 연결된 피모스 트랜지스터일 수 있다. 전류원 트랜지스터(412)는 커패시터의 충전된 전하에 기초하여 바이어스 전류(640)를 생성할 수 있다.
제1 내지 제4 스위치(421~424)는 제어신호들(CAPON, BLON, FDON, BLSHFON)에 응답하여 온오프되는 피모스 트랜지스터일 수 있다. 제1 스위치(421)는 커패시 터(411a)와 제2 노드(N2) 사이에 연결된다. 제2 스위치(422)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결된다. 제3 스위치(423)는 피드백 트랜지스터(103)와 프리차지 스위칭 트랜지스터(200) 사이에 연결된다. 제4 스위치(424)는 프리차지 스위칭 트랜지스터(200)와 연결된다. 제1 내지 제4 스위치(421~424)는 독립적으로 제어되어 커패시터(411a)와 비트라인(BL) 사이의 경로를 제어하거나, 피드백 경로를 제어할 수 있다.
도 9의 비휘발성 메모리 장치(1000e)는 프리차지 로드 트랜지스터(500)를 더 포함할 수 있다. 프리차지 로드 트랜지스터(500) 프리차지 모드에서 비트라인(BL)을 전원전압(VDD)과 연결하여 비트라인(BL)으로 전하를 공급한다.
이하 도 9를 참조하여, 비휘발성 메모리 장치(1000e)의 동작을 설명한다.
전류 복사 모드에서 프리차지 로드 트랜지스터(500)와 제1 스위치(421) 및 제2 스위치(422)는 턴온한다. 비트라인(BL)과 커패시터(411a) 사이의 전류 경로와 전원 전압(VDD)과 비트라인(BL) 사이의 전류 경로가 개방된다. 따라서 커패시터(411a), 제1 스위치(421), 제2 스위치(422) 및 제1 노드(N1) 통해 흐르는 전류(610)는 프리차지 로드 트랜지스터(500)를 통해 흐르는 전류(620)와 제1 노드(N1)에서 합쳐져 프리차지 스위칭 트랜지스터(200)를 통해 비트라인(BL)으로 흐르는 전류(630)가 된다. 즉, 전류 복사 모드에서 비트 라인(BL) 통해 흐르는 전류의 일부가 커패시터(411a)에 충전될 수 있다.
전류 복사 모드에서, 커패시터(411)에 목적 레벨의 전하가 충전되면, 바이어스 신호 생성 회로(400a)에 포함된 제1 및 제2 스위치(421, 422)가 턴오프하다 커 패시터(411a)와 제2 노드(N2) 사이의 전류 경로와 제2 노드(N2)와 제1 노드(N1) 사이의 전류 경로가 차단된다.
바이어스 신호 생성 모드에서 전류원 트랜지스터(412a)는 커패시터(411a)의 충전된 전하에 의해 형성되는 전압에 응답하여 바이어스 전류(640)를 생성한다. 바이어스 전류(640)는 피드백 회로(100d)의 피드백 트랜지스터(103)의 구동 전류로 제공된다.
제3 및 제4 스위치(423, 424)는 추가적인 제어 동작을 위해 이용될 수 있다. 예를 들어 더미 프리차지를 수행할 경우 제3 스위치(423)를 턴오프시키고, 제4 스위치(424)를 턴온시켜 더미 프리차지 전압(BLSHF)을 프리차지 스위칭 트랜지스터(200)의 게이트 단자에 입력하여 프리차지 스위칭 트랜지스터(200)를 턴온한다. 더미 프리차지 모드에서 제1 및 제2 스위치(421, 422)를 턴온하면, 프리차지 로드 트랜지스터(500)가 턴오프되더라도 비트라인을 프리차지할 수 있다.
더미 프리차지 모드가 끝나면 제3 스위치(423)를 턴온하고, 제4 스위치(424)를 턴오프하여 다시 비트라인(BL)과 프리차지 스위칭 트랜지스터(200) 사이에 피드백 경로를 형성한다.
도 9의 실시예에서 바이어스 생성 회로는 공유 블록과 비공유 블록으로 나눌 수 있다. 공유 블록은 적어도 둘 이상의 피드백 회로와 연결될 수 있다. 도 9에서 커패시터(411a), 제1 스위치(421) 및 제2 스위치(422)가 공유 블록일수 있다.
도 10a 및 10b는 일 실시예에 따른 비휘발성 메모리 장치의 레이아웃을 나타낸 다이어그램이다.
도 10a 및 도10b를 참조하면, 비휘발성 메모리 장치는 페이지 버퍼(1010), 복수의 피드백 회로(1020) 및 바이어스 신호 생성 회로(1030a, 1030b)를 포함한다.
페이지 버퍼(1010)는 복수의 비트라인들, 및 상기 복수의 비트라인들과 센스 앰프 사이에 연결된 복수의 프리차지 스위칭 트랜지스터를 포함할 수 있다.
복수의 피드백 회로(1020)는 바이어스 신호에 기초하여 구동되며, 상기 비트라인의 전압 레벨에 기초하여 피드백 신호를 생성하고, 상기 피드백 신호를 프리차지 스위칭 트랜지스터로 제공할 수 있다.
바이어스 신호 생성 회로(1030a, 1030b)는 비트라인을 통해 흐르는 전하를 충전하여 피드백 회로에 바이어스 신호를 제공할 수 있다.
도 10a를 참조하면 바이어스 생성 회로(1030a)는 복수의 피드백 회로 각각에 인접하여 배치되는 복수의 단위 블록(CC)을 포함한다.
도 10b를 참조하면, 바이어스 생성 회로(1030b)는 상기 복수의 피드백 회로들 중 적어도 둘 이상의 피드백 회로와 연결된 공유 블록(SC) 및 복수의 피드백 회로 각각에 인접하여 배치되는 복수의 비공유 블록(UC)을 포함한다.
상술한 바와 같이 일 실시예에 따른 비휘발성 메모리 장치는 피드백 회로를 이용하여 비트라인의 프리차지 속도를 향상시킬 수 있고, 비트라인을 통해 흐르는 전하를 충전하여 피드백 회로에 바이어스 신호를 제공하는 바이어스 신호 생성 회로의 전부 또는 일부를 피드백 회로에 인접하게 배치하여 미스매치의 영향을 감소시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a는 일 실시예에 따른 비휘발성 메모리 장치를 나타내는 블록도이다.
도 1b는 일 실시예에 따른 메모리 장치를 보다 상세히 나타내는 블록도이다.
도 2a는 일 실시예에 따른 비휘발성 메모리 장치를 나타낸 회로도이다.
도 2b는 일 실시예에 따른 비휘발성 메모리 장치를 나타낸 회로도이다.
도 3a는 프리차지 모드에서 시간에 따른 비트라인의 전압 레벨을 나타낸 다이어그램이다.
도 3b는 프리차지 모드에서 시간에 따른 비트라인의 전류 레벨을 나타낸 다이어그램이다.
도 4는 일 실시예에 따른 비휘발성 메모리 장치를 나타내는 블록도이다.
도 5는 도 4의 비휘발성 메모리 장치에 포함된 바이어스 신호 생성 회로를 보다 상세히 나타내는 회로도이다.
도 6a 내지 도 6c는 도 5의 바이어스 신호 생성 회로의 동작을 나타내는 회로도이다.
도 7a는 프리차지 모드에서 비트라인을 통해 흐르는 전류 변화와 바이어스 신호 생성 회로의 동작 모드를 나타낸 다이어그램이다.
도 7b는 프리차지 모드에서 바이어스 신호 생성 회로의 커패시터에 충전된 전하량과 바이어스 신호 생성 회로의 동작 모드를 나타낸 다이어그램이다.
도 8a 내지 도 8c는 바이어스 신호 생성 회로의 전류 복사 모드와 바이어스 신호 생성 모드의 타이밍을 나타내는 다이어그램이다.
도 9는 일 실시예에 따른 비휘발성 메모리 장치를 나타내는 회로도이다.
도 10a 및 10b는 일 실시예에 따른 비휘발성 메모리 장치의 레이아웃을 나타낸 다이어그램이다.
<도면의 주요부분에 대한 부호의 설명>
100, 100a,100b, 100c, 100d: 피드백 회로
200: 프리차지 스위칭 트랜지스터
300: 센스 앰프
400, 400a, 1030a, 1030b: 바이어스 신호 생성 회로

Claims (10)

  1. 프리차지 모드에서 비트라인의 전압 레벨에 기초하여 피드백 신호를 제공하는 피드백 회로; 및
    상기 피드백 신호에 응답하여 비트라인과 센스 앰프 사이의 전기적 연결을 제어하는 프리차지 스위칭 트랜지스터를 포함하는 비휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 피드백 회로는
    바이어스 신호에 기초하여 구동되며, 상기 비트라인의 전압 레벨에 기초하여 상기 피드백 신호를 생성하는 능동 회로를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  3. 제2항에 있어서,
    상기 비트라인을 통해 흐르는 전하를 충전하여 상기 피드백 회로에 상기 바이어스 신호를 제공하는 바이어스 신호 생성 회로를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  4. 제3항에 있어서,
    상기 바이어스 신호 생성 회로는 상기 프리차지 모드 또는 더미 프리차지 모드에서 상기 전하를 충전하는 것을 특징으로 하는 비휘발성 메모리 장치.
  5. 제3항에 있어서,
    상기 바이어스 신호 생성 회로는 상기 피드백 회로에 인접하여 배치된 것을 특징으로 하는 비휘발성 메모리 장치.
  6. 제3항에 있어서, 상기 바이어스 신호 생성 회로는
    상기 비트라인을 통해 흐르는 전하를 충전하고, 충전된 전하에 기초하여 상기 바이어스 신호를 제공하는 충전부; 및
    상기 비트라인과 상기 충전부 사이의 전하의 흐름을 제어하는 스위치를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  7. 제6항에 있어서, 상기 스위치는
    상기 비트라인과 상기 충전부 사이의 전류 경로를 개방하여 상기 전하를 상기 충전부로 제공하고, 상기 충전부가 바이어스 레벨로 충전된 후 상기 비트라인과 상기 충전부 사이의 전류 경로를 차단하는 것을 특징으로 하는 비휘발성 메모리 장치.
  8. 복수의 비트라인들, 및 상기 복수의 비트라인들과 센스 앰프 사이에 연결된 복수의 프리차지 스위칭 트랜지스터를 포함하는 페이지 버퍼;
    바이어스 신호에 기초하여 구동되며, 상기 비트라인의 전압 레벨에 기초하여 피드백 신호를 생성하고, 상기 피드백 신호를 상기 프리차지 스위칭 트랜지스터로 제공하는 복수의 피드백 회로; 및
    상기 비트라인을 통해 흐르는 전하를 충전하여 상기 피드백 회로에 상기 바이어스 신호를 제공하는 바이어스 신호 생성 회로를 포함하는 비휘발성 메모리 장치.
  9. 제8항에 있어서, 상기 바이어스 생성 회로는
    상기 복수의 피드백 회로들 중 적어도 둘 이상의 피드백 회로와 연결된 공유 블록; 및
    복수의 피드백 회로 각각에 인접하여 배치되는 복수의 비공유 블록을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  10. 전송 라인을 통해 흐르는 전하를 충전하는 커패시터;
    전류 복사 모드에서 상기 전송라인과 상기 커패시터 사이의 전류 경로를 개방하여 상기 전하를 상기 커패시터로 제공하고, 상기 커패시터가 목적 레벨로 충전된 후 상기 전송라인과 상기 커패시터 사이의 전류 경로를 차단하는 스위치; 및
    상기 커패시터와 연결되어, 바이어스 신호 생성 모드에서 상기 커패시터에 충전된 전하에 기초하여 바이어스 신호를 생성하는 트랜지스터를 포함하는 바이어스 신호 생성 회로.
KR1020090016763A 2009-02-27 2009-02-27 비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로 KR20100097891A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090016763A KR20100097891A (ko) 2009-02-27 2009-02-27 비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로
US12/713,219 US8243530B2 (en) 2009-02-27 2010-02-26 Non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090016763A KR20100097891A (ko) 2009-02-27 2009-02-27 비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로

Publications (1)

Publication Number Publication Date
KR20100097891A true KR20100097891A (ko) 2010-09-06

Family

ID=42667009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016763A KR20100097891A (ko) 2009-02-27 2009-02-27 비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로

Country Status (2)

Country Link
US (1) US8243530B2 (ko)
KR (1) KR20100097891A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140025726A (ko) * 2012-08-22 2014-03-05 에스케이하이닉스 주식회사 반도체 장치
US9627083B1 (en) 2016-04-11 2017-04-18 SK Hynix Inc. Nonvolatile memory devices relating to operation ranges
US9685237B2 (en) 2015-10-16 2017-06-20 Samsung Electronics Co., Ltd. Driver circuit charging charge node

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582380B2 (en) * 2011-12-21 2013-11-12 Micron Technology, Inc. Systems, circuits, and methods for charge sharing
US9378814B2 (en) * 2013-05-21 2016-06-28 Sandisk Technologies Inc. Sense amplifier local feedback to control bit line voltage
US9177636B1 (en) 2014-05-09 2015-11-03 International Business Machines Corporation 8T based SRAM cell and related method
US9208895B1 (en) * 2014-08-14 2015-12-08 Sandisk Technologies Inc. Cell current control through power supply
US9349468B2 (en) 2014-08-25 2016-05-24 SanDisk Technologies, Inc. Operational amplifier methods for charging of sense amplifier internal nodes
KR102622301B1 (ko) * 2016-03-07 2024-01-09 에스케이하이닉스 주식회사 센싱 버퍼 및 이를 포함하는 메모리 장치
US11527283B2 (en) * 2021-01-15 2022-12-13 International Business Machines Corporation Single ended bitline current sense amplifiers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896582A (ja) 1994-09-27 1996-04-12 Mitsubishi Electric Corp 半導体装置
JP2004199813A (ja) 2002-12-19 2004-07-15 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2005190626A (ja) 2003-12-26 2005-07-14 Sharp Corp 半導体読み出し回路
EP1624462A1 (en) * 2004-08-02 2006-02-08 STMicroelectronics S.r.l. An improved sensing circuit for a semiconductor memory
US7082069B2 (en) * 2004-12-03 2006-07-25 Macronix International Co., Ltd. Memory array with fast bit line precharge

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140025726A (ko) * 2012-08-22 2014-03-05 에스케이하이닉스 주식회사 반도체 장치
US9685237B2 (en) 2015-10-16 2017-06-20 Samsung Electronics Co., Ltd. Driver circuit charging charge node
US9627083B1 (en) 2016-04-11 2017-04-18 SK Hynix Inc. Nonvolatile memory devices relating to operation ranges

Also Published As

Publication number Publication date
US8243530B2 (en) 2012-08-14
US20100220535A1 (en) 2010-09-02

Similar Documents

Publication Publication Date Title
KR20100097891A (ko) 비휘발성 메모리 장치 및 이를 위한 바이어스 생성 회로
KR100395261B1 (ko) 반도체장치
KR940008296B1 (ko) 고속 센싱동작을 수행하는 센스앰프
US9105352B2 (en) Semiconductor storage apparatus with different number of sense amplifier PMOS driver transistors and NMOS driver transistors
US8072823B2 (en) Semiconductor memory device
US9030900B2 (en) Semiconductor device, semiconductor memory device and operation method thereof
KR101026658B1 (ko) 단일-종단 감지 증폭기를 갖는 반도체 디바이스
KR100295564B1 (ko) 불휘발성반도체기억장치와그정전압발생회로
KR100318321B1 (ko) 반도체 메모리의 비트 라인 균등화 신호 제어회로
US7529115B2 (en) Ferroelectric memory device, electronic apparatus, and ferroelectric memory device driving method
US9947385B1 (en) Data sense amplification circuit and semiconductor memory device including the same
US8743639B2 (en) Semiconductor memory device
KR100925368B1 (ko) 센스앰프 전압 공급 회로 및 그의 구동 방법
US10726900B2 (en) Semiconductor memory device and method for reading semiconductor memory device
JP5116588B2 (ja) ダイナミック型半導体記憶装置
JP4272592B2 (ja) 半導体集積回路
US7586791B2 (en) Delay circuit for controlling a pre-charging time of bit lines of a memory cell array
JP2013246862A (ja) 半導体記憶装置
US7079435B2 (en) Sense amplifier circuit to write data at high speed in high speed semiconductor memory
US8509002B2 (en) Semiconductor memory device and method of driving the same
US8467259B2 (en) Semiconductor memory device
US7864598B2 (en) Dynamic random access memory device suppressing need for voltage-boosting current consumption
US8004916B2 (en) Semiconductor circuit
KR100813524B1 (ko) 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법
KR100357041B1 (ko) 저전압용전류감지증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application