KR100449067B1 - 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리 및 그의 작동 방법 - Google Patents

자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리 및 그의 작동 방법 Download PDF

Info

Publication number
KR100449067B1
KR100449067B1 KR10-2001-0039235A KR20010039235A KR100449067B1 KR 100449067 B1 KR100449067 B1 KR 100449067B1 KR 20010039235 A KR20010039235 A KR 20010039235A KR 100449067 B1 KR100449067 B1 KR 100449067B1
Authority
KR
South Korea
Prior art keywords
memory
row
line
memory cell
lines
Prior art date
Application number
KR10-2001-0039235A
Other languages
English (en)
Other versions
KR20020003296A (ko
Inventor
페터 푀히뮐러
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20020003296A publication Critical patent/KR20020003296A/ko
Application granted granted Critical
Publication of KR100449067B1 publication Critical patent/KR100449067B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은, 다수의 열 라인(BL0 내지 BLn)과 다수의 행 라인(WL0 내지 WLm) 사이에 각각 접속되며 자기 저항성 메모리 효과를 갖는 메모리 셀(MC)을 포함하는 집적 메모리에 관한 것이다. 하나의 행 라인(WL2)은 상기 행 라인(WL2)과 연결된 메모리 셀(MC2)의 데이터 신호(DA)를 판독하기 위해 선택 회로(2)내에서 선택 신호(GND)용 단자와 연결된다. 데이터 신호(DA)를 판독하기 위해 다른 행 라인들(WL0, WL1, WLm)은 선택 회로(2)에서 전기적으로 고립되도록 제어된다. 결과적으로, 신뢰성있는 판독과정이 달성된다.

Description

자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리 및 그의 작동 방법 {INTEGRATED MEMORY WITH MEMORY CELLS WITH MAGNETORESISTIVE EFFECT AND METHOD FOR OPERATING THE MEMORY}
본 발명은, 다수의 열 라인 중에서 하나의 열 라인과 다수의 행 라인 중에서 하나의 행 라인 사이에 각각 접속된, 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리 및 상기 메모리를 작동시키는 방법에 관한 것이다.
자기 저항성 메모리 효과를 갖는 메모리 셀은 데이터 신호를 저장하기 위해서 일반적으로 상태를 변경시킬 수 있는 강유전성층을 포함한다. 메모리 효과는 일반적으로 소위 GMR-효과(Giant Magnetoresistive) 또는 TMR-효과(Tunneling Magnetoresistive)로 공지되어 있다. 이 경우 상기 방식 메모리 셀의 전기 저항은 강유전성 층내에서의 자화에 의존한다.
소위 MRAM-메모리로도 표기되는, 상기 방식의 메모리 셀을 포함하는 집적 메모리는 종종 예를 들어 DRAM 타입의 집적 메모리와 유사하게 구성된다. 상기 방식의 메모리는 일반적으로, 대체로 서로 평행하게 연장되는 행 라인 및 열 라인을 갖는 메모리 셀 장치를 포함하며, 상기 행 라인은 통상적으로 열 라인에 대해 가로방향으로 연장된다.
상기 방식의 MRAM-메모리는 WO 99/14760호에 공지되어 있다. 상기 간행물에서 메모리 셀은 각각 다수의 행 라인중 하나의 행 라인과 다수의 열 라인중 하나의 열 라인 사이에 접속되고, 각각의 열 라인 및 행 라인과 전기적으로 접속된다. 자기 저항성 메모리 효과를 갖는 메모리 셀은 행 라인 및 열 라인보다 임피이던스가 높다. 행 라인은 메모리 셀에 연결된 열 라인을 통해 메모리 셀중 하나의 메모리 셀의 데이터 신호를 판독하기 위해서, 선택 신호용 단자에 각각 접속된다. 열 라인은 메모리 셀중 하나의 메모리 셀의 데이터 신호를 판독하기 위해서 판독 증폭기와 연결된다. 판독을 위해, 열 라인상에서 검출될 수 있는 전류가 측정된다.
상기 방식의 MRAM-메모리에서는, 데이터 신호를 판독하거나 기록하기 위해서 어드레싱에 따라 메모리 셀을 개별 열 라인에 연결시키는 다이오드 또는 트랜지스터가 존재하지 않는다. 결과적으로, 메모리 셀을 구조적으로 배열할 때 특이한 장점들이 얻어진다.
적절한 판독 과정을 위해서는, 선택된 행 라인을 제외한 모든 열 라인 및 행 라인이 동일한 전위를 갖는 것이 중요하다. 예를 들어 판독될 열 라인과 선택되지 않은 행 라인 사이의 전위가 상이하면, 검출될 전류는 판독될 열 라인상에서 상기 전위차에 의해 형성되는 기생 전류와 오버랩된다. 이와 같은 오버랩 동작은 판독될 메모리 셀의 결함 판독 과정을 야기한다.
행 라인이 일반적으로 행 라인 드라이버와 연결됨으로써, 상기 행 라인은 예정된 전위를 갖게 된다. 열 라인에는 상응하는 판독 증폭기를 통해 상응하는 전위가 제공된다. 특히 열 라인 드라이버 및 판독 증폭기가 집적 메모리의 메모리 셀 필드를 따라 공간적으로 분배 배치된 경우에는, 상응하는 열 라인 및 행 라인이 각각 정확하게 동일한 전위를 갖도록 상기 행 라인 드라이버 및 판독 증폭기를 설계 및 작동시키는 것이 비교적 어렵다.
본 발명의 목적은, 메모리 셀들중 하나의 메모리 셀에 대해 비교적 신뢰성있는 판독이 가능한, 서문에 언급한 방식의 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리를 제공하는 것이다.
또한 본 발명의 또다른 목적은 메모리 셀들중 하나의 메모리 셀에 대해 비교적 신뢰성있는 판독 과정을 가능케 하는, 서문에 언급한 방식의 집적 메모리를 작동시키는 방법을 제공하는 것이다.
집적 메모리와 관련된 상기 목적은, 행 라인이 선택 회로와 연결되고, 선택 회로내에 있는 하나의 행 라인이 각각 상기 행 라인과 연결된 메모리 셀의 데이터 신호를 판독하기 위해서 선택 신호용 단자와 연결될 수 있으며, 데이터 신호를 판독하기 위해서, 메모리 셀과 연결되지 않은 행 라인은 선택 회로에서 전기적으로 고립되는 방식으로 선택 회로가 형성되고 제어 수단에 의해 제어될 수 있는, 서문에 언급한 방식의 집적 메모리에 의해서 달성된다.
방법과 관련된 상기 목적은, 판독 과정 동안 선택 회로내에 있는 하나의 행 라인을 선택 신호용 단자와 연결시키고, 상기 행 라인과 연결된 하나의 메모리 셀의 데이터 신호를 판독하며, 상기 메모리 셀과 연결되지 않은 행 라인은 판독 과정 동안 선택 회로에서 전기적으로 고립시키는, 서문에 언급한 방식의 집적 메모리를 작동시키기 위한 방법에 의해서 달성된다.
본 발명에 따른 집적 메모리에 의해서 또는 집적 메모리를 작동시키기 위한 본 발명에 따른 방법에 의해서, 메모리 셀중 하나의 메모리 셀의 데이터 신호를 판독하는 동안 기생 전류가 방지될 수 있다. 이와 같은 특성은, 판독 과정 동안 선택되지 않은 행 라인이 선택 회로내에서 전기적으로 고립되도록 상기 선택되지 않은 행 라인을 제어함으로써 달성된다. 그에 따라 상기 행 라인은 일종의 플로우팅 상태를 갖게 되고 공통 전위가 될 수 있다. 기생 전류의 방지에 의해 데이터 신호의 비교적 신뢰할만한 판독이 가능해지는데, 그 이유는 메모리 셀 내부에 저장된 정보에 대한 추론을 가능하게 하는 검출될 전류가 기생 전류에 의해서 오버랩 또는 변조되지 않기 때문이다.
본 발명에 따른 메모리의 일 실시예에서 행 라인은 각각 하나의 드라이버 회로와 연결되고, 상기 드라이버 회로는 도전 상태 또는 비도전 상태로 작동될 수 있다. 상기 드라이버 회로를 통해, 데이터 신호의 판독을 위해 선택되지 않은 행 라인이 전기적으로 고립되도록 상기 선택되지 않은 행 라인을 제어할 수 있다. 이를 위해, 드라이버 회로는 비도전 상태로 작동된다. 예를 들어 각각의 드라이버 회로는 소스-드레인-영역을 통해 각각의 행 라인과 연결되는 트랜지스터의 형태로 구성된 스위칭 수단을 포함한다. 상기 트랜지스터는 상응하게 비도전 상태로 작동된다.
본 발명에 따른 방법의 일 실시예에서, 행 라인은 공통 예비 충전 전위로 예비 충전된다. 예비 충전 후에 데이터 신호의 판독이 이루어진다. 상기 판독은 메모리의 적합한 예비 충전 수단을 통해 이루어질 수 있다. 이와 같은 방식에 의해, 플로우팅 행 라인은 데이터 신호의 개별 판독 과정 직전에 공통의 전위를 가질 수 있게 된다. 이 경우, 데이터 신호의 판독은 바람직하게, 행 라인상의 각각의 전위 프로파일이 정적 상태(static state)가 될 때까지 지연된다.
본 발명의 추가 실시예에서 행 라인은 적어도 하나의 열 라인을 통해 예비 충전된다. 이 경우에는, 모든 열 라인을 통해 행 라인이 예비충전되는 것이 바람직하다. 이 경우 행 라인은 각각의 메모리 셀을 통해서 개별 열 라인의 전위로 충전된다. 메모리 셀은 저항 특성 곡선을 갖기 때문에, 정적 상태에 도달하는 경우 행 라인이 정확하게 열 라인의 전위를 갖도록 보장된다. 전체적으로는, 선택되지 않은 모든 행 라인 및 열 라인이 판독 직전에 동일한 전위를 가짐으로써 보장된다.
본 발명의 또다른 실시예에서 열 라인은, 선택된 메모리 셀의 데이터 신호를 판독하기 위해 이용되는 판독 증폭기에 의해서 예비 충전된다. 판독 증폭기는 데이터 신호의 판독을 위해 상응하는 열 라인과 연결된다. 하나 이상의 판독 증폭기에 의한 열 라인 또는 행 라인의 예비 충전은 개별 판독 과정 이전에 수행된다. 이를 위해, 개별 판독 증폭기는 적합한 예비충전 수단으로 구성된다. 상기 예비충전 수단은 예를 들어 Jean-Marie, Gaultier 등에 의해 1993년 7월 23일자로 "INTEGRATED CIRCUIT MEMORY DEVICE WITH BALANCING CIRCUIT INCLUDING FOLLOWER AMPLIFIER COUPLED TO BIT LINE"이란 명칭으로 출원된 US 5,581,511호에 개시되어 있다. 열 라인과 행 라인 사이의 전위 균등화가 달성될 때까지 소요되는 시간은 실제로 중요하지 않은데, 이는 다수의 열 라인과 하나의 행 라인 사이의 메모리 셀의 병렬 접속에 의해 신속한 전위 균등화가 이루어질 수 있기 때문이다.
바람직한 실시예 및 개선예는 종속항의 특징부에서 기술된다.
본 발명은 각각 실시예를 기술하는 도면을 참조하여 하기에서 자세히 설명된다.
도 1은 자기 저항성 메모리 셀을 갖는 본 발명에 따른 집적 메모리의 실시예.
도 2는 도 1에 따른 행 선택 회로의 실시예.
도 1은 자기 저항성 메모리 효과를 갖는 메모리 셀(MC)을 포함하는, 본 발명에 따른 메모리의 실시예를 보여준다. 열 라인 및 행 라인보다 임피이던스가 높다면, 공지된 모든 GMR-/TMR-소자가 메모리 셀로서 적합하다. 본 실시예에서 열 라인은 비트라인(BL0 내지 BLn)으로 표기되고, 행 라인은 워드라인(WL0 내지 WLm)으로 표기된다. 실시예에서 메모리는 예를 들어 다수의 워드라인 및 비트라인을 포함한다. 매트릭스 형태의 하나의 메모리 셀 필드(1)내에 배치된 메모리 셀(MC)은 각각 다수의 비트라인(BL0 내지 BLn) 중에서 하나의 비트라인과 다수의 워드라인(WL0 내지 WLm) 중에서 하나의 워드라인 사이에 접속된다. 워드라인(WL0 내지 WLm)은 또한 행 선택 회로(2)와 연결된다. 비트라인(BL0 내지 BLn)은 판독 증폭기(3)와 연결되고, 상기 판독 증폭기에 의해서 하나의 메모리 셀(MC)의 데이터 신호(DA)가 판독될 수 있다. 데이터 신호(DA)를 판독하기 위해서, 판독될 메모리 셀이 연결된 비트라인은 판독 증폭기(3)와 연결된다. 선택 회로(2) 및 판독 증폭기(3)는 제어 수단으로서의 액세스 제어 장치(4)를 이용하여 신호(S1 및 S2)에 의해서 적절한 방식으로 제어될 수 있다.
하나의 메모리 셀 내부에 저장된 정보를 판독하기 위해서 관련 워드라인이 트리거링 된다. 상기 목적을 위해 워드라인에 선택 신호 및 예정된 선택 전위가 제공됨으로써, 판독될 메모리 셀을 통해 전류가 흐르게 된다. 이 경우에는, 다른 모든 워드라인 및 비트라인이 동일한 전위, 예컨대 집적 메모리의 전위(V2)에 인가되는 것이 중요하다. 판독될 메모리 셀에 연결된 비트라인은 데이터 신호(DA)의 판독을 위해, 전류 흐름을 검출하는 판독 증폭기(3)와 연결된다.
이하에서는, 메모리 셀(MC2)의 데이터 신호(DA)가 판독되는 것으로 가정된다. 판독 이전에, 모든 비트라인(BL0 내지 BLn) 및 워드라인(WL0 내지 WLm)은 동일한 전위를 갖고 상기 메모리 셀을 통해서는 전류가 흐르지 않도록 보장되어야 한다. 이 경우 비트라인이 판독 증폭기(3)에 의해 동일한 전위에 접속되는 것과 동일한 방식으로 워드라인들이 선택 회로(2)에 의해 유사하게 동일 전위에 접속된다. 그 다음에 메모리 셀(MC2)의 데이터 신호(DA)를 판독하기 위해서 워드라인(WL2)이 상응하는 선택 전위와 연결된다. 결과적으로, 워드라인(WL2)과 비트라인(BL0) 사이에서는 메모리 셀(MC2)을 통해 흐르는 전류(IS)가 발생된다. 이 때 메모리 셀(MC2)의 저항은 상기 메모리 셀(MC2)에 저장된 정보에 의존한다. 그 결과 발생되는 전류(IS)는 판독 증폭기(3)에 의해 검출되고, 그로부터 메모리 셀(MC2)에 상응하는 데이터 신호(DA)가 발생된다. 예를 들어 상기와 같은 판독 과정에서 워드라인(WL1)이 비트라인(BL0)과 상이한 전위를 가지면, 메모리 셀(MC1)에 의해 비트라인(BL0)상에서 기생 전류가 발생되고, 상기 기생 전류는 판독 전류(IS)에 오버랩되거나 또는 상기 판독 전류를 변조시킨다. 이 경우에는, 예를 들어 상기 과정에 의해 위조된 결정 임계값으로 인해 데이터 신호(DA)가 정확히 판독되지 않을 수 있다.
이에 대해 본 발명에 따른 일 실시예에서는, 메모리 셀(MC2)로부터 데이터 신호(DA)를 판독하는 동안 워드라인(WL0, WL1 및 WLm)이 선택 회로(2)에서 전기적으로 고립되는 것이 제안되었다. 워드라인(WL2)은 데이터 신호(DA)를 판독하기 위해서 예를 들어 선택 전위(GND)와 연결된다. 워드라인(WL0, WL1 및 WLm)은 일종의 플로우팅 상태를 갖는다. 모든 비트라인(BL0 내지 BLn) 및 워드라인(WL0, WL1 및 WLm)이 판독 동안 동일한 전위를 갖도록 보장하기 위해서, 상기 라인들은 공통의 예비충전 전위(V2)로 예비 충전된다. 이와 같은 동작은 예를 들어, 상응하는 비트라인과 연결된 판독 증폭기(3)에 의해서 실행된다.
워드라인이 메모리 셀(MC)을 통해 비트라인과 연결됨으로써, 전위 균등화가이 달성된다. 다음, 워드라인 및 비트라인상에서 각각의 전위 프로파일이 정적 상태를 가질 때까지 판독 과정은 지연된다. 메모리 셀(MC)이 저항 특성을 갖기 때문에, 비트라인과 워드라인 사이에서 완전한 전위 균등화가 이루어진다. 따라서, 데이터 신호(DA)의 판독 전에 또는 판독 동안에는 관련 열 라인상에서 기생 전류가 발생되지 않는다. 판독 증폭기(3)에 의한 예비 충전 직후에 메모리 셀(MC2)의 판독이 시작된다. 이를 위해, 예비 충전된 워드라인(WL0, WL1 및 WLm)은 선택 회로(2)에서 전기적으로 고립된다.
도 2는 도 1에 따른 행 선택 회로(2)의 일 실시예를 나타낸다. 도 2에 도시된 워드라인(WL0, WL1 및 WL2)은 각각 드라이버 회로(11, 12 또는 13)와 연결된다. 이 경우 드라이버 회로(11 내지 13)는 드라이버 회로(13)의 실시예에 기술된 것과 동일하게 구성된다. 드라이버 회로는 PMOS-트랜지스터 및 NMOS-트랜지스터를 각각 하나씩 포함하고, 논리 회로(5)에 의해서 제어될 수 있다. 상기 논리 회로(5)는 액세스 제어 장치(4)의 신호(S1)에 의해서 트리거링 된다. 판독 과정이 이루어지지 않을때, 워드라인은 상응하는 트랜지스터를 통해 전위(V1)와 연결된다. 예를 들어 워드라인(WL2)을 선택하기 위해서는 상기 워드라인이 상응하는 트랜지스터를 통해 기준 전위(GND)와 연결된다. 판독 과정 동안 워드라인(WL1 및 WL0)을 고립시키기 위해서, 드라이버 회로(12 및 13)는 판독 과정 동안 비도전 상태에 있다. 따라서 워드라인(WL0 및 WL1)은 도 1의 판독 증폭기(3)에 의해 예비 충전 전위(V2)까지 예비충전될 수 있다. 개별 드라이버 회로가 비도전 상태에 있는 동안에는 상기 회로의 트랜지스터가 차단 상태로 변위된다.
본 발명에 따른 집적 메모리에 의해서, 신뢰성 있는 메모리 셀 판독이 가능하다.

Claims (11)

  1. 다수의 열 라인(BL0 내지 BLn) 중에서 하나의 열 라인과 다수의 행 라인(WL0 내지 WLm) 중에서 하나의 행 라인 사이에 각각 접속되고, 자기 저항성 메모리 효과를 갖는 메모리 셀(MC)을 포함하는 집적 메모리로서,
    - 상기 행 라인(WL0 내지 WLm)은 선택 회로(2)와 연결되고,
    - 행 라인(WL2)과 연결된 메모리 셀(MC2)의 데이터 신호(DA)를 판독하기 위해서, 선택 회로(2)내에 있는 각각의 행 라인(WL2)이 선택 신호(GND)용 단자와 연결될 수 있으며,
    - 상기 선택 회로(2)는 상기 데이터 신호(DA)를 판독하기 위해 메모리 셀(MC2)과 연결되지 않은 행 라인(WL0, WL1, WLm)이 상기 선택 회로(2)내에서 전기적으로 고립되도록 형성되며, 상기 선택 회로(2)는 제어 수단(4)에 의해서 제어될 수 있는 것을 특징으로 하는 집적 메모리.
  2. 제 1 항에 있어서,
    상기 행 라인(WL0 내지 WLm)은 각각 도전 상태 또는 비도전 상태로 작동될 수 있는 드라이버 회로(11 내지 13)와 연결되는 것을 특징으로 하는 집적 메모리.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 행 라인(WL0 내지 WLm)을 공통의 예비 충전 전위(V2)로 예비 충전시키기 위해, 적어도 하나의 예비 충전 수단(3)을 포함하는 것을 특징으로 하는 집적 메모리.
  4. 제 3 항에 있어서,
    상기 예비 충전 수단(3)은 행 라인(WL0 내지 WLm)을 예비충전시키기 위해 적어도 하나의 열 라인(BL0 내지 BLn)과 연결되는 것을 특징으로 하는 집적 메모리.
  5. 제 4 항에 있어서,
    상기 메모리 셀(MC2)과 연결된 열 라인(BL0)은 데이터 신호(DA)를 판독하기 위해 판독 증폭기(3)와 연결되고, 상기 예비 충전 수단은 판독 증폭기(3)로 형성되는 것을 특징으로 하는 집적 메모리.
  6. 다수의 열 라인(BL0 내지 BLn) 중에서 하나의 열 라인과 다수의 행 라인(WL0 내지 WLm) 중에서 하나의 행 라인 사이에 각각 접속되고, 자기 저항성 메모리 효과를 갖는 메모리 셀(MC)을 포함하는 집적 메모리를 작동시키는 방법으로서,
    - 판독 과정 동안, 선택 회로(2)내에 있는 하나의 행 라인(WL2)을 선택 신호(GND)용 단자와 연결시키고, 상기 행 라인(WL2)과 연결된 하나의 메모리 셀(MC2)의 데이터 신호(DA) 판독을 실행하며,
    - 상기 판독 과정 동안, 상기 메모리 셀(MC2)과 연결되지 않은 행 라인(WL0, WL1, WLm)을 선택 회로(2)내에서 전기적으로 고립시키는 것을 특징으로 하는 집적 메모리 작동 방법.
  7. 제 6 항에 있어서,
    상기 행 라인(WL0 내지 WLm)을 공통의 예비 충전 전위(V2)로 예비 충전하고, 예비 충전 후에 상기 데이터 신호(DA)의 판독을 실행하는 것을 특징으로 하는 집적 메모리 작동 방법.
  8. 제 7 항에 있어서,
    상기 행 라인(WL0 내지 WLm)상에서의 각각의 전위 프로파일이 정적 상태가 될 때까지 상기 데이터 신호(DA)의 판독 과정이 지연되는 것을 특징으로 하는 집적 메모리 작동 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 행 라인(WL0 내지 WLm)은 적어도 하나의 열 라인(BL0 내지 BLn)을 통해 예비충전되는 것을 특징으로 하는 집적 메모리 작동 방법.
  10. 제 9 항에 있어서,
    상기 하나의 열 라인(BL0 내지 BLn)은 상기 판독 증폭기(3)에 의해 예비 충전되는 것을 특징으로 하는 집적 메모리 작동 방법.
  11. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 데이터 신호(DA)를 판독하기 위해서, 상기 메모리 셀(MC2)과 연결된 열 라인(BL0)상의 전류(IS)를 검출하는 것을 특징으로 하는 집적 메모리 작동 방법.
KR10-2001-0039235A 2000-07-03 2001-07-02 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리 및 그의 작동 방법 KR100449067B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10032275A DE10032275A1 (de) 2000-07-03 2000-07-03 Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt und Verfahren zum Betrieb eines solchen Speichers
DE10032275.1 2000-07-03

Publications (2)

Publication Number Publication Date
KR20020003296A KR20020003296A (ko) 2002-01-12
KR100449067B1 true KR100449067B1 (ko) 2004-09-16

Family

ID=7647605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0039235A KR100449067B1 (ko) 2000-07-03 2001-07-02 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리 및 그의 작동 방법

Country Status (7)

Country Link
US (1) US6504751B2 (ko)
EP (1) EP1189236A1 (ko)
JP (1) JP2002093147A (ko)
KR (1) KR100449067B1 (ko)
CN (1) CN1201333C (ko)
DE (1) DE10032275A1 (ko)
TW (1) TW516035B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495984B2 (en) 2005-12-15 2009-02-24 Samsung Electronics Co., Ltd. Resistive memory devices including selected reference memory cells
US7672155B2 (en) 2005-11-09 2010-03-02 Samsung Electronics Co., Ltd. Resistive memory devices including selected reference memory cells

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3812805B2 (ja) * 2001-01-16 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
US7989789B2 (en) 2002-04-04 2011-08-02 Kabushiki Kaisha Toshiba Phase-change memory device that stores information in a non-volatile manner by changing states of a memory material
US6798685B2 (en) * 2002-08-02 2004-09-28 Unity Semiconductor Corporation Multi-output multiplexor
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US6850455B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Multiplexor having a reference voltage on unselected lines
US6970375B2 (en) * 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6831854B2 (en) 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
JP3795875B2 (ja) * 2003-05-22 2006-07-12 東芝マイクロエレクトロニクス株式会社 磁気ランダムアクセスメモリ及びそのデータ読み出し方法
JP5101084B2 (ja) * 2005-11-09 2012-12-19 三星電子株式会社 磁気メモリセルアレイ素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829476A (en) * 1987-07-28 1989-05-09 Honeywell Inc. Differential magnetoresistive memory sensing
US5343422A (en) * 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
US6064083A (en) * 1995-04-21 2000-05-16 Johnson; Mark B. Hybrid hall effect memory device and method of operation
TW411471B (en) 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US6169686B1 (en) * 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US6191972B1 (en) * 1999-04-30 2001-02-20 Nec Corporation Magnetic random access memory circuit
JP3800925B2 (ja) * 2000-05-15 2006-07-26 日本電気株式会社 磁気ランダムアクセスメモリ回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672155B2 (en) 2005-11-09 2010-03-02 Samsung Electronics Co., Ltd. Resistive memory devices including selected reference memory cells
US7495984B2 (en) 2005-12-15 2009-02-24 Samsung Electronics Co., Ltd. Resistive memory devices including selected reference memory cells
US8023311B2 (en) 2005-12-15 2011-09-20 Samsung Electronics Co., Ltd. Resistive memory devices including selected reference memory cells operating responsive to read operations
US8345467B2 (en) 2005-12-15 2013-01-01 Samsung Electronics Co., Ltd. Resistive memory devices including selected reference memory cells operating responsive to read operations

Also Published As

Publication number Publication date
US6504751B2 (en) 2003-01-07
US20020001224A1 (en) 2002-01-03
EP1189236A1 (de) 2002-03-20
CN1337711A (zh) 2002-02-27
KR20020003296A (ko) 2002-01-12
DE10032275A1 (de) 2002-01-24
CN1201333C (zh) 2005-05-11
JP2002093147A (ja) 2002-03-29
TW516035B (en) 2003-01-01

Similar Documents

Publication Publication Date Title
US6552944B2 (en) Single bitline direct sensing architecture for high speed memory device
US7295465B2 (en) Thin film magnetic memory device reducing a charging time of a data line in a data read operation
JP4771631B2 (ja) 薄膜磁性体記憶装置
US7321507B2 (en) Reference cell scheme for MRAM
US7254052B2 (en) Memory circuit and method for reading out a memory datum from such a memory circuit
KR100449067B1 (ko) 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리 및 그의 작동 방법
US6055200A (en) Variable test voltage circuits and methods for ferroelectric memory devices
US20170178745A1 (en) One time programmable non-volatile memory and read sensing method thereof
US5732033A (en) Method and circuit for rapidly equilibrating paired digit lines of a memory device during testing
CN108538334B (zh) 一次性可编程非易失性存储器及其读取传感方法
EP1433179B1 (en) System and method for early write to memory by holding bitline at fixed potential
US20070206402A1 (en) Methods for generating a reference voltage and for reading a memory cell and circuit configurations implementing the methods
KR0175708B1 (ko) 개량된 비트선 프리차지 방식을 채용한 계층비트선 구조를 가지는 반도체기억장치
JPH0636563A (ja) 半導体メモリ装置
US6760244B2 (en) Magnetic memory device including storage elements exhibiting a ferromagnetic tunnel effect
KR101317874B1 (ko) 불휘발성 기억장치 및 그 판독방법
KR100445293B1 (ko) 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리
US7266027B2 (en) Integrated semiconduct memory with test circuit
KR100402245B1 (ko) 메모리 장치
US6094734A (en) Test arrangement for memory devices using a dynamic row for creating test data
US20090323390A1 (en) Semiconductor memory device
KR19980063547A (ko) 반도체 장치
KR0173935B1 (ko) 저전력 소모 반도체 메모리 장치
KR102374096B1 (ko) 이중 더미 워드라인을 활용한 크로스 포인트 어레이 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080828

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee