CN1337711A - 存储单元具有磁阻存储效应的集成存储器及其工作方法 - Google Patents
存储单元具有磁阻存储效应的集成存储器及其工作方法 Download PDFInfo
- Publication number
- CN1337711A CN1337711A CN01122144A CN01122144A CN1337711A CN 1337711 A CN1337711 A CN 1337711A CN 01122144 A CN01122144 A CN 01122144A CN 01122144 A CN01122144 A CN 01122144A CN 1337711 A CN1337711 A CN 1337711A
- Authority
- CN
- China
- Prior art keywords
- line
- storage unit
- wlm
- signal
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种集成存储器,其带有具有磁阻存储效应的存储单元(MC),所述的存储单元分别被连接在多个列线(BL0~BLn)中的一个与多个行线(WL0~WLm)中的一个之间。为了读取与所述行线(WL2)相连的存储单元(MC2)的数据信号(DA),所述行线之一(WL2)可以在选择电路(2)内与选择信号(GND)的端子相连。如此地控制其它的行线(WL0,WL1,WLm),使得其在所述选择电路(2)内被电隔离开,以便读取数据信号(DA)。由此可以实现较可靠的读取过程。
Description
技术领域
本发明涉及一种其存储单元具有磁阻存储效应的集成存储器,所述的存储单元分别被连接在多个列线中的一个与多个行线中的一个之间,另外,本发明还涉及该存储器的工作方法。
背景技术
为了存储数据信号,具有磁阻存储效应的存储单元通常都具有状态可变的铁磁层。该存储效应通常以所谓的GMR(巨磁阻)效应或TMR(隧道磁阻)效应而为大家所公知。在此,这类存储单元的电阻取决于所述铁磁层中的磁化。
具有这类存储单元的存储器也被称为所谓的MRAM存储器,其构造经常类似于譬如DRAM型集成存储器。这类存储器通常为如下存储单元布置,即该布置具有基本相互平行的行线和列线,其中所述的行线通常与列线垂直。
从WO99/14760中可以得知该类MRAM存储器。在此,存储单元分别被连接在行线中的一个与列线中的一个之间,并且与相应的列线和行线作电连接。在此,具有磁阻存储效应的存储单元比所述行线和列线的电阻要高。所述的行线分别与选择信号的端子相连,以便通过与存储单元相连的列线读取存储单元之一的数据信号。为了读取存储单元中的一个内的数据信号,所述列线被连接在一个读放大器上。为了读取,对所述列线上可以检测的电流进行测量。
在这类MRAM存储器中,没有二极管或晶体管,该二极管或晶体管为了读取或写入数据信号而根据寻址把存储单元与相应的列线连接起来。由此,在所述存储单元的几何布置中可以获得特殊的优点。
对于有序的读取过程,所有的列线和包括所选行线在内的行线具有相同的电位是很重要的。如果譬如需读取的列线和未选定的行线之间为不同的电位,那么需检测的电流就会叠加一个由所述位于需读取的列线之上的电位差产生的寄生电流。这可能会给需读取的存储单元带来错误的读取过程。
所述的行线通常是连接在行线驱动器上,以便使行线具有一个预定的电位。所述的列线则通过相应的读放大器被施加一个相应的电位。尤其当沿着所述集成存储器的存储单元区在空间上分布行线驱动器和读放大器时,很难设计和驱动所述的行线驱动器和读放大器以便使相应的列线和行线均具有真正相同的电位。
发明内容
本发明的任务在于提供一种前文所述类型的、其存储单元具有磁阻存储效应的集成存储器,以便实现较可靠地读取所述的存储单元。
此外,本发明的任务还在于提供一种前文所述类型的集成存储器的工作方法,利用该方法可以使存储单元之一实现可靠的读取过程。
涉及上述集成存储器的任务由文章开头所述类型的集成存储器来解决,其中:所述的行线与一个选择电路相连;为了读取与所述行线相连的存储单元的数据信号,所述行线之一可以在所述选择电路内与选择信号的端子相连;而且,如此地构造和通过控制装置控制所述的选择电路,使得所述不与存储单元相连的行线在所述选择电路内被电隔离开,以便读取所述的数据信号。
涉及上述方法的任务由文章开头所述类型的集成存储器的工作方法来解决,其中:在读取过程中,所述行线之一在选择电路内被连接到选择信号的端子上,并读取与所述行线相连的存储单元的数据信号;而且,在所述的读取过程中,在选择电路内电隔离掉与所述存储单元不相连的行线。
利用本发明的集成存储器或本发明的集成存储器的工作方法,可以在读取存储单元之一的数据信号期间避免寄生电流。这是通过如下方法来实现的,即如此地控制所述未选定的行线,使得其在读取过程中在所述的选择电路内被电隔离掉。该行线由此具有一种浮动或漂移的状态,并且可以置为统一的电位。通过避免寄生电流,可以实现可靠地读取所述的数据信号,这是因为,所需检测的、被用来推断存储单元内所存储的信息的电流不会叠加寄生电流或发生讹误。
在本发明存储器的一种实施方案中,所述的行线分别与一个驱动电路相连,该驱动电路可以工作在导通或非导通状态。利用该驱动电路可以如此地控制未选定的行线,使得其在读取数据信号时被电隔离。在此,该驱动电路工作在非导通状态。所述相应的驱动电路譬如具有晶体管形式的开关装置,它们通过其源极-漏极线路与各行线相连。该晶体管工作在相应的非导通状态。
在本发明方法的一种实施方案中,所述的行线被预充电到一个公共的预充电电位。在该预充电之后读取所述的数据信号。这可以通过存储器的合适的预充电装置来实现。利用这种方法可以确保直接在每次读取数据信号之前使所述漂移的行线具有公共的电位。在此,读取数据信号优选地需要等待,直到所述行线上的相应电位变化表现为静态。
在本发明的另一实施方案中,所述的行线通过所述列线中的至少一个进行预充电。对此,通过所有的列线对行线进行预充电是比较有利的。在此,所述的行线通过相应的存储单元被充电到相应列线的电位上。由于所述的存储单元具有电阻特性,所以可以确保在达到静态时使所述的行线真正地采取所述列线的电位。总之,由此保证了所有未选定的行线和列线可以在读取之前具有相同的电位。
在本发明的另一改进方案中,所述的列线通过一个读放大器进行预充电,该读放大器另外还被用于读取所选存储单元的数据信号。为了读取所述的数据信号,该读放大器被连接在相应的列线上。在每次读取之前,通过一个或多个读放大器来实现所述列线或行线的预充电。为此,每个读放大器被构造为合适的预充电装置。在所述列线和行线之间,达到电位平衡的时延是不重要的,因为利用所述列线和所述行线之一之间的存储单元的并联电路,可以实现顺利的电位平衡。
其它的优选扩展或改进方案由从属权利要求给出。
下面借助附图和实施例来详细阐述本发明。
附图说明
图1示出了具有磁阻存储单元的本发明集成存储器的实施方案,
图2示出了图1所示的行选择电路的实施方案。
具体实施方式
图1示出了其存储单元MC具有磁阻存储效应的本发明存储器的实施例。只要其阻值高于列线和行线,则所有已知的GMR/TMR元件都适合作为该存储单元。此处的列线被标为位线BL0~BLn,行线被标为字线WL0~WLm。在此,存储器具有示例数目的字线和位线。布置在矩阵形存储单元区1内的存储单元MC分别被连接在所述位线BL0~BLn中的一个与所述字线WL0~WLm中的一个之间。所述的字线WL0~WLm另外还被连接在行选择电路2上。位线BL0~BLn与读放大器3相连,通过该读放大器3可以读取存储单元MC之一的数据信号DA。为了读取数据信号DA,与需读取的存储单元相连的位线被接到读放大器3上。通过控制装置形式的接入控制器4可以利用信号S1、S2以合适的方式来控制所述的选择电路2和读放大器3。
为了读取存储在存储单元内的信息,可以控制相关的字线。为此,该字线被施加了一个选择信号或预定的选择电位,使得产生一个流经需读取的存储单元的电流。此处重要的是,所有其它的字线和位线需要处于相同的电位,譬如为集成存储器的电位V2。为了读取数据信号DA,所述与需读取的存储单元相连的位线被接到检测所述电流的读放大器3上。
下面假定需要读取存储单元MC2的数据信号DA。在读取之前,需要确保所有的位线BL0~BLn和字线WL0~WLm具有相同的电位,以便不会产生电流通过所述的存储单元。在此,所述的字线通过选择电路2相应地连接在同电位上,如同所述的位线通过读放大器3一样。为了读取存储单元MC2的数据信号DA,接着把字线WL2连接到相应的选择电位上。由此在字线WL2和位线BL0之间产生一个通过存储单元MC2的电流IS。在此,所述存储单元MC2的电阻取决于存储单元MC2内所存储的信息。由此得出的电流IS由读放大器3进行检测,并由此生成存储单元MC2的相应数据信号DA。如果在该读取过程中譬如字线WL1具有一个不同于位线BL0的电位,那么就会由存储单元MC1在位线BL0上产生寄生电流,该寄生电流叠加到读取电流IS上并带来讹误。在此,譬如由于因此带来的讹误阈值判断,可以非有序地读取数据信号DA。
此时在本发明的实施方案中规定,对于这种情况,当从存储单元MC2读取数据信号DA时,在选择电路2内电隔离掉所述的字线WL0、WL1和WLm。为了读取数据信号DA,字线WL2譬如被连接在选择电位GND上。字线WL0、WL1和WLm具有一种浮动或漂移的状态。为了确保所有位线BL0~BLn和字线WL0、WL1和WLm在读取过程中具有相同的电位,将它们预充电到公共的预充电电位V2。这譬如可以通过为此而与相应位线相连的读放大器3来实现。
由于所述的字线通过存储单元MC被连接在位线上,所以由此调整了电位平衡。在此,随后的读取还需要等待,直到所述字线和位线上的相应电位变化表现为静态。由于所述的存储单元MC具有电阻特性,所以可以确保位线和字线之间的完全电位平衡。由此可以确保在读取数据信号DA之前和期间在相关的列线上不会出现寄生电流。在通过读放大器3进行预充电之后,可以立即读取所述的存储单元MC2。在此,被预充电过的字线WL0、WL1和WLm在选择电路2内被电隔离。
图2示出了图1所示的行选择电路2的实施方案。此处所示的字线WL0、WL1和WL2分别被连接在驱动电路11、12和13上。在此,驱动电路11~13的构造是相同的,如同所示的驱动电路13一样。这些驱动电路均具有一个PMOS晶体管和一个NMOS晶体管,它们可由逻辑电路5进行控制。所述的逻辑电路5由接入控制器4的信号S1控制。在读取过程之外,字线通过相应的晶体管与电位V1相连。为了譬如选择字线WL2,该字线通过相应的晶体管与参考电位GND相连。为了在读取过程中隔离所述的字线WL1和WL0,驱动电路12和13在读取过程中处于非导通状态。因此,所述的字线WL0和WL1可以通过图1中的读放大器3被预充电到预充电电位V2。对于各个驱动电路的非导通状态,其晶体管被置为截止状态。
Claims (11)
1.其存储单元(MC)具有磁阻存储效应的集成存储器,所述的存储单元分别被连接在多个列线(BL0~BLn)中的一个与多个行线(WL0~WLm)中的一个之间,
其特征在于:
-所述的行线(WL0~WLm)与一个选择电路(2)相连,
-为了读取与所述行线(WL2)相连的存储单元(MC2)的数据信号(DA),所述行线之一(WI2)可以在所述选择电路(2)内与选择信号(GND)的端子相连,
-如此地构造和通过控制装置(4)控制所述的选择电路(2),使得所述不与存储单元(MC2)相连的行线(WL0,WL1,WLm)在所述选择电路(2)内被电隔离开,以便读取所述的数据信号(DA)。
2.如权利要求1所述的集成存储器,其特征在于:
所述的行线(WL0~WLm)每次被连接在驱动电路(11~13)上,而所述驱动电路可以工作在导通状态或非导通状态。
3.如权利要求1或2所述的集成存储器,其特征在于:
所述的集成存储器具有至少一个预充电装置(3),用于把所述的行线(WL0~WLm)预充电到一个公共的预充电电位(V2)。
4.如权利要求3所述的集成存储器,其特征在于:
所述的预充电装置(3)被连接在所述列线(BL0~BLn)中的至少一个上,以便对所述的行线(WL0~WLm)进行预充电。
5.如权利要求4所述的集成存储器,其特征在于:
为了读取所述的数据信号(DA),与所述存储单元(MC2)相连的列线(BL0)被连接到读放大器(3)上,而且所述的预充电装置由所述的读放大器(3)构成。
6.其存储单元(MC)具有磁阻存储效应的集成存储器的工作方法,所述的存储单元分别被连接在多个列线(BL0~BLn)中的一个与多个行线(WL0~WLm)中的一个之间,
其特征在于:
-在读取过程中,所述行线之一(WL2)在选择电路(2)内被连接到选择信号(GND)的端子上,并读取与所述行线(WL2)相连的存储单元(MC2)的数据信号(DA),
-在所述的读取过程中,在选择电路(2)内电隔离掉与所述存储单元(MC2)不相连的行线(WL0,WL1,WLm)。
7.如权利要求6所述的方法,其特征在于:
所述的行线(WL0~WLm)被预充电到一个公共的预充电电位(V2),并在所述的预充电之后读取所述的数据信号(DA)。
8.如权利要求7所述的方法,其特征在于:
所述数据信号(DA)的读取需要等待,直到所述行线(WL0~WLm)的相应电位变化表现为静态。
9.如权利要求7或8所述的方法,其特征在于:
所述的行线(WL0~WLm)通过至少一个列线(BL0~BLn)进行预充电。
10.如权利要求9所述的方法,其特征在于:
所述的列线(BL0~BLn)之一通过所述的读放大器(3)进行预充电。
11.如权利要求6~9之一所述的方法,其特征在于:
为了读取所述的数据信号(DA),对与所述存储单元(MC2)相连的列线(BL0)上的电流(IS)进行检测。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10032275A DE10032275A1 (de) | 2000-07-03 | 2000-07-03 | Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt und Verfahren zum Betrieb eines solchen Speichers |
DE10032275.1 | 2000-07-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1337711A true CN1337711A (zh) | 2002-02-27 |
CN1201333C CN1201333C (zh) | 2005-05-11 |
Family
ID=7647605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011221445A Expired - Fee Related CN1201333C (zh) | 2000-07-03 | 2001-07-03 | 存储单元具有磁阻存储效应的集成存储器及其工作方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6504751B2 (zh) |
EP (1) | EP1189236A1 (zh) |
JP (1) | JP2002093147A (zh) |
KR (1) | KR100449067B1 (zh) |
CN (1) | CN1201333C (zh) |
DE (1) | DE10032275A1 (zh) |
TW (1) | TW516035B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3812805B2 (ja) * | 2001-01-16 | 2006-08-23 | 日本電気株式会社 | トンネル磁気抵抗素子を利用した半導体記憶装置 |
WO2003085675A2 (en) | 2002-04-04 | 2003-10-16 | Kabushiki Kaisha Toshiba | Phase-change memory device |
US6850455B2 (en) * | 2002-08-02 | 2005-02-01 | Unity Semiconductor Corporation | Multiplexor having a reference voltage on unselected lines |
US6753561B1 (en) | 2002-08-02 | 2004-06-22 | Unity Semiconductor Corporation | Cross point memory array using multiple thin films |
US6970375B2 (en) * | 2002-08-02 | 2005-11-29 | Unity Semiconductor Corporation | Providing a reference voltage to a cross point memory array |
US6831854B2 (en) | 2002-08-02 | 2004-12-14 | Unity Semiconductor Corporation | Cross point memory array using distinct voltages |
US6798685B2 (en) * | 2002-08-02 | 2004-09-28 | Unity Semiconductor Corporation | Multi-output multiplexor |
US6834008B2 (en) * | 2002-08-02 | 2004-12-21 | Unity Semiconductor Corporation | Cross point memory array using multiple modes of operation |
US6917539B2 (en) * | 2002-08-02 | 2005-07-12 | Unity Semiconductor Corporation | High-density NVRAM |
US6850429B2 (en) * | 2002-08-02 | 2005-02-01 | Unity Semiconductor Corporation | Cross point memory array with memory plugs exhibiting a characteristic hysteresis |
JP3795875B2 (ja) * | 2003-05-22 | 2006-07-12 | 東芝マイクロエレクトロニクス株式会社 | 磁気ランダムアクセスメモリ及びそのデータ読み出し方法 |
JP5101084B2 (ja) * | 2005-11-09 | 2012-12-19 | 三星電子株式会社 | 磁気メモリセルアレイ素子 |
KR100735748B1 (ko) | 2005-11-09 | 2007-07-06 | 삼성전자주식회사 | 가변성 저항체들을 데이터 저장요소들로 채택하는 메모리셀들을 갖는 반도체 소자들, 이를 채택하는 시스템들 및 그구동방법들 |
KR100735750B1 (ko) | 2005-12-15 | 2007-07-06 | 삼성전자주식회사 | 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4829476A (en) * | 1987-07-28 | 1989-05-09 | Honeywell Inc. | Differential magnetoresistive memory sensing |
US5343422A (en) * | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
US6064083A (en) * | 1995-04-21 | 2000-05-16 | Johnson; Mark B. | Hybrid hall effect memory device and method of operation |
TW411471B (en) | 1997-09-17 | 2000-11-11 | Siemens Ag | Memory-cell device |
US6169686B1 (en) * | 1997-11-20 | 2001-01-02 | Hewlett-Packard Company | Solid-state memory with magnetic storage cells |
US6191972B1 (en) * | 1999-04-30 | 2001-02-20 | Nec Corporation | Magnetic random access memory circuit |
JP3800925B2 (ja) * | 2000-05-15 | 2006-07-26 | 日本電気株式会社 | 磁気ランダムアクセスメモリ回路 |
-
2000
- 2000-07-03 DE DE10032275A patent/DE10032275A1/de not_active Ceased
-
2001
- 2001-06-19 EP EP01114672A patent/EP1189236A1/de not_active Withdrawn
- 2001-07-02 TW TW090116118A patent/TW516035B/zh not_active IP Right Cessation
- 2001-07-02 KR KR10-2001-0039235A patent/KR100449067B1/ko not_active IP Right Cessation
- 2001-07-03 CN CNB011221445A patent/CN1201333C/zh not_active Expired - Fee Related
- 2001-07-03 US US09/898,224 patent/US6504751B2/en not_active Expired - Lifetime
- 2001-07-03 JP JP2001202594A patent/JP2002093147A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US6504751B2 (en) | 2003-01-07 |
DE10032275A1 (de) | 2002-01-24 |
CN1201333C (zh) | 2005-05-11 |
KR100449067B1 (ko) | 2004-09-16 |
EP1189236A1 (de) | 2002-03-20 |
JP2002093147A (ja) | 2002-03-29 |
KR20020003296A (ko) | 2002-01-12 |
TW516035B (en) | 2003-01-01 |
US20020001224A1 (en) | 2002-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100351943C (zh) | 混合阻性交叉点存储单元阵列及其制造方法 | |
CN1201333C (zh) | 存储单元具有磁阻存储效应的集成存储器及其工作方法 | |
KR100518692B1 (ko) | 자기 랜덤 액세스 메모리 | |
KR101264518B1 (ko) | 반도체 장치 | |
US6816403B1 (en) | Capacitively coupled sensing apparatus and method for cross point magnetic random access memory devices | |
CN1146913C (zh) | 具有带磁致电阻存储效应的存储器单元的集成存储器 | |
KR100735748B1 (ko) | 가변성 저항체들을 데이터 저장요소들로 채택하는 메모리셀들을 갖는 반도체 소자들, 이를 채택하는 시스템들 및 그구동방법들 | |
CN108630265A (zh) | 半导体存储装置 | |
KR100400120B1 (ko) | 복수의 뱅크를 구비한 데이터 메모리 | |
US6862210B2 (en) | Magnetic random access memory for storing information utilizing magneto-resistive effects | |
EP1205937A2 (en) | Magnetic memory device including storage element exhibiting ferromagnetic tunnel effect | |
KR0175708B1 (ko) | 개량된 비트선 프리차지 방식을 채용한 계층비트선 구조를 가지는 반도체기억장치 | |
US20030142527A1 (en) | Memory device | |
CN1199185C (zh) | 存储单元具有磁阻存储效应的集成存储器 | |
JP2002367364A (ja) | 磁気メモリ装置 | |
CN1145167C (zh) | 存储单元具有磁阻存储效应的集成存储器 | |
US6967862B2 (en) | Semiconductor memory device with magnetic disturbance reduced | |
CN1335625A (zh) | 存储单元具有磁阻存储效应的集成存储器 | |
CN1503976A (zh) | 操作mram半导体内存排列之方法 | |
JP2003297071A (ja) | 記憶装置 | |
KR100772797B1 (ko) | 자기저항램과 그의 셀 및 셀 어레이 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050511 |