CN1335625A - 存储单元具有磁阻存储效应的集成存储器 - Google Patents

Abstract

一种集成存储器,它具有一些有磁阻存储效应的存储单元(MC1～MC3),所述的存储单元分别被连接在一个公共的电气导线(WLk)上。所述的导线(WLk)具有第一印刷线路(LB1)和第二印刷线路(LB2)以及第一端子(A1)和第二端子(A2),且所述导线(WLk)在所述的端子之间连接在所述的存储单元(MC1～MC3)上。所述第一印刷线路(LB1)的所述第一端子(A1)被接到一个电流源(Q1)上,而所述第二印刷线路(LB2)的所述第二端子(A2)被接到另一电流源(Q2)上,以便向存储单元(MC1～MC3)之一写入信息。由此可以使存储器在存储数据方面实现较高的可靠性。

Description

存储单元具有磁阻存储效应的集成存储器

技术领域

本发明涉及一种其存储单元具有磁阻存储效应的集成存储器。

背景技术

为了存储数据信号，具有磁阻存储效应的存储单元通常都具有状态可变的铁磁层。该存储效应通常以所谓的GMR(巨磁阻)效应或TMR(隧道磁阻)效应而为大家所公知。在此，这类存储单元的电阻取决于所述铁磁层中的磁化。

具有这类存储单元的存储器也被称为所谓的MRAM存储器，其构造经常类似于譬如DRAM型集成存储器。这类存储器通常为如下存储单元布置，即该布置具有基本相互平行的行线和列线，其中所述的行线通常与列线垂直。

从WO99/14760中可以得知该类MRAM存储器。在此，存储单元分别沿着行线被连接在相应行线与相应列线之间，并且与相应的列线和行线作电连接。在此，具有磁阻存储效应的存储单元比所述行线和列线的电阻要高。为了读取存储单元中的一个内的数据信号，所述列线被连接在一个读放大器上。为了读取，对所述列线上可以检测的电流进行测量。

在这类MRAM存储器中，如同在DRAM存储器中一样没有二极管或晶体管，该二极管或晶体管为了读取数据信号而根据寻址把存储单元与相应的列线连接起来。由此，在所述存储单元的几何布置中可以获得特殊的优点。尤其是可以通过存储单元的堆放式布置来在所述存储单元的布置中实现位置节省。但由此会产生某种漏电流流经如下的存储单元，即该存储单元连接在所选定的行线或列线上，但不需要读取或写入。

为了在所述的存储单元之一中写入信息，通常需要为相关的存储单元生成一个磁场，由该磁场把所述存储单元的磁层置为相应的状态。该磁场是通过在相应馈入点给所连接的行线和列线馈入的相应电流(或通过其磁场的叠加)来产生的。由于与相关行线和列线相连的存储单元内流经有随存储单元的数量而累积起来的漏电流，所以在所述的馈入点处需要以某个公差范围来调整该电流，使得对于沿着公共行线或列线的所有存储单元，能确保为其馈入所需的电流以对存储单元之一进行写入。这尤其会带来如下后果，即必须把工作电流源或电流驱动器的规格定得相应地大。另外，存储单元需要根据其相对于馈入点的位置而用不同强度的电流或磁场来进行写入。总之，如果譬如由于老化而使一个或多个存储单元的漏电流增加，且所述的公差范围被定得相对较窄，那么所述存储器在存储数据的可靠性方面将会受到损害。

发明内容

本发明的任务在于提供一种其存储单元具有磁阻存储效应的集成存储器，其在存储数据方面具有较高的可靠性。

该任务由一种其存储单元具有磁阻存储效应的集成存储器来解决，所述的存储单元均与一个公共的电气导线相连，其中，所述的导线具有第一印刷线路和第二印刷线路，所述的导线具有第一端子和第二端子，且在所述的端子之间，所述导线在耦合节点处连接在所述的存储单元上，而且，所述第一印刷线路的所述第一端子被接到一个电流源上，而所述第二印刷线路的所述第二端子被接到另一电流源上，以便向存储单元之一写入信息。

通过采用两个电流源，且该两个电流源针对所述的存储单元而在两个对立端处与所述的公共导线相连，这样，从存储单元来看，便可以使所述为写入信息而所需的作用磁场产生基本均匀的曲线，以便向所述的存储单元之一写入信息。由所述的电流源和另一电流源所馈入的电流给相关的存储单元产生了一个按叠加原理而合成的磁场。

由此有利地避免了：必须以较大的公差范围来调整各个位置处所馈入的电流，以便补偿与所述导线相连的、没有为写入过程而选出的存储单元的漏电流。如果这种公差范围譬如被定得较窄，那么，当譬如由于老化而使一个或多个存储单元的漏电流增加时，所述集成存储器在存储数据方面的可靠性便会受到损害。由于在本发明中，所述用于产生磁场的合成有效电流具有均匀的曲线，所以充分地避免了上述问题，从而使集成存储器在存储数据方面的可靠性得以提高。

在本发明的一种扩展方案中，所述的存储单元布置在具有列线和行线的存储单元区之内。并且这些存储单元分别连接在所述列线之一和所述行线之一上。同时，所述的公共导线被实施为所述的行线之一或所述的列线之一。此处有利的是，所述集成存储器的所有行线和列线均具有两个印刷线路，该两个印刷线路为写入信息而分别被连接在一个电流源上。但也可以是行线或列线中的一种被构造为本发明的方式。

所述的电流源和另一电流源的规格可以被定得小于只在相关导线的单个馈入点馈入电流的单个电流源。所述两个需设置的电流源可以布置在合适的位置，譬如布置在所述存储单元区的边缘。在此，相应于所述行线或列线的所述曲线，所述的电流源和另一电流源位于所述存储单元区的相对侧。

为了使所述的有效电流获得进一步均匀的曲线，有利的做法是，所述的电流源和另一电流源总是产生一个数额基本相等的电流。因此有利的是，所述的电流源和另一电流源具有充分相同的电路结构。

其它的优选扩展或改进方案由从属权利要求给出。

下面借助附图来详细阐述本发明。

附图说明

图1示出了一种集成MRAM存储器的实施例，

图2示出了本发明集成存储器的实施例，

图3示出了图2所示存储器的电流曲线，

图4示出了与单个电流源相连的存储器的实施例，

图5示出了图4所示存储器的电流曲线。

具体实施方式

图1所示为其存储单元MC具有磁阻存储效应的MRAM存储器的实施例。只要其阻值高于列线和行线，则所有已知的GMR/TMR元件都适合作为该存储单元，此处的列线被标为位线BL0～BLn，行线被标为字线WL0～WLm。在此，存储器具有示例数目的字线和位线。布置在矩阵形存储单元区1内的存储单元MC分别被连接在所述位线BL0～BLn中的一个与所述字线WL0～WLm中的一个之间。

为了在存储单元MC之一中写入信息或数据信号，所述相应连接的位线和字线被接在图1中未示出的各电流源上。利用流经相应导线的电流在相关存储单元MC所处的导线交叉点附近产生一个叠加的磁场，由该磁场把相关存储单元的磁层置为某种状态。

为了从所述存储单元MC之一中读取数据信号，譬如把相应的位线接到一个图1同样没有示出的读放大器上。为了读取，对相关的字线进行控制，并给其施加一个预定的电位，由此产生一个流经需读取的存储单元的电流。所有其它的字线被置为譬如参考电位。由所连接的位线上的读放大器来检测流经该存储单元的电流。

在图1所示存储器的实施方案中，图4示出了其上连接有存储单元MC10、MC11和MC12的字线WL2。这些存储单元分布连接在位线BL0、BL1和BL2上。为了譬如在存储单元MC10中写入数据信号，字线WL2被连接在电流源Q上。列线BL0也作相应地实施。电流源Q在导线WL2内驱入一个电流I。由于所述的存储单元MC10～MC12不经诸如晶体管等开关装置与字线WL2相连，所以在该存储单元内将会产生漏电流IL10、IL11和IL12。为了有序地给存储单元MC10写入数据信号，在存储单元MC10处需要一个最小电流Imin来产生相应的磁场。为了实现该电流，需要在馈入点A处馈入较大的电流I，以便补偿所述的漏电流IL11和IL12。

图5描绘了图4所示电流I的典型电流曲线。由于存在漏电流IL11和IL12，所以电流I便在存储单元MC10与字线WL2相连的位置x10处被减小数额ΔI。这意味着，相应于字线WL2所连接的存储单元的数量，必须馈入一个增加了整个漏电流的电流I，以便在所述的存储单元MC处产生所述的电流Imin。因此必须相应加大电流源Q的规格。

存储单元MC10～MC12是由电流源Q按照局部不同的电流或磁场而用不同的强度写入的。如果譬如由于老化的原因而使存储单元之一的漏电流增加，尤其是当需写入的存储单元处不足所需的最小电流Imin时，存储器在存储数据方面的可靠性就会受到损害。

图2简要地示出了本发明集成存储器的一部分，该存储器具有按照图1的结构而布置在存储单元区1内的字线WLk和位线BLi-1、BLi和BLi+1。磁阻存储单元MC1～MC3分别被连接在公共字线WLk上。在此，所述的存储单元MC1～MC3在耦合节点x1～x3处与字线WLk相连。字线WLk具有第一印刷线路LB1和第二印刷线路LB2。字线WLk具有端子A1、A2，在该端子A1、A2之间，字线WLk在耦合节点x1～x3处与存储单元MC1～MC3相连接。所述的印刷线路LB1在端子A1处被连接在电流源Q1上。所述的第二印刷线路LB2在端子A2处与另一电流源Q2相连。在此，电流源Q1驱动电流I1，而电流源Q2则驱动电流I2。在向存储单元MC1～MC3之一写入数据信号时，所述的印刷线路LB1、LB2分别被连接到电流源Q1和Q2上。同时在存储单元内分别出现漏电流IL1～IL3。

在所示的实施例中，所示的端子A1和端子A2排布在存储单元区1的相对侧。同样，所述的电流源Q1和另一电流源Q2也布置在存储单元区1的相对侧。电流I1和I2的数额基本相等。这是通过电流源Q1和Q2的充分相同的电路结构来实现的。

在图2中针对字线WLk所示出的电路布置同样也可以类似地应用于位线BLi-1～BLi+1之一，因为为了向所连接的存储单元之一写入数据信号，这些位线同样也分别连接在相应的电流源上。在此，由相应字线或位线产生的磁场便形成了一个用于对相应存储单元进行编程的叠加合成磁场。

图3简略地示出了图2所示存储器的典型电流曲线。电流I1和I2是在端子A1和A2处馈入的。根据叠加原理，所述的电流I1和I2产生一个合成磁场，该磁场用有效电流Ig＝I1+I2表示。由于存在漏电流IL1和IL3，所以耦合节点x2处的有效电流Ig与端子A1、A2处的数额Ig有一个偏差ΔI12。通过使用分别位于所述字线WLk的对立端的两个电流源Q1和Q2，由叠加原理使有效电流Ig产生一个比图5均匀得多的曲线。在此，与图5所示的偏差ΔI相比，所述的偏差ΔI12基本减半。如果譬如因老化而使存储单元MC1～MC3之一的漏电流增加，那么，由于离电流Imin有较大的间距，所以存储器在存储数据方面的可靠性也可充分得到保证。

所述的字线WLk和位线BLi-1～BLi+1同存储单元MC1～MC3的接触在图2中(与图4相一致)只是象征性地表示的。在物理上，所述的导线是直接布置在存储单元的上方，因为由相应电流产生的磁场对于相应的写入过程是决定性的。在此，所示的存储单元均由三层构成。它们具有硬磁层HM、隧道势垒TB和软磁层WM。对此，在写入过程中由产生的磁场将相应的软磁层WM置为某种状态。借助该状态，可以在稍后的时间点上从该存储单元中读取所存储的信息。

Claims (5)

1.一种集成存储器，

-具有一些有磁阻存储效应的存储单元(MC1～MC3)，所述的存储单元分别被连接在一个公共的电气导线(WLk)上，

-其中，所述的导线(WLk)具有第一印刷线路(LB1)和第二印刷线路(LB2)，

-其中，所述的导线(WLk)具有第一端子(A1)和第二端子(A2)，且在所述的端子(A1，A2)之间，所述导线在耦合节点(x1～x3)处连接在所述的存储单元(MC1～MC3)上，

-其中，所述第一印刷线路(LB1)的所述第一端子(A1)被接到一个电流源(Q1)上，而所述第二印刷线路(LB2)的所述第二端子(A2)被接到另一电流源(Q2)上，以便向存储单元(MC1～MC3)之一写入信息。

2.如权利要求1所述的集成存储器，其特征在于：

-所述的存储单元(MC)布置在具有列线(BL0～BLn)和行线(WL0～WLm)的存储单元区(1)之内，并分别连接在所述列线(BL0～BLn)之一和所述行线(WL0～WLm)之一上，

-所述的公共导线(WLk)构成了所述的行线(WL0～WLm)之一或所述的列线(BL0～BLn)之一。

3.如权利要求2所述的集成存储器，其特征在于：

所述的第一端子(A1)和所述的第二端子(A2)被布置在所述存储单元区(1)的相对侧。

4.如权利要求2或3所述的集成存储器，其特征在于：

所述的电流源(Q1)和所述的另一电流源(Q2)被布置在所述存储单元区(1)的相对侧。

5.如前述权利要求之一所述的集成存储器，其特征在于：

所述的电流源(Q1)和所述的另一电流源(Q2)具有相同的电路结构。

Images