KR102154026B1 - 자기 메모리 장치의 동작 방법 - Google Patents

자기 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR102154026B1
KR102154026B1 KR1020130103463A KR20130103463A KR102154026B1 KR 102154026 B1 KR102154026 B1 KR 102154026B1 KR 1020130103463 A KR1020130103463 A KR 1020130103463A KR 20130103463 A KR20130103463 A KR 20130103463A KR 102154026 B1 KR102154026 B1 KR 102154026B1
Authority
KR
South Korea
Prior art keywords
magnetic
magnetic field
writing
atmospheric
tunnel junction
Prior art date
Application number
KR1020130103463A
Other languages
English (en)
Other versions
KR20150025493A (ko
Inventor
김대식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130103463A priority Critical patent/KR102154026B1/ko
Priority to US14/295,452 priority patent/US9183913B2/en
Publication of KR20150025493A publication Critical patent/KR20150025493A/ko
Application granted granted Critical
Publication of KR102154026B1 publication Critical patent/KR102154026B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 메모리 장치의 데이터 쓰기 방법이 개시된다. 이 방법은 선택된 메모리 셀의 좌측 및 우측에, 각각, 제 1 및 제 2 전류들을 흘려줌으로써, 선택된 메모리 셀에 분위기 자기장을 인가하는 것을 포함한다. 제 1 및 제 2 전류들의 방향들은 서로 반평행할 수 있다.

Description

자기 메모리 장치의 동작 방법{METHODS OF OPERATING A MAGNETIC MEMORY DEVICE}
본 발명은 자기 메모리 장치의 동작 방법에 관한 것이다.
휴대가능한 컴퓨팅 장치들 및 무선 통신 장치들이 광범위하게 채용됨에 따라, 고밀도, 저전력 및 비휘발성의 특성들을 갖는 메모리 장치가 요구되고 있다. 자기 메모리 장치는 이러한 기술적 요구들을 충족시킬 수 있을 것으로 기대되고 있기 때문에, 이에 대한 연구가 활발하게 진행되어 왔다.
특히, 자기터널접합(magnetic tunnel junction; MTJ)에서 나타나는 터널자기저항(tunnel magnetoresistance; TMR) 효과는 자기 메모리 장치에서의 데이터 저장 메커니즘으로 주목받고 있으며, 2000년대 들어, 수백% 내지 수천%의 TMR을 보이는 자기터널접합(magnetic tunnel junction; MTJ)이 보고되면서, 상기 자기터널접합을 구비하는 자기 메모리 장치가 최근 활발하게 연구되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 에너지 소모를 줄일 수 있는 자기 메모리 장치의 동작 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 자기 메모리 장치에서의 기생 필드를 상쇄시킬 수 있는 동작 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 전압-유발 자화 스위칭을 가능하게 하는 자기 메모리 장치의 동작 방법을 제공하는 데 있다.
본 발명의 일부 실시예들에 따른 자기 메모리 장치의 데이터 쓰기 방법은 선택된 메모리 셀의 좌측 및 우측에, 각각, 제 1 및 제 2 전류들을 흘려줌으로써, 상기 선택된 메모리 셀에 분위기 자기장(ambient magnetic field)을 인가하는 것을 포함한다. 상기 제 1 및 제 2 전류들의 방향들은 서로 반평행할 수 있다.
일부 실시예들에서, 상기 선택된 메모리 셀은 자유막, 고정막 및 이들 사이의 터널 베리어를 포함하는 자기터널접합을 구비하고, 상기 자유막 또는 상기 고정막 중의 적어도 하나는 수직 자화 특성을 나타내도록 구성될 수 있다.
일부 실시예들에서, 상기 자기 메모리 장치는 상기 선택된 메모리 셀에 연결된 선택 비트라인, 상기 선택 비트라인의 좌측에 제공된 좌측 배선들, 및 상기 선택 비트라인의 우측에 제공된 우측 배선들을 더 포함할 수 있다. 상기 제 1 전류는 상기 좌측 배선들 중의 상기 선택 비트라인에 인접한 적어도 하나를 흐르고, 상기 제 2 전류는 상기 우측 배선들 중의 상기 선택 비트라인에 인접한 적어도 하나를 흐를 수 있다.
일부 실시예들에서, 상기 좌측 및 우측 배선들은 상기 선택 비트라인에 평행하게 배치될 수 있다.
일부 실시예들에서, 상기 자기 메모리 장치는 상기 선택된 메모리 셀의 좌측 및 우측에 제공된 비선택 메모리 셀들을 더 포함할 수 있다. 상기 좌측 및 우측 배선들 각각은, 상기 선택 비트라인에 평행한 방향을 따라 상기 비선택 메모리 셀들의 일부를 전기적으로 연결하는, 비선택 비트라인으로 사용될 수 있다.
일부 실시예들에서, 상기 자기 메모리 장치는 상기 선택된 메모리 셀의 좌측 및 우측에 제공된 비선택 메모리 셀들 및 상기 비선택 메모리 셀들에 연결된 비선택 비트라인들을 더 포함할 수 있다. 이때, 상기 좌측 및 우측 배선들 각각은 상기 비트라인들 사이 또는 상기 선택 및 비선택 비트라인들 사이에 배치되고 상기 선택 및 비선택 메모리 셀들로부터 전기적으로 분리될 수 있다.
일부 실시예들에서, 상기 데이터 쓰기 방법은 상기 선택된 메모리 셀에 저장된 데이터를 변경하는 AP-to-P 쓰기 및 P-to-AP 쓰기를 포함할 수 있다. 상기 AP-to-P 쓰기는 상기 분위기 자기장이 제 1 세기 및 제 1 방향을 가지고 상기 선택된 메모리 셀에 인가되도록 실시되고, 상기 P-to-AP 쓰기는 상기 분위기 자기장이 제 2 세기 및 제 2 방향을 가지고 상기 선택된 메모리 셀에 인가되도록 실시되고, 상기 제 1 및 제 2 방향들은 서로 반평행할 수 있다.
일부 실시예들에서, 상기 제 1 및 제 2 세기들은 실질적으로 동일할 수 있다. 다른 실시예들에서, 상기 제 1 및 제 2 세기들은, 상기 선택된 메모리 셀에 저장된 데이터가 변경되는 것을 방지할 수 있는 범위 내에서, 서로 다를 수 있다.
일부 실시예들에서, 상기 데이터 쓰기 방법은 상기 선택된 메모리 셀에 저장된 데이터를 변경하는 AP-to-P 쓰기 및 P-to-AP 쓰기를 포함하되, 상기 AP-to-P 및 P-to-AP 쓰기들 중의 하나는 상기 분위기 자기장이 유한한 세기를 가지고 상기 선택된 메모리 셀에 인가되도록 실시되고, 다른 하나는 상기 분위기 자기장의 인가없이 실시될 수 있다.
일부 실시예들에서, 상기 자기 메모리 장치는, 상기 선택된 메모리 셀을 사이에 두고 상기 선택된 메모리 셀에 연결되는, 선택 비트라인 및 소오스 라인을 더 포함할 수 있다. 이 경우, 상기 데이터 쓰기 방법은, 상기 선택 비트라인과 상기 소오스 라인을 경유하여 상기 선택된 메모리 셀을 지나는 스핀-트랜스퍼 토크 전류를 이용하여, 상기 선택된 메모리 셀에 저장된 데이터를 변경하는 단계들을 포함할 수 있다.
일부 실시예들에서, 상기 선택된 메모리 셀에 저장된 데이터를 변경하는 단계들은, 상기 스핀-트랜스퍼 토크 전류의 방향에 있어서 서로 반평행하도록 실시되는, AP-to-P 쓰기 및 P-to-AP 쓰기를 포함할 수 있다.
일부 실시예들에서, 상기 선택된 메모리 셀은 자유막, 고정막 및 이들 사이의 터널 베리어를 포함하는 자기터널접합을 구비하고, 상기 자기 메모리 장치는 상기 자유막 및 상기 고정막 중의 하나 및 다른 하나에 각각 연결되는 선택 비트라인 및 소오스 라인을 더 포함하되, 상기 분위기 자장을 인가하는 동안, 상기 선택 비트라인과 상기 소오스 라인을 통해 상기 자기터널접합의 양단 사이에는 분위기 전기장이 인가될 수 있다.
일부 실시예들에서, 상기 데이터 쓰기 방법은 상기 선택된 메모리 셀에 저장된 데이터를 변경하는 AP-to-P 쓰기 및 P-to-AP 쓰기를 포함하되, 상기 분위기 전기장은 상기 AP-to-P 및 P-to-AP 쓰기들에서 실질적으로 동일한 방향을 갖도록 생성될 수 있다.
본 발명의 일부 실시예들에 따른 자기 메모리 장치의 데이터 쓰기 방법은 선택된 자기터널접합의 좌측 및 우측에, 각각, 서로 반평행한 제 1 및 제 2 전류들을 흘려줌으로써, 상기 선택된 자기터널접합에 분위기 자기장(ambient magnetic field)을 인가하는 것을 포함할 수 있다. 상기 분위기 자기장은 AP-to-P 쓰기 및 P-to-AP 쓰기를 위해 요구되는 쓰기 전류들 사이의 크기에서의 차이를 줄이도록 생성될 수 있다.
일부 실시예들에서, 상기 선택된 자기터널접합은 자유막, 고정막 및 이들 사이의 터널 베리어를 포함하고, 상기 자유막 또는 상기 고정막 중의 적어도 하나는 수직 자화 특성을 나타내도록 구성될 수 있다.
일부 실시예들에서, 상기 자기 메모리 장치는 상기 선택된 자기터널접합에 연결된 선택 비트라인, 상기 선택 비트라인의 좌측에 제공되며 상기 선택 비트라인에 평행한 좌측 비트라인들, 및 상기 선택 비트라인의 우측에 제공되며 상기 선택 비트라인에 평행한 우측 비트라인들을 더 포함할 수 있다. 이 경우, 상기 제 1 전류는 상기 좌측 비트라인들 중의 상기 선택 비트라인에 인접한 적어도 하나를 흐르고, 상기 제 2 전류는 상기 우측 비트라인들 중의 상기 선택 비트라인에 인접한 적어도 하나를 흐를 수 있다.
일부 실시예들에서, 상기 AP-to-P 쓰기는 상기 분위기 자기장이 제 1 세기 및 제 1 방향을 가지고 상기 선택된 자기터널접합에 인가되도록 실시되고, 상기 P-to-AP 쓰기는 상기 분위기 자기장이 제 2 세기 및 제 2 방향을 가지고 상기 선택된 자기터널접합에 인가되도록 실시되되, 상기 제 1 및 제 2 방향들은 서로 반평행할 수 있다.
일부 실시예들에서, 상기 제 1 및 제 2 세기들은 실질적으로 동일할 수 있다. 다른 실시예들에서, 상기 제 1 및 제 2 세기들은, 상기 선택된 자기터널접합에 저장된 데이터가 변경되는 것을 방지할 수 있는 범위 내에서, 서로 다를 수 있다.
일부 실시예들에서, 상기 AP-to-P 및 P-to-AP 쓰기들 중의 하나는 상기 분위기 자기장이 유한한 세기를 가지고 상기 선택된 자기터널접합에 인가되도록 실시되고, 다른 하나는 상기 분위기 자기장의 인가없이 실시될 수 있다.
일부 실시예들에서, 상기 자기 메모리 장치는, 상기 선택된 자기터널접합을 사이에 두고 상기 선택된 자기터널접합에 연결되는, 선택 비트라인 및 소오스 라인을 더 포함하되, 상기 AP-to-P 쓰기 및 상기 P-to-AP 쓰기는 상기 선택 비트라인과 상기 소오스 라인을 경유하여 상기 선택된 자기터널접합을 지나는 스핀-트랜스퍼 토크 전류를 이용하여 실시될 수 있다.
일부 실시예들에서, 상기 AP-to-P 및 P-to-AP 쓰기들은 상기 스핀-트랜스퍼 토크 전류의 방향에 있어서 서로 반평행하도록 실시될 수 있다.
본 발명의 일부 실시예들에 따른 자기 메모리 장치의 데이터 쓰기 방법은 선택된 자기터널접합의 양단에 전위차를 생성함으로써 상기 선택된 자기터널접합에 분위기 전기장(ambient electric field)을 인가하고, 상기 선택된 자기터널접합의 좌측 및 우측에, 각각, 서로 반평행한 제 1 및 제 2 전류들을 흘려줌으로써, 상기 선택된 자기터널접합에 분위기 자기장(ambient magnetic field)을 인가하는 것을 포함할 수 있다.
일부 실시예들에서, 상기 선택된 자기터널접합은 자유막, 고정막 및 이들 사이의 터널 베리어를 포함하고, 상기 자유막 또는 상기 고정막 중의 적어도 하나는 수직 자화 특성을 나타내도록 구성될 수 있다.
일부 실시예들에서, 상기 자기 메모리 장치는 상기 선택된 자기터널접합에 연결된 선택 비트라인, 상기 선택 비트라인의 좌측에 제공되며 상기 선택 비트라인에 평행한 좌측 비트라인들, 및 상기 선택 비트라인의 우측에 제공되며 상기 선택 비트라인에 평행한 우측 비트라인들을 더 포함할 수 있다. 여기서, 상기 제 1 전류는 상기 좌측 비트라인들 중의 상기 선택 비트라인에 인접한 적어도 하나를 흐르고, 상기 제 2 전류는 상기 우측 비트라인들 중의 상기 선택 비트라인에 인접한 적어도 하나를 흐를 수 있다.
일부 실시예들에서, 상기 데이터 쓰기 방법은 상기 선택된 자기터널접합에 저장된 데이터를 변경하는 AP-to-P 쓰기 및 P-to-AP 쓰기를 포함할 수 있다. 상기 AP-to-P 쓰기는 상기 분위기 자기장이 제 1 세기 및 제 1 방향을 가지고 상기 선택된 자기터널접합에 인가되도록 실시되고, 상기 P-to-AP 쓰기는 상기 분위기 자기장이 제 2 세기 및 제 2 방향을 가지고 상기 선택된 자기터널접합에 인가되도록 실시되며, 상기 제 1 및 제 2 방향들은 서로 반평행할 수 있다.
일부 실시예들에서, 상기 제 1 및 제 2 세기들은 실질적으로 동일할 수 있다. 다른 실시예들에서, 상기 제 1 및 제 2 세기들은, 상기 선택된 자기터널접합에 저장된 데이터가 변경되는 것을 방지할 수 있는 범위 내에서, 서로 다를 수 있다.
일부 실시예들에서, 상기 데이터 쓰기 방법은 상기 선택된 자기터널접합에 저장된 데이터를 변경하는 AP-to-P 쓰기 및 P-to-AP 쓰기를 포함하되, 상기 AP-to-P 및 P-to-AP 쓰기들 중의 하나는 상기 분위기 자기장이 유한한 세기를 가지고 상기 선택된 자기터널접합에 인가되도록 실시되고, 다른 하나는 상기 분위기 자기장의 인가없이 실시될 수 있다.
일부 실시예들에서, 상기 데이터 쓰기 방법은 상기 선택된 자기터널접합에 저장된 데이터를 변경하는 AP-to-P 쓰기 및 P-to-AP 쓰기를 포함하되, 상기 분위기 전기장은 상기 AP-to-P 및 P-to-AP 쓰기들에서 실질적으로 동일한 방향을 갖도록 생성될 수 있다.
본 발명의 일부 실시예들에 따르면, 선택된 자기 터널 접합에 분위기 자기장을 인가하는 것을 포함하는 자기 메모리 장치의 동작 방법이 제공된다. 상기 분위기 자기장의 인가에 의해, 자기 메모리 장치에서의 기생 필드를 상쇄시키거나 에너지 소모의 과다 또는 비대칭성을 완화시킬 수 있다.
본 발명의 일부 실시예들에 따르면, 선택된 자기 터널 접합에 분위기 자기장 및 분위기 전기장을 인가하는 것을 포함하는 자기 메모리 장치의 동작 방법이 제공된다. 분위기 자기장은 자기 터널 접합의 저항 이력 루프를 선택적으로 이동시키는 것을 가능하게 한다. 이에 따라, 분위기 전기장을 이용한 전압-유발 자화 스위칭을 구현할 수 있다.
도 1은 본 발명의 예시적인 실시예들에 따른 자기 메모리 장치의 단위 메모리 셀을 예시적으로 도시하는 회로도이다.
도 2는 통상적인 자기-터널 접합의 이상적인 자화 스위칭 거동(magnetization switching behavior)을 도시하는 그래프이다.
도 3은 자기-터널 접합의 크기 변화에 따른 쓰기 동작에서의 임계 자기장(critical magnetic field) 및 기생 자기장(parasitic magnetic field)의 변화를 개략적으로 도시하는 그래프이다.
도 4는 자기-터널 접합의 실제적인 자화 스위칭 거동을 도시하는 그래프이다.
도 5는, 본 발명의 예시적인 실시예들에 따른, 분위기 자기장을 이용하여 자기터널접합의 자화 스위칭 거동을 변경하는 방법을 개략적으로 도시하는 도면이다.
도 6은 본 발명의 예시적인 실시예들에 따른 분위기 자기장의 생성 방법을 도시하는 개략도이다.
도 7은 본 발명의 예시적인 실시예들에 따른 분위기 자기장을 이용하는 데이터 쓰기 동작의 일 예를 도시하는 개략도이다.
도 8은 본 발명의 예시적인 실시예들에 따른 분위기 자기장을 이용하는 AP-to-P 쓰기 동작을 도시하는 그래프이다.
도 9는 본 발명의 예시적인 실시예들에 따른 분위기 자기장을 이용하는 P-to-AP 쓰기 동작을 도시하는 그래프이다.
도 10은 본 발명의 예시적인 실시예들에 따른 메모리 셀 어레이의 일부를 개략적으로 도시하는 도면이다.
도 11 내지 도 14는 본 발명의 예시적인 실시예들에 따른 데이터 쓰기 동작을 도시하는 표들이다.
도 15는 본 발명의 다른 예시적인 실시예들에 따른 메모리 셀 어레이의 일부를 개략적으로 도시하는 도면이다.
도 16은 본 발명의 다른 예시적인 실시예들에 따른 메모리 셀 어레이의 일부를 도시하는 단면도이다.
도 17 내지 도 19는 본 발명의 다른 예시적인 실시예들에 따른 데이터 쓰기 동작을 도시하는 표들이다.
도 20은 본 발명의 예시적인 실시예들에 따른 분위기 자기장 및 분위기 전기장을 이용하는 P-to-AP 쓰기 동작을 개략적으로 도시하는 도면이다.
도 21은 본 발명의 예시적인 실시예들에 따른 분위기 자기장 및 분위기 전기장을 이용하는 AP-to-P 쓰기 동작을 개략적으로 도시하는 도면이다.
도 22 내지 도 24는 본 발명의 또 다른 예시적인 실시예들에 따른 데이터 쓰기 동작을 도시하는 표들이다.
도 25 내지 도 27은 본 발명의 또 다른 예시적인 실시예들에 따른 데이터 쓰기 동작을 도시하는 표들이다.
도 28은 본 발명의 다른 실시예들에 따른 분위기 자기장 및 분위기 전기장을 이용하는 P-to-AP 쓰기 동작을 개략적으로 도시하는 도면이다.
도 29 및 도 30은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치들을 도식적으로 설명하기 위한 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판"상"에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 또 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 물질막 또는 공정 단계를 기술하기 위해서 사용되었지만, 이는 단지 어느 특정 물질막 또는 공정 단계를 다른 물질막 또는 다른 공정 단계와 구별시키기 위해서 사용되었을 뿐이며, 이 같은 용어들에 의해서 한정되어서는 안된다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다.
도 1은 본 발명의 실시예들에 따른 자기 메모리 장치의 단위 메모리 셀을 예시적으로 도시하는 회로도이다.
도 1을 참조하면, 단위 메모리 셀(UMC)은 선택 소자(SW) 및 자기터널접합(magnetic tunnel junction; MTJ)을 포함할 수 있다. 상기 자기터널접합(MTJ)는 한 쌍의 자성막들 및 이들 사이에 개재되는 터널 베리어막(TBL)을 포함할 수 있다. 상기 한 쌍의 자성막들은 변경가능한 자화 특성을 나타내는 자유막(FRL) 및 고정된 자화 특성을 나타내는 고정막(PNL)을 포함할 수 있다.
상기 한 쌍의 자성막들 중의 어느 하나(예를 들면, 상기 자유막(FRL))는 비트 라인(BL)에 연결되고, 다른 하나는 상기 선택 소자(SW)를 경유하여 소오스 라인(SRL)에 연결될 수 있다. 상기 선택 소자(SW)은 상기 자기터널접합(MTJ)와 상기 소오스 라인(SRL) 사이에 직렬로 연결되어 상기 자기터널접합(MTJ)을 지나는 전하의 흐름을 선택적으로 제어할 수 있다. 일부 실시예들에 따르면, 도 1에 도시된 것과 달리, 상기 고정막(PNL)이 상기 자유막(FRL)과 상기 비트 라인(BL) 사이에 위치하도록 변경될 수 있다.
상기 자기터널접합(MTJ)의 전기적 저항은 상기 자유막(FRL) 및 상기 고정막(PNL)의 자화 방향들에 의존적일 수 있다. 예를 들면, 상기 자기터널접합(MTJ)의 전기적 저항은 상기 자유막(FRL) 및 상기 고정막(PNL)의 자화 방향들이 평행한 경우에 비해 이들이 반평행한(antiparallel) 경우에 훨씬 클 수 있다. 결과적으로, 상기 자기터널접합(MTJ)의 전기적 저항은 상기 자유막(FRL)의 자화 방향을 변경함으로써 조절될 수 있으며, 이는 본 발명에 따른 자기 메모리 장치에서의 데이터 저장 원리로서 이용될 수 있다.
상기 자기터널접합(MTJ)에 저장된 데이터를 변경하는 동작(이하, 쓰기 동작)은 1) 상기 자유막(FRL)의 자화 방향을 상기 고정막(PNL)의 자화 방향에 평행한 상태(이하, P 상태)에서 반평행한 상태(이하, AP 상태)로 변경하는 P-to-AP 쓰기 단계, 및 2) 상기 자유막(FRL)의 자화 방향을 AP 상태에서 P 상태로 변경하는 AP-to-P 쓰기 단계를 포함할 수 있다. 여기서, 상기 자기터널접합(MTJ)은 상기 P 및 AP 상태들일 때 각각 낮은 저항 상태 및 높은 저항 상태에 있을 수 있다.
상기 자기 메모리 장치에서, 상기 P-to-AP 및 AP-to-P 쓰기 단계들은 상기 비트라인(BL)을 통해 인가되는 전기적 신호(전류 또는 전압)을 이용하여 수행될 수 있으며, 상기 자기터널접합(MTJ)의 이러한 전기적 저항 또는 데이터 상태의 변화는, 도 2에 도시된 것처럼, 외부에서 인가되는 자기장에 의해 유발되는 상기 자기터널접합(MTJ)의 자화 스위칭 거동 또는 저항 거동을 통해 이해될 수 있다.
도 2는 통상적인 자기-터널 접합의 이상적인 자화 스위칭 거동(magnetization switching behavior)을 도시하는 그래프이다.
도 2의 'P to AP' 화살표에 의해 보여지는 것처럼, 소정의 임계 자기장(이하, 제 1 임계 자기장(Hc1))을 상기 자기터널접합(MTJ)에 인가함으로써, 상기 자기터널접합(MTJ)를 P 상태로부터 AP 상태로 변경할 수 있다. 또한, 도 2의 'AP to P' 화살표에 의해 보여지는 것처럼, 소정의 임계 자기장(이하, 제 2 임계 자기장(Hc2))을 상기 자기터널접합(MTJ)에 인가함으로써, 상기 자기터널접합(MTJ)를 AP 상태로부터 P 상태로 변경할 수 있다.
이상적인 자기터널접합(MTJ)의 경우(예를 들면, 충분히 큰 크기를 가질 경우), 상기 제 1 임계 자기장(Hc1)와 상기 제 2 임계 자기장(Hc2)은 실질적으로 동일한 세기를 가질 수 있다. 이는 상기 P-to-AP 및 AP-to-P 쓰기 단계들을 수행하기 위한, 상기 제 1 및 제 2 임계 자기장들(Hc1, Hc2)이 실질적으로 동일함을 의미하며, 상기 비트라인(BL)을 통해 상기 자기터널접합(MTJ)에 인가되는 전기적 신호들의 세기들이 실질적으로 동일함을 의미한다. 즉, 상기 P-to-AP 및 AP-to-P 쓰기 단계들은 실질적으로 동일한 에너지를 사용하여 수행될 수 있다.
도 3은 자기-터널 접합의 크기 변화에 따른 쓰기 동작에서의 임계 자기장(critical magnetic field) 및 기생 자기장(parasitic magnetic field)의 변화를 개략적으로 도시하는 그래프이다. 도 4는 자기-터널 접합의 실제적인 자화 스위칭 거동을 도시하는 그래프이다.
도 3을 참조하면, 메모리 반도체 장치의 집적도가 증가함에 따라, 상기 자기터널접합(MTJ)의 크기가 감소하고 있다. 상기 자기터널접합(MTJ)의 크기가 감소할 경우, 쓰기 동작에서의 임계 자기장(Hc)이 감소하기 때문에, 쓰기 동작에서의 에너지 소모를 줄일 수 있다.
하지만, 상기 자기터널접합(MTJ)의 크기가 감소할수록 상기 고정막(PNL)으로부터의 기생 필드(stray field)를 상쇄하기 어려울 수 있다. 그 결과, 기생 자기장(Hs)은, 도 3에 도시된 것처럼, 상기 자기터널접합(MTJ)의 크기가 감소할수록 증가한다. 이에 더하여, 상기 자기터널접합(MTJ)이 소정의 크기보다 작아지면, 상기 임계 자기장(Hc) 및 상기 기생 자기장(Hs)의 크기가 역전될 수 있다. 예를 들면, 상기 자기터널접합(MTJ)이 상기 소정의 셀 크기보다 작아지면, 상기 임계 자기장(Hc)보다 상기 기생 자기장(Hs)이 더 커질 수 있다 (즉, dH=Hc-Hs<0).
다시 말해, 실제적인 경우들(practical cases)에서, 상기 자기터널접합(MTJ)의 크기가 감소함에 따라, 상기 자기터널접합(MTJ)의 자화 스위칭 거동은, 도 2와 달리, 도 4에 도시된 것처럼 서로 다른 상기 제 1 및 제 2 임계 자기장들(Hc1 및 Hc2)을 필요로 하게 된다. 도 4에는, 상기 제 1 임계 자기장(Hc1)이 상기 제 2 임계 자기장(Hc2)보다 작은 경우를 예시하였지만, 그 반대일 수도 있다.
한편, 상기 기생 자기장(Hs)의 증가는 다양한 기술적 어려움들을 유발할 수 있다. 예를 들면, 상기 기생 자기장(Hs)의 증가는 상기 P-to-AP 및 AP-to-P 쓰기 단계들 중의 하나가 다른 하나에 비해 훨씬 큰 에너지를 필요로 함을 의미한다. 상기 자기터널접합(MTJ)의 이력 곡선이 도 4와 같을 경우, 상기 AP-to-P 쓰기는 상기 P-to-AP 쓰기에 비해 훨씬 큰 에너지를 소모하는 과정일 수 있다.
도 5는, 본 발명의 예시적인 실시예들에 따른, 분위기 자기장을 이용하여 자기터널접합의 자화 스위칭 거동을 변경하는 방법을 개략적으로 도시하는 도면이다.
도 5를 참조하면, 본 발명의 실시예들에 따른 분위기 자기장(ambient magnetic field)의 이용이 없을 경우, 자기터널접합(MTJ)는 도 2에 비해 도 4에 가까운 자화 스위칭 거동을 나타낼 수 있다. 하지만, 본 발명의 일부 실시예들에 따른 분위기 자기장(Hamb)은 상기 자기터널접합(MTJ)의 저항 이력 곡선(resistance hysteresis loop)를 자기장 축을 따라 수평적으로 이동시키는 것을 가능하게 한다. 예를 들면, 상기 분위기 자기장(Hamb)의 인가는 상기 자기터널접합(MTJ)의 자화 스위칭 거동을 도 4의 그것으로부터 도 2의 그것으로 바꾸는 것을 가능하게 한다. 다시 말해, 상기 분위기 자기장의 인가는 상기 제 1 임계 자기장(Hc1) 및 상기 제 2 임계 자기장(Hc2)이 실질적으로 동일해지도록 상기 자기터널접합(MTJ)의 자화 스위칭 거동을 변화시킬 수 있다. 예를 들면, 상기 분위기 자기장(Hamb)은 상기 기생 자기장(Hs)과 같은 크기이면서 반대 방향을 갖도록 생성될 수 있다. 그 결과, 상기 AP-to-P 쓰기와 상기 P-to-AP 쓰기는 실질적으로 동일한 에너지를 소모하도록 실시될 수 있다.
도 6은 본 발명의 예시적인 실시예들에 따른 분위기 자기장의 생성 방법을 도시하는 개략도이다.
도 6을 참조하면, 상기 분위기 자기장(Hamb)을 생성하는 단계는 선택된 셀의 양쪽에 적어도 한 쌍의 전류들을 생성하는 단계를 포함할 수 있다. 상기 적어도 한 쌍의 전류들은, 상기 선택된 셀에 인접하는 적어도 한 쌍의 비선택 셀들을 구성하거나 이에 접속하는, 적어도 한 쌍의 분위기 배선들(AL1, AL2)을 흐르도록 생성될 수 있다.
앙페르의 법칙에 따르면, 상기 전류들에 의해, 도 6에 도시된 것처럼, 상기 분위기 배선들(AL1, AL2) 주위에는 각각 제 1 및 제 2 분위기 자기장들(HL, HR)이 생성된다. 상기 한 쌍의 분위기 배선들(AL1, AL2)과 상기 선택된 셀의 자기터널접합(MTJ) 사이의 거리가 같을 경우, 상기 한 쌍의 전류들은 실질적으로 같은 크기를 가지고 서로 반평행하게 흐르도록 생성될 수 있다. 이 경우, 상기 선택된 자기터널접합(MTJ)에서, 상기 제 1 및 제 2 분위기 자기장들(HL, HR)은 동일한 세기를 갖고 이들의 내적(inner product)은 양수일 수 있다. 이에 따라, 상기 제 1 및 제 2 분위기 자기장들(HL, HR)의 벡터 합(즉, 상기 분위기 자기장(Hamb))은 상기 선택된 자기터널접합(MTJ)의 상부면에 수직하면서 상기 제 1 및 제 2 분위기 자기장들(HL, HR) 각각보다 큰 세기를 가질 수 있다. 상기 분위기 자기장(Hamb)의 방향이 상기 자기터널접합(MTJ)의 상부면에 수직하기 때문에, 상기 자기터널접합(MTJ)이 수직 자기터널접합의 형태로 제공될 경우, 도 5에 도시된 것처럼 상기 제 1 임계 자기장(Hc1) 및 상기 제 2 임계 자기장(Hc2) 사이의 차이를 줄일 수 있다.
일부 실시예들에 따르면, 상기 분위기 배선들(AL1, AL2)은 도 7 및 도 10 내지 도 14에 도시된 것처럼 상기 비선택 셀들에 접속하는 비선택 비트라인들일 수 있다. 다른 실시예들에 따르면, 상기 분위기 배선들(AL1, AL2)은, 도 15에 도시된 것처럼, 상기 비트라인들 사이에 추가적으로 제공될 수 있다.
도 7은 본 발명의 예시적인 실시예들에 따른 분위기 자기장을 이용하는 데이터 쓰기 동작의 일 예를 도시하는 개략도이다.
도 7을 참조하면, 이 실시예에 따른 데이터 쓰기 동작은 상기 분위기 자기장(Hamb)을 상기 선택된 자기터널접합(MTJ)에 인가하면서, 상기 선택된 자기터널접합(MTJ)을 지나는 쓰기 전류(Iwrite)를 형성하는 단계를 포함할 수 있다. 상기 분위기 자기장(Hamb)은 도 6을 참조하여 설명된 방법을 통해 생성될 수 있으며, 이 실시예에서는, 도 7에 도시된 것처럼, 상기 비선택 셀들에 접속하는 비트라인들이 상기 분위기 배선들(AL1, AL2)으로 이용될 수 있다. 상기 쓰기 전류(Iwrite)는 상기 선택된 자기터널접합(MTJ)에 접속하는 비트라인(BL) 및 소오스 라인(SRL) 사이에 서로 다른 전압을 인가하면서, 상기 선택된 자기터널접합(MTJ)에 접속하는 선택 소자(SW)를 턴-온시킴으로써 생성될 수 있다. 상기 쓰기 전류(Iwrite)를 구성하는 전자들은 스핀-트랜스퍼 토크 과정을 통해 상기 선택된 자기터널접합(MTJ)의 상기 자유막(FRL)의 자화방향을 변경하는데 이용될 수 있다.
도 5를 참조하여 설명된 것처럼, 상기 분위기 자기장(Hamb)은 상기 제 1 임계 자기장(Hc1) 및 상기 제 2 임계 자기장(Hc2)가 실질적으로 동일해지도록 상기 자기터널접합(MTJ)의 자화 스위칭 거동을 변화시킬 수 있다. 하지만, 본 발명의 다른 실시예들에 따르면, 아래에서 도 8 및 9를 참조하여 설명될 것처럼, 상기 분위기 자기장(Hamb)은 상기 제 1 임계 자기장(Hc1) 및 상기 제 2 임계 자기장(Hc2) 중의 적어도 하나의 크기를 줄이는데 이용될 수 있다.
도 8은 본 발명의 예시적인 실시예들에 따른 분위기 자기장을 이용하는 P-to-AP 쓰기 동작을 도시하는 그래프이고, 도 9는 본 발명의 예시적인 실시예들에 따른 분위기 자기장을 이용하는 AP-to-P 쓰기 동작을 도시하는 그래프이다.
도 8을 참조하면, P-to-AP 쓰기 동작은 상기 제 1 임계 자기장(Hc1)이 상기 제 2 임계 자기장(Hc2)보다 작아지도록 상기 분위기 자기장(Hamb)을 상기 선택된 자기터널접합(MTJ)에 인가하는 단계를 포함할 수 있다. 예를 들면, 상기 분위기 자기장(Hamb)은 상기 제 1 임계 자기장(Hc1)이 상기 제 2 임계 자기장(Hc2)의 세기의 1/20 내지 1/2배인 세기를 갖도록 생성될 수 있다. 이에 따라, 상기 P-to-AP 쓰기 동작을 위한 상기 쓰기 전류(Iwrite)은 상기 분위기 자기장(Hamb)이 상기 선택된 자기터널접합(MTJ)에 인가되지 않는 경우에 비해 감소될 수 있다.
도 9를 참조하면, AP-to-P 쓰기 동작은 상기 제 2 임계 자기장(Hc2)이 상기 제 1 임계 자기장(Hc1)보다 작아지도록 상기 분위기 자기장(Hamb)을 상기 선택된 자기터널접합(MTJ)에 인가하는 단계를 포함할 수 있다. 예를 들면, 상기 분위기 자기장(Hamb)은 상기 제 2 임계 자기장(Hc2)이 상기 제 1 임계 자기장(Hc1)의 세기의 1/20 내지 1/2배인 세기를 갖도록 생성될 수 있다. 이에 따라, 상기 AP-to-P 쓰기 동작을 위한 상기 쓰기 전류(Iwrite)은 상기 분위기 자기장(Hamb)이 상기 선택된 자기터널접합(MTJ)에 인가되지 않는 경우에 비해 감소될 수 있다.
한편, 상기 P-to-AP 쓰기 동작에서의 상기 분위기 자기장(Hamb)의 세기는 상기 AP-to-P 쓰기 동작에서의 그것과 다를 수 있다. 예를 들면, 상기 분위기 자기장(Hamb)이 인가되지 않을 때, 상기 선택된 자기터널접합(MTJ)가 도 4의 자화 스위칭 거동을 나타낸다면, 상기 분위기 자기장(Hamb)의 필요한 세기는 상기 AP-to-P 쓰기 동작에서보다 상기 P-to-AP 쓰기 동작에서보다 작을 수 있다. 상기 P-to-AP 및 AP-to-P 쓰기 동작들 모두에서, 상기 분위기 자기장(Hamb)은 상기 선택된 자기터널접합(MTJ)에 저장된 정보가 변경되는 것을 방지할 수 있는 세기를 갖도록 인가될 수 있다.
상기 P-to-AP 쓰기 동작에서의 상기 쓰기 전류(Iwrite)는 상기 AP-to-P 쓰기 동작에서의 그것과 다를 수 있다. 예를 들면, 상기 P-to-AP 쓰기 동작에서의 상기 쓰기 전류(Iwrite)는 상기 AP-to-P 쓰기 동작에서의 그것과 반대 또는 반평행한 방향으로 흐르도록 구성될 수 있다. 즉, 상기 P-to-AP 쓰기 동작에서의 상기 쓰기 전류(Iwrite)가 상기 비트라인(BL)에서 상기 소오스 라인(SRL)으로 흐른다면, 상기 AP-to-P 쓰기 동작에서 상기 쓰기 전류(Iwrite)는 상기 소오스 라인(SRL)에서 상기 비트라인(BL)으로 흐를 수 있다. 이에 더하여, 일부 실시예들에 따르면, 상기 분위기 자기장(Hamb)이 인가되는 조건 아래에서도, 상기 제 2 임계 자기장(Hc2)이 상기 제 1 임계 자기장(Hc1)와 다르다면, 상기 P-to-AP 쓰기 동작에서의 상기 쓰기 전류(Iwrite)는 상기 AP-to-P 쓰기 동작에서의 그것과 전류의 세기에서도 차이를 가질 수 있다.
상기 분위기 자기장(Hamb)을 생성하는 방법은, 아래에서 도 10 내지 도 19를 참조하여 설명될 것처럼, 이를 이용하여 수행될 쓰기 동작의 목적 및 방법 등을 고려하여 다양하게 변형될 수 있다. 도 10은 본 발명의 예시적인 실시예들에 따른 메모리 셀 어레이의 일부를 개략적으로 도시하는 도면이고, 도 11 내지 도 14는 본 발명의 예시적인 실시예들에 따른 데이터 쓰기 동작을 도시하는 표들이다.
아래에서는, 도 10에 도시된 셀 어레이 구조에서 상기 분위기 자기장(Hamb)을 생성하는 가능한 방법들의 일부 예들을 도 11 내지 도 14를 참조하여 설명할 것이다. 하지만, 도 10 내지 도 14는 본 발명에 대한 보다 나은 이해를 위해 예시되는 것일 뿐, 본 발명의 실시예들이 이에 한정되는 것은 아니다.
도 10에 도시된 것처럼, 일부 실시예에 따른 자기 메모리 장치의 셀 어레이는 2차원적으로 배열된 자기터널접합들(MTJ) 및 상기 자기터널접합들(MTJ)을 연결하는 복수의 비트라인들(BLn-5, BLn-4, … , BLn, …, BLn+5, BLn +6)을 포함할 수 있다. 상기 비트라인들(BLn -5, BLn -4, … , BLn, …, BLn +5, BLn +6)은 서로 평행하게 배열되고, 그 각각은 그것에 평행하게 배열된 상기 자기터널접합들(MTJ) 중의 복수의 것들에 공통으로 접속할 수 있다.
도 11 내지 도 14에 도시된 방법들 각각은 상기 비트라인들 중의 어느 하나(이하, 선택 비트라인)(예를 들면, BLn)에 접속하는 자기터널접합들(MTJ) 중의 하나(이하, 선택된 자기터널접합)에 대한 쓰기 동작을 위해 사용될 수 있다. 아래에서는, 상기 P-to-AP 및 AP-to-P 쓰기 동작들이 동일한 세기 또는 전류 밀도의 쓰기 전류들(Iwrite)을 사용하여 수행되는 예들에 대해 설명할 것이다. 하지만, 상술한 것처럼, 상기 제 2 임계 자기장(Hc2)이 상기 제 1 임계 자기장(Hc1)와 다른 경우에서와 같이, 개발자의 필요에 따라, 상기 P-to-AP 쓰기 동작에서의 상기 쓰기 전류(Iwrite)는 상기 AP-to-P 쓰기 동작에서의 그것과 전류(-Iwrite)의 세기 또는 전류 밀도와 다르도록 구성될 수 있다. 이 분야에 대한 통상의 지식을 가진 자에게 있어서, 이러한 변형들은 이 출원서에 개시되는 내용에 기초하여 용이하게 구현 가능한 것들이므로, 설명의 간결함을 위해, 이에 대한 자세한 설명은 생략한다.
도 11 및 도 12에 도시된 것처럼, 상기 P-to-AP 및 AP-to-P 쓰기 동작들은 상기 선택된 자기터널접합(MTJ)에 분위기 자기장들(Hamb) 및 쓰기 전류들(Iwrite 또는 -Iwrite)을 인가하는 단계를 포함할 수 있다. 상기 P-to-AP 및 AP-to-P 쓰기 동작들 동안, 상기 선택된 자기터널접합(MTJ)을 지나는 상기 쓰기 전류들(Iwrite 및 -Iwrite)은 서로 반대 방향들일 수 있다. 상기 P-to-AP 및 AP-to-P 쓰기 동작들 동안, 상기 선택된 자기터널접합(MTJ)에 인가되는 상기 분위기 자기장들(Hamb)은 실질적으로 서로 동일한 크기(magnitude) 및 서로 반평행한 방향들을 가질 수 있다.
상기 P-to-AP 및 AP-to-P 쓰기 동작들 각각에 있어서, 상기 분위기 자기장들(Hamb)은 도 11에 도시된 것처럼 상기 선택 비트라인(BLn)에 인접하는 한 쌍의 비선택 비트라인들(BLn-1, BLn+1)을 흐르는 전류들을 이용하여 생성될 수 있다. 이와 달리, 도 12에 도시된 것처럼, 상기 분위기 자기장들(Hamb)은 상기 선택 비트라인(BLn)에 인접하는 여러 쌍의 비선택 비트라인들(BLn -4, BLn -3, BLn -2, BLn -1, BLn +1, BLn +2, BLn +3, BLn +4)을 흐르는 전류들을 이용하여 생성될 수 있으며, 이 경우, 상기 분위기 자기장들(Hamb)은 도 11의 경우에 비해 증가된 세기를 구현할 수 있다.
다른 실시예들에 따르면, 상기 P-to-AP 및 AP-to-P 쓰기 동작들 동안, 상기 선택된 자기터널접합(MTJ)에 인가되는 상기 분위기 자기장들(Hamb)은 서로 다른 크기를 가질 수 있다. 예를 들면, 도 13에 도시된 것처럼, 상기 P-to-AP 쓰기 동작은 상기 선택된 자기터널접합(MTJ)에 상기 분위기 자기장(Hamb)없이 상기 쓰기 전류(Iwrite) 만을 인가하도록 실시되고, 상기 AP-to-P 쓰기 동작은 상기 선택된 자기터널접합(MTJ)에 상기 분위기 자기장(Hamb) 및 상기 쓰기 전류(Iwrite)를 인가하도록 실시될 수 있다. 또는, 도 14에 도시된 것처럼, 상기 선택된 자기터널접합(MTJ)에 인가되는 상기 분위기 자기장(Hamb)의 세기는 상기 P-to-AP 쓰기 동작에서 보다 상기 AP-to-P 쓰기 동작에서 클 수 있다.
도 4를 참조하여 설명된 것처럼, 상기 제 1 임계 자기장(Hc1)이 상기 제 2 임계 자기장(Hc2)보다 작은 경우, 도 13 및 도 14의 쓰기 방법들은 상기 P-to-AP 및 AP-to-P 쓰기 동작들을 위한 상기 쓰기 전류들(Iwrite 또는 -Iwrite) 사이의 차이를 없애거나 줄이는 것을 가능하게 한다. 상기 분위기 자기장(Hamb)의 이러한 비대칭적 생성은 상기 제 1 및 제 2 임계 자기장들(Hc1 및 Hc2) 사이의 차이를 고려하여 적응적으로 적용될 수 있으며, 도 13 및 도 14를 참조하여 설명된 실시예들에 한정되는 것은 아니다. 예를 들면, 상기 제 2 임계 자기장(Hc2)이 상기 제 1 임계 자기장(Hc1)보다 작은 경우, 상기 분위기 자기장(Hamb)의 세기는 상기 AP-to-P 쓰기 동작에서 보다 상기 P-to-AP 쓰기 동작에서 클 수 있다.
도 15는 본 발명의 다른 예시적인 실시예들에 따른 메모리 셀 어레이의 일부를 개략적으로 도시하는 도면이고, 도 16은 본 발명의 다른 예시적인 실시예들에 따른 메모리 셀 어레이의 일부를 도시하는 단면도이고, 도 17 내지 도 19는 본 발명의 다른 예시적인 실시예들에 따른 데이터 쓰기 동작을 도시하는 표들이다.
아래에서는, 도 15에 도시된 셀 어레이 구조에서 상기 분위기 자기장(Hamb)을 생성하는 가능한 방법들의 일부 예들을 도 17 내지 도 19를 참조하여 설명할 것이다. 하지만, 도 15 내지 도 19는 본 발명에 대한 보다 나은 이해를 위해 예시되는 것일 뿐, 본 발명의 실시예들이 이에 한정되는 것은 아니다.
도 15를 참조하면, 도 10과 비교할 때, 자기 메모리 장치의 셀 어레이는 상기 비트라인들(BL; BLn -5, BLn -4, … , BLn, …, BLn +5, BLn +6) 사이에 배치되는 분위기 배선들(AL; ALn -5, ALn -4, … , ALn -1, ALn +1, …, ALn +5, ALn +6)을 더 포함할 수 있다. 상기 분위기 배선들(AL)은 도 16에 도시된 것처럼 상기 비트라인들(BL) 사이에 제공될 수 있으며, 절연성 스페이서들(ISP)에 의해 상기 비트라인들(BL)로부터 전기적으로 분리될 수 있다. 이에 더하여, 상기 분위기 배선들(AL)은 상기 자기터널접합(MTJ)(또는 메모리 셀을 구성하는 다른 도전성 구성 요소들)로부터 전기적으로 분리될 수 있다.
도 17 내지 도 19에 도시된 방법들 각각은 도 15의 셀 어레이 내에 존재하는 하나의 선택된 자기터널접합(MTJ)에 대한 쓰기 동작을 구현하기 위해 사용될 수 있다. 앞선 실시예들에서와 동일하게, 상기 P-to-AP 및 AP-to-P 쓰기 동작들이 동일한 세기 또는 전류 밀도의 쓰기 전류들(Iwrite)을 사용하여 수행되는, 예들이 아래에서 설명될 것이다.
도 17 내지 도 19에 도시된 것처럼, 상기 P-to-AP 및 AP-to-P 쓰기 동작들은 상기 선택된 자기터널접합(MTJ)에 분위기 자기장들(Hamb) 및 쓰기 전류들(Iwrite 또는 -Iwrite)을 인가하는 단계를 포함할 수 있다. 상기 P-to-AP 및 AP-to-P 쓰기 동작들 동안, 상기 선택된 자기터널접합(MTJ)을 지나는 상기 쓰기 전류들(Iwrite 및 -Iwrite)은 서로 반대 방향들일 수 있다. 상기 P-to-AP 및 AP-to-P 쓰기 동작들 동안, 상기 선택된 자기터널접합(MTJ)에 인가되는 상기 분위기 자기장들(Hamb)은 실질적으로 서로 동일한 크기(magnitude) 및 서로 반평행한 방향들을 가질 수 있다.
상기 P-to-AP 및 AP-to-P 쓰기 동작들 각각에 있어서, 상기 분위기 자기장들(Hamb)은 도 17에 도시된 것처럼 상기 선택 비트라인(BLn)에 인접하는 한 쌍의 분위기 배선들(ALn -1, ALn +1)을 흐르는 전류들을 이용하여 생성될 수 있다. 이와 달리, 도 18에 도시된 것처럼, 상기 분위기 자기장들(Hamb)은 상기 선택 비트라인(BLn)에 인접하는 여러 쌍의 분위기 배선들(ALn -2, ALn -1, ALn +1, ALn +2)을 흐르는 전류들을 이용하여 생성될 수 있다. 또는, 도 19에 도시된 것처럼, 상기 분위기 자기장들(Hamb)은 상기 선택 비트라인(BLn)에 인접하는 적어도 한 쌍의 비트라인들(예를 들면, BLn -1, BLn +1) 및 적어도 한 쌍의 분위기 배선들(ALn -2, ALn -1, ALn +1, ALn +2)을 흐르는 전류들을 이용하여 생성될 수 있다.
다른 실시예들에 따르면, 상기 P-to-AP 및 AP-to-P 쓰기 동작들 동안, 상기 선택된 자기터널접합(MTJ)에 인가되는 상기 분위기 자기장들(Hamb)은 서로 다른 크기를 가질 수 있다. 예를 들면, 상기 분위기 자기장(Hamb)은 상기 제 1 및 제 2 임계 자기장들(Hc1 및 Hc2) 사이의 차이를 고려하여 비대칭적으로 생성될 수 있다. 상기 분위기 자기장(Hamb)의 이러한 비대칭적 생성은 도 13 및 도 14를 참조하여 설명된 방법을 통해 구현될 수 있으므로, 설명의 간결함을 위해, 이에 대한 중복적인 설명은 생략한다.
도 20은 본 발명의 예시적인 실시예들에 따른 분위기 자기장 및 분위기 전기장을 이용하는 P-to-AP 쓰기 동작을 개략적으로 도시하는 도면이고, 도 21은 본 발명의 예시적인 실시예들에 따른 분위기 자기장 및 분위기 전기장을 이용하는 AP-to-P 쓰기 동작을 개략적으로 도시하는 도면이다.
이 실시예들에 따르면, 상기 P-to-AP 및 AP-to-P 쓰기 동작들 동안, 상기 선택 자기터널접합(MTJ)에는 분위기 자기장(Hamb) 및 분위기 전기장이 함께 인가될 수 있다. 상기 분위기 자기장(Hamb)은 상기 분위기 배선들(AL) 또는 상기 비선택 비트라인들(BLn -4, BLn -3, BLn -2, BLn -1, BLn +1, BLn +2, BLn +3, BLn +4)을 흐르는 전류를 이용하여 생성될 수 있고, 상기 분위기 전기장은 상기 비트라인(BL)과 상기 소오스 라인(SRL)에 인가되는 전압들을 이용하여 통해 구현될 수 있다. 예를 들면, 상기 분위기 자기장(Hamb)은 도 6 내지 도 19를 참조하여 설명된 방법들을 이용하여 또는 응용하여 생성될 수 있고, 상기 분위기 전기장은 상기 선택 소자(SW)를 이용하여 상기 선택된 자기터널접합(MTJ)의 양단에 상기 비트라인(BL)과 상기 소오스 라인(SRL)에 통해 전달되는 서로 다른 전압들을 선택적으로 인가함으로써 생성될 수 있다.
이 실시예에 따르면, 상기 분위기 자기장(Hamb)의 인가는, 도 6 내지 도 19를 참조하여 설명된 실시예들에서와 동일하게, 자기터널접합의 이력 루프(hysteresis loop)를 수평 축 또는 자기장 축을 따라 특정한 방향으로 이동을 가져올 수 있다. 예를 들면, 상기 분위기 자기장(Hamb)의 인가에 의해, 자기터널접합의 이력 루프는 초기 상태에 비해 도 20 및 도 21에 도시된 것처럼 자기장 축을 따라 왼쪽 또는 오른쪽으로 이동할 수 있다. 다시 말해, 상기 분위기 자기장(Hamb)이 인가되는 조건 아래에서, 상기 선택 자기터널접합(MTJ)은 상기 이력 루프의 오른쪽 또는 왼쪽 측벽에 가까운 상태에 있게 된다. 상기 이력 루프의 이동 방향은 상기 분위기 자기장(Hamb)의 방향을 변경시킴으로써 선택될 수 있다.
상기 분위기 전기장의 인가는 상기 선택 자기터널접합(MTJ)의 상기 이력 루프의 폭을 변화시킬 수 있다. 예를 들면, 상기 분위기 전기장의 인가에 의해, 자기터널접합의 이력 루프는 도 20 및 도 21에 도시된 것처럼 초기 상태 또는 상기 분위기 자기장(Hamb)이 인가된 상태에 비해 감소된 수평 폭을 가질 수 있다. 따라서, 상기 분위기 전기장의 세기가 충분히 크다면, 상기 선택 자기터널접합(MTJ)의 초기 저항 상태는 상기 이력 루프로부터 벗어날 수 있다. 예를 들면, 상기 P-to-AP 및 AP-to-P 쓰기 동작들에서, 상기 분위기 전기장은 상기 선택 자기터널접합(MTJ)의 초기 상태가 상기 분위기 자기장(Hamb)의 인가에 의해 이동된 상기 이력 루프로부터 벗어나는 것을 가능하게 하는 세기를 가질 수 있다.
상기 이력 루프는 상기 선택 자기터널접합(MTJ)가 가질 수 있는 저항 상태들의 집합이기 때문에, 상기 분위기 전기장의 인가에 의해 상기 선택 자기터널접합(MTJ)이 상기 이력 루프로부터 벗어난 저항 상태를 가질 경우, 상기 선택 자기터널접합(MTJ)은 상기 이력 루프에 의해 주어지는 가능한 상태들 중의 하나를 갖게 된다. 다시 말해, 상기 분위기 전기장의 인가에 의해, 상기 선택 자기터널접합(MTJ)은 초기 저항 상태와는 다른 저항 상태로 스위칭하게 된다. 이후, 상기 분위기 전기장 및 상기 분위기 자기장(Hamb)이 상기 선택 자기터널접합(MTJ)에 더 이상 인가되지 않을 경우, 상기 선택 자기터널접합(MTJ)는 초기 저항 상태와는 다른 저항 상태를 갖게 된다.
한편, 이 실시예의 일 측면에 따르면, 상기 분위기 자기장(Hamb)의 인가는 스위칭의 방향(즉, AP-to-P 및 P-to-AP 스위칭 중의 하나)를 선택하는 과정이고, 상기 분위기 전기장의 인가는 데이터의 변경(즉, 스위칭) 과정일 수 있다.
한편, 이 실시예의 다른 측면에 따르면, 상기 분위기 전기장의 인가는 상기 선택 자기터널접합(MTJ)에 저장된 데이터를 변경하기 위해 요구되는 외부 에너지를 줄이는 과정일 수 있다. 예를 들면, 상기 분위기 전기장의 인가 없이, 상기 분위기 자기장(Hamb) 만이 데이터 쓰기 동작에 이용될 경우, 유효한 스위칭을 구현하기 위해서는 상기 분위기 자기장(Hamb)의 세기를 증가시키는 것이 필요할 수 있다.
도 22 내지 도 27은 본 발명의 또 다른 예시적인 실시예들에 따른 데이터 쓰기 동작을 도시하는 표들이다. 도 22 내지 도 24에 도시된 데이터 쓰기 동작들은 도 10을 참조하여 설명된 셀 어레이 구조를 갖는 자기 메모리 장치에 대해 적용될 수 있고, 도 25 내지 도 27은 도 15를 참조하여 설명된 셀 어레이 구조를 갖는 자기 메모리 장치에 대해 적용될 수 있다.
도 22 내지 도 27에 도시된 것처럼, 상기 P-to-AP 및 AP-to-P 쓰기 동작들은 상기 선택된 자기터널접합(MTJ)에 분위기 자기장들(Hamb) 및 분위기 전기장(Eamb)을 인가하는 단계를 포함할 수 있다. 상기 P-to-AP 및 AP-to-P 쓰기 동작들 동안, 상기 선택된 자기터널접합(MTJ)에 인가되는 상기 분위기 전기장(Eamb)은 같은 방향 및 같은 세기를 가질 수 있지만, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 예를 들면, 상기 P-to-AP 쓰기 동작에서의 상기 분위기 전기장(Eamb)은, 도 22 내지 도 27에 도시된 것과 달리, 상기 AP-to-P 쓰기 동작에서의 그것과 반대 방향이거나 다른 세기를 가질 수도 있다.
상기 P-to-AP 및 AP-to-P 쓰기 동작들 동안, 상기 선택된 자기터널접합(MTJ)에 인가되는 상기 분위기 자기장들(Hamb)은 도 22, 도 23, 도 24 내지 도 27에 도시된 것처럼, 실질적으로 서로 동일한 크기(magnitude) 및 서로 반평행한 방향들을 가질 수 있지만, 도 25에 도시된 것처럼, 서로 다른 크기 및 반평행한 방향들을 가질 수도 있다. 이에 더하여, 상기 분위기 자기장들(Hamb)은 도 6 내지 도 19를 참조하여 설명된 실시예들 중의 어느 하나에서와 동일한 방식으로 상기 선택된 자기터널접합(MTJ)에 인가될 수 있으며, 설명의 간결함을 위해, 이에 대한 자세한 설명은 생략한다.
도 20 및 도 21에 도시된 것처럼, 상기 P-to-AP 및 AP-to-P 쓰기 동작들은 상기 분위기 자기장(Hamb) 및 상기 분위기 전기장(Eamb)을 순차적으로 상기 선택 자기터널접합(MTJ)에 인가하는 방식으로 실시될 수 있다. 하지만, 다른 실시예들에 따르면, 도 28에 도시된 것처럼, 상기 P-to-AP 쓰기 동작은 상기 분위기 전기장(Eamb) 및 상기 분위기 자기장(Hamb)을 순차적으로 상기 선택 자기터널접합(MTJ)에 인가하는 방식으로 실시될 수 있다. 도시하지 않았지만, 상기 AP-to-P 쓰기 동작 역시 도 28에서와 같이 상기 분위기 전기장(Eamb) 및 상기 분위기 자기장(Hamb)을 순차적으로 상기 선택 자기터널접합(MTJ)에 인가하는 방식으로 실시될 수 있다. 또다른 실시예들에 따르면, 상기 P-to-AP 및 AP-to-P 쓰기 동작들은 상기 분위기 자기장(Hamb) 및 상기 분위기 전기장(Eamb)을 실질적으로 동시에 상기 선택 자기터널접합(MTJ)에 인가하는 방식으로 실시될 수도 있다.
도 29 및 도 30은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치들을 도식적으로 설명하기 위한 도면들이다.
도 29를 참조하면, 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치(1300)는 PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), 유무선 전자 기기 또는 이들 중의 적어도 둘을 포함하는 복합 전자 장치 중의 하나일 수 있다. 전자 장치(1300)는 버스(1350)를 통해서 서로 결합한 제어기(1310), 키패드, 키보드, 화면(display) 같은 입출력 장치(1320), 메모리(1330), 무선 인터페이스(1340)를 포함할 수 있다. 제어기(1310)는 예를 들면 하나 이상의 마이크로프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 또는 이와 유사한 것들을 포함할 수 있다. 메모리(1330)는 예를 들면 제어기(1310)에 의해 실행되는 명령어를 저장하는데 사용될 수 있다. 메모리(1330)는 사용자 데이터를 저장하는 데 사용될 수 있으며, 상술한 본 발명의 실시예들에 따른 반도체 장치를 포함할 수 있다. 전자 장치(1300)는 RF 신호로 통신하는 무선 통신 네트워크에 데이터를 전송하거나 네트워크에서 데이터를 수신하기 위해 무선 인터페이스(1340)를 사용할 수 있다. 예를 들어 무선 인터페이스(1340)는 안테나, 무선 트랜시버 등을 포함할 수 있다. 전자 장치(1300)는 CDMA, GSM, NADC, E-TDMA, WCDMA, CDMA2000, Wi-Fi, Muni Wi-Fi, Bluetooth, DECT, Wireless USB, Flash-OFDM, IEEE 802.20, GPRS, iBurst, WiBro, WiMAX, WiMAX-Advanced, UMTS-TDD, HSPA, EVDO, LTE-Advanced, MMDS 등과 같은 통신 시스템의 통신 인터페이스 프로토콜을 구현하는데 이용될 수 있다.
도 30을 참조하면, 본 발명의 실시예들에 따른 반도체 장치들은 메모리 시스템(memory system)을 구현하기 위해 사용될 수 있다. 메모리 시스템(1400)은 대용량의 데이터를 저장하기 위한 메모리 소자(1410) 및 메모리 컨트롤러(1420)를 포함할 수 있다. 메모리 컨트롤러(1420)는 호스트(1430)의 읽기/쓰기 요청에 응답하여 메모리 소자(1410)로부터 저장된 데이터를 독출 또는 기입하도록 메모리 소자(1410)를 제어한다. 메모리 컨트롤러(1420)는 호스트(1430), 가령 모바일 기기 또는 컴퓨터 시스템으로부터 제공되는 어드레스를 메모리 소자(1410)의 물리적인 어드레스로 맵핑하기 위한 어드레스 맵핑 테이블(Address mapping table)을 구성할 수 있다. 메모리 소자(1410)는 상술한 본 발명의 실시예들에 따른 반도체 장치를 포함할 수 있다.
상술된 실시예들에서 개시된 반도체 장치들은 다양한 형태들의 반도체 패키지(semiconductor package)로 구현될 수 있다. 예를 들면, 본 발명의 실시예들에 따른 반도체 장치들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 방식으로 패키징될 수 있다.
본 발명의 실시예들에 따른 반도체 장치가 실장된 패키지는 상기 반도체 장치를 제어하는 컨트롤러 및/또는 논리 소자 등을 더 포함할 수도 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 선택된 메모리 셀의 좌측 및 우측에, 각각, 제 1 및 제 2 전류들을 흘려줌으로써, 상기 선택된 메모리 셀에 분위기 자기장(ambient magnetic field)을 인가하는 것을 포함하되,
    상기 제 1 및 제 2 전류들의 방향들은 서로 반평행한 자기 메모리 장치의 데이터 쓰기 방법에 있어서,
    상기 자기 메모리 장치는:
    상기 선택된 메모리 셀에 연결되고, 일 방향으로 연장되는 선택 비트라인;
    상기 선택 비트라인의 좌측에 제공되고, 상기 선택 비트라인에 평행하게 연장되는 좌측 배선들;
    상기 선택 비트라인의 우측에 제공되고, 상기 선택 비트라인에 평행하게 연장되는 우측 배선들; 및
    상기 선택된 메모리 셀의 좌측 및 우측에 제공된 비선택 메모리 셀들을 더 포함하되,
    상기 좌측 및 우측 배선들 각각은, 상기 비선택 메모리 셀들의 일부를 전기적으로 연결하는, 비선택 비트라인으로 사용되고,
    상기 제 1 전류는 상기 좌측 배선들 중의 상기 선택 비트라인에 인접하는 적어도 하나를 통해 상기 선택 비트라인의 연장 방향에 평행하게 흐르고,
    상기 제 2 전류는 상기 우측 배선들 중의 상기 선택 비트라인에 인접하는 적어도 하나를 통해 상기 선택 비트라인의 연장 방향에 반평행하게 흐르며,
    상기 선택된 메모리 셀은 자유막, 고정막 및 이들 사이의 터널 베리어를 포함하는 자기터널접합을 포함하되, 상기 분위기 자기장은 상기 자기터널접합의 상부면에 교차하는 방향으로 인가되는 자기 메모리 장치의 데이터 쓰기 방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 좌측 및 우측 배선들은 상기 선택 비트라인에 평행한 자기 메모리 장치의 데이터 쓰기 방법.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 자기 메모리 장치는
    상기 선택된 메모리 셀의 좌측 및 우측에 제공된 비선택 메모리 셀들; 및
    상기 비선택 메모리 셀들에 연결된 비선택 비트라인들을 더 포함하되,
    상기 좌측 및 우측 배선들 각각은 상기 비선택 비트라인들 사이 또는 상기 선택 및 비선택 비트라인들 사이에 배치되고 상기 선택 및 비선택 메모리 셀들로부터 전기적으로 분리되는 자기 메모리 장치의 데이터 쓰기 방법.
  7. 청구항 1에 있어서,
    상기 데이터 쓰기 방법은 상기 선택된 메모리 셀에 저장된 데이터를 변경하는 AP-to-P 쓰기 및 P-to-AP 쓰기를 포함하되,
    상기 AP-to-P 쓰기는 상기 분위기 자기장이 제 1 세기 및 제 1 방향을 가지고 상기 선택된 메모리 셀에 인가되도록 실시되고,
    상기 P-to-AP 쓰기는 상기 분위기 자기장이 제 2 세기 및 제 2 방향을 가지고 상기 선택된 메모리 셀에 인가되도록 실시되되,
    상기 제 1 및 제 2 방향들은 서로 반평행한 자기 메모리 장치의 데이터 쓰기 방법.
  8. 청구항 7에 있어서,
    상기 제 1 및 제 2 세기들은 실질적으로 동일한 자기 메모리 장치의 데이터 쓰기 방법.
  9. 청구항 7에 있어서,
    상기 제 1 및 제 2 세기들은, 상기 선택된 메모리 셀에 저장된 데이터가 변경되는 것을 방지할 수 있는 범위 내에서, 서로 다른 자기 메모리 장치의 데이터 쓰기 방법.
  10. 청구항 1에 있어서,
    상기 데이터 쓰기 방법은 상기 선택된 메모리 셀에 저장된 데이터를 변경하는 AP-to-P 쓰기 및 P-to-AP 쓰기 동작들을 포함하되,
    상기 AP-to-P 및 P-to-AP 쓰기 동작들 중의 하나는 상기 분위기 자기장이 유한한 세기를 가지고 상기 선택된 메모리 셀에 인가되도록 실시되고, 다른 하나의 상기 AP-to-P 및 P-to-AP 쓰기 동작은 상기 분위기 자기장의 인가없이 실시되는 자기 메모리 장치의 데이터 쓰기 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 청구항 1에 있어서,
    상기 분위기 자기장은 AP-to-P 쓰기 및 P-to-AP 쓰기를 위해 요구되는 쓰기 전류들 사이의 크기에서의 차이를 줄이도록 생성되는 자기 메모리 장치의 데이터 쓰기 방법.
  16. 청구항 1에 있어서,
    AP-to-P 스위칭 방향 및 P-to-AP 스위칭 방향 사이를 선택하기 위해 자기 메모리 장치의 자기터널접합에 분위기 자기장(ambient magnetic field)을 인가하는 것; 및
    상기 자기 메모리 장치 내에 저장된 데이터를 변경하기 위해 상기 자기터널접합에 분위기 전기장(ambient electric field)을 인가하는 것을 포함하는 자기 메모리 장치의 데이터 쓰기 방법.

  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020130103463A 2013-08-29 2013-08-29 자기 메모리 장치의 동작 방법 KR102154026B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130103463A KR102154026B1 (ko) 2013-08-29 2013-08-29 자기 메모리 장치의 동작 방법
US14/295,452 US9183913B2 (en) 2013-08-29 2014-06-04 Methods of operating a magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130103463A KR102154026B1 (ko) 2013-08-29 2013-08-29 자기 메모리 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150025493A KR20150025493A (ko) 2015-03-10
KR102154026B1 true KR102154026B1 (ko) 2020-09-09

Family

ID=52583063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130103463A KR102154026B1 (ko) 2013-08-29 2013-08-29 자기 메모리 장치의 동작 방법

Country Status (2)

Country Link
US (1) US9183913B2 (ko)
KR (1) KR102154026B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7232393B1 (ja) 2022-07-08 2023-03-03 株式会社プロテリアル 磁化反転解析装置及び方法
JP7315068B1 (ja) 2022-07-08 2023-07-26 株式会社プロテリアル 磁気特性予測装置及び方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10033486A1 (de) * 2000-07-10 2002-01-24 Infineon Technologies Ag Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt
US6862211B2 (en) * 2003-07-07 2005-03-01 Hewlett-Packard Development Company Magneto-resistive memory device
US7154798B2 (en) 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices
US7728384B2 (en) * 2006-05-30 2010-06-01 Macronix International Co., Ltd. Magnetic random access memory using single crystal self-aligned diode
US20090103354A1 (en) 2007-10-17 2009-04-23 Qualcomm Incorporated Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory
JP5260041B2 (ja) 2007-12-19 2013-08-14 株式会社日立製作所 スピントルク磁気メモリ及びそのオフセット磁界補正方法
US7672175B2 (en) 2008-01-11 2010-03-02 Qualcomm Incorporated System and method of selectively applying negative voltage to wordlines during memory device read operation
US8144509B2 (en) 2008-06-27 2012-03-27 Qualcomm Incorporated Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)
US7969767B2 (en) 2009-05-29 2011-06-28 Qualcomm Incorporated Spin transfer torque—magnetic tunnel junction device and method of operation
US8432727B2 (en) 2010-04-29 2013-04-30 Qualcomm Incorporated Invalid write prevention for STT-MRAM array
US8830734B2 (en) * 2010-11-19 2014-09-09 Seagate Technology Llc Using a nearby cell to provide field assisted switching in a magnetic memory array
US8450722B2 (en) * 2011-07-15 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory and method of making the same
JP5814680B2 (ja) 2011-07-29 2015-11-17 株式会社東芝 磁気抵抗素子及び磁気メモリ

Also Published As

Publication number Publication date
US20150063018A1 (en) 2015-03-05
US9183913B2 (en) 2015-11-10
KR20150025493A (ko) 2015-03-10

Similar Documents

Publication Publication Date Title
Mahmoudi et al. Implication logic gates using spin-transfer-torque-operated magnetic tunnel junctions for intrinsic logic-in-memory
US8198692B2 (en) Spin torque magnetic integrated circuits and devices therefor
US8354861B2 (en) Magnetoresistive element, logic gate and method of operating logic gate
JP7168241B2 (ja) 集積回路装置
KR102008412B1 (ko) 반도체 장치 및 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
CN105280214A (zh) 电流驱动型磁随机存取存储器和自旋逻辑器件
US9590171B2 (en) Electronic device and method for fabricating the same
KR102434466B1 (ko) 낮은 표류 필드 자기 메모리
JP6174719B2 (ja) スイッチング電流誘起磁場によって改善されるｓｔｔ−ｍｒａｍ設計
KR20170042623A (ko) 자기 소자, 스커미온 메모리, 스커미온 메모리 장치, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치
KR20100085742A (ko) 자기 메모리 소자
US8994130B2 (en) Magnetic memory element and magnetic memory
US20220028928A1 (en) Magnetic memory device
US10964366B2 (en) Magnetic memory, recording method of magnetic memory, and reading method of magnetic memory
Zhang et al. Giant spin hall effect (GSHE) logic design for low power application
KR20120024879A (ko) 스핀 전달 토크?자기 터널 접합 디바이스 및 동작 방법
EP2736044B1 (en) Rram implication logic gates
KR102154026B1 (ko) 자기 메모리 장치의 동작 방법
US9627061B2 (en) Electronic device having resistance element
Mahmoudi et al. Design and applications of magnetic tunnel junction based logic circuits
Guillemenet et al. On the Use of Magnetic RAMs in Field‐Programmable Gate Arrays
US10109331B2 (en) Magnetic storage device with a wiring having a ferromagnetic layer
US9324768B1 (en) System and method of shared bit line MRAM
JPWO2012093701A1 (ja) 不揮発論理演算デバイス
US20170200767A1 (en) Magnetic element and method of fabrication thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant