TW516035B - Integrated memory with memory-cells with magnetoresistive storage-effect and method to operate such a memory - Google Patents

Description

516035 五、發明説明（1 ) 本發明涉及一種積體記憶體，其記憶胞具有磁阻式儲 存效應，各記憶胞分別連接在多條行線之一及多條列線 之一之間。本發明亦涉及此種記憶體之操作力法。 具有磁阻式儲存效應之記憶胞具有狀態可變之鐵磁層 以儲’存資料信號。此種儲存效應通常稱爲GMR(Giant Magentoresistive)效應或 TMR(Tun’nelling M a g n e t o r e s i s t i v e)效應。此種記憶胞之電阻是與鐵磁層中 之磁化方向有關。 具有此種記憶胞之積體記憶體（亦稱爲MR AM記憶體 )之構造通常類似於DRAM型式之積體記憶體。此種積 體記憶體通常具有記憶胞配置，其含有互相平行之列線 及行線，其中各列線是與各行線相垂直。 此種MR AM記憶體在WO 99/ 1 4760中已爲人所知。此 處各記Ί意胞分別連接在一條列線及一條行線之間且與各 別之行線及列線在電性上相連。具有磁阻式儲存效應之 此種記憶胞所具有之歐姆數較列線及行線還大。各列線 分別與選擇信號用之接點相連以便經由此種與記憶胞相 連之行線而讀出某一記憶胞之資料信號。行線是與讀出 放大器相連以讚出某一記憶胞之資料信號。須測定此種 在行線上可偵測之電流以進行讀出。 在此種MR AM記憶中未存在二極體或電晶體，其依據 位址使記億胞可與各別之行線相連以讀出或寫入一種資 料信號。因此在記憶胞之幾何配置中特別有利。 就一般之讀出過程而言，重要的是··全部之行線及列 516035 五、發明説明（2 ) 線除了所選取之列線之外都具有相同之電位。例如，若 即將讀出之行線和未選取之列線之間電位不相等時，則 待偵測之電流會與寄生電流重疊，其中此寄生電流是由 待讀出之行線上之電位差所形成。這樣會使即將讀出之 記憶'胞發生錯誤之讀出過程。 列線通常與列線驅動器相連，使列線具有一種預定之 電位。行線經由相對應之讀出放大器而施加一種適當之 電位。沿著積體記憶體之記憶胞陣列特別是在列線驅動 器及讀出放大器之空間中已劃分之配置中，驅動或讀出 此列線驅動器及讀出放大器使相對應之行線及列線分別 具有恰巧相同之電位是較困難的。 本發明之目的是提供一種積體記憶體，其記億胞具有 本文開頭所述形式之磁阻式儲存效應，其中能較可靠地 讀出記/憶胞。 此外’本發明之目的是提供此種積體記憶體之操作方 法’藉此能較可靠地讀出記憶胞。 此目的以文本開頭所述形式之積體記憶體來達成，其 中列線是與選擇電路相連，此選擇電路中各列線之一可 與選擇信號用之接點相連以讀出一種與列線相連接記憶 胞之資料信號且須形成此選擇電路而可藉由控制元件來 控制’使不與記憶胞相連之列線在電性上相隔離以讀出 此選擇電路中之資料信號。 本發明涉及方法〃之此種目的是以本文開頭所述形 式之積體記憶體之操作方法來達成，其中在讀出過程期 -4- 516035 五、發明説明（3 ) 間 C已已 迭 擇 電 路 中 之 — 條 列 線 是 與 C巳巳 擇 信 號 用 之 接 點 相 連 且 使 一 種 與 此 列 線 相 連 之 記 憶 胞 之 資 料 信 號 被 日貝 出 未 與 記 憶 胞 相 連 之 列 線 在 讀 出 過 程 中 在 此 CBB 擇 電 路 中 是 電 性 相 隔 離 的 〇 藉 由 本 發 明 之 積 體 記 憶 體 或 其 操 作 方 法 則 在 讀 出 —. 記 憶 胞 之 資 料 信 號 時 可 防 止 寄 生 電 流 之 發 生 0 XLL ΓΊ 疋 以 下 述 方 式 達 成 即 須 控 制 這 未 被 C巳巳 培 取 之 列 線 使 其 在 C巳巳 擇 電 路 中 在 讀 出 時 可 被 電 性 隔 離 〇 各 列 線 因 此 具 有 浮 動 狀 態 而 可 處 於 一 種 相 同 之 電 位 〇 藉 由 寄 生 電 流 之 防 止 則 可 使 資 料 信 號 較 可 靠 地 讀 出 此 乃 因 待 偵 測 之 電 流 ( 藉 此 可 推 測 記 憶 胞 中 所 儲 存 之 資 訊 ) 不 被 此 寄 生 電 流 所 重 疊 或 失 真 〇 在 本 發 明 之 記 憶 體 之 嘗 施 形 式 中 各 列 線 分 別 與 驅 動 電 路相Y 連 此 驅 動 電 路 在 導 通 狀 態 中 或 非 導 通 狀 態 中 曰 疋 可 驅 動 的 〇 可 經 由 各 驅 動 電 路 來 控 制 适 未 、'巳巳 培 取 之 列 線 使 其 電 性 互 相 隔 開 以 讀 出 此 資 料 信 號 〇 此 馬區 動 Μ 路 此 可 操 作 在 未 導 通 狀 態 中 〇 各 驅 動 電 路 例 如 具 有 電 晶 體 形 式 之 開 關 元 件 其 經 由 其 源 極 -汲極_1 區j 段1 而J 與： 各: 別, 之 列 線 相 連 〇 這 a： 電 晶 體 操 作 在 相 對 應 之 未 導 通 狀 態 中 〇 本 發 明 之 方 法 之 實 施 形 式 中 5 各 列 線 預 充 電 至 — 種 共 同 之 預 充 電 電 位 〇 在 預 充 電 之 後 讀 出 此 資 料 信 號 〇 這 可 藉 由 此 記 憶 體 之 適 當 之 預 充 電 元 件 來 達 成 〇 以 此 種 方 式 可 確 保 各 浮 動 式 列 線 直 接 在 資 料 信 號 被 各 別 讀 出 之 J / · 刖 可 具 有 種 共 同 之 電 位 〇 因 此 -5- 利 用 此 資 料 信 號 之 讀 出 516035 五、發明説明（4 ) 可等候至列線上各別之電位具有一種靜止狀態爲止。 在本發明之其它實施形式中，各列線經由至少一條行 線而進行預充電。有利之方式是使各列線經由全部之行 線而進行預充電。各列線因此經由各別之記憶胞而充電 至各別行線之電位。由於各記憶胞具有電阻特性，則在 到達一種靜止狀態時可確保各列線準確地具有行線之電 位。整體而言可確保：未被選取之列線及行線4直接在 讀出之前具有相同之電位。 在本發明之其它形式中，行線藉由讀出放大器而預先 電，此讀出放大器另外可讀出所選取之記憶胞之資料信 號。此讀出放大器是與相對應之行線相連以讀出此資料 信號。藉由一個或多個讀出放大器使行線或列線預充電 ，這是在各別讀出過程之前進行。各別之讀出放大器是 以適當之預充電元件構成。直至行線和列線之間到達一 種電位平衡爲止之此段期間是不具作用的，此乃因經由 各記憶胞之並聯電路可在各行線和一條列線之間達成一 種順利之電位平衡。 其它有利之形式描述在申請專利範圍各附屬項中。 本發明以下將依據圖式中之實施例來描述。圖式簡單 說明= 第1圖本發明具有磁阻式記憶胞之積體記憶體之實施 形式。 第2圖第1圖之列選擇電路之實施形式。 第1圖是本發明之記憶體之實施例，其記憶胞M C具 -6- 516035 五、發明説明（5 ) 有 磁 阻 式 儲 存 效應。所 有 已 知 之GMR-/TMR-儿件都適合 用 作 記 憶 胞 只要其歐 姆 數 較 行線和列線還大即可。各 行 線 此 處 稱 爲 位元線BL0 至 B L η，各列線稱爲字元線 WL0 至 WLm。 此記憶體 :所 :具 ‘有 ‘之字元線及位元線之數目 此 處 只 是 舉 例 而已。各 記 憶 胞 M C (其配置在矩陣形式 之 記 憶 胞 陣 列 1中）分 別 連 接 在位兀線B L〇至B L η中之 一 及 字 元 線 WL0 至 WL m中： 之- 一之間。字兀線W L 0至 WLm 另 外 與 列 選擇電路 2 相 連 。位元線BL0至BLn是 與 讀 出 放 大 ΠΠ 3相連， 藉 此 可 讀出各記憶胞M C之一之 資 料 信 號 〇 爲 了讀出資 料 信 號 D A，則即將讀出之記憶 胞 所 連 接 之 此 條位元線 須 與 讀 出放大器3相連。此選擇 電 路 2 及 一 m 出 放大器3 以 介 入 控制器4作爲控制元件可 適 當 地 由 信 號 S1 和 S2 所 控 制 〇 爲 了 :讀 出 記 憶胞中所 儲 存 之 資訊，則須控制相關之字 元 線 〇 此 字 元 線因此須 施 加 一 種選擇信號或一種預設之 選 擇 電 位 使 電流可流 經 此 種 即將讀出之記憶胞。因此 // 所 有 其 它 之字元線 及 位 元 線須處於一種相同之電位 ( 例 如 5 此 積 體記憶體 之 電 位 V 2 )〃是重要的。即將 讀 出 之 記 憶 胞 所連接之 位 元 線 是與讀出放大器3 (其可 偵 測 該 電 流 ) 相連以讀 出 資 料 信號D A。 以 下 假 三几 日又 記憶胞MC2之資料信號DA即將讀出。在 讀 出 之 前 須 確 保··全部 之 位 元 線BL0至BLn及字元線 WL0 至 WLr η具有相同之電位 ，使電流不會流經記憶胞 〇 字 元 線 經 由 選擇電路 2 而 與 •7- 相同之電位連接，就像位 516035 五、發明説明（6 ) 元線經由讀出放大器3 —樣。爲了讀出記憶胞MC2之資 料信號DA，則字元線WL2須與相對應之選擇電位相連 。字元線WL2及位元線BL0之間因此有電流IS流經記 憶胞MC2。記憶胞MC2之電阻因此與記憶胞MC2中所 儲存之資訊有關。這樣所形成之電流IS由讀出放大器3 所偵測且因此產生此記憶胞MC2所對應之資料信號DA 。在此種讀出過程中若字元線WL 1具有一種不同於位元 線BL0之電位，則記憶胞MC 1可在位元線BL0上產生 一種寄生電流，其重疊在IS上或使讀出電流IS失真。 資料信號DA因此不能正常地讀出，這是由於臨限 (threshold)値決定作用已失效。 在本發明之實施形式中，由記憶胞M C 2讀出資料信 號DA時字元線WL0、WL1及WLm在選擇電路2中是電 性隔離<的。字元線WL2是與選擇電位GND相連以讀出 資料信號DA。字元線WL0、WL1及WLm具有一種浮動 狀態。爲了確保全部之位元線BL0至BLn及字元線WL0 、WL1及WLm在讀出過程中都具有相同之電位，則這 些線須預充電至相同之預充電電位。這例如是藉由讀出 放大器3 (其是與相對應之位元線相連）來進行。 由於字元線經由記憶胞M C而與位元線相連，這樣可 對電位平衡進行調整。因此可藉由隨後之讀出而進行等 候，直至字元線及位元線上各別之電位具有一種靜止之 狀態時爲止。由於各記憶胞MC具有電阻特性，則可確 保位元線及字元線之間可形成一種完全之電位平衡。因 516035 五、發明説明（7 ) 此’在讀出此資料信號DA之前及其間在相關之行線上 不會形成寄生電流。此記憶胞MC2之讀出可直接在經由 讀出放大器3所進行之預充電之後進行。此選擇電路2 中已預充電之字元線WL0、WL1及WLm因此在電性上 保持'相隔離。 第2圖是第1圖之列選擇電路2之實施形式。此外所 示之字元線WL0、WL1及WL2分別與驅動電路1 1、12 或1 3相連。驅動電路1 1至1 3具有相同之構造，如圖 中之驅動電跎1 3所示。各驅動電路分別具有一個PM〇S 電晶體及一個NMOS電晶體，其可由邏輯電路5所控制 。邏輯電路5由介入控制器4之信號S1所控制。未進 行此讀出過程時，字元線經由相對應之電晶體而與電位 V 1相連。例如，爲了選取字元線WL2，則WL2須經由 相對應之電晶體而與參考電位G N D相連。在讀出過程 中爲了使字元線WL 1及WL0相隔開，則在讀出過程中 此驅動電路1 2和1 3是在未導通狀態中。字元線wl〇及 WL1可藉由第1圖之讀出放大器3而預充電至預充電電 位V 2。若各驅動電路未導通時，則其電晶體設定在截 止狀態中。 符號說明 1…記憶胞陣列 2…列選擇電路 3…讀出放大器 4…介入控制器 -9- 516035 五、發明説明（8 ) 5…邏輯電路 1 1，12，13…驅動電路 B L 0〜B L η…位元線 WL0〜WLm…字元線 MC，MC1，MC2…記憶胞 -10-

Claims (1)

1. 516035 -Ί

   家

   六、申利範圍ki 第90 1 &號「記憶胞具有磁阻式儲存效應之此種積體記憶 I号何 體及其^^方法」專利案 （90年11月修正） 三 Λ申請範圍 1· 一種記憶胞（MC)具有磁阻式儲存效應之此種積體記憶 體，各記憶胞分別配置在多條行線（BL0至BLn)之一及多 條列線（WL0至WLm)之一之間，其特徵爲： 一各列線（WL0至WLm)是與選擇電路（2)相連， 一此選擇電路（2)中各列線（WL2)中之一可分別與選擇信號 (GND)用之接點相連且用來讀出一種與列線（WL2)相連 之記憶胞（MC2)之資料信號（DA)， 一須形成此選擇電路（2)且藉由控制元件（4)來控制，使未 與記憶胞（MC2)相連之列線（WL0,WLl,WLm)在選擇電路 (2)中在電性上相隔離以讀出此資料信號（DA)。 2. 如申請專利範圍第1項之積體記憶體，其中各列線（WL0 至WLm)分別與驅動電路（11至13)相連，這些驅動電路 可操作在導通狀態中或未導通狀態中。 3. 如申請專利範圍第1或第2項之積體記憶體，其中此積 體記憶體具有至少一個預充電元件（3)使各列線（WL0至 WLm)預充電至一種共同之預充電電位。 4. 如申請專利範圍第3項之積體記憶體，其中此預充電元 件（3)是與行線（BL0至BLn)中至少一條相連以對各列線 (WL0至WLm)進行預充電。 5. 如申請專利範圍第4項之積體記憶體，其中與此記憶胞 (MC2)相連之行線（BL0)是與讀出放大器（3)相連以讀出此 516035 、申請專利範圍 資料信號（DA)且該預充電元件由讀出放大器（3)形成。 6. —種記憶胞（MC)具有磁阻式儲存效應之此種積體記憶體 之操作方法，各記憶胞分別連接在多條行線（BL0至BLn) 之一及多條列線（WL0至WLm)之一之間，其特徵爲： 一在讀出過程期間選擇電路（2)中之列線（WL2)是與選擇信 號（GND)用之接點相連且使一種與列線（WL2)相連之記 憶胞（MC2)之資料信號（DA)讀出， 一在讀出過程期間這些未與記憶胞（MC2)相連之列線 (WL0，WLl,WLm)在選擇電路（2)中互相電性隔離。 7. 如申請專利範圍第6項之方法，其中列線（WL0至WLm) 預充電至一種共同之預充電電位（V2)且在預充電之後讀 出此資料信號（DA)。 8. 如申請專利範圍第7項之方法，其中利用此資料信號（DA) 之讀出而等候一段時間直至列線（WL0至WLm)上之各別 電位具有一種靜止狀態爲止。 9. 如申請專利範圍第7或第8項之方法，其中各列線（WL0 至WLm)經由各行線（BL0至BLn)中至少一條而進行預充 電。 10·如申請專利範圍第9項之方法，其中各行線（BL0至BLn) 中之一藉由讀出放大器（3)來進行預充電。 11·如申請專利範圍第6,7或8項之方法，其中爲了讀出此資 料信號（DA)而在此條與記憶胞（MC2)相連之行線（BL0)上 偵測一種電流（IS)。 U如申請專利範圍第9項之方法，其中爲了讀出此資料信 -2- 516035 六、申請專利範圍 號（DA)而在此條與記憶胞（MC2)相連之行線（BL0)上偵測 一種電流（IS )。