KR100445293B1 - 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리 - Google Patents

자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리 Download PDF

Info

Publication number
KR100445293B1
KR100445293B1 KR10-2001-0039236A KR20010039236A KR100445293B1 KR 100445293 B1 KR100445293 B1 KR 100445293B1 KR 20010039236 A KR20010039236 A KR 20010039236A KR 100445293 B1 KR100445293 B1 KR 100445293B1
Authority
KR
South Korea
Prior art keywords
memory
memory cell
lines
column
line
Prior art date
Application number
KR10-2001-0039236A
Other languages
English (en)
Other versions
KR20020004846A (ko
Inventor
페터 푀히뮐러
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20020004846A publication Critical patent/KR20020004846A/ko
Application granted granted Critical
Publication of KR100445293B1 publication Critical patent/KR100445293B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은, 각각 하나의 열 라인(BL0 내지 BLn)과 각각 하나의 행 라인(WL0 내지 WLm) 사이에 접속된, 자기 저항성 메모리 효과를 갖는 메모리 셀(MC)을 포함하는 집적 메모리에 관한 것이다. 상기 행 라인(WL2)은, 하나의 메모리 셀(MC3)의 데이터 신호(DA)를 판독하거나 또는 하나의 메모리 셀(MC3)에 데이터 신호(DA)를 기록하기 위해서, 상기 메모리 셀(MC3)과 연결된 열 라인(BL2)을 통해 선택 신호(GND)용 단자와 연결될 수 있다. 상기 메모리 셀(MC3)과 연결되지 않은 하나 이상의 열 라인(BL0, BL1, BLn)은, 상기 열 라인이 판독 증폭기(3) 내부에 있는 데이터 신호(DA)를 판독 또는 기록하기 위해 전기적으로 고립되는 방식으로 제어될 수 있다. 결과적으로, 결함 메모리 셀(MC2)이 존재하는 경우에 메모리 셀(MC3)의 데이터 신호(DA)를 적절히 판독 또는 기록하는 동작이 가능해진다.

Description

자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리 {INTEGRATED MEMORY WITH MEMORY CELLS WITH MAGNETORESISTIVE MEMORY EFFECT}
본 발명은, 다수의 열 라인 중에서 하나의 열 라인과 다수의 행 라인 중에서 하나의 행 라인 사이에 각각 접속되며, 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리에 관한 것으로, 상기 방식의 집적 메모리에서 열 라인은 판독 증폭기와 연결되고, 행 라인은 각각 메모리 셀들중 하나의 메모리 셀의 데이터 신호를 판독하거나 또는 메모리 셀들중 하나의 메모리 셀에 연결된 열 라인을 통해 메모리 셀들중 하나의 메모리 셀에 데이터 신호를 기록하기 위해서 선택 신호용 단자에 연결될 수 있다.
자기 저항성 메모리 효과를 갖는 메모리 셀은 데이터 신호를 저장하기 위해서 일반적으로 상태를 변경시킬 수 있는 강유전성층을 포함한다. 상기 메모리 효과는 일반적으로 소위 GMR-효과(Giant Magnetoresistive) 또는 TMR-효과(Tunneling Magnetoresistive)로 공지되어 있다. 이 경우 상기 방식 메모리 셀의 전기 저항은 강유전성층내에서의 자화에 의존한다.
소위 MRAM-로 표기되는, 상기 방식의 메모리 셀을 포함하는 집적 메모리는 종종 예를 들어 DRAM 타입의 집적 메모리와 유사하게 구성된다. 상기 방식의 메모리는 일반적으로, 서로 거의 평행하게 연장되는 행 라인들 및 열 라인들을 갖는 메모리 셀 장치를 포함하며, 상기 행 라인은 통상적으로 열 라인에 대해 가로로 연장된다.
상기 방식의 MRAM-메모리는 WO 99/14760호에 공지되어 있다. 상기 간행물에서 메모리 셀은 다수의 행 라인 중에서 하나의 행 라인과 다수의 열 라인 중에서 하나의 열 라인 사이에 각각 접속되고, 개별 열 라인 및 행 라인에 전기적으로 접속된다. 자기 저항성 메모리 효과를 갖는 메모리 셀은 행 라인들 및 열 라인들보다 높은 임피던스를 갖는다. 행 라인은 메모리 셀들중 하나의 메모리 셀의 데이터 신호를 판독하거나 또는 메모리 셀에 연결된 열 라인을 통해 메모리 셀들중 하나의 메모리 셀에 데이터 신호를 기록하기 위해 선택 신호용 단자에 연결된다. 메모리 셀들중 하나의 메모리 셀의 데이터 신호를 판독하기 위해서, 열 라인은 판독 증폭기와 연결된다. 판독을 위해, 열 라인상에서 검출될 수 있는 전류가 측정된다.
상기 방식의 MRAM-메모리의 경우, 데이터 신호를 판독하거나 기록하기 위해 어드레싱에 따라 메모리 셀을 각각의 열 라인에 연결시키는 다이오드 또는 트랜지스터가 존재하지 않는다. 그럼으로써, 메모리 셀을 구조적으로 배열할 때 특이한 장점들이 얻어진다.
예를 들어 프로세스 변동과 같은 제조와 관련된 영향들 또는 노화로 인해, 메모리 셀들중 일부는 바람직하지 못하게 비교적 낮은 저항을 갖게 되어 결함을 갖게 된다. 상기와 같은 결함 메모리 셀에 의해서, 서로 연결된 각각의 열 라인 및 행 라인은 실제로 단락된다. 이와 같은 단락에 의해서, 상기 열 라인 및 행 라인을 따르는 다른 메모리 셀이 악영향을 받게된다. 또한 메모리 셀들중 하나의 메모리 셀의 단락으로 인해, 기능 테스트시 악영향을 받은 라인을 따라 배치된 다른 메모리 셀은 더이상 테스트될 수 없게 된다. 결함 메모리 셀을 포함하는 메모리를 복구할 때에는, 악영향을 받은 단일의 행 라인 및 열 라인을 대체함으로써 상기와 같은 문제가 해결될 수 없는데, 그 이유는 악영향을 받은 다른 라인의 메모리 셀의 기능이 단락에 의해서 계속적으로 악영향을 받기 때문이다. 또한 지속적인 단락은 다른 라인들 상에서 기생전류를 야기시켜 판독 과정 또는 기록 과정에 악영향을 미칠 수 있다. 따라서, 이 경우에는 결함 메모리 셀에 의해 악영향을 받는 2개의 관련 라인을 모두 대체시켜야 한다.
본 발명의 목적은, 행 라인과 열 라인 사이에서 단락을 야기시키는 결함 메모리 셀이 존재하는 경우에, 나머지 메모리 셀들의 데이터 신호를 적절히 판독 또는 기록할 수 있는, 서문에 언급한 방식의 집적 메모리를 제공하는 것이다.
도 1은 자기 저항성 메모리 효과를 갖는 메모리 셀(MC)을 포함하는 MRAM-메모리의 실시예.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 메모리 셀 필드 2: 선택 회로
3 : 판독 증폭기 4 : 액세스 제어 장치
50 : 소자
30 - 3n : 드라이버 회로 40 - 4n : 메모리 유닛
BL : 비트라인 DA: 데이터 신호
GND : 전위 KS : 단락 원호
MC : 메모리 셀 RBL : 용장 비트라인
S : 신호 WL : 워드라인
상기 목적은,
- 다수의 열 라인(BL0 내지 BLn) 중에서 각각 하나의 열 라인과 다수의 행 라인(WL0 내지 WLm) 중에서 각각 하나의 행 라인 사이에 접속되며 자기 저항성 메모리 효과를 갖는 메모리 셀(MC)과,- 상기 열 라인(BL0 내지 BLn)에 연결되는 판독 증폭기(3)를 포함하며,
- 상기 행 라인(WL0 내지 WLm) 각각은, 선택된 하나의 메모리 셀(MC3)로부터 데이터 신호(DA)를 판독하거나 또는 상기 선택된 하나의 메모리 셀(MC3)에 연결된 상기 열 라인(BL2)을 통해 상기 선택된 하나의 메모리 셀에 데이터 신호를(DA)를 기록하도록 선택 신호용 단자(GND)와 연결될 수 있도록 구성되며,
- 상기 하나의 행 라인(WL2)과 상기 하나의 열 라인(BL0) 사이에 단락(KS)을 야기시키는 적어도 하나의 결함 메모리 셀(MC2)과는 접속되고 상기 선택된 하나의 메모리 셀(MC3)과는 접속되지 않는 적어도 하나의 상기 열 라인이 판독 증폭기(3)에서 데이터 신호(DA)를 판독하거나 또는 기록하기 위해서 전기적으로 고립되도록 상기 판독 증폭기(3)가 형성되며, 상기 판독 증폭기(3)는 제어 수단(4)에 의해 제어되는 것을 특징으로 하는 집적 메모리에 의해서 달성된다.
추가의 바람직한 실시예 및 개선예는 종속항에서 기술된다.
본 발명에 따른 집적 메모리에서는, 개별적으로 연결된 행 라인과 열 라인 사이에서 단락을 야기하는 결함 메모리 셀이 발생되는 경우에, 해당 접속된 행 라인이 계속 동작할 수 있도록, 판독 증폭기 내부에 있는 악영향을 받은 열 라인을 분리시킬 수가 있다. 예를 들어 결함 메모리 셀에 연결된 행 라인은 집적 메모리의 정상 동작 또는 테스트 동작을 위해서 계속적으로 사용될 수 있다. 분리 후 해당 열 라인은 판독 증폭기내서 일종의 플로우팅 상태를 가지기 때문에, 상기 열 라인은 단락된 메모리 셀을 통해서, 결함 메모리 셀에 연결된 행 라인의 전위로 될 수 있다. 결과적으로, 관련 행 라인을 통한 판독 과정 또는 기록 과정은 더이상 결함 메모리 셀에 의해서 악영향을 받지 않게 된다. 이 경우 판독 증폭기의 악영향을 받은 열 라인을 분리시키기 위해 요구되는 비용은 상당히 적다. 경우에 따른 복구를 위해서는 단지 악영향을 받은 열 라인만을 대체하면 된다.
본 발명에 따른 메모리의 일 실시예에서는, 열 라인은 도전 상태 또는 비도전 상태에서 동작할 수 있는 개별 드라이버 회로와 연결된다. 상기 드라이버 회로는 데이터 신호의 판독 또는 기록을 위해 열 라인이 전기적으로 고립되도록 제어하는데 사용된다. 이를 위해, 드라이버 회로는 비도전 상태로 작동된다. 개별 드라이버 회로는 예를 들어 소스-드레인-경로를 통해 각각의 열 라인과 연결된 트랜지스터의 형태로 구성된 스위칭 수단을 포함한다. 상기 트랜지스터는 상응하게 비도전 상태로 작동된다.
본 발명의 일 개선예에서 개별 드라이버 회로에는 메모리 유닛이 할당되며, 상기 메모리 유닛에 의해 개별 드라이버 회로가 제어될 수 있다. 개별 메모리 유닛에는, 예를 들어 어느 열 라인이 결함 메모리 셀과 각각 연결되어 있는지에 대한 정보가 저장될 수 있다. 이경우 각각의 메모리 유닛은 개별적으로 할당된 드라이버 회로에 상응하는 제어 신호를 발생시킨다. 메모리 유닛은 예를 들어 전기적으로 프로그래밍 가능한 소자 또는 에너지 광선에 의해 프로그래밍될 수 있는 소자를 각각 하나씩 포함한다. 에너지 광선에 의해 프로그래밍될 수 있는 소자는 예를 들어 레이저 광선의 사용을 통해 프로그래밍 가능한 소위 레이저 퓨즈의 형태로 형성될 수 있다. 저장되는 정보가 상기와 같은 프로그래밍 가능한 소자들에 의해서 영구적으로 저장될 수 있어 결함 메모리 셀 검출을 위한 기능 테스트는 단 한번만 실행되어야 한다.
결함 메모리 셀을 복구하기 위해, 집적 메모리는 바람직하게 다수의 용장 메모리 셀을 포함하며, 상기 용장 메모리 셀은 결함 메모리 셀을 갖는 정상 열 라인을 어드레스에 따라 대체시킬 수 있는 적어도 하나의 용장 열 라인에 통합된다. 이 경우 집적 메모리는 예를 들어 외부 테스트 장치에 의해 테스트되고, 그 다음에 소위 용장 분석 결과를 참조하여 용장 소자의 프로그래밍이 실행된다. 그 경우 용장 회로는 예를 들어 대체될 라인의 어드레스를 저장하기 위해 이용되는 프로그래밍 가능한 퓨즈의 형태로 형성된 프로그래밍 가능 소자를 포함한다.
결함 메모리 셀이 존재하는 경우에 집적 메모리를 복구하기 위해서는, 단지 악영향을 받은 열 라인만을 용장 열 라인으로 대체하는 것으로 충분하다. 단락에 의해 악영향을 받는 열 라인은 판독 또는 기록 동작 동안 판독 증폭기에서 전기적으로 고립되기 때문에, 악영향을 받은 행 라인은 계속 동작할 수 있다. 결과적으로 복구 비용이 바람직하게 절감될 수 있다.
집적 메모리가 다수의 용장 행 라인 및 열 라인을 포함하면, 결함 메모리 셀에 대해 결함 메모리 셀에 연결된 열 라인이 먼저 고립되는 경우에는 나머지 메모리 셀에 대한 기능 테스트를 계속할 수 있다. 이와 같은 방식으로, 중간에 결함 메모리 셀이 발생되는 경우에도 집적 메모리의 다수의 메모리 셀이 테스트될 수 있다. 따라서, 차후 용장 분석을 기초로 용장 라인의 특정한 선택적 최적화 프로그래밍이 수행될 수 있다. 용장 라인의 수가 대부분 한정되기 때문에, 상기와 같은 방식에 의해서는 제조될 집적 메모리의 수율이 상승될 수 있다.
본 발명은 도시된 도면을 참조하여 하기에서 자세히 설명된다.
열 라인 및 행 라인보다 높은 임피던스를 갖는 한, 공지된 모든 GMR-/TMR-소자가 메모리 셀로서 적합하다. 본 실시예에서 열 라인은 비트라인(BL0 내지 BLn)으로 표기되고, 행 라인은 워드라인(WL0 내지 WLm)으로 표기된다. 실시예에서 메모리는 예를 들어 다수의 워드라인 및 비트라인을 포함한다. 매트릭스 형태의 메모리 셀 필드(1)내에 제공된 메모리 셀(MC)은 각각 다수의 비트라인(BL0 내지 BLn) 중에서 하나의 비트라인과 다수의 워드라인(WL0 내지 WLm) 중에서 하나의 워드라인 사이에 접속된다.
정보 또는 데이터 신호 내용을 메모리 셀(MC)중 하나의 메모리 셀에 기록하기 위해서, 상응하게 연결된 비트라인 및 워드라인은 도면에 도시되지 않은 개별 전원장치와 연결된다. 상응하는 라인에 흐르는 전류에 의해서 관련된 메모리 셀의 자기층이 특정한 상태를 취하도록 관련 메모리 셀(MC)이 교차점에서 중첩 자기장을 발생시킨다. 이 경우 메모리 셀은 자기 이력현상을 갖는다.
메모리 셀(MC)들중 하나의 메모리 셀로부터 데이터 신호를 판독하기 위해서, 대응 비트라인은 판독 증폭기(3)와 연결된다. 판독을 위해, 관련 워드라인이 행 선택 회로(2)에 의해서 구동되고, 스위칭 수단을 통해 상기 워드라인에 예정된 선택 신호 또는 선택 전위, 예를 들어 기준 전압(GND = 0V)이 제공됨으로써, 판독될 메모리 셀을 통해 흐르는 전류 흐름이 발생된다. 다른 모든 워드라인 및 개별 비트라인에는 예를 들어 V1 = 0.5의 전위가 인가된다. 메모리 셀을 통해 흐르는 전류 흐름은 판독 증폭기(3)에 의해 상응하는 비트라인상에서 검출된다.
도면에 도시된 메모리 셀(MC2)은 워드라인(WL2) 및 비트라인(BL0)에 연결된다. 메모리 셀(MC2)은 결함이 있는 것으로 가정한다. 상기 메모리 셀(MC2)을 통해 비트라인(BL0) 및 워드라인(WL2)이 단락되며, 이와 같은 단락 현상은 도면에서 단락 원호(KS)로 개략적으로 도시된다. 상기 단락 상태가 예를 들어 메모리의 정상 작동 동안 계속 유지되면, 상기 워드라인(WL2)을 따르는 메모리 셀이 선택될 때 전술한 작동 방식으로 적절한 판독 과정이 이루어질 수 없게 된다: 예를 들어, 메모리 셀(MC2)의 데이터 신호를 판독하기 위해서, 워드라인(WL2)은 선택 전위(GND = 0V)에 연결된다. 다른 워드라인(WL0, WL1 및 WLm)은 전위(V1 = 0.5V)에 연결된다. 마찬가지로 비트라인(BL0 내지 BLn)은 전위(V1 = 0.5V)와 연결된다. 단락된 메모리 셀(MC2)에 의해서 워드라인(WL2)의 전위 레벨이 변동된다. 상기 전위 레벨은 0V와 0.5V 사이에서, 메모리 셀(MC2)의 유지 저항값에 따라 변동된다. 이 경우에 메모리 셀(MC3)의 정보가 판독되어야 한다면, 판독 증폭기(3)에 의해서 검출될 전류 흐름은 변동되는 전위 레벨로 인해 위조될 가능성이 있다. 상기 경우에는 메모리 셀(MC3)의 적절한 판독 과정은 불가능하다.
상기 경우에는, 비트라인(BL0)을 용장 비트라인으로 대체하는 것으로 충분하지 않다. 워드라인(WL2) 및 비트라인(BL0)이 여전히 단락 상태이기 때문에, 워드라인(WL2)을 따라서는 적절한 판독 과정이 이루어질 수 없다. 이 경우에는 워드라인(WL2)은 마찬가지로 용장 워드라인으로 대체되어야 한다. 그 결과 예를 들어 메모리 셀(MC3)은 더이상 비트라인(BL2)을 통해서 판독되거나 기록될 수 없게 된다.
선택 회로(2) 및 판독 증폭기(3)는 제어 수단으로서의 액세스 제어 장치(4) 또는 상기 장치의 신호(S1 및 S2)에 의해서 제어된다. 기술된 바와 같이, 메모리 셀(MC3)의 데이터 신호(DA)를 판독하기 위해서, 상기 메모리 셀(MC3)과 연결된 비트라인(BL2)을 통해 행 라인(WL2)이 선택 전위(GND)와 연결된다. 본 발명에 따라 단락에 의해 악영향을 받은 비트라인(BL0)은, 판독 증폭기(3)에서 메모리 셀(MC3)의 데이터 신호(DA)를 판독하기 위해 상기 비트라인을 고립시키는 방식으로 제어된다. 상기 비트라인은 판독 증폭기(3)내에서 일종의 플로우팅 상태를 갖는다. 따라서 단락 메모리 셀(MC2)에 연결된 비트라인(BL0)은 메모리 셀(MC3)의 데이터 신호(DA)를 판독하기 위해서 메모리 셀(MC2)을 통해 전위(GND = 0V)로 방전된다. 상기 상태에 도달하자마자, 비트라인(BL2)을 통해 메모리 셀(MC3)의 판독이 이루어질 수 있다. 상기 시점에서는 워드라인(WL2) 및 상기 라인의 전위 레벨은 더이상 결함 메모리 셀(MC)의 영향을 받지 않는다.
도면에는 판독 증폭기(3)의 실시예가 도시되어 있다. 비트라인(BL0 내지 BLn)은 각각 드라이버 회로(30 내지 3n)에 연결된다. 이 경우 상기 드라이버 회로(30 내지 3n)는 각각 동일하게 구성된다. 상기 회로는 예를 들어 스위칭 트랜지스터를 포함하는데, 상기 트랜지스터는 도전 상태 또는 비도전 상태로 작동될 수 있다. 드라이버 회로(30 내지 3n)를 통해 비트라인(BL0 내지 BLn)에는 예를 들어 전위(V1)가 공급된다. 이를 위해, 드라이버 회로(30 내지 3n) 및 상기 회로의 스위칭 트랜지스터는 이에 상응하는 도전 상태에 있게 된다. 판독 증폭기(3) 내부에 있는 개별 비트라인(BL0 내지 BLn)을 전기적으로 고립시키기 위해서는, 상응하는 드라이버 회로(30 내지 3n) 및 스위칭 트랜지스터가 상응하는 비도전 상태로 작동된다.
각각의 드라이버 회로(30 내지 3n)에는 메모리 유닛(40 내지 4n)이 각각 할당된다. 이 경우에 드라이버 회로는 상기 메모리 유닛에 의해서 트리거링될 수 있다. 상기 메모리 유닛(40 내지 4n)은 예를 들어 전기적으로 프로그래밍될 수 있는 소자(50)를 각각 하나씩 포함하는데, 저장될 정보가 상기 소자 내부에 영구적으로 저장될 수 있다. 예를 들어 메모리 유닛(40) 내부에, 판독 증폭기(3) 내부에 있는 데이터 신호(DA)를 판독할 때 비트라인(BL0)이 그에 상응하게 고립되어야 한다는 정보가 저장되는데, 그 이유는 상기 메모리 유닛이 결함 메모리 셀(MC2)과 연결되어 있기 때문이다.
기능 테스트시에는 예를 들어 메모리 셀 필드(1)의 메모리 셀(MC)의 효율이 테스트된다. 테스트시에 결함 메모리 셀(MC)이 검출되면, 상응하는 비트라인이 기술된 방식으로 구동될 수 있다. 결과적으로 메모리 셀 필드(1)는, 판독 과정 또는 기록 과정이 단락에 의해서 악영향을 받지 않으면서 완전하게 테스트될 수 있다. 결함 메모리 셀(MC)이 발생되는 경우에는 관련 비트라인(BL0 내지 BLn)이 도시된 용장 비트라인(RBL)으로 대체될 수 있다. 용장 비트라인(RBL)을 이용해서 복구하는 경우에는 다만 악영향을 받은 비트라인(예를 들어 비트라인(BL0))만 대체되면 된다.
본 발명에 따른 집적 메모리에 의해, 하나의 행 라인과 하나의 열 라인 사이에서 단락을 야기하는 결함 메모리 셀이 존재하는 경우에도, 나머지 메모리 셀의 데이터 신호를 순서에 따라 판독 또는 기록할 수 있게 되었다.

Claims (5)

  1. 다수의 열 라인들(BL0,...BLn);
    다수의 행 라인들(WL0,...WLn);
    상기 열 라인들(BL0,...BLn) 각각의 하나와 상기 행 라인들(WL0,...WLn) 각각의 하나 사이에 각각 접속되는 메모리 셀들(MC)-상기 메모리 셀들(MC)은 자기 저항성 저장 특성을 가짐-;
    상기 열 라인들(BL0,...BLn)에 접속되는 판독 증폭기(3);
    선택 신호(GND)를 제공하는 단자를 포함하며,
    상기 행 라인들(WL0,...WLn) 각각은 상기 메모리 셀들중 선택된 하나의 메모리 셀(MC3)로부터 데이터 신호(DA)를 선택적으로 판독하고 상기 메모리 셀들중 상기 선택된 하나의 메모리 셀(MC3)에 접속되는 상기 열 라인들중 하나의 열 라인(BL2)을 통해 상기 메모리 셀들중 선택된 하나의 메모리 셀(MC3)에 상기 데이터 신호(DA)를 기록하기 위해 상기 단자에 접속될 수 있으며,
    상기 판독 증폭기(3)는 상기 메모리 셀들중 선택된 하나의 메모리 셀(MC3)에는 접속되지 않고 상기 행 라인들중 하나의 행 라인(WL2)과 상기 열 라인들중 하나의 열 라인(BL0) 사이에 단락을 야기시키는 상기 메모리 셀들중 결함이 있는 적어도 하나의 메모리 셀(MC2)에는 접속되는 상기 열 라인들중 적어도 하나의 열 라인(BL0)이 상기 데이터 신호의 선택적인 판독 및 기록을 위해 상기 판독 증폭기(3)에서 전기적으로 고립되도록 수행되는 것을 특징으로 하는 집적 메모리.
  2. 제 1 항에 있어서,
    상기 열 라인(BL0 내지 BLn)은 도전 상태 또는 비도전 상태로 작동될 수 있는 드라이버 회로(30 내지 3n)와 각각 하나씩 연결되는 것을 특징으로 하는 집적 메모리.
  3. 제 2 항에 있어서,
    상기 개별 드라이버 회로(30 내지 3n)에는 메모리 유닛(40 내지 4n)이 하나씩 할당되며, 상기 드라이버 회로(30 내지 3n)는 상기 메모리 유닛(40 내지 4n)에 의해서 제어되는 것을 특징으로 하는 집적 메모리.
  4. 제 3 항에 있어서,
    상기 메모리 유닛(40 내지 4n)은 전기적으로 프로그래밍 가능한 또는 에너지 광선에 의해서 프로그래밍 가능한 적어도 하나의 소자(50)를 포함하는 것을 특징으로 하는 집적 메모리.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 다수의 열 라인(BL0 내지 BLn) 중에서 하나의 열 라인과 대체되도록 적어도 하나의 용장 열 라인(RBL)을 포함하는 것을 특징으로 하는 집적 메모리.
KR10-2001-0039236A 2000-07-03 2001-07-02 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리 KR100445293B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10032274.3 2000-07-03
DE10032274A DE10032274A1 (de) 2000-07-03 2000-07-03 Integrierte Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt

Publications (2)

Publication Number Publication Date
KR20020004846A KR20020004846A (ko) 2002-01-16
KR100445293B1 true KR100445293B1 (ko) 2004-08-21

Family

ID=7647604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0039236A KR100445293B1 (ko) 2000-07-03 2001-07-02 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리

Country Status (7)

Country Link
US (1) US6477081B2 (ko)
EP (1) EP1193598A1 (ko)
JP (1) JP3626120B2 (ko)
KR (1) KR100445293B1 (ko)
CN (1) CN1199185C (ko)
DE (1) DE10032274A1 (ko)
TW (1) TW512358B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19914489C1 (de) * 1999-03-30 2000-06-08 Siemens Ag Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher
JP2003151262A (ja) * 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP4229607B2 (ja) * 2001-11-27 2009-02-25 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6768150B1 (en) * 2003-04-17 2004-07-27 Infineon Technologies Aktiengesellschaft Magnetic memory
US6885577B2 (en) * 2003-06-18 2005-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM cell device and array architecture
US7085183B2 (en) * 2004-07-13 2006-08-01 Headway Technologies, Inc. Adaptive algorithm for MRAM manufacturing
US7260004B2 (en) * 2006-01-12 2007-08-21 International Busniess Machines Corporation Method and apparatus for increasing yield in a memory circuit
TWI316712B (en) * 2006-06-27 2009-11-01 Silicon Motion Inc Non-volatile memory, repair circuit, and repair method thereof
US20080080226A1 (en) * 2006-09-25 2008-04-03 Thomas Mikolajick Memory system and method of operating the memory system
US8363450B2 (en) 2009-07-13 2013-01-29 Seagate Technology Llc Hierarchical cross-point array of non-volatile memory
US8098507B2 (en) * 2009-07-13 2012-01-17 Seagate Technology Llc Hierarchical cross-point array of non-volatile memory
US9953728B2 (en) 2016-07-21 2018-04-24 Hewlett Packard Enterprise Development Lp Redundant column or row in resistive random access memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2782948B2 (ja) * 1990-11-16 1998-08-06 日本電気株式会社 半導体メモリ
JP3131234B2 (ja) * 1991-01-14 2001-01-31 株式会社日立製作所 半導体装置
US6275411B1 (en) * 1993-07-23 2001-08-14 Nonvolatile Electronics, Incorporated Spin dependent tunneling memory
KR0152168B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 기억장치
US6064083A (en) * 1995-04-21 2000-05-16 Johnson; Mark B. Hybrid hall effect memory device and method of operation
US5768206A (en) * 1995-06-07 1998-06-16 Sgs-Thomson Microelectronics, Inc. Circuit and method for biasing bit lines
TW411471B (en) * 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US6038191A (en) * 1997-10-22 2000-03-14 Texas Instruments Incorporated Circuit for reducing stand-by current induced by defects in memory array
DE19813504A1 (de) * 1998-03-26 1999-09-30 Siemens Ag Schaltungsanordnung und Verfahren zur automatischen Erkennung und Beseitigung von Wortleitungs-Bitleitungs-Kurzschlüssen
DE19963689A1 (de) * 1999-12-29 2001-07-12 Infineon Technologies Ag Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen

Also Published As

Publication number Publication date
US20020006061A1 (en) 2002-01-17
JP2002093189A (ja) 2002-03-29
KR20020004846A (ko) 2002-01-16
TW512358B (en) 2002-12-01
DE10032274A1 (de) 2002-01-24
EP1193598A1 (de) 2002-04-03
CN1199185C (zh) 2005-04-27
US6477081B2 (en) 2002-11-05
JP3626120B2 (ja) 2005-03-02
CN1337715A (zh) 2002-02-27

Similar Documents

Publication Publication Date Title
JP5357387B2 (ja) Ｍｒａｍデバイスおよびその制御方法
KR101652529B1 (ko) 불휘발성 반도체 메모리 디바이스
KR100368565B1 (ko) 메모리회로용리던던시회로
US8085615B2 (en) Multi-state resistance changing memory with a word line driver for applying a same program voltage to the word line
US6768685B1 (en) Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor
US6898113B2 (en) Magnetic memory device with reference cell for data reading
US8942023B2 (en) Semiconductor device
JP5190719B2 (ja) Ｍｒａｍの読み出し方法
KR100445293B1 (ko) 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는집적 메모리
KR100469835B1 (ko) 외부로부터의 내부전원전위의 조정이 가능한 내부전위발생회로를 갖는 반도체 집적회로장치
KR100449067B1 (ko) 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리 및 그의 작동 방법
US7755922B2 (en) Non-volatile resistance changing for advanced memory applications
US11521692B2 (en) Memory with one-time programmable (OTP) cells and reading operations thereof
JP3626116B2 (ja) 磁気抵抗メモリ効果を有するメモリセルを備えた集積メモリ
KR100521363B1 (ko) 마그네틱 랜덤 액세스 메모리의 데이터 센싱 회로 및 그방법
KR100697441B1 (ko) 메모리 셀 및 기준 셀을 포함하는 집적 메모리
KR20110111954A (ko) 이중포트의 안티퓨즈 오티피 셀
KR100399450B1 (ko) 반도체메모리장치의검사방법
CN112309447B (zh) 存储装置以及写入方法
KR102374096B1 (ko) 이중 더미 워드라인을 활용한 크로스 포인트 어레이 메모리 장치
US20230410870A1 (en) Magnetoresistive random access memory (mram) with end of life margin sensor
CN114333936A (zh) 非易失性磁性随机存储结构及非易失性磁性随机存储器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee