TW512358B - Integrated memory comprising memory cells with magneto-resistive memory effect - Google Patents

Description

512358 五、發明説明（1 ) 本發明是有關於具有磁阻性記憶體效應之記憶胞所構成 之積體記憶體，其在多個行線路之各一個與多個列線路之 各一個之間接通，其中此等行線路與讀出放大器連接’並 且其中此等列線路各自可與用於選擇信號的端子連接，而 用於讀出此等記憶胞之一的資料信號，或者經由此與記憶 胞相連接的行線路，將資料信號寫入於此等記憶胞之一 中。 此等有磁阻性記憶體效應之記憶胞，具有用於儲存資料 信號通常在其狀態中可改變之鐵磁性層。此記憶體效應通 常是以所謂的"巨大磁阻"效應（GMR : g i an t magneto resistive)或是"隧道磁阻"效應（TMR : tunneling m a g n e t ◦ r e s i s t i v e )而爲熟知。因此，此種記憶胞之電阻 取決於在鐵磁層中的磁性。 具有此種記憶胞的積體記憶體，還稱爲所謂的"磁性隨 機存取記憶體"（MR AM : m a g n e t 1 c R AM )，是經常類似地形 成像是例如DRAM式的積體記憶體。此種記憶胞通常具有記 憶胞配置其有在基本上彼此平行伸展之列線路與行線路， 其中此等列線路通常對於行線路橫向伸展。 此種MRAM記憶胞是由W0 99/ 1 4760而爲熟知。在那裡此 等記憶胞各介於此等行線路之一與此等列線路之一之間接 通’並且與各行線路與列線路電性連接。此等具有磁阻性 記憶體效應之記憶胞因此較此等列線路與行線路高歐姆（ 高電阻）。此等列線路是各自與用於選擇信號的端子連接 ，以由此等記憶胞之一讀出資料信號，或者經由此與記憶 512358 五、發明説明（2 ) 胞相連接之行線路將資料信號寫入此等記憶胞之一中。此 等行線路爲了讀出此等記憶胞之一的資料信號而與讀出放 大器連接。爲了讀出信號此在行線路中可偵測之電流被測 量° 在此種MRAM記憶體中是不存在二極體或電晶體，此用於 讀取或寫入記憶胞之資料信號是取決於與各行線路連接之 位址，因此吾人尤其在記憶胞的幾何配置中得到其優點。 由於製造所造成的影響像是例如製程之變動不穩定，或 者由於其可能老化，使得此等記憶胞的各個具有非所欲之 比較低的電阻並且因此故障。經由此等故障的記憶胞之各 自相鄰的列線路與行線路在基本上短路。藉由此種短路還 有其他的記憶胞沿著此行線路或列線路涉及。此外在功能 測試中，可以由於位於沿著所涉及之線路的這一個或另一 個記憶胞的短路，使它不再能被測試。在具有故障記憶胞 之記憶體之維修中，此問題不是藉由更換一個各別涉及的 列線路或行線路而消除，因爲另一個涉及線路的這些記憶 胞，仍然由於短路在其功能受到損害。此外，藉由此仍然 存在的短路還在其他的線路中造成寄生電流，其對讀取或 寫入過程造成負面的影響。在此情況中因此將故障記憶胞 的兩個有關的線路更換。 本發明的目的是說明在一開始所提到特性之積體記憶體 ，其中在存在一個故障記憶胞的情況中，它會導致行線路 與列線路之間的短路，而儘量使得可能由其餘的記憶胞依 規定順序地讀取或寫入資料信號。 -4- 512358 五、發明説明（3 ) 此目的是藉由申請專利範圍第1項之積體記憶體而達 成。 ， 其他有利的形成與進一步的發展是在申請專利範圍附屬 項中說明。 在根據本發明的積體記憶體中是可以在記憶胞發生故 障時，其造成各自相鄰之列線路與行線路之間的短路，此 所涉及的行線路須在讀出放大器中分離，使得此相對應相 鄰的列線路可以繼續作業。此與故障記憶胞相鄰的列線路 可以例如繼續使用於此積體記憶體的正常作業或測試作業 。因爲其相對應的行線路在讀出放大器中在分離後具有漂 浮或浮動特性之狀態，它可以經由此短路的記憶胞而被帶 至相鄰此故障記憶胞之列線路之電位中。因此經由此涉及 的列線路之讀出或寫入過程不再由於此故障的記憶胞而受 到負面的影響。用於將涉及的行線路在讀出放大器中分離 的費用因此是相當的小。它對於可能的維修完將所涉及的 行線路更換。 在此根據本發明記憶體的實施形式中，此行線路是與各 自的驅動電路連接，其可在導電狀態或非導電狀態中操作 。經由此驅動電路須可控制此等行線路，使得它對於資料 信號之讀出或寫入電性絕緣。有關於此，此等驅動電路是 在非導電狀態中操作。此各自驅動電路具有例如是電晶體 形式的切換裝置，其經由其源極-汲極-區段與各自的行線 路連接。此等電晶體是在相對應的非導電狀態中操作。 在本發明其他的發展中，各驅動電路配置一記憶體單元 512358 五、發明説明（4 ) ，藉由它可以控制各驅動電路。在各記憶體單元中可以儲 存資訊，例如此等行線路各與一故障之記憶胞連接。各記 憶體單元因此產生相對應的控制信號用於爲所配置之驅動 電路。此等記憶體單元例如各具有一電性可程式元件或一 藉由能量雷射射線而可程式之元件。此後者可以例如在所 謂雷射熔合的形式中形式，其借助於雷射射線而可程式化 。此待儲存的資訊可以以此種可程式（Pr〇g r ammab 1 e )之元 件持久地儲存，因此只須執行一次功能測試以偵測故障之 記憶胞。 此積體記憶體較佳是具有用於維修故障記憶胞之冗餘記 憶胞，其至少被總結至一冗餘行線路，其可將具有故障記 憶胞之正常的行線路依據位址更換。因此，此積體記憶體 例如人外部測試裝置測試，並且然後根據所謂的冗餘分析 而實施冗餘元件之程式化。冗餘電路具有例如以可程式熔 絲（Fuse)爲形式之可程式元件，其用於儲存待更換線路之 位址。 在存在故障記憶胞的情況中爲了維修此積體記憶體， 只要將所涉及之行線路藉由冗餘的行線路更換就足夠。因 爲它由涉及短路之行線路在當讀出或寫入時在讀出放大器 中電性絕緣，此所涉及的列線路可以繼續作業，因此維修 費用可以有利地降低。 若此積體記億體具有多個冗餘列線路與行線路，因此在 存在故障記憶胞的情況中，當此與故障記憶胞相鄰的行線 路事先被絕緣時，則具有用於其餘記憶胞之功能測試可以 -6- 512358 五、發明説明（5 ) 繼續進行。以此方式此積體記憶體之多個記憶胞可以被測 試，還有在其間故障的記憶胞發生。此具有優點，根據以 下的冗餘分析可以實施冗餘線路所達成之最適程式化。因 爲此等冗餘線路的數目大部份受到限制，以此方式可以提 高所製成積體記憶體的產量。 本發明以下根據此在圖式中所說明的圖作進一步說明。 圖式之簡單說明 本發明唯一之圖式顯示具有磁性記憶體效應之記憶胞MC 之MRAM記憶體之實施例。 此圖所顯示具有磁阻記憶體效應之記憶胞MC之MRAM記 憶體之實施例。所有熟知的GMR-/TMR-元件均適合作爲記 憶胞，只要其歐姆電阻大於行線路與列線路之電阻。此等 行線路在此稱爲位元線BLO至BLn，此等列線路作爲字元線 WLO至WLm。此記憶體在此具有典型數目的字元線與位元線 。此等記憶胞MC (其配置於矩陣形之記憶胞陣列1中），是 各自於位元線BLO至BLn之一與字元線WLO至WLm之一之 間而接通。 爲了將資訊或資料信號寫入此等記憶胞MC之一，而將其 對應相鄰之位元線與字元線與各自電流源連接，此電源在 圖中未顯示。藉由此在相對應線路中流過的電流而在此等 線路之交叉點（在其上配置涉及的記憶胞MC )上，產生其造 成之疊加的磁場，其取代在某種狀態中所涉及有關的記憶 胞之磁性層。此等記憶胞因此具有磁滯現象。 爲了由此等記憶胞MC之一讀出資料信號將此對應之位元 -7· 512358 五、發明説明（6 ) 線與讀出放大器3連接。爲了讀出資料此涉及有關的字元 線藉由列選擇電路2而控制，並且經由具有預先設定之選 擇信號或選擇電位之切換裝置’而施加例如參考電壓GND 二0V，因此產生經由讀取記憶胞之電流。所有其他的字元 線與各位元線是在例如V 1 = 0，5 V的電位中，經由此記憶胞 的電流是藉由在相對應位元線上之讀出放大器3偵測。 此在圖中顯示記憶胞MC2是相鄰於字元線WL2與位元線 BLO。此記憶胞MC2被認爲是故障。經由此記憶胞MC2而位 元線BLO與字元線WL2短路，其在此圖中藉由短路弧線KS 而槪要圖式說明。若此短路在例如記憶體之正常操作期間 繼續存在，因此可以在選擇記憶胞時，沿著字元線WL2在 以上所說明的操作方式中，不依照順序實施讀取過程：例 如用於讀出記憶胞MC2之資料信號，而將字元線WL2與選 擇電位GND二0V連接◦此其他的字元線WLO，WL1與WLm是 與電位V 1 == 0 . 5 V連接，同樣地位元線BLO至BLn是與電位 V 1 = 0 . 5V連接。藉由此讀出之記憶胞MC2而改變字元線 WL2之電位位準（ρ〇 t en t i a 1 1 e u e 1 )。此電位位準是取決於 記憶胞MC2之剩餘電阻値，而本身到達OV與Ο . 5V之間。 在此情況中資訊應由記憶胞MC3讀出，因此一個經由讀出 放大器3待偵測之電流由於改變之電位位準而變化。在此 情況中記憶胞MC3之讀出過程可以不依照順序。 在此情況中將位元線BL0以冗餘字元線更換並不足夠。 因爲字元線WL2與位元線BL0依然短路，可以沿著字元線 WL2不依照順序而進行讀出過程。在此情況中字元線WL2必 512358 五、發明説明（7 ) 須同樣以冗餘字元線更換。這造成例如記憶胞MC3可以不 再經由位元線BL2讀出或寫入。 ’ 選擇電路2與讀出放大器3藉由存取控制器4作爲控制 裝置或藉由其信號S 1與S2控制。如同寫入，用於讀出記 憶胞MC3之資料信號DA是經由此與記憶胞MC3連接之位元 線BL2，而將列線路WL2與選擇電位GND連接。根據本發明 須控制此涉及短路之位元線BLO，使得它用於讀出記憶胞 MC3之資料信號DA而在讀出放大器3中被絕緣。此位 元、線在讀出放大器3中因此具有飄浮或浮動特性之狀態。 此相鄰於短路之記憶胞MC2之位元線BLO是用於讀出記憶 胞MC3之資料信號DA，因此經由記憶胞MC2而在電位GRD 二0V中放電。只要達到此狀態，記憶胞MC3之讀出可以經 由位元線BL2實施。字元線WL2或其電位位準至此時點不 再受到故障記憶胞MC2之影響。 此外，在此圖中顯示讀出放大器3之實施例。位元線BLO 至BLn是各自與驅動電路30至3n連接。驅動電路30至3n 連接。驅動電路30至3n因此同樣的形成。它例如具有切 換電晶體，其可於導電狀態中或非導電狀態中操作。經由 驅動電路30至3n，位元線BL0至BLn例如可以施加電位 VI。此驅動電路30至3n或其切換電晶體對此是在相對應 之導電狀態中。爲了將各位元線BL0至BLn在讀出放大器3 中電性絕緣，其相對應之驅動電路30至3n或其切換電晶 體是在相對應的非導電狀態中操作。 將各記憶體單元40至4n配置給各驅動電路30至3n。此 -9- 512358 五、發明説明（8 ) 等驅動電路因此可藉由此等記憶體單元控制，此等記憶體 單元40至4n例如各自具有一電性可程式元件纟〇，其中一 待儲存的資訊可以持久地儲存◦例如在記憶體單元40中儲 存相對應的資訊，位元線BL0在讀出資料信號DA時，在讀 出放大器3中相對應地被絕緣，因爲它與故障的記憶胞扣2 連接。 此記憶胞陣列1之記憶胞MC例如在功能測試中測試其功 能性能。若因而確定故障的記憶胞MC，因此相對應之位元 線可以以所描述的方式控制。此記憶胞陣列1因此可以完 全被測試，而讀出過程或寫入過程沒有受到短路之負面影 響。當記憶胞MC發生故障時，可以將所涉及之位元線BL0 至BLn以冗餘位元線RBL更換。在維修中以冗餘之位元線 RBL只須將涉及相關之位元線（例如位元線BL0 )更換。 符號之說明 1 .....記憶胞陣列 2 .....列選擇電路 3 .....讀出放大器 4 .....存取控制器 30 ... 3n ....驅動電路 4 0 ... 4 η ....記憶體單元 50____元件 BLO . , . BLn ..位元線 DA____資料信號 MC2 ...記憶胞 WLO. . .WLi ..列線路 -10-

Claims (1)

1. 512358

   六、申請專利範圍 1 . 一種積體記憶體， -具有記憶胞（MC )，其有磁阻性記憶體效應，此記憶 胞是接通介於多個線路（BLO至BLn)之各一與多個列 線路（WLO至WLm)各一之間， 一其中行線路（BLO至BLn)與讀出放大器（3 )連接， 一其中列線路（WLO至WLm)可各與一用於選擇信號（GRD) 之端子連接，用以讀出所選擇記憶胞（MC3)之資料信 號（DA )，或經由此與被選擇記憶胞（MC3 )相連接之行 線路（BL2 )，而將資料信號（DA )寫入所選擇之記憶胞 (MC3)中，其特徵爲， 須形成讀出放大器（3 )並且可藉由控制裝置（4 )控制 ，使得至少一個此未與被選擇之記憶胞（MC3 )相連接之 行線路（BLO )(其與至少一個故障記憶胞（MC2 )相連接）， 藉由它而造成在列線路（W L 2 )與行線路（B L 0 )之各~'之 間的短路（KS )，用於讀出或寫入之資料信號（DA )，在 讀出放大器（3 )中被電性絕緣。 2 ·如申請專利範圍第1項之積體記憶體，其中 此等行線路（BLO至BLn )與各一個驅動電路（30至3n) 連接，其可在導電狀態中或非導電狀態中操作。 3 ·如申請專利範圍第2項之積體記憶體，其中 各驅動電路（30至3n)配置一記憶體單元（40至4n)， 藉由它可控制驅動電路（3 0至3 η )。 4 .如申請專利範圍第3項之積體記憶體，其中 此記億體單元（40至4η )至少具有一電性可程式或一 π- 512358 六、申請專利範圍 藉由能量射線可程式之兀件（5 〇 ) ° 5 .如申請專利範圍第1至4項中任一項之積體記憶體’其 中此積體記憶體至少具有一冗餘行線路（RBL)用於更換 此等行線路（BLO至BLn)之一 ° -12