CN1337715A - 存储单元具有磁阻存储效应的集成存储器 - Google Patents

存储单元具有磁阻存储效应的集成存储器 Download PDF

Info

Publication number
CN1337715A
CN1337715A CN01122146A CN01122146A CN1337715A CN 1337715 A CN1337715 A CN 1337715A CN 01122146 A CN01122146 A CN 01122146A CN 01122146 A CN01122146 A CN 01122146A CN 1337715 A CN1337715 A CN 1337715A
Authority
CN
China
Prior art keywords
storage unit
alignment
memory cell
line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01122146A
Other languages
English (en)
Other versions
CN1199185C (zh
Inventor
P·佩赫米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1337715A publication Critical patent/CN1337715A/zh
Application granted granted Critical
Publication of CN1199185C publication Critical patent/CN1199185C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种集成存储器,它具有一些有磁阻存储效应的存储单元(MC),所述的存储单元分别被连接在列线(BL0～BLn)与行线(WL0～WLm)之间。所述的行线(WL2)可以与选择信号(GND)的端子相连,以便通过与存储单元(MC3)相连的列线(BL2)读取存储单元之一(MC3)的数据信号(DA),或向存储单元之一(MC3)写入数据信号(DA)。如此地控制不与存储单元(MC3)相连的一个或多个列线(BL0,BL1,BLn),使得其在读放大器(3)内被电隔离开,以便读取或写入数据信号(DA)。由此,在存在故障存储单元(MC2)的情况下,可以实现有序地读取或写入所述存储单元(MC3)的数据信号(DA)。

Description

存储单元具有磁阻存储效应的集成存储器
技术领域
本发明涉及一种其存储单元具有磁阻存储效应的集成存储器，所述的存储单元分别被连接在多个列线中的一个与多个行线中的一个之间，其中，所述的列线与读放大器相连，且所述的行线均可以与选择信号的端子相连，以便通过该与存储单元相连的列线读取存储单元之一的数据信号，或向存储单元之一写入数据信号。
背景技术
为了存储数据信号，具有磁阻存储效应的存储单元通常都具有状态可变的铁磁层。该存储效应通常以所谓的GMR(巨磁阻)效应或TMR(隧道磁阻)效应而为大家所公知。在此，这类存储单元的电阻取决于所述铁磁层中的磁化。
具有这类存储单元的存储器也被称为所谓的MRAM存储器，其构造经常类似于譬如DRAM型集成存储器。这类存储器通常为如下存储单元布置，即该布置具有基本相互平行的行线和列线，其中所述的行线通常与列线垂直。
从WO99/14760中可以得知该类MRAM存储器。在此，存储单元分别被连接在行线中的一个与列线中的一个之间，并且与相应的列线和行线作电连接。在此，具有磁阻存储效应的存储单元比所述行线和列线的电阻要高。所述的行线均可以与选择信号的端子相连，以便通过与存储单元相连的列线读取存储单元之一的数据信号，或向存储单元之一写入数据信号。为了读取存储单元中的一个内的数据信号，所述列线被连接在一个读放大器上。为了读取，对所述列线上可以检测的电流进行测量。
在这类MRAM存储器中，没有二极管或晶体管，该二极管或晶体管为了读取或写入数据信号而根据寻址把存储单元与相应的列线连接起来。由此，在所述存储单元的几何布置中可以获得特殊的优点。
由于受制造条件的影响(譬如工艺的波动)或因老化的原因，各个存储单元可能具有一个不理想的较低电阻，并由此出现故障。相应连接的列线和行线主要是通过这类故障存储单元而发生短路。该短路还会影响沿着该列线或行线的其它存储单元。另外在功能测试中，由于一个存储单元发生短路，将导致不能测试沿着相关线路的其它存储单元。在修理带有被损存储单元的存储器时，该问题不能通过替代掉单个相关的行线或列线来克服，这是因为该短路依旧会妨害其它相关线路的存储单元的功能。此外，依旧存在的短路还会在其它线路上引起寄生电流，这可能对读取或写入过程带来不利影响。因此在该情形下，需要代替故障存储单元的两个相关的线路。
发明内容
本发明的任务在于提供一种前文所述类型的集成存储器，以便在存储单元出现故障、而该故障存储单元又在所述行线和列线之间触发短路的情况下，实现继续有序地读取或写入其余存储单元的数据信号。
该任务由权利要求1所述的集成存储器来解决。
其它的优选扩展或改进方案由从属权利要求给出。
在本发明的集成存储器中，当存储单元出现故障、而该故障存储单元又在相应连接的行线和列线之间触发短路时，如此来在所述读放大器内分开相关的列线，使得相应连接的行线可以继续工作。所述与故障存储单元相连的行线可以譬如继续用于集成存储器的正常工作或测试工作。由于相应的列线在读放大器内分开后具有一种浮动或漂移的状态，所以它可以通过短路的存储单元被置为与该故障存储单元相连的行线的电位。由此，经相关行线的读取或写入过程不再受所述故障存储单元的不利影响。同时，在读放大器内分开相关列线的费用相当低。只需替代掉相关的列线就可以进行必要的修理。
在本发明存储器的一种扩展方案中，所述的列线与相应的驱动电路相连，该驱动电路可以工作在导通或非导通状态。利用该驱动电路可以如此地控制所述的列线，使得其在读取或写入数据信号时被电隔离。在此，该驱动电路工作在非导通状态。所述相应的驱动电路譬如具有晶体管形式的开关装置，它们通过其源极-漏极线路与各列线相连。该晶体管工作在相应的非导通状态。
在本发明的一种改进方案中，所述的每个驱动电路都分配了一个存储单元，由该存储单元可以控制每个驱动电路。在每个存储单元中可以存储譬如哪些列线被连接在故障存储单元上等信息。在此，所述的每个存储单元为相应分配的驱动电路生成一个相应的控制信号。所述的存储单元譬如具有一种可电编程的元件或一种可通过能量辐射进行编程的元件。后者譬如可以实施为所谓的激光熔丝，它可以借助激光辐射进行编程。需存储的信息可以利用这种可编程的元件持续地得到存储，以便只须一次就可以实现检测故障存储单元的功能测试。
所述集成电路优选地具有冗余的存储单元，以用于修理出故障的存储单元，该冗余存储单元被包括在至少一个冗余列线中，而该冗余行线和/或列线可以按地址替代具有被损存储单元的常规列线。在此，譬如利用一种外部的检验装置来检验该集成存储器，并接着借助所谓的冗余分析来对冗余元件进行编程。于是，一个冗余电路具有一些譬如为可编程熔丝形式的可编程元件，以用来存储需代替线路的地址。
为了在存储单元有故障的情况下对所述集成存储器进行修理，只要用冗余列线替代掉所述相关的列线就可以了。由于读放大器中与短路相关的列线在读取或写入的过程中被电隔离，所以所述相关的行线可以继续工作。由此有利地降低了修理费用。
如果所述集成存储器具有多个冗余的行线和列线，那么，倘若事先把与故障存储单元相连的列线隔开，便可以在存储单元有故障的情况下继续为其余的存储单元进行功能测试。利用这种方法，即使在其间出现故障存储单元，也可以对集成存储器的许多存储单元进行测试。这有个优点，就是可以借助接下来的冗余分析有目的地对所述冗余线路进行最佳编程。由于冗余线路通常是有限的，所以利用该方式可以提高需制作的集成存储器的产量。
下面借助附图来详细阐述本发明。
附图说明
附图示出了其存储单元MC具有磁阻存储效应的MRAM存储器的实施例。
具体实施方式
只要其阻值高于列线和行线，则所有已知的GMR/TMR元件都适合作为该存储单元。此处的列线被标为位线BL0～BLn，行线被标为字线WL0～WLm。在此，存储器具有示例数目的字线和位线。布置在矩阵形存储单元区1内的存储单元MC分别被连接在所述位线BL0～BLn中的一个与所述字线WL0～WLm中的一个之间。
为了在存储单元MC之一中写入信息或数据信号，所述相应连接的位线和字线被接在图中未示出的各电流源上。利用流经相应导线的电流在相关存储单元MC所处的导线交叉点附近产生一个叠加的磁场，由该磁场把相关存储单元的磁层置为某种状态。在此，所述的存储单元具有磁滞现象。
为了从所述存储单元MC内的一个中读取数据信号，譬如把相应的位线接到读放大器3上。为了读取，由行线选择电路2控制相关的字线，并通过开关装置给该字线施加一个预定的选择信号或选择电位，譬如参考电压GND＝0V，由此产生一个流经需读取的存储单元的电流。所有其它的字线和相应的位线被置为譬如为V1＝0.5V的电位。由相应位线上的读放大器3检测流经该存储单元的电流。
图中所示的存储单元MC2被连接在字线WL2和位线BL0上。假定该存储单元MC2出现了故障。位线BL0和字线WL2便通过该存储单元MC2短路，在图中是通过短路弧线KS来表示的。譬如，如果在存储器的正常工作期间存在该短路，那么按照上述的工作方法，在选择沿着字线WL2的存储单元时可以不执行有序的读取过程：譬如为了读取存储单元MC2中的数据信号而将所述的字线WL2与选择电位GND＝0V相连。另外的字线WL0、WL1和WLm被连接在电位V1＝0.5V上。同样，位线BL0～BLn也与该电位V1＝0.5V相连。由于存储单元MC2的短路而改变了字线WL2的电位。根据存储单元MC2的剩余电阻值，该电位值趋于0～0.5V之间。如果在该情形下读取存储单元MC3的信息，则由于所述电位值的改变，需由读放大器3进行检测的电流便会发生讹误。在该情况下，有序地读取所述的存储单元MC3是不可能的。
在该情形下，用冗余的位线代替位线BL0是不够的。由于所述的字线WL2和位线BL0依旧短路，所以沿着字线WL2不能实现有序的读取过程。在该情形下，所述的字线WL2同样必须用冗余字线来代替。这样便导致了譬如所述的存储单元MC3再也不能通过位线BL2读取或写入。
选择电路2和读放大器3由控制装置形式的接入控制器4或其信号S1、S2来控制。如同上文所述，为了经与存储单元MC3相连的位线BL2从存储单元MC3中读取数据信号DA，所述的行线WL2被连接在选择电位GND上。根据本发明，与短路相关的位线BL0被如此地控制，使得在读取存储单元MC3的数据信号DA时在读放大器3内隔离掉该位线BL0。于是在读放大器3内，该位线具有一种浮动或漂移的状态。据此，为了读取存储单元MC3的数据信号DA，所述连接在短路存储单元MC2处的位线BL0通过存储单元MC2被放电到电位GND＝0V。一旦达到该状态，便可以经位线BL2实现存储单元MC3的读取。在此时间点上，所述的字线WL2或其电位值不再受到故障存储单元MC2的影响。
此外，在图中还示出了读放大器3的实施方案。所述的位线BL0～BLn分别连接在驱动电路30～3n上。在此，所述的驱动电路30～3n的结构相同。所述驱动电路譬如具有一些开关晶体管，而这些开关晶体管可以工作在导通或非导通状态。通过驱动电路30～3n，譬如可以给所述的位线BL0～BLn施加电位V1。在此，驱动电路30～3n或其开关晶体管为相应的导通状态。为了在读放大器3内电隔离各位线BL0～BLn，相应的驱动电路30～3n或其开关晶体管工作在相应的非导通状态。
每个驱动电路30～3n都分配了相应的存储单元40～4n。在此，可以通过该存储单元来控制所述的驱动电路。所述的存储单元40～4n譬如具有电可编程的元件50，其中可持续地存储需存储的信息。譬如，在该存储单元40内存储相应的信息，以便在读取数据信号DA时在读放大器3内相应地隔离所述的位线BL0，因为该位线被连接在故障存储单元MC2上。
譬如在功能测试中，对存储单元区1的存储单元MC的性能进行检验。在此，如果确定存储单元MC存在故障，则可以以上述方式控制相应的位线。由此可以完全地测试存储单元区1，而读取或写入过程不会受到短路的不利影响。当存储单元MC出现故障时，可以用所示的冗余位线RBL来代替相关的位线BL0～BLn。在利用冗余位线RBL进行修理时，只需替代掉相关的位线(譬如BL0)就可以了。

Claims (5)

1.一种集成存储器，
-具有一些带有磁阻存储效应的存储单元(MC)，所述的存储单元分别被连接在多个列线(BL0～BLn)中的一个与多个行线(WL0～WLm)中的一个之间，
-其中，所述的列线(BL0～BLn)和读放大器(3)相连，
-其中，所述的行线(WL0～WLm)均可以与选择信号(GND)的端子相连，以便通过与所选存储单元(MC3)相连的列线(BL2)读取所选存储单元之一(MC3)的数据信号(DA)，或向所选存储单元之一(MC3)写入数据信号(DA)，
其特征在于：
如此地构造和通过控制装置(4)控制所述的读放大器(3)，使得至少一个不与所选存储单元(MC3)相连的、而与至少一个故障存储单元(MC2)相连的列线(BL0)在读放大器(3)内被电隔离开，以便读取或写入数据信号(DA)，其中所述的故障存储单元在所述的行线(WL2)和列线(BL0)之一之间引起了短路(KS)。
2.如权利要求1所述的集成存储器，其特征在于：
所述的列线(BL0～BLn)被连接在相应的驱动电路(30～3n)上，而所述驱动电路可以工作在导通状态或非导通状态。
3.如权利要求2所述的集成存储器，其特征在于：
所述相应的驱动电路(30～3n)分配了存储单元(40～4n)，所述驱动电路(30～3n)可以由该存储单元进行控制。
4.如权利要求3所述的集成存储器，其特征在于：
所述的存储单元(40～4n)具有至少一个电可编程的、或通过能量辐射进行编程的元件(50)。
5.如权利要求1～4之一所述的集成存储器，其特征在于：
所述的集成存储器具有至少一个冗余列线(RBL)，用于替代所述列线(BL0～BLn)中的一个。
CNB011221461A 2000-07-03 2001-07-03 存储单元具有磁阻存储效应的集成存储器 Expired - Fee Related CN1199185C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10032274A DE10032274A1 (de) 2000-07-03 2000-07-03 Integrierte Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt
DE10032274.3 2000-07-03

Publications (2)

Publication Number Publication Date
CN1337715A true CN1337715A (zh) 2002-02-27
CN1199185C CN1199185C (zh) 2005-04-27

Family

ID=7647604

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011221461A Expired - Fee Related CN1199185C (zh) 2000-07-03 2001-07-03 存储单元具有磁阻存储效应的集成存储器

Country Status (7)

Country Link
US (1) US6477081B2 (zh)
EP (1) EP1193598A1 (zh)
JP (1) JP3626120B2 (zh)
KR (1) KR100445293B1 (zh)
CN (1) CN1199185C (zh)
DE (1) DE10032274A1 (zh)
TW (1) TW512358B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100419904C (zh) * 2003-06-18 2008-09-17 台湾积体电路制造股份有限公司 磁阻式随机存取存储器电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19914489C1 (de) * 1999-03-30 2000-06-08 Siemens Ag Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher
JP2003151262A (ja) * 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP4229607B2 (ja) * 2001-11-27 2009-02-25 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6768150B1 (en) * 2003-04-17 2004-07-27 Infineon Technologies Aktiengesellschaft Magnetic memory
US7085183B2 (en) 2004-07-13 2006-08-01 Headway Technologies, Inc. Adaptive algorithm for MRAM manufacturing
US7260004B2 (en) * 2006-01-12 2007-08-21 International Busniess Machines Corporation Method and apparatus for increasing yield in a memory circuit
TWI316712B (en) * 2006-06-27 2009-11-01 Silicon Motion Inc Non-volatile memory, repair circuit, and repair method thereof
US20080080226A1 (en) * 2006-09-25 2008-04-03 Thomas Mikolajick Memory system and method of operating the memory system
US8098507B2 (en) * 2009-07-13 2012-01-17 Seagate Technology Llc Hierarchical cross-point array of non-volatile memory
US8363450B2 (en) 2009-07-13 2013-01-29 Seagate Technology Llc Hierarchical cross-point array of non-volatile memory
US9953728B2 (en) 2016-07-21 2018-04-24 Hewlett Packard Enterprise Development Lp Redundant column or row in resistive random access memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2782948B2 (ja) * 1990-11-16 1998-08-06 日本電気株式会社 半導体メモリ
JP3131234B2 (ja) * 1991-01-14 2001-01-31 株式会社日立製作所 半導体装置
US6275411B1 (en) * 1993-07-23 2001-08-14 Nonvolatile Electronics, Incorporated Spin dependent tunneling memory
KR0152168B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 기억장치
US6064083A (en) * 1995-04-21 2000-05-16 Johnson; Mark B. Hybrid hall effect memory device and method of operation
US5768206A (en) * 1995-06-07 1998-06-16 Sgs-Thomson Microelectronics, Inc. Circuit and method for biasing bit lines
TW411471B (en) * 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US6038191A (en) * 1997-10-22 2000-03-14 Texas Instruments Incorporated Circuit for reducing stand-by current induced by defects in memory array
DE19813504A1 (de) * 1998-03-26 1999-09-30 Siemens Ag Schaltungsanordnung und Verfahren zur automatischen Erkennung und Beseitigung von Wortleitungs-Bitleitungs-Kurzschlüssen
DE19963689A1 (de) * 1999-12-29 2001-07-12 Infineon Technologies Ag Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100419904C (zh) * 2003-06-18 2008-09-17 台湾积体电路制造股份有限公司 磁阻式随机存取存储器电路

Also Published As

Publication number Publication date
US20020006061A1 (en) 2002-01-17
JP2002093189A (ja) 2002-03-29
KR100445293B1 (ko) 2004-08-21
KR20020004846A (ko) 2002-01-16
EP1193598A1 (de) 2002-04-03
CN1199185C (zh) 2005-04-27
DE10032274A1 (de) 2002-01-24
US6477081B2 (en) 2002-11-05
JP3626120B2 (ja) 2005-03-02
TW512358B (en) 2002-12-01

Similar Documents

Publication Publication Date Title
US7110288B2 (en) Thin film magnetic memory device having redundant configuration
CN1146913C (zh) 具有带磁致电阻存储效应的存储器单元的集成存储器
US7379327B2 (en) Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells having enhanced read and write margins
US7126845B2 (en) Memory device capable of performing high speed reading while realizing redundancy replacement
JP4170108B2 (ja) 磁気記憶装置
KR20020021614A (ko) 데이터 저장 장치
CN1199185C (zh) 存储单元具有磁阻存储效应的集成存储器
CN1201333C (zh) 存储单元具有磁阻存储效应的集成存储器及其工作方法
KR20050004160A (ko) 매트릭스 및 이의 동작 방법 및 판독 기록 동시 수행ｍｒａｍ 메모리
CN1145167C (zh) 存储单元具有磁阻存储效应的集成存储器
US6778432B2 (en) Thin film magnetic memory device capable of stably writing/reading data and method of fabricating the same
EP1662510B1 (en) Arrangement of write lines in an MRAM device
JP4698715B2 (ja) 薄膜磁性体記憶装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427