JP2009151885A - 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法 - Google Patents
半導体記憶装置、その製造方法、書き込み方法及び読み出し方法 Download PDFInfo
- Publication number
- JP2009151885A JP2009151885A JP2007330271A JP2007330271A JP2009151885A JP 2009151885 A JP2009151885 A JP 2009151885A JP 2007330271 A JP2007330271 A JP 2007330271A JP 2007330271 A JP2007330271 A JP 2007330271A JP 2009151885 A JP2009151885 A JP 2009151885A
- Authority
- JP
- Japan
- Prior art keywords
- tunnel junction
- magnetic tunnel
- transistor
- source
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title description 34
- 238000004519 manufacturing process Methods 0.000 title description 2
- 230000005291 magnetic effect Effects 0.000 claims abstract description 54
- 230000000295 complement effect Effects 0.000 claims abstract description 11
- 230000005415 magnetization Effects 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 abstract description 23
- 239000007924 injection Substances 0.000 abstract description 23
- 102100035420 DnaJ homolog subfamily C member 1 Human genes 0.000 abstract description 13
- 101000804122 Homo sapiens DnaJ homolog subfamily C member 1 Proteins 0.000 abstract description 13
- 239000000243 solution Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 70
- 230000008569 process Effects 0.000 description 14
- 230000005294 ferromagnetic effect Effects 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910019236 CoFeB Inorganic materials 0.000 description 4
- 229910019041 PtMn Inorganic materials 0.000 description 3
- 230000005290 antiferromagnetic effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910003321 CoFe Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【解決手段】半導体記憶装置は、トランジスタ(Tr)のソース・ドレインの両側に、書き込み電流印加時に相補的な抵抗状態をとる2つの磁気トンネル接合素子MTJ1(30A)とMTJ2(30B)が直列に接続されている。
【選択図】図3
Description
トランジスタと、
前記トランジスタのソース・ドレイン拡散層の一方に電気的に接続される第1の磁気トンネル接合素子と、
前記ソース・ドレイン拡散層の他方に電気的に接続される第2の磁気トンネル接合素子と、
を有し、前記第1および第2の磁気トンネル接合素子は、外部から供給される書き込み電流が、前記第1の磁気トンネル接合素子と前記第2の磁気トンネル接合素子において逆方向に流れるように、前記トランジスタに接続される。
互いに隣接し、各々が1つのトランジスタと、前記トランジスタのソース・ドレインの両側に直列に接続される2つの磁気トンネル接合素子と、前記ソース・ドレインのいずれかの側に位置する読み出しノードとを有する第1及び第2のメモリセル、を含み、
前記第1および第2のメモリセルの前記2つの磁気トンネル接合素子の1つに共通に接続される第1のビット線と、
前記第1及び第2のメモリセルの前記読み出しノードに共通に接続される第2のビット線と、
を有する。
互いに隣接し、各々が1つのトランジスタと、前記トランジスタのソース・ドレインの両側に直列に接続される2つの磁気トンネル接合素子と、前記ソース・ドレインのいずれかの側に位置する読み出しノードとを有する第1及び第2のメモリセル、を含み、
前記第1のメモリセルの一方の磁気トンネル接合素子と、前記第2のメモリセルの前記読み出しノードとが接続される第1のビット線と、
前記第2のメモリセルの一方の磁気トンネル接合素子と、前記第1のメモリセルの前記読み出しノードとが接続される第2のビット線と、
を有する。
Vsig=2/7=0.29V
となる。このVsigの電圧を、読出し電圧Vreadの半分の電圧(Vread/2=0.5V)と比較すると、Vsigの方が小さく(Vsig<Vread/2)、データ“0”が書き込まれていたことが検出される。
Vsig=4/7=0.57V
となる。このVsigの電圧を、読出し電圧Vreadの半分の電圧(Vread/2=0.5V)と比較すると、Vsigの方が大きく(Vsig>Vread/2)、データ“1”が書き込まれていたことが検出される。
半導体基板に、トランジスタを形成し、
前記トランジスタのソースおよびドレインのそれぞれに達する第1及び第2の接続プラグを同時に形成し、
前記第1及び第2の接続プラグの各々に接続する磁気トンネル接合素子を同一プロセスで一括形成する、
工程を含む。この方法により、相補型の記憶素子を簡単な工程で作製することができる。
トランジスタのソース電極に第1の磁気トンネル接合素子を接続し、
前記トランジスタのドレイン電極に第2の磁気トンネル接合素子を接続してメモリセルを形成し、
前記メモリセルに書き込み電流を印加して、前記第1及び第2の磁気トンネル接合素子の一方を低抵抗状態にし、他方を高抵抗状態にする、
工程を含む。
トランジスタのソース電極に第1の磁気トンネル接合素子を接続し、
前記トランジスタのドレイン電極に第2の磁気トンネル接合素子を接続してメモリセルを形成し、
前記第1の磁気トンネル接合素子と、前記第2の磁気トンネル接合素子の間に読み出し電圧を印加し、前記トランジスタと、前記第1又は第2の磁気トンネル接合素子との間の接続ノードの電位を検出し、
前記検出した電位を、前記読み出し電圧の1/2の参照電位と比較して、前記メモリセルの状態を検出する、
工程を含む。
11 半導体基板
12 ソース・ドレイン拡散層
13 ワード線
30、30A、30B MTJ(磁気トンネル接合素子)
31 ピンド層
32 トンネルバリア層
33 フリー層
21 ビット線(BL)
22 ソース線(SL)
Tr トランジスタ
ReadBL
読み出し専用ビット線
Claims (8)
- トランジスタのソース・ドレインの両側に、書き込み電流印加時に相補的な抵抗状態をとる2つの磁気トンネル接合素子が直列に接続されている半導体記憶装置。
- トランジスタと、
前記トランジスタのソース・ドレイン拡散層の一方に電気的に接続される第1の磁気トンネル接合素子と、
前記ソース・ドレイン拡散層の他方に電気的に接続される第2の磁気トンネル接合素子と、
を有し、前記第1および第2の磁気トンネル接合素子は、外部から供給される書き込み電流が、前記第1の磁気トンネル接合素子と前記第2の磁気トンネル接合素子において逆方向に流れるように、前記トランジスタに接続されることを特徴とする半導体記憶装置。 - 前記書き込み電流により、前記第1及び第2の磁気トンネル接合素子の一方を低抵抗状態にし、他方を高抵抗状態にすることを特徴とする請求項2に記載の半導体記憶装置。
- 前記第1の磁気トンネル接合素子の一方に接続されるビット線と、
前記第1の磁気トンネル接合素子の他方に接続されるソース線と、
をさらに有することを特徴とする請求項2又は3に記載の半導体記憶装置。 - 前記第1及び第2の磁気トンネル接合素子のいずれか一方と、前記トランジスタの間に配置され、前記第1及び第2の磁気トンネル接合素子の抵抗状態を検出する接続ノード、
をさらに有することを特徴とする請求項2〜4のいずれか1項に記載の半導体記憶装置。 - 前記第1及び第2の磁気トンネル接合素子は、磁化の方向が固定される第1の電極と、磁化の方向が可変の第2の電極と、前記第1および第2の電極の間に挿入される絶縁層とを有することを特徴とする請求項2〜5のいずれか1項に記載の半導体記憶装置。
- 複数のメモリセルの配列を含む半導体記憶装置において、
互いに隣接し、各々が1つのトランジスタと、前記トランジスタのソース・ドレインの両側に直列に接続される2つの磁気トンネル接合素子と、前記ソース・ドレインのいずれかの側に位置する読み出しノードとを有する第1及び第2のメモリセル、を含み、
前記第1および第2のメモリセルの前記2つの磁気トンネル接合素子の1つに共通に接続される第1のビット線と、
前記第1及び第2のメモリセルの前記読み出しノードに共通に接続される第2のビット線と、
を有することを特徴とする半導体記憶装置。 - 複数のメモリセルの配列を有する半導体記憶装置において、
互いに隣接し、各々が1つのトランジスタと、前記トランジスタのソース・ドレインの両側に直列に接続される2つの磁気トンネル接合素子と、前記ソース・ドレインのいずれかの側に位置する読み出しノードとを有する第1及び第2のメモリセル、を含み、
前記第1のメモリセルの一方の磁気トンネル接合素子と、前記第2のメモリセルの前記読み出しノードとが接続される第1のビット線と、
前記第2のメモリセルの一方の磁気トンネル接合素子と、前記第1のメモリセルの前記読み出しノードとが接続される第2のビット線と、
を有することを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330271A JP5141237B2 (ja) | 2007-12-21 | 2007-12-21 | 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330271A JP5141237B2 (ja) | 2007-12-21 | 2007-12-21 | 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009151885A true JP2009151885A (ja) | 2009-07-09 |
JP5141237B2 JP5141237B2 (ja) | 2013-02-13 |
Family
ID=40920842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007330271A Expired - Fee Related JP5141237B2 (ja) | 2007-12-21 | 2007-12-21 | 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5141237B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010079988A (ja) * | 2008-09-25 | 2010-04-08 | Toshiba Corp | 記憶装置 |
JP2012089187A (ja) * | 2010-10-18 | 2012-05-10 | Fujitsu Ltd | メモリセル、半導体メモリ、システムおよびデータ書き込み方法 |
US8331130B2 (en) | 2010-02-19 | 2012-12-11 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
CN102983148A (zh) * | 2011-09-07 | 2013-03-20 | 株式会社东芝 | 存储装置及其制造方法 |
CN102983272A (zh) * | 2011-09-07 | 2013-03-20 | 株式会社东芝 | 存储装置及其制造方法 |
JP2013251035A (ja) * | 2012-06-04 | 2013-12-12 | Toshiba Corp | 磁気ランダムアクセスメモリ |
US9401385B2 (en) | 2014-06-09 | 2016-07-26 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
WO2019171872A1 (ja) * | 2018-03-06 | 2019-09-12 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および撮像装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004220759A (ja) * | 2002-12-27 | 2004-08-05 | Toshiba Corp | 半導体記憶装置 |
WO2006133342A2 (en) * | 2005-06-08 | 2006-12-14 | Grandis, Inc. | Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein |
-
2007
- 2007-12-21 JP JP2007330271A patent/JP5141237B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004220759A (ja) * | 2002-12-27 | 2004-08-05 | Toshiba Corp | 半導体記憶装置 |
WO2006133342A2 (en) * | 2005-06-08 | 2006-12-14 | Grandis, Inc. | Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein |
JP2008546129A (ja) * | 2005-06-08 | 2008-12-18 | グランディス インコーポレイテッド | スピン転移を利用する高速磁気メモリ装置及びそれに用いられる磁気素子 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010079988A (ja) * | 2008-09-25 | 2010-04-08 | Toshiba Corp | 記憶装置 |
US8331130B2 (en) | 2010-02-19 | 2012-12-11 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
JP2012089187A (ja) * | 2010-10-18 | 2012-05-10 | Fujitsu Ltd | メモリセル、半導体メモリ、システムおよびデータ書き込み方法 |
US8885396B2 (en) | 2011-09-07 | 2014-11-11 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
CN102983148A (zh) * | 2011-09-07 | 2013-03-20 | 株式会社东芝 | 存储装置及其制造方法 |
CN102983272A (zh) * | 2011-09-07 | 2013-03-20 | 株式会社东芝 | 存储装置及其制造方法 |
JP2013058522A (ja) * | 2011-09-07 | 2013-03-28 | Toshiba Corp | 記憶装置及びその製造方法 |
US8724377B2 (en) | 2011-09-07 | 2014-05-13 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
JP2013251035A (ja) * | 2012-06-04 | 2013-12-12 | Toshiba Corp | 磁気ランダムアクセスメモリ |
US9147458B2 (en) | 2012-06-04 | 2015-09-29 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
US9548097B2 (en) | 2012-06-04 | 2017-01-17 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
US9401385B2 (en) | 2014-06-09 | 2016-07-26 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
WO2019171872A1 (ja) * | 2018-03-06 | 2019-09-12 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および撮像装置 |
US11482548B2 (en) | 2018-03-06 | 2022-10-25 | Sony Semiconductor Solutions Corporation | Semiconductor device and imaging unit |
Also Published As
Publication number | Publication date |
---|---|
JP5141237B2 (ja) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5233234B2 (ja) | 半導体装置およびその製造方法 | |
JP4149647B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP5141237B2 (ja) | 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法 | |
US6909129B2 (en) | Magnetic random access memory | |
US20070076469A1 (en) | Magnetoresistive effect element and magnetic memory device | |
JP2006210396A (ja) | 磁気メモリ装置及びその読み出し方法 | |
JP2006261592A (ja) | 磁気抵抗効果素子及びその製造方法 | |
JP2006294191A (ja) | 磁気ランダムアクセスメモリのデータ読み出し方法 | |
JP2006185477A (ja) | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 | |
WO2006095389A1 (ja) | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 | |
US10783943B2 (en) | MRAM having novel self-referenced read method | |
JP2007317895A (ja) | 磁気抵抗メモリ装置 | |
JP5990130B2 (ja) | 半導体記憶装置 | |
KR100951068B1 (ko) | 자기 기억 장치 및 그 제조 방법 | |
KR100542849B1 (ko) | 자기 기억 장치, 그 제조 방법 및 자기 기억 장치의 데이터 판독 방법 | |
JP4572102B2 (ja) | 状態の切り換えを容易化するための加熱式mramセル | |
JP4408901B2 (ja) | 磁気メモリ装置及びその読み出し方法 | |
JP4744532B2 (ja) | 磁気メモリ装置及びその書き込み方法 | |
JP4415745B2 (ja) | 固体メモリ装置 | |
US7366010B2 (en) | Magnetic memory | |
JP2009218318A (ja) | 半導体記憶装置及びその製造方法 | |
JP2005340300A (ja) | 磁気メモリ装置及びその製造方法 | |
KR100979350B1 (ko) | 마그네틱 램 및 그 제조 방법 | |
US11004898B2 (en) | Method for manufacturing a magnetic tunnel junction device and device manufactured using such method | |
JP4823070B2 (ja) | 磁気メモリ装置及びその書き込み方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |