JP2012089187A - メモリセル、半導体メモリ、システムおよびデータ書き込み方法 - Google Patents
メモリセル、半導体メモリ、システムおよびデータ書き込み方法 Download PDFInfo
- Publication number
- JP2012089187A JP2012089187A JP2010233444A JP2010233444A JP2012089187A JP 2012089187 A JP2012089187 A JP 2012089187A JP 2010233444 A JP2010233444 A JP 2010233444A JP 2010233444 A JP2010233444 A JP 2010233444A JP 2012089187 A JP2012089187 A JP 2012089187A
- Authority
- JP
- Japan
- Prior art keywords
- voltage line
- voltage
- memory cell
- connection node
- tunnel junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Abstract
【解決手段】 第1磁気トンネル接合素子は、第1電圧線と接続ノードとの間に配置され、固定層が接続ノードに接続され、フリー層が第1電圧線に接続されている。第2磁気トンネル接合素子は、第2電圧線と接続ノードとの間に配置され、固定層が第2電圧線に接続され、フリー層が接続ノードに接続されている。選択トランジスタは、第3電圧線と接続ノードとの間に配置され、ゲートが第4電圧線に接続されている。第1および第2電圧線と第3電圧線とを互いに反対レベルの電圧に設定することで、第1および第2磁気トンネル接合素子の抵抗状態を互いに逆の状態に設定できる。
【選択図】 図1
Description
Claims (6)
- 第1電圧線と接続ノードとの間に配置され、固定層が前記接続ノードに接続され、フリー層が前記第1電圧線に接続される第1磁気トンネル接合素子と、
第2電圧線と前記接続ノードとの間に配置され、固定層が前記第2電圧線に接続され、フリー層が前記接続ノードに接続される第2磁気トンネル接合素子と、
第3電圧線と前記接続ノードとの間に配置され、ゲートが第4電圧線に接続される選択トランジスタと
を備えていることを特徴とするメモリセル。 - 第1電圧線と接続ノードとの間に配置され、固定層が前記接続ノードに接続され、フリー層が前記第1電圧線に接続される第1磁気トンネル接合素子と、
第2電圧線と前記接続ノードとの間に配置され、固定層が前記第2電圧線に接続され、フリー層が前記接続ノードに接続される第2磁気トンネル接合素子と、
第3電圧線と前記接続ノードとの間に配置され、ゲートが第4電圧線に接続される選択トランジスタと
を含む少なくとも1つのメモリセルと、
書き込み動作時に、前記メモリセルに書き込む論理に応じて、前記第1電圧線および前記第2電圧線をハイレベルである書き込み電圧に設定し、または前記第1電圧線および前記第2電圧線をロウレベルに設定する第1ドライバと、
書き込み動作時に、前記メモリセルに書き込む論理に応じて、前記第3電圧線を前記第1電圧線および前記第2電圧線と反対のレベルに設定する第2ドライバと、
書き込み動作時に、前記選択トランジスタをオンするために前記第4電圧線を駆動する第3ドライバと、
を備えていることを特徴とする半導体メモリ。 - 前記第3電圧線に接続されるセンスアンプを備え、
前記第1ドライバは、読み出し動作時に、前記第1電圧線および前記第2電圧線の一方をハイレベルである読み出し電圧に設定し、前記第1電圧線および前記第2電圧線の他方をロウレベルに設定し、
前記第2ドライバは、読み出し動作時に、前記第3電圧線の駆動を停止し、
前記第3ドライバは、読み出し動作時に、前記選択トランジスタをオンするために前記第4電圧線を駆動し、
前記センスアンプは、前記選択トランジスタを介して前記接続ノードから前記第3電圧線に伝達される電圧を前記読み出し電圧の半分の値を有するリファレンス電圧と比較することで、前記メモリセルに保持されている論理を判定すること
を特徴とする請求項2記載の半導体メモリ。 - 一対の前記メモリセルを含むメモリセル対を備え、
前記メモリセル対の前記メモリセルは、接続される前記第4電圧線が互いに異なり、接続される前記第3電圧線が互いに異なり、
前記センスアンプは、前記メモリセル対に接続された一対の前記第3電圧線に接続され、
前記第2ドライバは、読み出し動作時に、前記メモリセル対のうちデータが読み出される前記メモリセルに接続される前記第3電圧線の駆動を停止し、前記メモリセル対のうちデータが読み出されない前記メモリセルに接続される前記第3電圧線を前記リファレンス電圧に設定し、
前記第3ドライバは、読み出し動作時に、前記メモリセル対のうちデータが読み出される前記メモリセルに接続される第4電圧線を駆動し、前記メモリセル対のうちデータが読み出されない前記メモリセルに接続される第4電圧線の駆動を停止すること
を特徴とする請求項3記載の半導体メモリ。 - 請求項2ないし請求項4のいずれか1項記載の半導体メモリと、
前記半導体メモリのアクセスを制御するコントローラと
を備えていることを特徴とするシステム。 - 第1電圧線と接続ノードとの間に配置され、固定層が前記接続ノードに接続され、フリー層が前記第1電圧線に接続される第1磁気トンネル接合素子と、
第2電圧線と前記接続ノードとの間に配置され、固定層が前記第2電圧線に接続され、フリー層が前記接続ノードに接続される第2磁気トンネル接合素子と、
第3電圧線と前記接続ノードとの間に配置され、ゲートが第4電圧線に接続される選択トランジスタと
を含むメモリセルへのデータ書き込み方法であって、
前記メモリセルに書き込む論理に応じて、前記第1電圧線および前記第2電圧線をハイレベルである書き込み電圧に設定し、または前記第1電圧線および前記第2電圧線をロウレベルに設定し、
前記メモリセルに書き込む論理に応じて、前記第3電圧線を前記第1電圧線および前記第2電圧線と反対のレベルに設定し、
前記選択トランジスタをオンするために前記第4電圧線を駆動し、
前記第1磁気トンネル接合素子および前記第2磁気トンネル接合素子の一方と他方とを高抵抗状態と低抵抗状態とにそれぞれ設定することで、前記メモリセルにデータの論理を書き込むこと
を特徴とするデータ書き込み方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010233444A JP5664112B2 (ja) | 2010-10-18 | 2010-10-18 | メモリセル、半導体メモリおよびシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010233444A JP5664112B2 (ja) | 2010-10-18 | 2010-10-18 | メモリセル、半導体メモリおよびシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012089187A true JP2012089187A (ja) | 2012-05-10 |
JP5664112B2 JP5664112B2 (ja) | 2015-02-04 |
Family
ID=46260653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010233444A Expired - Fee Related JP5664112B2 (ja) | 2010-10-18 | 2010-10-18 | メモリセル、半導体メモリおよびシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5664112B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131271A (ja) * | 2011-12-21 | 2013-07-04 | Toppan Printing Co Ltd | 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性メモリ |
JP2013251035A (ja) * | 2012-06-04 | 2013-12-12 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2014017042A (ja) * | 2012-07-11 | 2014-01-30 | Toppan Printing Co Ltd | 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性メモリ |
US9558801B2 (en) | 2014-07-07 | 2017-01-31 | Socionext Inc. | Data holding circuit including latch circuit and storing circuit having MTJ elements and data recovery method |
JP2017037691A (ja) * | 2015-08-10 | 2017-02-16 | 株式会社東芝 | 不揮発性半導体メモリ |
JP2019516205A (ja) * | 2016-03-16 | 2019-06-13 | クロッカス・テクノロジー・ソシエテ・アノニム | オーディオアプリケーション用の磁気抵抗に基づく信号生成回路 |
WO2019163567A1 (ja) * | 2018-02-26 | 2019-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置及び電子機器 |
WO2022064309A1 (ja) * | 2020-09-22 | 2022-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007049353A1 (ja) * | 2005-10-28 | 2007-05-03 | Fujitsu Limited | 磁気メモリ装置及びその書き込み方法 |
JP2008546129A (ja) * | 2005-06-08 | 2008-12-18 | グランディス インコーポレイテッド | スピン転移を利用する高速磁気メモリ装置及びそれに用いられる磁気素子 |
JP2009151885A (ja) * | 2007-12-21 | 2009-07-09 | Fujitsu Ltd | 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法 |
JP2011192345A (ja) * | 2010-03-15 | 2011-09-29 | Fujitsu Ltd | スピン注入型mram、並びにその書き込み方法及び読み出し方法 |
-
2010
- 2010-10-18 JP JP2010233444A patent/JP5664112B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008546129A (ja) * | 2005-06-08 | 2008-12-18 | グランディス インコーポレイテッド | スピン転移を利用する高速磁気メモリ装置及びそれに用いられる磁気素子 |
WO2007049353A1 (ja) * | 2005-10-28 | 2007-05-03 | Fujitsu Limited | 磁気メモリ装置及びその書き込み方法 |
JP2009151885A (ja) * | 2007-12-21 | 2009-07-09 | Fujitsu Ltd | 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法 |
JP2011192345A (ja) * | 2010-03-15 | 2011-09-29 | Fujitsu Ltd | スピン注入型mram、並びにその書き込み方法及び読み出し方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131271A (ja) * | 2011-12-21 | 2013-07-04 | Toppan Printing Co Ltd | 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性メモリ |
JP2013251035A (ja) * | 2012-06-04 | 2013-12-12 | Toshiba Corp | 磁気ランダムアクセスメモリ |
US9147458B2 (en) | 2012-06-04 | 2015-09-29 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
US9548097B2 (en) | 2012-06-04 | 2017-01-17 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
JP2014017042A (ja) * | 2012-07-11 | 2014-01-30 | Toppan Printing Co Ltd | 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性メモリ |
US9558801B2 (en) | 2014-07-07 | 2017-01-31 | Socionext Inc. | Data holding circuit including latch circuit and storing circuit having MTJ elements and data recovery method |
JP2017037691A (ja) * | 2015-08-10 | 2017-02-16 | 株式会社東芝 | 不揮発性半導体メモリ |
US10283180B2 (en) | 2015-08-10 | 2019-05-07 | Kabushiki Kaisha Toshiba | Nonvolatile resistance changing semiconductor memory using first and second writing operations |
JP2019516205A (ja) * | 2016-03-16 | 2019-06-13 | クロッカス・テクノロジー・ソシエテ・アノニム | オーディオアプリケーション用の磁気抵抗に基づく信号生成回路 |
WO2019163567A1 (ja) * | 2018-02-26 | 2019-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置及び電子機器 |
CN111742367A (zh) * | 2018-02-26 | 2020-10-02 | 索尼半导体解决方案公司 | 半导体存储装置和电子设备 |
JPWO2019163567A1 (ja) * | 2018-02-26 | 2021-05-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置及び電子機器 |
WO2022064309A1 (ja) * | 2020-09-22 | 2022-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5664112B2 (ja) | 2015-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5664112B2 (ja) | メモリセル、半導体メモリおよびシステム | |
KR101295429B1 (ko) | 반도체 메모리 및 시스템 | |
KR101312366B1 (ko) | 자기 메모리 장치를 위한 라이트 드라이버 회로 및 자기 메모리 장치 | |
US8811084B2 (en) | Memory array with power-efficient read architecture | |
JP2004103174A (ja) | 半導体記憶装置 | |
US9299410B2 (en) | Reading magnetic memory based on regions within a cell array | |
US20160019955A1 (en) | Memory device | |
JP2010040123A (ja) | 半導体装置 | |
TWI546804B (zh) | 基於電阻比之記憶體胞元 | |
US9934834B2 (en) | Magnetoresistive memory device | |
JP5671972B2 (ja) | 磁気抵抗素子および半導体メモリ | |
JP2007164837A (ja) | 不揮発性記憶装置 | |
TWI816451B (zh) | 用於物理不可複製技術的磁阻式隨機存取記憶體以及相關隨機碼產生方法 | |
TWI754432B (zh) | 記憶體裝置及其形成方法與記憶胞 | |
TWI620182B (zh) | 半導體記憶體裝置 | |
JP5140855B2 (ja) | 半導体装置 | |
JP5310587B2 (ja) | 半導体メモリおよび半導体メモリの動作方法 | |
JP5076175B2 (ja) | 不揮発性半導体記憶装置 | |
JP2009164319A (ja) | 不揮発性半導体記憶装置 | |
KR20210126436A (ko) | 검증을 포함하는 기입 동작을 위한 메모리 장치 및 그것의 동작 방법 | |
JP2010040658A (ja) | 不揮発性半導体記憶装置 | |
JP2009134794A (ja) | 半導体装置 | |
JP2010040079A (ja) | 不揮発性半導体記憶装置 | |
JP2009266256A (ja) | 磁気半導体記憶装置 | |
JP2014229327A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5664112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |