CN102983148A - 存储装置及其制造方法 - Google Patents

存储装置及其制造方法 Download PDF

Info

Publication number
CN102983148A
CN102983148A CN2012100721824A CN201210072182A CN102983148A CN 102983148 A CN102983148 A CN 102983148A CN 2012100721824 A CN2012100721824 A CN 2012100721824A CN 201210072182 A CN201210072182 A CN 201210072182A CN 102983148 A CN102983148 A CN 102983148A
Authority
CN
China
Prior art keywords
mentioned
tunnel junction
magnetic tunnel
junction element
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100721824A
Other languages
English (en)
Inventor
山中贵哉
首藤晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102983148A publication Critical patent/CN102983148A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Abstract

实施例的存储装置包括第1信号线、第2信号线、晶体管、存储区域、导通区域。晶体管分别控制第1信号线和第2信号线之间流过的第1方向的电流及与第1方向相反的第2方向的电流的导通。存储区域在第1信号线和晶体管的一端之间连接，具有第1平行阈值以上的电流流过第1方向时磁化方向成为平行，第1反平行阈值以上的电流流过第2方向时磁化方向成为反平行的第1磁隧道结元件。导通区域在第2信号线和晶体管的另一端之间连接。

Description

存储装置及其制造方法
关联申请
本申请以日本专利申请2011-194633号(申请日：2011年9月7日)为基础申请，享受优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
实施例涉及存储装置及其制造方法。
背景技术
磁阻存储器(MRAM：Magnetoresistive Random Access Memory)是利用磁隧道结(MTJ：Magnetic Tunnel Junction)元件的电阻的变化进行信息的存储的非易失性存储器的一种。MTJ元件具有一对强磁性层和设置在该一对强磁性层间的隧道障壁层。MTJ元件是根据强磁性层的磁化方向中的平行、反平行的状态改变相对于流过隧道障壁层的隧道电流的电阻值的元件。基于这样的MRAM的存储装置中，期望制造步骤的进一步简化。
发明内容
本发明的实施例提供在采用磁隧道结元件的构造中，可实现制造步骤的简化的存储装置及其制造方法。
实施例的存储装置包括第1信号线、第2信号线、晶体管、存储区域、导通区域。
晶体管分别控制第1信号线和第2信号线之间流过的第1方向的电流及与第1方向相反的第2方向的电流的导通。
存储区域在第1信号线和晶体管的一端之间连接。另外，存储区域具有第1平行阈值以上的电流流过上述第1方向时磁化方向成为平行，第1反平行阈值以上的电流流过上述第2方向时磁化方向成为反平行的第1磁隧道结元件。
导通区域在第2信号线和晶体管的另一端之间连接。
根据本发明实施例，可提供在采用磁隧道结元件的构造中，可实现制造步骤的简化的存储装置及其制造方法。
附图说明
图1(a)～(c)是例示第1实施例的存储装置的构成的示意截面图。
图2是例示第1实施例的存储装置的示意平面图。
图3(a)～(c)是图2所示部分的示意扩大截面图。
图4(a)～(b)是存储装置的电路构成的例示图。
图5(a)～(b)是说明具体写入操作的示意截面图。
图6(a)～图9(b)是说明本实施例的制造方法的示意截面图。
图10(a)～(c)是例示第3实施例的存储装置的示意截面图。
图11(a)～图12(b)是说明本实施例的制造方法的示意截面图。
图13是例示第5实施例的存储装置的示意截面图。
图14(a)～(b)是例示存储区域及导通区域的层构造的示意截面图。
图15是例示存储装置及其周边电路的方框图。
图16(a)～(d)是说明具体写入操作的示意截面图。
具体实施方式
以下，根据图说明本发明的实施例。
另外，图面只是示意或概念，各部分的厚度和宽度的关系、部分间的大小的比例等不必与现实相同。另外，即使表示相同部分的场合，根据图面，相对的尺寸、比例也可能不同。
另外，本说明书和各图中，现有图中与前述同样的要素附上同一符号，详细说明适当省略。
(第1实施例)
图1(a)～(c)是例示第1实施例的存储装置的构成的示意截面图。
图2是例示第1实施例的存储装置的示意平面图。
图3(a)～(c)是图2所示部分的示意扩大截面图。
图4(a)～(b)是存储装置的电路构成的例示图。
图1(a)表示图2所示A-A线截面。图3(a)表示图2所示B-B线截面。图3(b)表示图2所示C-C截面。图3(c)表示图2所示D-D线截面。本实施例的存储装置110包括第1信号线BL(1)、第2信号线BL(2)、晶体管Tr、存储区域10、导通区域20。
第1信号线BL(1)及第2信号线BL(2)例如是位线。
晶体管Tr分别控制在第1信号线BL(1)和第2信号线BL(2)之间流过的第1方向的电流及第1方向相反的第2方向的电流的导通。晶体管Tr，例如MISFET(Metal Insulator Semiconductor Field effect transistor：金属绝缘体半导体场效应晶体管)。
实施例中，从第2信号线BL(2)经由晶体管Tr向第1信号线BL(1)的电流的方向d1设为第1方向，其相反方向d2设为第2方向。
图2中，示意表示了存储装置110的平面布局。
如图2，在存储装置110例如等间隔交互配置多条第1信号线BL(1)及多条第2信号线BL(2)。
这里，实施例中，第1信号线BL(1)及第2信号线BL(2)的延伸方向设为X轴方向(行方向)。另外，X轴方向正交的方向设为Y轴方向(列方向)。
多条第1信号线BL(1)及多条第2信号线BL(2)中，以相邻的一对第1信号线BL(1)及第2信号线BL(2)为一组，按各组处理独立的信号。
晶体管Tr设置在一对第1信号线BL(1)及第2信号线BL(2)之间。在该一对第1信号线BL(1)及第2信号线BL(2)之间，多个晶体管Tr并列配置。
多个晶体管Tr在X轴方向及Y轴方向分别以第1间距P1设置。
多条第1信号线BL(1)与晶体管Tr及多条第2信号线BL(2)在Y轴方向以第2间距P2交互配置。即，多条第1信号线BL(1)及多条第2信号线BL(2)逐条交互沿Y轴方向以第2间距P2配置。第2间距P2是第1间距P1的一半。
在与第1信号线BL(1)及第2信号线BL(2)正交的方向(Y轴方向)，配置多个控制线WL。控制线WL是例如字线。
多条控制线WL在X轴方向以第1间距P1配置。
以该控制线WL为栅极电极，在第1信号线BL(1)及第2信号线BL(2)和控制线WL的交差位置设置晶体管Tr。
在该多个晶体管Tr，分别形成存储区域10及导通区域20。多个存储区域10及多个导通区域20以第1间距P1分别在X轴方向及Y轴方向配置。另外，多个存储区域10和多个导通区域20在X轴方向及Y轴方向相互错开一半间距(第1间距P1的一半)配置。
图1(a)表示以这样的多个晶体管Tr中一个为中心的截面。本实施例的存储装置110中，以该一个晶体管Tr为中心的构成形成一个单位。沿第1信号线BL(1)及第2信号线BL(2)的方向和控制线WL的方向，多个单位矩阵状配置。存储装置110中的该单位的构成相同，因此以下的说明中，进行以一个单位为中心的说明。
如图4(a)的电路图及图4(b)的方框图，存储区域10连接在第1信号线BL(1)和晶体管Tr的一端之间。另外，导通区域20连接在第2信号线BL(2)和晶体管Tr的另一端之间。这里，晶体管Tr的一端是晶体管Tr的源极或漏极。本实施例中，晶体管Tr的一端设为源极。另外，晶体管Tr的另一端是晶体管Tr的漏极或源极。本实施例中，晶体管Tr的另一端设为漏极。
即，晶体管Tr的源极侧经由存储区域10与第1信号线BL(1)连接，漏极侧经由导通区域20与第2信号线BL(2)连接。从而，选择晶体管Tr的控制线WL后，在一对第1信号线BL(1)及第2信号线BL(2)之间，存储区域10及导通区域20串联连接。
如图1(a)，存储区域10具有，第1平行阈值以上的电流流过方向d1时磁化方向成为平行，第1反平行阈值以上的电流流过方向d2时磁化方向成为反平行的第1磁隧道结元件MTJ(1)。
另外，导通区域20具有第2磁隧道结元件MTJ(2)。第2磁隧道结元件MTJ(2)即使流过第1平行阈值以上的电流及第1反平行阈值以上的电流之一，磁化方向也维持。
另外，第2磁隧道结元件MTJ(2)在比第1平行阈值大的第2平行阈值以上的电流流过第2方向d2时磁化方向成为平行，比第1反平行阈值大的第2反平行阈值以上的电流流过第1方向d1时磁化方向成为反平行。
这里，平行阈值及反平行阈值是磁隧道结元件的磁化方向反相的电流的阈值，本实施例中，该电流值也称为“磁化反相的阈值”。
图1(b)是例示第1磁隧道结元件MTJ(1)的构造的示意截面图，图1(c)是例示第2磁隧道结元件MTJ(2)的构造的示意截面图。
第1磁隧道结元件MTJ(1)包括按第1下部强磁性体层即第1磁化自由层101(1)、第1隧道障壁层102(1)及第1上部强磁性体层即第1磁化固定层103(1)的顺序层叠的第1层叠体ST1。这里，这些层的层叠方向设为「Z轴方向」。另外，Z轴方向中，从第1磁化自由层101(1)朝向第1磁化固定层103(1)的方向设为“上(上侧)”，其反对方向设为“下(下侧)”。Z轴方向是与X轴方向及Y轴方向正交的方向。
另外，在第1磁隧道结元件MTJ(1)，在第1磁化自由层101(1)的下侧设置第1下部层104(1)，在第1磁化固定层103(1)上侧设置第1上部导电层105(1)。
第1磁化固定层103(1)包含反强磁性层或强磁性层，磁化方向(旋转的方向)设为难以反相。另一方面，第1磁化自由层101(1)包含强磁性层，磁化方向设为容易反相。
第1磁隧道结元件MTJ(1)中，根据相对于第1磁化固定层103(1)的磁化方向的第1磁化自由层101(1)的磁化方向为平行还是反平行，在通过第1隧道障壁层102(1)的隧道电流的电阻值发生变化。
从而，第1磁隧道结元件MTJ(1)中，根据想存储的信息，控制第1磁化自由层101(1)的磁化方向，通过隧道电流量读取电阻值的变化，可以读出存储的信息。
这里，相对于磁化固定层(例如，第1磁化固定层103(1))的磁化方向，磁化自由层(例如，第1磁化自由层101(1))的磁化方向成为平行的状态称为平行状态(以下称为“P状态”)，而成为反平行的状态称为反平行状态(以下称为“AP状态”)。
第1磁隧道结元件MTJ(1)中，在第1磁化自由层101(1)和第1磁化固定层103(1)之间，流过第1平行阈值以上的电流，或第1反平行阈值以上的电流时，第1磁化自由层101(1)的磁化方向反相。
具体地说，从第1磁化自由层101(1)向第1磁化固定层103(1)流过第1平行阈值以上的电流(i1P)时，第1磁化自由层101(1)的磁化方向成为P状态。即，第1磁隧道结元件MTJ(1)通过方向d1的电流(i1P)，成为P状态。
另一方面，从第1磁化固定层103(1)向第1磁化自由层101(1)流过第1反平行阈值以上的电流(i1A)时，第1磁化自由层101(1)的磁化方向成为AP状态。即，第1磁隧道结元件MTJ(1)通过方向d2的电流(i1A)，成为AP状态。
这里，电流i1A比电流i1P大。例如，电流i1A是电流i1P的1.2倍程度。
第2磁隧道结元件MTJ(2)具有与第1磁隧道结元件MTJ(1)同样的构造。即，第2下部强磁性体层即第2磁化自由层101(2)与第1磁化自由层101(1)对应，第2隧道障壁层102(2)与第1隧道障壁层102(1)对应，第2上部强磁性体层即第2磁化固定层103(2)与第1磁化固定层103(1)对应。另外，第2下部层104(2)与第1下部层104(1)对应，第2上部导电层105(2)与第1上部导电层105(1)对应。
第2磁隧道结元件MTJ(2)中，在第2磁化自由层101(2)和第2磁化固定层103(2)之间，比第1平行阈值大的第2平行阈值以上的电流或比第1反平行阈值大的第2反平行阈值以上的电流流过时，第2磁化自由层101(2)的磁化方向反相。
但是，第2磁隧道结元件MTJ(2)中，即使流过第1磁隧道结元件MTJ(1)的磁化方向反相的电流(i1P及i1A)，磁化方向也不反相而维持。
本实施例中，第2磁隧道结元件MTJ(2)的磁化方向维持P状态。从而，第2磁隧道结元件MTJ(2)成为低电阻状态，起到导通区域20的功能。
本实施例的存储装置110中，通过上述的电流i1P及i1A，控制第1磁隧道结元件MTJ(1)的A状态及AP状态，在存储区域10存储信息。即，本实施例的存储装置110中，根据第1磁隧道结元件MTJ(1)的A状态及AP状态，可以存储2值的信息。
在存储区域10记录信息的场合和从存储区域10读出信息的场合，第2磁隧道结元件MTJ(2)都维持P状态，即低电阻状态，即使具有磁隧道结元件的层构造，也起到导通区域20的功能。
这里，说明本实施例的存储装置110的各部的配置例。
如图1(a)，晶体管Tr在例如硅的半导体基板50形成。在半导体基板50，晶体管Tr的源极区域61及漏极区域62以规定的间隔形成。半导体基板50的主面50a上，在源极区域61及漏极区域62之间隔着栅极绝缘膜63设置了控制线WL。以控制线WL作为栅极电极，控制晶体管Tr的ON/OFF(导通/截止)。
半导体基板50的主面50a上，设置覆盖控制线WL的绝缘膜81。在晶体管Tr的源极区域61上方，设置贯通绝缘膜81的第1通孔31。第1通孔31与源极区域61导通。另一方面，在晶体管Tr的漏极区域62上方，设置贯通绝缘膜81的第2通孔32。第2通孔32与漏极区域62导通。
第1通孔31上，设置第1下部金属41(1)，其上设置第1磁隧道结元件MTJ(1)。另外，第2通孔32上设置第2下部金属41(2)，其上设置第2磁隧道结元件MTJ(2)。
在第1磁隧道结元件MTJ(1)上设置第1上部金属42(1)，其上设置第1信号线BL(1)。另外，在第2磁隧道结元件MTJ(2)上设置第2上部金属42(2)，其上设置第2信号线BL(2)。
在第1磁隧道结元件MTJ(1)及第2磁隧道结元件MTJ(2)的周边设置绝缘膜82。第1信号线BL(1)及第2信号线BL(2)在该绝缘膜82上侧露出。
这里，为了改变第1磁隧道结元件MTJ(1)及第2磁隧道结元件MTJ(2)的磁化反相的阈值，有改变构成第1层叠体ST1及第2层叠体ST2的层的材料的方法和改变第1磁化自由层101(1)及第2磁化自由层101(2)的体积的方法。
本实施例中，作为一例，通过改变第1磁化自由层101(1)及第2磁化自由层101(2)的体积，改变磁化反相的阈值。磁化反相的阈值随着第1磁化自由层101(1)及第2磁化自由层101(2)的体积越大而越大。
本实施例中，第1层叠体ST1的第1磁化自由层101(1)和第2层叠体ST2的第2磁化自由层101(2)在同一平面上以同一厚度设置。另外，两层的材料相同。
另外，第1层叠体ST1的第1隧道障壁层102(1)和第2层叠体ST2的第2隧道障壁层102(2)在同一平面上以同一厚度设置。另外，两层的材料相同。
另外，第1层叠体ST1的第1磁化固定层103(1)和第2层叠体ST2的第2磁化固定层103(2)在同一平面上以同一厚度设置。另外，两层的材料相同。
因而，通过改变第1层叠体ST1及第2层叠体ST2从Z轴方向看的外形的面积来改变第1磁化自由层101(1)及第2磁化自由层101(2)的体积，可以改变磁化反相的阈值。
如图2，从第1磁隧道结元件MTJ(1)及第2磁隧道结元件MTJ(2)的Z轴方向看的外形，即，从第1层叠体ST1及第2层叠体ST2的Z轴方向看的外形成为圆形状。本实施例中，与第1磁隧道结元件MTJ(1)的直径D1相比，第2磁隧道结元件MTJ(2)的直径D2大。从而，与第1磁化自由层101(1)的体积相比，第2磁化自由层101(2)的体积大，即使在第2磁隧道结元件MTJ(2)流过电流(i1P及i1A)，磁化方向也不反相而维持。
另一方面，P状态中的第1磁隧道结元件MTJ(1)及第2磁隧道结元件MTJ(2)的电阻值与从Z轴方向看的外形的面积成反比例。本实施例中，通过使从Z轴方向看的第2磁隧道结元件MTJ(2)的面积比第1磁隧道结元件MTJ(1)大，实现P状态的低电阻化，即使是磁隧道结元件，也可以起到导通区域20的作用。
作为具体一例，使第2磁隧道结元件MTJ(2)的直径D2为第1磁隧道结元件MTJ(1)的直径D1的约2.0倍。
从而，第2磁隧道结元件MTJ(2)的P状态的电阻值成为第1磁隧道结元件MTJ(1)的P状态的电阻值的约0.5倍。
如先前说明，本实施例的存储装置110中，第1层叠体ST1及第2层叠体ST2的层构造相同。从而，分别一样层叠磁化自由层、隧道障壁层及磁化固定层后，通过一次蚀刻，可以形成直径D1及D2的第1层叠体ST1及第2层叠体ST2。
另外，实施例中，导通区域20也可以是不包括第2磁隧道结元件MTJ(2)的构成。另外，导通区域20也可以是不包含强磁性体的构成。即，导通区域20也可以仅仅由导通部件构成。
如图2，多个存储区域10及多个导通区域20通过在X轴方向及Y轴方向以均等间距布局，在多个存储区域10及多个导通区域20形成时可以减少曝光步骤。即，以不均等间距布局的场合，难以保持光刻的平衡，必须分别通过个别的曝光步骤形成存储区域10及导通区域20。另一方面，若以均等间距布局，则可保持光刻的平衡，以相同曝光步骤形成存储区域10及导通区域20。从而，可以减少曝光步骤。
另外，导通区域20仅仅由导通部件构成的场合，可以使从Z轴方向看的存储区域10的外形和导通区域20的外形相同，而且可以保持光刻的平衡，制造精度高的制品。
接着，说明本实施例的存储装置110的操作。
如图4(b)，作为存储装置110的周边电路，设置了信号发生装置90及读出放大器91。信号发生装置90在第1信号线BL(1)及第2信号线BL(2)之间施加写入电压或读出电压。
另外，读出放大器91的一方被输入例如第1信号线BL(1)的电压，另一方被输入参照电压ref。该读出放大器91的比较结果成为存储的信息的读出值。
接着，说明信息的写入操作的具体例。
进行信息的写入时，信号发生装置90在第1信号线BL(1)及第2信号线BL(2)之间施加为了流过电流i1P及i1A之一的电压，作为写入电压。
在信息的写入之前，第2磁隧道结元件MTJ(2)成为P状态，即低电阻状态。
图5(a)～(b)是说明具体的写入操作的示意截面图。
图5(a)例示了选择晶体管Tr的控制线WL，从第2信号线BL(2)向第1信号线BL(1)流过电流i1P时的操作。
在第1磁隧道结元件MTJ(1)，从第1磁化自由层101(1)向第1磁化固定层103(1)流过电流i1P。电流i1P是第1磁隧道结元件MTJ(1)的磁化反相的阈值(第1平行阈值)以上的电流值。从而，第1磁隧道结元件MTJ(1)通过流过电流i1P而成为P状态。
另一方面，在第2磁隧道结元件MTJ(2)，从第2磁化固定层103(2)向第2磁化自由层101(2)流过电流i1P。电流i1P是比第2磁隧道结元件MTJ(2)的磁化反相的阈值小的电流值。从而，即使在第2磁隧道结元件MTJ(2)流过电流i1P，也不进行磁化的反相，P状态维持。
本实施例中，AP状态设为比特的“1”，P状态设为比特的“0”。从而，图5(a)例示的操作中，成为存储“0”。
图5(b)例示了选择晶体管Tr的控制线WL，从第1信号线BL(1)向第2信号线BL(2)流过电流i1A时的操作。
在第1磁隧道结元件MTJ(1)，从第1磁化固定层103(1)向第1磁化自由层101(1)流过电流i1A。电流i1A是第1磁隧道结元件MTJ(1)的磁化反相的阈值(第1反平行阈值)以上的电流值。从而，第1磁隧道结元件MTJ(1)通过流过电流i1A而成为AP状态。
另一方面，在第2磁隧道结元件MTJ(2)，从第2磁化自由层101(2)向第2磁化固定层103(2)流过电流i1A。电流i1A是比第2磁隧道结元件MTJ(2)的磁化反相的阈值小的电流值。从而，即使在第2磁隧道结元件MTJ(2)流过电流i1A，也不进行磁化的反相，P状态维持。
从而，图5(b)例示的操作中，成为存储“1”。
上述的写入操作中，第2磁隧道结元件MTJ(2)都维持P状态，保持低电阻状态。从而，即使进行流过任一的电流i1P及i1A的写入操作时，第2磁隧道结元件MTJ(2)都起到导通区域20的电流通路的作用。
接着，说明信息的读出操作的具体例。
信息的读出时，信号发生装置90在第1信号线BL(1)及第2信号线BL(2)之间施加读出电压。读出电压比用于流过写入时的电流i1P及i1A的电压小。
如图4(b)，第1磁隧道结元件MTJ(1)中，根据AP状态及P状态，电阻值变化。另一方面，第2磁隧道结元件MTJ(2)维持P状态，即低电阻状态。从而，读出电压施加时，第2磁隧道结元件MTJ(2)起到导通区域20的电流通路的作用。从而，第1信号线BL(1)和参照电压ref的差分变化，可以进行存储的信息的判别。
这里，说明基于第1磁隧道结元件MTJ(1)的P状态及AP状态的电阻值的一例。
第1磁隧道结元件MTJ(1)为AP状态的场合，电阻值例如7千欧(kΩ)。第1磁隧道结元件MTJ(1)的MR比(磁阻比)设为例如200％的场合，基于第1磁隧道结元件MTJ(1)的P状态(“0”)及AP状态(“1”)的合计的电阻值成为如下。
“0”的场合，合计的电阻值成为10kΩ(寄生电阻)。
“1”的场合，合计的电阻值成为24kΩ。
读出放大器91的输出根据上述的电阻值而变化。从而，根据读出放大器91的输出，可以判别存储的信息。
这样，存储装置110可以根据第1磁隧道结元件MTJ(1)的P状态及AP状态的电阻值的变化，进行信息的记录及读出。另外，写入操作及读出操作中，第2磁隧道结元件MTJ(2)都起到导通区域20的作用。本实施例中，第1层叠体ST1及第2层叠体ST2设为相同层构造，因此在晶体管Tr和第2信号线BL(2)之间不必另外设置导通部(通孔等)，可以简化制造步骤。
(第2实施例)
接着，作为第2实施例，说明存储装置110的制造方法。
图6(a)～图9(b)是说明本实施例的制造方法的示意截面图。
首先，如图6(a)，在半导体基板50利用例如CMOS(ComplementaryMetal Oxide Semiconductor：互补金属氧化物半导体)工艺形成晶体管Tr。从而，在半导体基板50的主面50a侧形成源极区域61及漏极区域62，在这些之间隔着栅极绝缘膜63形成控制线WL。
接着，在晶体管Tr上形成绝缘膜81，在源极区域61及漏极区域62上形成贯通绝缘膜81的第1通孔31及第2通孔32。为了形成第1通孔31及第2通孔32，首先，在绝缘膜81形成贯通孔，在贯通孔的内壁形成阻挡金属后，例如通过CVD(Chemical Vapor Deposition：化学气相沉积)埋入钨(W)。然后，通过CMP(Chemical Mechanical Polishing：化学机械抛光)使表面的平坦化。
接着，如图6(b)，在平坦化绝缘膜81上，形成基底金属层41。基底金属层41采用例如钽(Ta)。基底金属层41的表面粗糙度在例如0.2纳米(nm)以下。
接着，如图7(a)，在基底金属层41上，形成按磁化自由层101、隧道障壁层102及磁化固定层103的顺序层叠的层叠膜SL。另外，在层叠膜SL上形成上部导电层材料105。另外，层叠膜SL及上部导电层材料105也可以连续成膜。
磁化自由层101采用例如CoFeB。隧道障壁层102采用例如M g O。磁化固定层103采用例如CoFeB。
另外，上部导电层材料105例如为SiO2、SiN、Ta、TiAlxNy、TaN、TiN、WN、W、Al2O3。上部导电层材料105可以是采用这些材料之一的单层膜，也可以是采用至少2种的层叠膜。
接着，在上部导电层材料105上涂布光刻胶，通过光刻形成光刻胶图形R1及R2。以该光刻胶图形R1及R2为掩模，蚀刻上部导电层材料105。蚀刻方法例如可以采用RIE(Reactive Ion Etching：反应离子蚀刻)、IBE(IonBeam Etching：离子束蚀刻)及湿蚀刻。根据需要，也可以将这些组合进行蚀刻。未蚀刻而残留的部分成为第1上部导电层105(1)及第2上部导电层105(2)。
第1上部导电层105(1)及第2上部导电层105(2)在然后的蚀刻中用作硬掩模。从而，第1上部导电层105(1)及第2上部导电层105(2)从Z轴方向看的外形与第1磁隧道结元件MTJ(1)及第2磁隧道结元件MTJ(2)的外形对应。根据该第1上部导电层105(1)及第2上部导电层105(2)的外形，可以设定第1磁隧道结元件MTJ(1)及第2磁隧道结元件MTJ(2)的大小。本实施例中，例如，第1上部导电层105(1)及第2上部导电层105(2)从Z轴方向看的外形分别设为圆形状，第2上部导电层105(2)的直径设为第1上部导电层105(1)的直径的约2.0倍。
然后，以第1上部导电层105(1)及第2上部导电层105(2)为硬掩模层，蚀刻层叠膜SL。蚀刻方法可以采用例如RIE、高温RIE(例如，150℃～300℃)及IBE。根据需要，也可以将这些组合进行蚀刻。通过该蚀刻，如图7(b)，形成层叠膜SL残留的一部分即第1层叠体ST1及层叠膜SL残留的另一部分即第2层叠体ST2。即，在第1上部导电层105(1)的下侧，形成第1磁化自由层101(1)、第1隧道障壁层102(1)及第1磁化固定层103(1)的第1层叠体ST1，在第2上部导电层105(2)的下侧，形成第2磁化自由层101(2)、第2隧道障壁层102(2)及第2磁化固定层103(2)的第2层叠体ST2。第1层叠体ST1从Z轴方向看的面积比第2层叠体ST2从Z轴方向看的面积小。
第1层叠体ST1及第2层叠体ST2形成后，用保护膜83覆盖这些。
作为保护膜83，例如采用SixNy、Al2O3、AlxOy(富含氧气：x＜2、y＝3)、SiO2、SiAlxOy、TiO2、ZrO2之一或这些中至少2个的组合。成膜方法采用例如溅射法(包含斜入射淀积)、CVD、ALD(Atomic LayerDeposition：原子层沉积)。本实施例中，作为保护膜83的一例，通过溅射法(包含斜入射淀积)形成30nm的膜厚的SiN。
接着，如图8(a)，淀积层间绝缘膜84，在第1层叠体ST1及第2层叠体ST2之间埋入。层间绝缘膜84采用例如SiO2、SiOF、SiOC。然后，通过CMP使层间绝缘膜84平坦化。另外，平坦化后，将层间绝缘膜84背蚀刻，使第1上部导电层105(1)及第2上部导电层105(2)上侧的一部分露出。
接着，如图8(b)，在露出的第1上部导电层105(1)及第2上部导电层105(2)上，使上部金属材料42淀积，使第1上部导电层105(1)及第2上部导电层105(2)接触。上部金属材料42采用例如Ti，Ta，TiN，W，TaN。
接着，通过光刻及蚀刻，除去上部金属材料42、层间绝缘膜84及基底金属层41的一部分。从而，如图9(a)，从Z轴方向看，包含第1层叠体ST1及第2层叠体ST2的部分以外的上部金属材料42、层间绝缘膜84及基底金属层41被除去。然后，使保护膜85淀积。保护膜85的材料与保护膜83同样。
接着，如图9(b)，在保护膜85上使绝缘膜82淀积，进行表面的平坦化后，例如通过镶嵌法形成铜(Cu)的第1信号线BL(1)及第2信号线BL(2)。从而，在第1信号线BL(1)和第1通孔31之间，形成具有第1磁隧道结元件MTJ(1)的存储区域10，在第2信号线BL(2)和第2通孔32之间，形成具有第2磁隧道结元件MTJ(2)的导通区域20。
通过这样的步骤，完成存储装置110。
上述的制造方法中，如图7(a)～(b)的步骤那样，按磁化自由层101、隧道障壁层102及磁化固定层103的顺序分别同样成膜后，通过蚀刻一次形成不同大小的第1层叠体ST1及第2层叠体ST2。从而，于第1层叠体ST1形成后通过个别步骤在第2通孔32上形成导通部件的场合比，可以显著实现制造步骤的简化。另外，根据用作蚀刻时的硬掩模的第1上部导电层105(1)及第2上部导电层105(2)的大小，可以简单且正确设定第1层叠体ST1及第2层叠体ST2的大小，容易制造体积不同的第1磁化自由层101(1)及第2磁化自由层101(2)。
另外，存储装置110中，如图2，包括多个存储区域10(图2中，表示了第1磁隧道结元件MTJ(1)的区域)和多个导通区域20(图2中，表示了第2磁隧道结元件MTJ(2)的区域)。
多个存储区域10分别在X轴方向(行方向)及Y轴方向(列方向)以同一间距(第1间距P1)配置。
另外，多个导通区域20分别在X轴方向(行方向)及Y轴方向(列方向)以同一间距(与存储区域10的间距相同的第1间距P1)配置。
从而，多个存储区域10和多个导通区域20在X轴方向及Y轴方向相互错开半个间距配置。
通过这样的布局，可保持存储区域10及导通区域20形成时采用的光刻的平衡。从而，即使存储区域10及导通区域20的大小不同，也可以抑制制造偏差，提供稳定的制品。
(第3实施例)
图10(a)～(c)是例示第3实施例的存储装置的示意截面图。
图10(a)表示以晶体管Tr中的一个为中心的截面。
图10(b)是例示第1磁隧道结元件MTJ(1)的构造的示意截面图，图10(c)是例示导通区域的构造的示意截面图。
如图10，本实施例的存储装置120中，与图1的存储装置110比，导通区域21的层构造不同。
即，存储装置120的导通区域21与存储区域10的第1磁隧道结元件MTJ(1)的部分层构造相同。
具体地说，存储装置120中的导通区域21包括与第1磁隧道结元件MTJ(1)的层叠体ST1的一部分相同的第2磁化自由层101(2)及第2磁化固定层103(2)。即，在导通区域21的层叠体ST21未设置导通区域20的第2层叠体ST2所包含的第2隧道障壁层102(2)。
这样的存储装置120中，与第1磁隧道结元件MTJ(1)的层叠体ST1相同的层可以用相同制造步骤形成，实现制造步骤的简化。另一方面，在导通区域21未设置在导通区域20的第2层叠体ST2包含的第2隧道障壁层102(2)。从而，与导通区域20比，可以实现导通区域21的低电阻化。
另外，图10的存储装置120中，从Z轴方向看，第1层叠体ST1的外形的大小和层叠体ST21的外形的大小不同，但是，也可以是相同外形(相同面积)。即，在层叠体ST21未设置隧道障壁层，因此，即使与第1层叠体ST1相同外形，也可以充分低电阻化。从而，可以充分发挥作为导通区域20的功能。
(第4实施例)
接着，作为第4实施例，说明存储装置120的制造方法。
图11(a)～图12(b)是说明本实施例的制造方法的示意截面图。
这里，图11(a)的在半导体基板50上的晶体管Tr的形成、隔着栅极绝缘膜63的控制线WL的形成、绝缘膜81的形成、第1通孔31及第2通孔32的形成、基底金属层41的形成与图6(a)～(b)的步骤同样。
接着，在基底金属层41上形成磁化自由层101A。接着，在磁化自由层101A上涂布光刻胶，通过光刻在磁化自由层101A上的第2通孔32上形成光刻胶图形R。
接着，如图11(b)，在磁化自由层101A及光刻胶图形R上形成隧道障壁层102A。然后，通过除去光刻胶图形R，使隧道障壁层102A的一部分提升。从而，如图12(a)，除去第2通孔32上的隧道障壁层102A，在该部分形成开口。
接着，如图12(b)，在形成开口的隧道障壁层102A上，顺序层叠磁化固定层103A及上部导电层材料105A，形成层叠膜SL。然后，与图7(b)～图9(b)的步骤同样，蚀刻层叠膜SL，形成第1层叠体ST1及层叠体ST21，形成存储区域10及导通区域21。
通过这样的步骤，完成存储装置120。
通过上述的制造方法，可以通过层叠膜SL的一次蚀刻，一次形成第1层叠体ST1及层叠体ST21。从而，与在第1层叠体ST1形成后通过个别步骤在第2通孔32上形成导通部件的场合比，可以显著简化制造步骤。
(第5实施例)
图13是例示第5实施例的存储装置的示意截面图。
图14(a)～(b)是例示存储区域及导通区域的层构造的示意截面图。
如图13，本实施例的存储装置130在存储区域10设有第1磁隧道结元件MTJ(1)、第3磁隧道结元件MTJ(3)，在导通区域20设有第2磁隧道结元件MTJ(2)、第4磁隧道结元件MTJ(4)。
第3磁隧道结元件MTJ(3)设置在第1信号线BL(1)和第1磁隧道结元件MTJ(1)之间。第3磁隧道结元件MTJ(3)在不同于第1平行阈值的第3平行阈值以上的电流流过第1方向d1时磁化方向成为平行，不同于第1反平行阈值的第3反平行阈值以上的电流流过第2方向d2时磁化方向成为反平行。第3平行阈值比第1平行阈值小或大。第3反平行阈值比第1反平行阈值小或大。本实施例中，以第3平行阈值比第1平行阈值小，第3反平行阈值比第1反平行阈值小的场合为例。
如图14(a)，第3磁隧道结元件MTJ(3)在第1磁隧道结元件MTJ(1)上层叠。
第3磁隧道结元件MTJ(3)具有第3磁化自由层101(3)、第3隧道障壁层102(3)及第3磁化固定层103(3)顺序层叠的第3层叠体ST3。另外，在第3磁化自由层101(3)的下侧设置第3下部层104(3)，在第3磁化固定层103(3)上侧设置第3上部导电层105(3)。
该第3磁隧道结元件MTJ(3)中的第3层叠体ST3的层叠顺序和第1磁隧道结元件MTJ(1)中的第1层叠体ST1的层叠顺序相同。即，第1层叠体ST1从下向上，按第1磁化自由层101(1)、第1隧道障壁层102(1)及第1磁化固定层103(1)的顺序层叠，第3层叠体ST3也以同样顺序层叠。
这样，第1层叠体ST1及第3层叠体ST3的层叠构造设置在第1下部金属41(1)和第1上部金属42(1)之间。
第1层叠体ST1从Z轴方向看的外形的大小和第3层叠体ST3从Z轴方向看的外形的大小相等。从而，为了改变第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)的磁化反相的阈值，有改变构成第1层叠体ST1及第3层叠体ST3的层的材料的方法和改变磁化自由层的厚度的方法。通过这些至少一个方法，本实施例中，将第3磁隧道结元件MTJ(3)的磁化反相的阈值设定成比第1磁隧道结元件MTJ(1)的磁化反相的阈值小。
这样的存储区域10的构造中，例如，沿第1信号线BL(1)到第2信号线BL(2)的电流的方向，第1层叠体ST1的层叠顺序和第3层叠体ST3的层叠顺序成为相同。从而，相对于电流方向的A状态及P状态的状态变化在第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(2)成为相同。另外，除了该特性，还利用磁化反相的阈值的不同，控制第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)的P状态及AP状态。
第4磁隧道结元件MTJ(4)设置在第2信号线BL(2)和第2磁隧道结元件MTJ(2)之间。第4磁隧道结元件MTJ(4)在不同于第2平行阈值的第4平行阈值以上的电流流过第2方向d2时磁化方向成为平行，在不同于第2反平行阈值的第4反平行阈值以上的电流流过第1方向d1时磁化方向成为反平行。第4平行阈值比第2平行阈值小或大。第4反平行阈值比第2反平行阈值小或大。本实施例中，以第4平行阈值比第2平行阈值小，第4反平行阈值比第2反平行阈值小的场合为例。
如图14(b)，第4磁隧道结元件MTJ(4)在第2磁隧道结元件MTJ(2)上层叠。
第4磁隧道结元件MTJ(4)具有按第4磁化自由层101(4)、第4隧道障壁层102(4)及第4磁化固定层103(4)的顺序层叠的第4层叠体ST4。另外，在第4磁化自由层101(4)的下侧设置第4下部层104(4)，在第4磁化固定层103(4)上侧设置第4上部导电层105(4)。
该第4磁隧道结元件MTJ(4)中的第4层叠体ST4的层叠顺序和第2磁隧道结元件MTJ(2)中的第2层叠体ST2的层叠顺序成为相同。即，第2层叠体ST2从下向上，按第2磁化自由层101(2)、第2隧道障壁层102(2)及第2磁化固定层103(2)的顺序层叠，第4层叠体ST4也以同样顺序层叠。
这样，第2层叠体ST2及第4层叠体ST4的层叠构造设置在第2下部金属41(2)和第2上部金属42(2)之间。
第2层叠体ST2从Z轴方向看的外形的大小和第4层叠体ST4从Z轴方向看的外形的大小相等。从而，为了改变第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)的磁化反相的阈值，有改变构成第2层叠体ST2及第4层叠体ST4的层的材料的方法和改变磁化自由层的厚度的方法。通过这些至少一个的方法，第4磁隧道结元件MTJ(4)的磁化反相的阈值设定成比第2磁隧道结元件MTJ(2)的磁化反相的阈值小。
这样的导通区域20的构造中，第1磁隧道结元件MTJ(1)的磁化反相的阈值及第3磁隧道结元件MTJ(3)的磁化反相的阈值即使在第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)流过，第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)的磁化方向也不反相而维持P状态。
从而，第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)成为低电阻状态，起到作为导通区域20的功能。
这样，通过采用在存储区域10层叠第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)，在导通区域20层叠第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)的构造，可以在存储装置130中实现存储2比特的信息的构成。
另外，图13的存储装置130中，适用在存储区域10及导通区域20都层叠磁隧道结元件的构成，但是也可以适用仅仅在存储区域10及导通区域20的一方层叠磁隧道结元件的构造。另外，存储区域10及导通区域20各自中层叠的磁隧道结元件的数也可以为3个以上。
接着，本实施例的存储装置130的操作说明。
图15是例示存储装置及其周边电路的方框图。
图16(a)～(d)是说明具体的写入操作的示意截面图。
图16中，示意图示了存储装置130中的第1磁隧道结元件MTJ(1)～第4磁隧道结元件MTJ(4)、电流的方向及A状态和AP状态。
如图15，作为存储装置130的周边电路，设置信号发生装置90及读出放大器91。在晶体管Tr和第1信号线BL(1)之间设置的存储区域10中，在晶体管Tr侧设置第1磁隧道结元件MTJ(1)，在第1信号线BL(1)侧设置第3磁隧道结元件MTJ(3)。另外，在晶体管Tr和第2信号线BL(2)之间设置的导通区域20中，在晶体管Tr侧设置第2磁隧道结元件MTJ(2)，在第2信号线BL(2)侧设置第4磁隧道结元件MTJ(4)。
接着，说明信息的写入操作的具体例。
信息的写入时，信号发生装置90在第1信号线BL(1)及第2信号线BL(2)之间施加为了流过电流i1A、i1P、i3A及i3P之一的电压，作为写入电压。
这里，电流i3A是用于将第3磁隧道结元件MTJ(3)设为AP状态的电流。电流i3A是在第3反平行阈值以上，小于第1反平行阈值的值。
电流i3P是用于将第3磁隧道结元件MTJ(3)设为P状态的电流。电流i3P是在第3平行阈值以上，小于第1平行阈值的值。
另外，信息的写入之前，第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)成为P状态，即低电阻状态。
另外，即使电流i1A、i1P、i3A及i3P之一流过，第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)也都不发生磁化的反相，维持P状态。
图16(a)例示了电流i1A流过时的操作。即，选择图15的晶体管Tr的控制线WL，从第1信号线BL(1)向第2信号线BL(2)流过电流i1A时的操作。
第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)通过流过电流i1A，两方都成为AP状态。
第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)即使流过电流i1A，也维持P状态，起到导通区域20的功能。
本实施例中，AP状态设为比特的“1”，P状态设为比特的“0”。另外，作为一例，按第1磁隧道结元件MTJ(1)、第3磁隧道结元件MTJ(3)的顺序表示2比特的信息，。
从而，图16(a)例示的操作中，存储2比特的“11”。
图16(b)例示了在成为图16(a)的状态后，电流i3P流过时的操作。即，选择图15的晶体管Tr的控制线WL，从第2信号线BL(2)向第1信号线BL(1)流过电流i3P时的操作。
电流i3P流过时，仅仅第3磁隧道结元件MTJ(3)成为P状态，其他磁隧道结元件MTJ(1)、MTJ(2)及MTJ(4)的状态不反相而维持。第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)起到导通区域20的功能。
从而，图16(b)例示的操作中，存储2比特的“10”。
图16(c)例示了电流i1P流过时的操作。即，选择图15的晶体管Tr的控制线WL，从第2信号线BL(2)向第1信号线BL(1)流过电流i1P时的操作。
第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)通过流过电流i1P，两方都成为P状态。
第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)即使流过电流i1P也维持P状态，起到导通区域20的功能。
从而，图16(c)例示的操作中，存储2比特的“00”。
图16(d)例示了在成为图16(c)的状态后，电流i3A流过时的操作。即，选择图15的晶体管Tr的控制线WL，从第1信号线BL(1)向第2信号线BL(2)流过电流i3A时的操作。
电流i3A流过时，仅仅第3磁隧道结元件MTJ(3)成为AP状态，其他磁隧道结元件MTJ(1)、MTJ(2)及MTJ(4)的状态不反相而维持。第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)起到导通区域20的功能。
从而，图16(d)例示的操作中，存储2比特的“01”。
这里，汇总写入操作。
存储“00”的场合，电流i1P流过。
存储“01”的场合，电流i1P流过后，电流i3A流过。
存储“10”的场合，电流i1A流过后，电流i3P流过。
存储“11”的场合，电流i1A流过。
接着，说明信息的读出操作的具体例。
进行信息的读出时，信号发生装置90在第1信号线BL(1)及第2信号线BL(2)之间施加读出电压。读出电压比最小的写入电压小。
存储装置130中，根据第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)的AP状态及P状态的组合，合计的电阻值变化。从而，第1信号线BL(1)和参照电压ref的差分变化，可以进行存储的信息的判别。
这里，表示了基于第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)的AP状态及P状态的电阻值的一例。
第1磁隧道结元件MTJ(1)为AP状态的场合，电阻值例如是7千欧(kΩ)。另外，第3磁隧道结元件MTJ(3)为AP状态的场合，电阻值例如是3kΩ。第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)的MR比(磁阻比)例如设为200％的场合，基于第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)的AP状态及P状态的组合的合计电阻值如下。
“00”的场合，合计的电阻值成为10kΩ(寄生电阻)。
“10”的场合，合计的电阻值成为16kΩ。
“01”的场合，合计的电阻值成为24kΩ。
“11”的场合，合计的电阻值成为30kΩ。
读出放大器91的输出根据上述的合计的电阻值而变化。从而，根据读出放大器91的输出可以判别存储的信息。另外，本实施例中，在第1磁隧道结元件MTJ(1)的AP状态的电阻值和第3磁隧道结元件MTJ(3)的AP状态的电阻值设有差分。因而，在“10”的场合和“01”的场合中，合计的电阻值产生差异，通过读出放大器91的输出，可以进行判别。
这样，半导体存储装置130通过第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)可以与多值化对应。另外，写入操作及读出操作中，第2磁隧道结元件MTJ(2)及第4磁隧道结元件MTJ(4)都起到导通区域20的作用。本实施例中，存储区域10及导通区域20采用相同层构造，因此，在晶体管Tr和第2信号线BL(2)之间不必另外设置导通部(通孔等)，可以简化制造步骤。
如以上说明，根据实施例的存储装置及其制造方法，可以用磁隧道结元件实现与多值化对应的构造，实现层构造及制造步骤的简化。
另外，上述说明了本实施例及其变形例，但是本发明不限于这些例。例如，对于第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)，P状态设为比特“0”，AP状态设为比特“1”，但是也可以逆转。另外，对于第1磁隧道结元件MTJ(1)及第3磁隧道结元件MTJ(3)，AP状态的电阻值为一例，不限于此。另外，对前述的各实施例或其变形例，本专业技术人员可以适宜进行构成要素的追加、削除、设计变更或者适宜组合各实施例的特征，但是只要包括本发明的要旨，也是本发明的范围所包含的。
虽然说明了本发明的几个实施例，但是这些实施例只是例示，而不是限定发明的范围。这些新实施例可以各种形态实施，在不脱离发明的要旨的范围，可以进行各种省略、置换、变更。这些实施例及其变形是发明的范围和要旨所包含的，也是权利要求的范围记载的发明及其均等的范围所包含的。

Claims (18)

1.一种存储装置，其特征在于，包括：
第1信号线；
第2信号线；
晶体管，分别控制上述第1信号线和上述第2信号线之间流过的第1方向的电流及与上述第1方向相反的第2方向的电流的导通；
存储区域，在上述第1信号线和上述晶体管的一端之间连接，具有第1平行阈值以上的电流流过上述第1方向时磁化方向成为平行，第1反平行阈值以上的电流流过上述第2方向时磁化方向成为反平行的第1磁隧道结元件；
在上述第2信号线和上述晶体管的另一端之间连接的导通区域。
2.权利要求1所述的存储装置，其特征在于，
上述导通区域包含强磁性体，具有上述第1平行阈值以上的电流或第1反平行阈值以上的电流流过时磁化方向都维持的第2磁隧道结元件。
3.权利要求2所述的存储装置，其特征在于，
上述第2磁隧道结元件在比上述第1平行阈值大的第2平行阈值以上的电流流过上述第2方向时磁化方向成为平行，比上述第1反平行阈值大的第2反平行阈值以上的电流流过上述第1方向时磁化方向成为反平行。
4.权利要求2所述的存储装置，其特征在于，
上述第1磁隧道结元件具有按第1下部强磁性体层、第1隧道障壁层及第1上部强磁性体层的顺序层叠的第1层叠体，
上述第2磁隧道结元件具有按第2下部强磁性体层、第2隧道障壁层及第2上部强磁性体层的顺序层叠的第2层叠体。
5.权利要求4所述的存储装置，其特征在于，
上述第1下部强磁性体层和上述第2下部强磁性体层在同一平面上设置为同一厚度，
上述第1隧道障壁层和上述第2隧道障壁层在同一平面上设置为同一厚度，
上述第1上部强磁性体层和上述第2上部强磁性体层在同一平面上设置为同一厚度。
6.权利要求4所述的存储装置，其特征在于，
上述第1下部强磁性体层的体积比上述第2下部强磁性体层的体积小。
7.权利要求1所述的存储装置，其特征在于，
上述导通区域具有与上述第1磁隧道结元件的至少部分的层构造相同的层构造。
8.权利要求1所述的存储装置，其特征在于，
上述存储区域，设置在上述第1信号线和上述第1磁隧道结元件之间，具有不同于上述第1平行阈值的第3平行阈值以上的电流流过上述第1方向时磁化方向成为平行，不同于上述第1反平行阈值的第3反平行阈值以上的电流流过上述第2方向时磁化方向成为反平行的第3磁隧道结元件。
9.权利要求8所述的存储装置，其特征在于，
上述导通区域，设置在上述第2信号线和上述第2磁隧道结元件之间，具有与上述第3磁隧道结元件的至少部分的层构造相同的层构造的层叠体。
10.权利要求1所述的存储装置，其特征在于，
包括多个上述存储区域和多个上述导通区域，
上述多个存储区域在行方向及列方向分别以同一间距配置，
上述多个导通区域在上述行方向及上述列方向分别以同一上述间距配置，
上述多个存储区域和上述多个导通区域在上述行方向及上述列方向相互错开半个间距而配置。
11.权利要求10所述的存储装置，其特征在于，包括：
在上述行方向及上述列方向分别以第1间距设置的多个上述晶体管；
在上述行方向及上述列方向中的一个方向延伸，以上述第1间距的一半的第2间距逐条交互配置的多条上述第1信号线及多条上述第2信号线；
在上述行方向及上述列方向中的另一个方向延伸，以上述第1间距配置的多条控制线，
在上述多个晶体管分别形成上述存储区域及上述导通区域。
12.权利要求4所述的存储装置，其特征在于，
上述第1下部强磁性体层是磁化自由层，上述第1上部强磁性体层是磁化固定层。
13.一种存储装置的制造方法，其特征在于，包括：
在半导体基板形成晶体管，由绝缘膜覆盖上述晶体管的步骤；
形成贯通上述绝缘膜并与上述晶体管的源极区域或漏极区域导通的第1通孔和贯通上述绝缘膜并与上述晶体管的漏极区域或源极区域导通的第2通孔的步骤；
在上述第1通孔及上述第2通孔上形成按下部强磁性体层、隧道障壁层及上部强磁性体层的顺序层叠的层叠膜的步骤；
蚀刻上述层叠膜，在上述第1通孔上残留上述层叠膜的一部分，形成具有第1磁隧道结元件的存储区域，并且在上述第2通孔上残留上述层叠膜的另一部分，形成导通区域的步骤。
14.权利要求13所述的存储装置的制造方法，其特征在于，
在上述导通区域，形成由上述层叠膜的上述另一部分形成的第2磁隧道结元件。
15.权利要求14所述的存储装置的制造方法，其特征在于，
蚀刻上述层叠膜的步骤中，从上述层叠膜的层叠方向看，上述第1磁隧道结元件的面积比上述第2磁隧道结元件的面积小。
16.权利要求14所述的存储装置的制造方法，其特征在于，
在上述半导体基板，在行方向及列方向分别以同一间距形成多个上述晶体管，
在上述多个晶体管分别形成上述第1磁隧道结元件及上述第2磁隧道结元件。
17.一种存储装置的制造方法，其特征在于，包括：
在半导体基板形成晶体管，由绝缘膜覆盖上述晶体管的步骤；
形成贯通上述绝缘膜并与上述晶体管的源极区域或漏极区域导通的第1通孔和贯通上述绝缘膜并与上述晶体管的漏极区域或源极区域导通的第2通孔的步骤；
在上述第1通孔及上述第2通孔上形成下部强磁性体层的步骤；
在上述下部强磁性体层上的除上述第2通孔上的部分形成隧道障壁层，在上述第2通孔上及上述隧道障壁层上形成上部强磁性体层的步骤；
蚀刻由上述下部强磁性体层、上述隧道障壁层及上述上部强磁性体层形成的层叠膜，形成具有在上述第1通孔上残留上述层叠膜的一部分的第1磁隧道结元件的存储区域，并且形成具有在上述第2通孔上残留上述下部强磁性体层及上述上部强磁性体层的一部分的层叠体的导通区域的步骤。
18.权利要求17所述的存储装置的制造方法，其特征在于，
从上述层叠膜的层叠方向看，上述第1磁隧道结元件的面积与上述层叠体的面积相同。
CN2012100721824A 2011-09-07 2012-03-16 存储装置及其制造方法 Pending CN102983148A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP194633/2011 2011-09-07
JP2011194633A JP2013058521A (ja) 2011-09-07 2011-09-07 記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN102983148A true CN102983148A (zh) 2013-03-20

Family

ID=47753099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100721824A Pending CN102983148A (zh) 2011-09-07 2012-03-16 存储装置及其制造方法

Country Status (4)

Country Link
US (1) US8885396B2 (zh)
JP (1) JP2013058521A (zh)
CN (1) CN102983148A (zh)
TW (1) TW201312561A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106058041A (zh) * 2015-04-16 2016-10-26 台湾积体电路制造股份有限公司 用于工艺损伤最小化的mram结构
CN111788672A (zh) * 2018-03-06 2020-10-16 索尼半导体解决方案公司 半导体设备与成像设备

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9373500B2 (en) * 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US20140061827A1 (en) * 2012-08-29 2014-03-06 Headway Technologies, Inc. Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
US10522591B2 (en) * 2013-03-13 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of magneto-resistive random access memory and capacitor
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9691475B2 (en) * 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
KR102399342B1 (ko) * 2015-08-21 2022-05-19 삼성전자주식회사 메모리 장치 및 그 제조 방법
US9780143B2 (en) * 2015-08-25 2017-10-03 Western Digital Technologies, Inc. Implementing magnetic memory integration with CMOS driving circuits
US9887237B2 (en) * 2015-11-18 2018-02-06 Toshiba Memory Corporation Magnetic storage device
US9704919B1 (en) * 2016-06-24 2017-07-11 Qualcomm Incorporated High aspect ratio vertical interconnect access (via) interconnections in magnetic random access memory (MRAM) bit cells
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10461126B2 (en) * 2017-08-16 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory circuit and formation method thereof
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US11189658B2 (en) * 2017-11-22 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
CN111584539B (zh) * 2019-02-18 2023-05-12 联华电子股份有限公司 磁阻式存储器结构
US11415645B2 (en) * 2019-08-23 2022-08-16 Western Digital Technologies, Inc. Magnetic sensor array with one TMR stack having two free layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091703A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 半導体記憶装置
JP2009151885A (ja) * 2007-12-21 2009-07-09 Fujitsu Ltd 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法
WO2011087038A1 (ja) * 2010-01-13 2011-07-21 株式会社日立製作所 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892736B2 (ja) 2001-03-29 2007-03-14 株式会社東芝 半導体記憶装置
US6777730B2 (en) * 2001-08-31 2004-08-17 Nve Corporation Antiparallel magnetoresistive memory cells
JP4283011B2 (ja) * 2003-03-13 2009-06-24 Ｔｄｋ株式会社 磁気メモリデバイスおよびその読出方法
US6784510B1 (en) 2003-04-16 2004-08-31 Freescale Semiconductor, Inc. Magnetoresistive random access memory device structures
JP4247085B2 (ja) 2003-09-29 2009-04-02 株式会社東芝 磁気記憶装置およびその製造方法
JP5233234B2 (ja) 2007-10-05 2013-07-10 富士通株式会社 半導体装置およびその製造方法
JP2010103224A (ja) 2008-10-22 2010-05-06 Toshiba Corp 磁気抵抗素子、及び磁気メモリ
JP2010135512A (ja) * 2008-12-03 2010-06-17 Sony Corp 抵抗変化型メモリデバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091703A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 半導体記憶装置
JP2009151885A (ja) * 2007-12-21 2009-07-09 Fujitsu Ltd 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法
WO2011087038A1 (ja) * 2010-01-13 2011-07-21 株式会社日立製作所 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106058041A (zh) * 2015-04-16 2016-10-26 台湾积体电路制造股份有限公司 用于工艺损伤最小化的mram结构
CN106058041B (zh) * 2015-04-16 2020-07-31 台湾积体电路制造股份有限公司 用于工艺损伤最小化的mram结构
CN111788672A (zh) * 2018-03-06 2020-10-16 索尼半导体解决方案公司 半导体设备与成像设备
US11482548B2 (en) 2018-03-06 2022-10-25 Sony Semiconductor Solutions Corporation Semiconductor device and imaging unit

Also Published As

Publication number Publication date
JP2013058521A (ja) 2013-03-28
TW201312561A (zh) 2013-03-16
US20130058162A1 (en) 2013-03-07
US8885396B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
CN102983148A (zh) 存储装置及其制造方法
JP6316474B1 (ja) 磁気メモリ
CN102983272B (zh) 存储装置及其制造方法
US8542526B2 (en) Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
JP3866567B2 (ja) 半導体記憶装置及びその製造方法
JP4477199B2 (ja) 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリへのアクセス方法および磁気ランダムアクセスメモリの製造方法
US20160149124A1 (en) Mram having spin hall effect writing and method of making the same
TWI760028B (zh) 磁性記憶元件、磁性記憶體以及磁性記憶體的製造方法
JP5150531B2 (ja) 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US11257862B2 (en) MRAM having spin hall effect writing and method of making the same
KR101154468B1 (ko) 고체 메모리 장치와 고체 메모리 셀의 배열 방법
TWI699758B (zh) 磁性記憶體
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
US20020084500A1 (en) Magnetic random access memory and method for manufacturing the same
TWI233200B (en) Magnetic memory apparatus using damanscene process and its manufacturing method
JP5316114B2 (ja) 半導体記憶装置及びその製造方法
JP4729836B2 (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
TW202236271A (zh) 記憶體裝置
US20020146887A1 (en) Method for forming magnetoresistive random access memory with magnetic tunnelling junction
JP3935049B2 (ja) 磁気記憶装置及びその製造方法
JP2005340468A (ja) 半導体装置
JP2002538630A (ja) メモリセル装置およびその製造方法
US20090218559A1 (en) Integrated Circuit, Memory Cell Array, Memory Module, and Method of Manufacturing an Integrated Circuit
JP2005175374A (ja) 磁気メモリ装置及びその製造方法
TW202230840A (zh) 記憶體元件及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130320