CN1538539A - 形成磁性随机存取存储器的磁性隧道结层的方法 - Google Patents

形成磁性随机存取存储器的磁性隧道结层的方法 Download PDF

Info

Publication number
CN1538539A
CN1538539A CNA2004100397614A CN200410039761A CN1538539A CN 1538539 A CN1538539 A CN 1538539A CN A2004100397614 A CNA2004100397614 A CN A2004100397614A CN 200410039761 A CN200410039761 A CN 200410039761A CN 1538539 A CN1538539 A CN 1538539A
Authority
CN
China
Prior art keywords
material layer
layer
mask pattern
insulating barrier
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100397614A
Other languages
English (en)
Inventor
�Ƴ�
黄淳元
宋利宪
金泰完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1538539A publication Critical patent/CN1538539A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种形成磁性随机存取存储器(MRAM)的磁性隧道结(MTJ)层的方法。在衬底上顺序形成下部材料层、绝缘层和上部材料层。在上部材料层的预定区域上形成掩模图案。使用由蚀刻气体产生的等离子顺序去除环绕掩模图案形成的上部材料层、绝缘层和下部材料层，其中，蚀刻气体是具有预定混合比的主要气体和附加气体的混合物，但是不包括氯(Cl2)气。去除掩模图案。这样可以在室温下执行蚀刻处理。因此，有可能避免对MTJ层产生热损伤。蚀刻处理的副产品不稳定，可以避免副产品沉积在MTJ层的两侧，MTJ层具有良好剖面。由于氯(Cl2)气不用作蚀刻气体，因此可避免在MTJ层的两侧产生阶差，并且可避免MTJ层受到不必要的腐蚀。

Description

形成磁性随机存取存储器的磁性隧道结层的方法
技术领域
本发明涉及一种制造磁性随机存取存储器(MRAM)的方法，更具体的说，涉及一种形成MRAM的磁性隧道结(MTJ)的方法。
背景技术
如图1所示，MRAM通常包括用作开关的晶体管T和MTJ层S，其中，MTJ层上记录有数值为“0”或“1”的数据。
下面将参考图1描述传统制造MRAM的方法。包括栅极的栅栈(stack)12形成在半导体衬底10上，之后，源极区14和漏极区16分别形成在栅栈12的两侧，从而形成了具有开关功能的晶体管T。在图1中，附图标记11代表场氧化层。层间介电层18形成在已经在其上形成有晶体管T的半导体衬底10上，以完全覆盖晶体管T。在层间介电层18形成期间，数据线20形成在栅栈12上方，其被层间介电层18覆盖，并与栅栈12平行。接触孔22形成在层间介电层18中，漏极区16经过该孔暴露出来。接触孔22填充有与层间介电层18高度相同的导电插塞24，之后形成衬垫导电层26，以接触层间介电层18上的导电插塞24的上表面。衬垫导电层26形成在数据线20上方。MTJ层S形成在衬垫导电层26的上表面与数据线20相应的预定区域上，然后，形成第二层间介电层28，以覆盖MTJ层S和衬垫导电层26。通孔30形成在第二层间介电层28上，以使MTJ层S的顶面可以经过通孔30暴露在外。填充通孔30的位线32形成在第二层间介电层28上，与栅极和数据线20垂直。
现在参考图2和3来描述形成图1所示的MRAM中所包括的MTJ层S的方法。
如图2所示，下部磁层S1、绝缘层S2和上部磁层S3顺序地形成在衬垫导电层26的预定区域上，之后，在上部磁层S3上形成掩模图案M，以定义形成MTJ层S的位置。此后，如图3所示，使用作为蚀刻掩模的掩模图案M顺序蚀刻上部磁层S3、绝缘层S2和下部磁层S1，然后除掉掩模图案M，从而完成MTJ层S。
这里，可以使用利用氩(Ar)气的离子铣削(ion milling)方法、利用氯气的干蚀刻方法或活性离子刻蚀方法顺序蚀刻上部磁层S3、绝缘层S2和下部磁层S1。
可以使用离地工艺(lift-off process)形成MTJ层S。例如，可以按下述方式形成MTJ层S。首先，在衬垫导电层26上形成光致抗蚀剂材料层图案，以使形成MTJ层S的区域被曝光，然后，构成MTJ层S的材料层S1到S3顺序沉积在该曝光层上。此后，去掉光致抗蚀剂材料层图案，以去除在形成MTJ层S的位置之外的区域上形成的材料层S1到S3。
上述制造MRAM的方法由于MTJ层S的形成方式不同而引起了多种问题。
首先，在使用离子铣削方法形成MTJ层S的情况下，MTJ层S难于具有精密图案，用于形成MTJ层S的蚀刻处理的副产品有可能沉积在MTJ层S的两侧。作为沉积的结果，耳形沉积材料34形成在MTJ层S的两侧，如图3所示。沉积材料34短路构成MTJ层S的材料层，因此，降低了隧道磁阻(TMR)和TMR比。
第二，在使用活性离子蚀刻方法形成MTJ层S的情况下，在MTJ层S的两侧发生底切，由此，插入到上、下部磁层S3和S1之间的隧道阻挡层即绝缘层S2将在蚀刻处理之后由于MTJ层S两侧的缺陷剖面而受到损伤。
第三，在执行使用氯气作为蚀刻气体的干蚀刻方法形成MTJ层S的情况下，在干蚀刻处理之后，有可能在上部和下部磁层S3和S1与绝缘层S2之间产生不连续的边阶差。特别指出，即使在蚀刻处理之后，绝缘层S2也有可能继续被残留的蚀刻气体腐蚀，从而劣化了干蚀刻处理的重复性。由此，难于采用干蚀刻方法形成微米以下尺寸的MTJ层。
第四，在使用离地(lift-off)方法形成MTJ层S的情况下，生产率降低。
发明内容
本发明提供了一种形成MRAM的MTJ层的方法，该方法通过防止蚀刻处理之后的蚀刻处理的副产品沉积在MTJ层的两侧，可以形成具有小于等于1微米尺寸并且剖面良好的MTJ层，并且可以使MTJ层的热损伤最小化。
根据本发明的一个方面，提供了一种制造磁性随机存取存储器(MRAM)的磁性隧道结(MTJ)层的方法。在衬底上顺序形成下部材料层、绝缘层和上部材料层。在上部材料层的预定区域上形成掩模图案。使用由蚀刻气体产生的等离子顺序去除环绕掩模图案形成的上部材料层、绝缘层和下部材料层，其中，蚀刻气体是具有预定混合比的主要气体和附加气体的混合物，但是不包括氯(Cl2)气。去除掩模图案。
优选的，顺序去除环绕掩模图案形成的上部材料层、绝缘层和下部材料层的步骤包括：将其中掩模图案形成在上部材料层上的结构装载到电感耦合等离子蚀刻装置中；和通过将蚀刻气体均匀提供到电感耦合等离子蚀刻装置中，并向电感耦合等离子蚀刻装置施加预定电源功率和预定偏置电压，而在结构上产生等离子。
优选的，主要气体对蚀刻气体的比例在10％到40％的范围内。
优选的，主要气体是三氯化硼(BCl3)，附加气体是氩(Ar)。
优选的，500W-800W的电源功率被施加到电感耦合等离子蚀刻装置中。
优选的，100V-150V的偏置电压被施加到电感耦合等离子蚀刻装置中。
优选的，环绕掩模图案形成的上部材料层、绝缘层和下部材料层在约为25℃的室温下去除。
优选的，下部材料层和上部材料层中的至少一个是单磁层或包括至少一个磁层的多层材料层。
优选的，掩模图案形成尺寸小于微米。
优选的，顺序去除环绕掩模图案形成的上部材料层、绝缘层和下部材料层的步骤包括：去除环绕掩模图案形成的上部材料层和绝缘层；和去除环绕掩模图案形成的下部材料层。
优选的，顺序去除环绕掩模图案形成的上部材料层、绝缘层和下部材料层的步骤包括：去除环绕掩模图案形成的上部材料层；去除环绕掩模图案形成的绝缘层；和去除环绕掩模图案形成的下部材料层。
优选的，在去除下部材料层之前，根据下部材料层的蚀刻特性将主要气体对蚀刻气体的比例在10％-40％的范围内调整。
优选的，当去除绝缘层和下部材料层时，根据绝缘层和下部材料层的蚀刻特性将主要气体对蚀刻气体的比例在10％-40％的范围内调整到适合于绝缘层和下部材料层中的每一个。
优选的，通过顺序沉积钛层和氮化钛层形成衬底。
根据本发明，可以在室温如25℃的温度下执行蚀刻处理。因此，有可能避免对MTJ层的任何热损伤。另外，蚀刻过程的副产品不稳定。因此，可以避免副产品沉积在MTJ层的两侧，从而MTJ层可以具有良好的剖面，此外，由于在本发明中氯(Cl2)气不用作蚀刻气体，因此可以避免在MTJ层的两侧产生阶差，并且可以避免MTJ层受到不必要的腐蚀。
附图说明
本发明的上述特征和优点通过结合附图的对实施例的详细描述将更加明显，其中：
图1是传统磁性随机存取存储器(MRAM)的横截面图；
图2和3是图1中所示的MRAM的磁性隧道结(MTJ)层的结构以及传统的形成MTJ层的方法的横截面图；和
图4是根据本发明优选实施例的制造MRAM的方法的流程图；
图5到7分别是图4中所示的制造MRAM的方法的步骤S10、S20和S30的详细流程图；
图8是由图5到7所示的详细流程图制造的MRAM的横截面图；
图9到11是根据本发明的优选实施例的形成MRAM的MTJ层的方法的横截面图；
图12是根据本发明的优选实施方式的用于形成MRAM的MTJ层的电感耦合等离子蚀刻装置的横截面图；
图13是根据本发明的优选实施方式的使用形成MRAM的MTJ层的方法形成的MTJ层的横截面图；和
图14是将根据本发明的优选实施方式的使用形成MRAM的MTJ层的方法形成的具有小于微米尺寸的MTJ层的滞后特性与使用制造MRAM的传统方法形成的具有大于微米尺寸的MTJ层的滞后特性进行比较得到的曲线图。
具体实施方式
下面将参考附图更进一步的说明根据本发明优选实施例的形成磁性随机存取存储器(MRAM)的磁性隧道结(MTJ)层的方法。在附图中，层和区域的厚度为了更加清楚而进行了放大。
如图4所示的形成MRAM的MTJ层的方法包括：在步骤S10中将晶体管形成在衬底上，然后在步骤S20中采用预定的等离子蚀刻处理在晶体管上方顺序形成数据线和MTJ层，以使MTJ层可以与晶体管相连，和在步骤S30中形成与MTJ层相连的位线。
参考图5，步骤S10包括：在步骤S10a中在衬底上定义有源区域和场区，在步骤S10b中在场区中形成用于器件绝缘的场氧化层，在步骤S10c中将包括栅极的栅栈形成在衬底的有源区域内，和在步骤S10d中分别在栅栈的两侧的有源区域内形成源极区和漏极区。
参考图6，步骤S20包括：在步骤S20a中将第一层间介电层形成在衬底上，以覆盖晶体管，在步骤S20b中将数据线形成在第一层间介电层的预定区域上，最好是直接位于栅栈上方，以使数据线与栅栈平行，在步骤S20c中将第二层间介电层形成在第一层间介电层上，以覆盖数据线，在步骤S20d中将接触孔形成在第一和第二层间介电层上，其中晶体管的预定区域如漏极区可以由该接触孔露出，在步骤S20e中以导电插塞填充接触孔，在步骤S20f中将在其上形成MTJ层的衬垫导电层形成在第二层间介电层上，以使衬垫导电层与导电插塞的顶面相接触并在数据线的上方延伸，和在步骤S20g中通过执行预定的等离子蚀刻处理在衬垫导电层的与数据线相应的区域上形成MTJ层。
参考图7，步骤S30包括：在步骤S30a中将第三层间介电层形成在第二层间介电层上，以覆盖衬垫导电层和MTJ层，在步骤S30b中在第三层间介电层上形成通孔，以使MTJ层经过通孔暴露在外，在步骤S30c中通过使用光刻法在导电层上形成图案而将导电层形成在第三层间介电层上，以填充通孔，和在步骤S30d中在与数据线垂直的方向上形成导电层图案，以使导电层图案可以经过通孔连接到MTJ层。
图8是由步骤S10、S20和S30制造的MRAM的横截面图。参考图8，有源区域AA和场区FA定义在半导体衬底40上，场氧化层42分别形成在场区FA上。由栅栈44以及源极和漏极区域46和48构成的晶体管形成在场氧化层42之间的有源区域AA中。另外，第一层间介电层50形成在半导体衬底40上，以覆盖晶体管，且数据线52形成在第一中间层上，与栅栈44相应。
数据线52用于在MTJ层62上记录数据。当预定电流施加到数据线52时，产生经过MTJ层62的磁场，且晶体管关闭。
第二层间介电层54形成在第一层间介电层50上，以覆盖数据线52，接触孔56贯穿第一和第二层间介电层50和54形成，并离开栅栈44一预定距离，以使晶体管的漏极区48经过该接触孔56暴露在外。接触孔56完全填充有导电插塞58，之后在第二层间介电层54上形成衬垫导电层60，以使衬垫导电层60与导电插塞58的顶面相接触，并在数据线52上方延伸。
MTJ层62形成在衬垫导电层60的与数据线52相应的预定区域上。MTJ层62的剖面好于包括在传统MRAM内的图3所示的MTJ层S的剖面。另外，根据本发明的制造MRAM的方法，不同于现有技术，不会在MTJ层62上产生底切(undercut)，或不会对MTJ层62引起任何热损伤。
第三层间介电层64形成在第二层间介电层54上，以覆盖衬垫导电层60和MTJ层62，并且通孔66贯穿第三层间介电层64形成，从而MTJ层62可以暴露在外。位线70形成在第三层间介电层64上，以填充通孔66和连接到MTJ层62。位线70垂至于数据线52和栅栈44而形成。
形成MTJ层的步骤S20g包含三个子步骤。图9到11是解释步骤S20g的三个子步骤的横截面图。
参考图9，在第一子步骤中，稍候用于构成MTJ层的下部材料层82、绝缘层84和上部材料层86顺序形成在底部衬底80上。下部材料层82可以是单磁层。优选的，下部材料层82由包括磁层的多个材料层形成。例如，多个材料层可以通过顺序沉积钽(Ta)层、钌(Ru)层、铱/锰层和合成抗铁磁(SAF)层而形成。这里，钌(Ru)层可以由镍铁(NiFe)层替代。绝缘层84用于形成电子隧道，且可以由如氧化铝(Al2O3)层形成。上部材料层86通过顺序沉积磁层和覆盖层形成。磁层可以形成为单磁层。然而，如图13所示，最好通过顺序沉积如钴铁(CoFe)层和镍铁(NiFe)层形成磁层。覆盖层由钽层或钌层形成。上面形成有下部材料层82的底部衬底80可以由单导电材料层或多层导电材料层形成。多层导电材料层可以通过顺序沉积钛(Ti)层和氮化钛(TiN)层形成。底部衬底80对应于图8中所示的衬垫导电层60。
参考图10，在第二子步骤中，通过使用预定的曝光装置如KrF步进暴光机(stepper)执行光刻过程，将掩模图案88形成在上部材料层86上，以覆盖上部材料层86的一部分，最好是上部材料层86的与图8中的数据线52相应的预定区域。掩模图案88是小于微米尺寸的光敏图案。例如，掩模图案88具有0.4μm的宽度和0.8μm的长度。掩模图案88在后面的蚀刻处理中直接转移到其下面的层上，由此，以后将形成的MTJ层62的尺寸也假定小于微米。
参考图11，在第三子步骤中，MTJ层62形成在底部衬底80上。
具体地，使用作为蚀刻掩模的掩模图案88顺序蚀刻上部材料层86、绝缘层84和下部材料层82，之后去除掩模图案88，由此完成MTJ层62，其中，下部材料层图案82a、绝缘层图案84a和下部材料层图案86a顺序堆叠。
这里，使用预定等离子蚀刻处理顺序蚀刻上部材料层86、绝缘层84和下部材料层82。因此，需要通过独立调节用作蚀刻气体的混合气体的混合比以及施加到底部衬底80的偏置功率来对各材料层执行具有不同蚀刻条件的蚀刻处理。
在下面的段落中将进一步详细描述在三个材料层86、84和82上执行的蚀刻处理。
图12是用于顺序蚀刻上部材料层86、绝缘层84以及下部材料层82的电感耦合等离子蚀刻装置的横截面图。在图12中，附图标记102代表放置衬底的台，附图标记104代表支撑台102的夹具，附图标记106代表连接到夹具104的第一射频(RF)匹配单元，其可以独立调节施加到台102所装载的衬底上的预定偏置功率。附图标记108代表执行等离子蚀刻处理的腔室，附图标记110代表形成在腔室108的上壁内的线圈，以环绕腔室108内的台102之上的空间，附图标记112代表光发射光谱仪，用于检测腔室108内执行的等离子蚀刻处理的每个步骤。由腔室108的光发射窗(未示出)发射的光由光发射光谱仪112分析。使用光发射光谱仪112，有可能了解腔室108中正在进行蚀刻处理的哪一步，以及在蚀刻处理中产生了哪种副产品。附图标记114代表第二RF匹配单元，用于独立调节施加到线圈110的功率。氦气(未示出)可以在台102内部流动，以将热从夹具104有效地传递到安装在台102之上的衬底上。
当下部材料层82、绝缘层84和上部材料层86在电感耦合的等离子蚀刻装置100中顺序蚀刻时，第一RF匹配单元106将小于等于300V的偏置电压，最好是100V-150V的偏置电压，施加到安装在台102上的衬底上。第二RF匹配单元114将小于等于1.5KW的电源功率，最好是500W-800W的电源功率，施加到线圈110。由于第一RF匹配单元106施加了偏置电压，第二RF匹配单元114施加了电源功率，因此，由均匀注入到腔室108内的混合蚀刻气体在台102上方的空间P中产生了用于蚀刻处理的等离子，该等离子包括离子、自由基和电子。
通过装载图10所示的结构，开始顺序蚀刻上部材料层86、绝缘层84和下部材料层82，以形成MTJ层，其中，掩模图案88形成在台102上的上部材料层86上。为了便于解释，图12中由附图标记116所代表的元件被认为与装载到台102上的图10的结构相同。装载到台102上的结构116通过台102上的固定元件固定到台102上，直到形成MTJ层的蚀刻处理完成。将图10的结构116固定到台102上之后，混合的蚀刻气体由位于腔室108的顶部的喷嘴(未示出)均匀喷射在图10的结构116上。混合蚀刻气体不包括氯(Cl2)气，并且是由具有预定混合比的主要气体和附加气体构成的混合物。例如，三氯化硼(BCl3)用作主要气体，氩(Ar)用作附加气体。
三氯化硼对于蚀刻氧化铝即绝缘层84和去除腔室108内随等离子产生的氧十分有效。由于三氯化硼具有去除氧的能力，因此当添加到混合蚀刻气体中的三氯化硼的量增加时，绝缘层84相对于磁层即上部和下部材料层86和82的蚀刻选择性持续增加。因此，有可能最后获得具有良好剖面的MTJ层。换句话说，没有蚀刻处理的副产品沉积在MTJ层的两个侧壁上，MTJ层的侧壁具有垂直剖面。另外，即使在蚀刻处理完成之后，也可以避免MTJ层受到残余蚀刻气体的附加腐蚀。
可以通过调节混合蚀刻气体的混合比、施加到电感耦合等离子蚀刻装置100的电源来优化三个材料层82、84、86的蚀刻过程，以释放(discharge)混合蚀刻气体、施加到台102所装载的衬底上的偏置功率、衬底温度、压力和气体熔剂。
例如，在三氯化硼和氩分别用作主要气体和附加气体的情况下，三氯化硼占混合蚀刻气体的体积小于等于60％，最好是混合蚀刻气体的10-40％。由此，三个材料层82、84、86以物理和化学方式进行最有效地蚀刻。
在混合蚀刻气体由腔室108的顶部的喷嘴均匀喷射到图10的结构116上的过程中，预定电源功率如500W的电源功率被施加到电感耦合等离子蚀刻装置100，从而由混合蚀刻气体产生包括自由基和离子的等离子，这些等离子用来蚀刻三个材料层82、84和86。环绕图10的结构116内的掩模图案88的上部材料层86由等离子蚀刻。此后，调节混合蚀刻气体的混合比，以适于蚀刻绝缘层84，之后使用混合蚀刻气体产生蚀刻绝缘层84的等离子。由此，环绕掩模图案88的绝缘层84由等离子蚀刻。作为蚀刻结果，下部材料层82暴露在外。此后，通过改变经过喷嘴(未示出)注入到腔室108的气体流量来调节混合蚀刻气体的混合比，以使混合蚀刻气体相对于磁层具有高蚀刻选择性。此后，环绕掩模图案88的下部材料层82由等离子蚀刻，该等离子由混合蚀刻气体产生。此后，去掉掩模图案88，从而完成MTJ层62，在该MTJ层上，顺序堆积有下部材料层图案82a、绝缘层图案84a和上部材料层图案86a，如图11所示。
在蚀刻处理过程中使用电感耦合等离子蚀刻装置100和上述混合蚀刻气体形成MTJ层62的情况下，用在相应的蚀刻处理中的等离子的密度，即自由基和离子的密度，能被增加。因此，等离子被进一步激活，因此，在100℃以下的温度特别是在大约25℃的室温的条件下所执行的蚀刻处理的副产品具有不稳定特性。
用于形成MTJ层62的蚀刻处理不是在几百摄氏度的温度下执行的高温处理，而是在约25℃的室温下执行的低温处理。因此，可以避免MTJ层62在蚀刻过程中受到热损伤。另外，如上所述，由于在低温处理中产生的副产品不稳定，因此可以避免其沉积在MTJ层62上。由此，MTJ层62的剖面将更加好于传统方式形成的MTJ层的剖面。
图13是以上述蚀刻处理形成的MTJ层62的横截面图。在图13中，附图标记118、120、122和124分别代表衬底、包括磁层的下部材料层、绝缘层和包括磁层的上部材料层。
考虑到生产率，最好同时蚀刻上部材料层86、绝缘层84和下部材料层82。然而，三个材料层82、84和86的蚀刻也可分为两步、三步或更多步骤。
例如，在两步蚀刻MTJ层62的情况下，上部材料层124在第一步蚀刻。此后，在第二步中，调节混合蚀刻气体的混合比，以适于蚀刻绝缘层122和下部材料层120，之后连续蚀刻绝缘层122和下部材料层120。
在三步蚀刻MTJ层62的情况下，在第一步蚀刻上部材料层124，之后，在第二步蚀刻绝缘层122。此后，在第三步，蚀刻下部材料层120。这里，在第二和第三步的每一步中，都调节混合蚀刻气体的混合比，以使混合蚀刻气体具有与其相应的蚀刻目标相适合的混合比。
在以多于三步的方式蚀刻MTJ层62的情况下，可以与构成MTJ层62的材料层的数量相应的多次执行蚀刻处理，在每一步中都改变混合蚀刻气体的混合比。
图14是将根据本发明的优选实施方式的使用形成MRAM的MTJ层的方法形成的具有小于微米尺寸(0.4μm×0.8μm)的MTJ层(下文称为第一MTJ层)的滞后特性与使用制造MRAM的传统方法形成的具有大于微米尺寸的MTJ层(下文称为第二MTJ层)的滞后特性进行比较得到的曲线图。这里，第一和第二MTJ层的滞后特性使用振动样品磁强计(VSM)测量，该振动样品磁强计是磁性测量装置。第一曲线G1表示第一MTJ层的滞后特性，第二曲线G2表示第二MTJ层的滞后特性。
图14的第一和第二曲线G1和G2在第一MTJ层和第二MTJ层之间的滞后特性中没有示出任何显著差别。这意味着，即使根据本发明制造的MTJ层具有小于微米的尺寸，其也具有几乎与传统的大于微米尺寸的MTJ层相同的滞后特性。
如上所述，根据本发明的形成MRAM的MTJ层的方法中的蚀刻处理可以在电感耦合等离子蚀刻装置中进行。当蚀刻处理开始时，三氯化硼(BCl3)和氩(Ar)被混合起来，以具有最佳混合比，之后，将混合气体均匀提供到电感耦合等离子蚀刻装置中，以产生蚀刻等离子。由此，在电感耦合等离子蚀刻装置中产生的等离子的密度，即用在蚀刻处理中的离子和自由基的密度增加，因而即使在低于100℃的室温如25℃的温度下也可以执行上述蚀刻处理。由此，有可能避免在蚀刻处理中对MTJ层造成任何热损伤。此外，由于根据本发明产生的等离子比现有技术产生的等离子更有活性，因此，蚀刻处理的副产品不稳定。因此，可以避免副产品沉积在MTJ层上，从而，MTJ层的侧面是清洁的，并且几乎是垂直的。因此，MTJ层的剖面明显好于其传统对应物。另外，由于氯(Cl2)气不用作蚀刻气体，因此，可以避免在MTJ层两侧产生阶差，并可以避免MTJ层被腐蚀。此外，由于根据本发明的形成MRAM的MTJ层的方法具有上述优点，因此有可能制造出小于微米尺寸的MTJ层，同时不对MTJ层产生任何物理或化学损伤。
虽然已经参考典型实施方式特别示出并描述了本发明，但是，本领域普通技术人员应当可以理解，在不背离由随后的权利要求所定义的本发明的精神和范围的条件下，可以在形式和细节上作出多种改变。例如，可以将包括在蚀刻气体中作为附加气体的上述氩气替换为其他气体，并改变主要气体对蚀刻气体的比例，这对本领于技术人员是显而易见的。另外，下部材料层、绝缘层和上部材料层中的任意一层都可以由不同于上述材料的材料构成。

Claims (14)

1、一种制造磁性随机存取存储器的磁性隧道结层的方法，包括：
在衬底上顺序形成一下部材料层、一绝缘层和一上部材料层；
在该上部材料层的预定区域上形成一掩模图案；
使用由蚀刻气体产生的等离子顺序去除环绕掩模图案形成的所述上部材料层、所述绝缘层和所述下部材料层，其中，蚀刻气体是具有预定混合比的主要气体和附加气体的混合物，但是不包括氯气；和
去除掩模图案。
2、根据权利要求1所述的方法，其中，顺序去除环绕掩模图案形成的上部材料层、绝缘层和下部材料层的步骤包括：
将其中掩模图案形成在上部材料层上的结构装载到电感耦合等离子蚀刻装置中；和
通过将蚀刻气体均匀提供到电感耦合等离子蚀刻装置中，并向电感耦合等离子蚀刻装置施加预定电源和预定偏置电压，在所述结构上产生等离子。
3、根据权利要求1所述的方法，其中，主要气体对蚀刻气体的比例在10％到40％的范围内。
4、根据权利要求1所述的方法，其中，主要气体是三氯化硼，附加气体是氩。
5、根据权利要求2所述的方法，其中，500W-800W的电源功率被施加到电感耦合等离子蚀刻装置中。
6、根据权利要求2所述的方法，其中，100V-150V的偏置电压被施加到电感耦合等离子蚀刻装置中。
7、根据权利要求1所述的方法，其中，环绕掩模图案形成的上部材料层、绝缘层和下部材料层在约为25℃的室温下去除。
8、根据权利要求1所述的方法，其中，下部材料层和上部材料层中的至少一个是单磁层或包括至少一个磁层的多层材料层。
9、根据权利要求1所述的方法，其中，掩模图案的尺寸形成为小于微米级。
10、根据权利要求1所述的方法，其中，顺序去除环绕掩模图案形成的上部材料层、绝缘层和下部材料层的步骤包括：
去除环绕掩模图案形成的上部材料层和绝缘层；和
去除环绕掩模图案形成的下部材料层。
11、根据权利要求1所述的方法，其中，顺序去除环绕掩模图案形成的上部材料层、绝缘层和下部材料层的步骤包括：
去除环绕掩模图案形成的上部材料层；
去除环绕掩模图案形成的绝缘层；和
去除环绕掩模图案形成的下部材料层。
12、根据权利要求10所述的方法，其中，在去除下部材料层之前，根据下部材料层的蚀刻特性将主要气体对蚀刻气体的比例在10％-40％的范围内调整。
13、根据权利要求11所述的方法，其中，当去除绝缘层和下部材料层时，根据绝缘层和下部材料层的蚀刻特性将主要气体对蚀刻气体的比例在10％-40％的范围内调整到适合于绝缘层和下部材料层中的每一个。
14、根据权利要求1所述的方法，其中，通过顺序沉积钛层和氮化钛层形成衬底。
CNA2004100397614A 2003-01-28 2004-01-28 形成磁性随机存取存储器的磁性隧道结层的方法 Pending CN1538539A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030005484A KR100923299B1 (ko) 2003-01-28 2003-01-28 자기 램의 자기 터널 접합층 형성 방법
KR5484/2003 2003-01-28

Publications (1)

Publication Number Publication Date
CN1538539A true CN1538539A (zh) 2004-10-20

Family

ID=32960132

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100397614A Pending CN1538539A (zh) 2003-01-28 2004-01-28 形成磁性随机存取存储器的磁性隧道结层的方法

Country Status (4)

Country Link
US (1) US6884731B2 (zh)
JP (1) JP2004235642A (zh)
KR (1) KR100923299B1 (zh)
CN (1) CN1538539A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300640B (zh) * 2005-10-28 2012-01-11 爱沃斯宾技术公司 实现磁隧道结电流传感器的方法
CN103151457A (zh) * 2011-12-07 2013-06-12 三星电子株式会社 磁性器件及其制造方法
CN104813402A (zh) * 2012-11-14 2015-07-29 应用材料公司 用于hdd位元图案化介质图案转印的图案强化
CN106876423A (zh) * 2015-09-30 2017-06-20 台湾积体电路制造股份有限公司 集成有磁性隧道结的半导体结构及其制造方法
CN108140724A (zh) * 2015-11-23 2018-06-08 英特尔公司 用于磁阻式随机存储器器件的电接触部
CN110634726A (zh) * 2016-02-25 2019-12-31 朗姆研究公司 利用低温晶片温度的离子束蚀刻

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923298B1 (ko) * 2003-01-18 2009-10-23 삼성전자주식회사 단위 셀이 한 개의 트랜지스터와 두 개의 ｍｔｊ로 구성된ｍｒａｍ 및 그 제조방법
JP4769002B2 (ja) * 2005-03-28 2011-09-07 株式会社アルバック エッチング方法
KR100719345B1 (ko) 2005-04-18 2007-05-17 삼성전자주식회사 자기 기억 장치의 형성 방법
US20100304504A1 (en) * 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
JP2012204408A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体装置の製造方法
JP6285322B2 (ja) * 2014-08-26 2018-02-28 東京エレクトロン株式会社 被処理体をエッチングする方法
KR102406722B1 (ko) 2015-09-25 2022-06-09 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
CN110741488B (zh) * 2017-06-13 2024-02-02 东京毅力科创株式会社 用于图案化磁隧道结的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043917A (ko) * 1998-12-29 2000-07-15 김영환 플래쉬 메모리 소자의 제조 방법
KR100602326B1 (ko) * 1999-06-28 2006-07-14 주식회사 하이닉스반도체 플래쉬 메모리 소자의 게이트 형성 방법
JP2001326156A (ja) 2000-05-15 2001-11-22 Sharp Corp パターン形成方法及び情報記憶媒体及び複合高真空装置
JP4458703B2 (ja) * 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
US6821907B2 (en) * 2002-03-06 2004-11-23 Applied Materials Inc Etching methods for a magnetic memory cell stack
US6806127B2 (en) * 2002-12-03 2004-10-19 Freescale Semiconductor, Inc. Method and structure for contacting an overlying electrode for a magnetoelectronics element

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300640B (zh) * 2005-10-28 2012-01-11 爱沃斯宾技术公司 实现磁隧道结电流传感器的方法
CN103151457A (zh) * 2011-12-07 2013-06-12 三星电子株式会社 磁性器件及其制造方法
CN103151457B (zh) * 2011-12-07 2017-09-01 三星电子株式会社 磁性器件及其制造方法
CN104813402A (zh) * 2012-11-14 2015-07-29 应用材料公司 用于hdd位元图案化介质图案转印的图案强化
CN104813402B (zh) * 2012-11-14 2017-10-31 应用材料公司 用于hdd位元图案化介质图案转印的图案强化
CN106876423A (zh) * 2015-09-30 2017-06-20 台湾积体电路制造股份有限公司 集成有磁性隧道结的半导体结构及其制造方法
CN106876423B (zh) * 2015-09-30 2019-12-10 台湾积体电路制造股份有限公司 集成有磁性隧道结的半导体结构及其制造方法
CN108140724A (zh) * 2015-11-23 2018-06-08 英特尔公司 用于磁阻式随机存储器器件的电接触部
CN110634726A (zh) * 2016-02-25 2019-12-31 朗姆研究公司 利用低温晶片温度的离子束蚀刻
US11289306B2 (en) 2016-02-25 2022-03-29 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
CN110634726B (zh) * 2016-02-25 2022-05-31 朗姆研究公司 利用低温晶片温度的离子束蚀刻

Also Published As

Publication number Publication date
US6884731B2 (en) 2005-04-26
KR20040069061A (ko) 2004-08-04
US20040253786A1 (en) 2004-12-16
JP2004235642A (ja) 2004-08-19
KR100923299B1 (ko) 2009-10-23

Similar Documents

Publication Publication Date Title
US8546263B2 (en) Method of patterning of magnetic tunnel junctions
CN1538539A (zh) 形成磁性随机存取存储器的磁性隧道结层的方法
US6841484B2 (en) Method of fabricating a magneto-resistive random access memory (MRAM) device
US8993352B2 (en) Plasma processing method and plasma processing apparatus
US7494934B2 (en) Method of etching carbon-containing layer and method of fabricating semiconductor device
JP2018142698A5 (zh)
US7981812B2 (en) Methods for forming ultra thin structures on a substrate
KR20140120309A (ko) 반도체 제조 장치의 제조 방법 및 반도체 제조 장치
EP3531461B1 (en) Fabrication of large height top metal electrodes for sub-60 nm width magnetic tunnel junctions of magnetoresistive random access memory devices
KR20150112896A (ko) 비휘발성 금속 재료의 에칭 방법
CN1725469A (zh) 形成ono型记忆胞与高低压晶体管的闸介电层的方法
TW200905726A (en) Halogen-free amorphous carbon mask etch having high selectivity to photoresist
TW201436033A (zh) 利用採用非腐蝕性蝕刻劑之電漿蝕刻腔室之二氧化矽－多晶矽多層堆疊蝕刻
JP2011066164A (ja) マスクパターンの形成方法及び半導体装置の製造方法
KR100528685B1 (ko) 시료의 표면 가공방법
CN1551358A (zh) 包含由不同方法形成的中间氧化层的mram及制造方法
US20050269294A1 (en) Etching method
JP2022513260A (ja) ３ｄｎａｎｄ応用のためのメモリセルの製造
JP2003282844A (ja) ハードマスク及びＣｌ２／Ｎ２／Ｏ２及びＣｌ２／ＣＨＦ３／Ｏ２の化学的性質を利用するＩｒ及びＰＺＴのプラズマエッチング
WO2003085172A2 (en) Method of etching a magnetic material and for fabricating a mram device
KR20180040084A (ko) 유기 마스크에 대해 실리콘 옥사이드를 선택적으로 에칭하는 방법
US20020045353A1 (en) Method for manufacturing semiconductor device using octafluorobutene etching gas and semiconductor device manufactured thereby
US10658193B2 (en) Etching method and etching apparatus
JP4119726B2 (ja) プラズマ処理方法
TW202125622A (zh) 使用氟自由基處理工件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication