CN101300640B

CN101300640B - 实现磁隧道结电流传感器的方法

Info

Publication number: CN101300640B
Application number: CN2006800404795A
Authority: CN
Inventors: 郑永瑞; 罗伯特·W·贝尔德; 马克·A·迪尔拉姆
Original assignee: Freescale Semiconductor Inc
Current assignee: Everspin Technologies Inc
Priority date: 2005-10-28
Filing date: 2006-10-20
Publication date: 2012-01-11
Anticipated expiration: 2026-10-20
Also published as: US20070099308A1; WO2007053341A3; TWI398643B; CN101300640A; TW200728735A; WO2007053341A2; US7271011B2

Abstract

提供了一种集成电路器件(800)，其包括基板(801)、被配置为经历压力的传导线(807)、和在基板和电流线之间形成的磁隧道结(MTJ)内核(802)。传导线(807)被配置为响应于压力而移动，并且承载生成磁场的电流。MTJ内核(802)具有基于磁场而进行变化的电阻值。因此MTJ内核(802)的电阻相对于压力改变而变化。MTJ内核(802)被配置为产生电输出信号，其作为压力的函数而变化。

Description

实现磁隧道结电流传感器的方法

技术领域

本发明通常涉及电子器件。更具体地，本发明涉及一种包括感测能力的集成电路器件，并且更具体地，涉及实现磁隧道结的电流传感器。

背景技术

MRAM是一种非易失存储器技术，与使用电荷存储数据的其他RAM技术不同，其使用磁极化存储数据。MRAM的一个主要益处在于，其在未施加系统电源的情况下仍保持存储的数据，因此其是非易失存储器。通常，MRAM包括在半导体基板上形成的大量的磁单元，其中每个单元表示一个数据比特。通过改变单元中的磁自由层的磁化方向，将信息写入到单元中，并且通过测量单元的电阻来读取比特(低电阻典型地表示“0”比特，而高电阻典型地表示“1”比特)。

MRAM器件通常包括单元阵列，其使用传导比特线、传导数字线、和/或局部互连等进行互连。实际的MRAM器件是使用已知的半导体工艺技术制造的。例如，比特线和数字线由不同的金属层形成，其由一个或多个绝缘和/或另外的金属层隔开。传统的制造工艺允许在专用基板上容易地制造不同的MRAM器件。

智能(smart)功率集成电路是能够以受控和智能的方式生成和提供操作功率的单个芯片器件。智能功率集成电路典型地包括功率电路部件、模拟控制部件、和数字逻辑部件。智能功率集成电路还可以包括一个或多个传感器，其可用于测量或检测物理参数，诸如位置、运动、力、加速度、温度、压力等。该传感器可用于例如，响应于改变操作条件来控制输出功率。例如，在蜂窝电话中，智能功率产品可被设计为调整功率消耗、放大音频信号，以及向彩色屏幕供电。在喷墨打印机中，智能功率产品可以协助驱动电机并且激发喷嘴用于油墨递送。在汽车中，智能功率产品可以协助控制引擎和制动系统、气囊配置和座椅布置。

对于实现智能功率和磁随机存取存储器(MRAM)设计的集成电路(IC)，电流感测是功率IC设计的一个重要元素，用于保护电路、器件或系统。

用于测量诸如上文提及的参数的现有传感器受到本领域中公知的多种限制的困扰。该限制的示例包括过度的尺寸和重量、不足的灵敏度和/或动态范围、成本、可靠性和其他因素。因此，继续存在对改进的传感器(特别是可以容易地与半导体器件和集成电路进行集成的传感器)以及其制造方法的需要。

许多现代应用的小型化使得所希望的是，缩小电子器件的物理尺寸，将多个部件或器件集成到单个芯片中，并且/或者提高电路布局的效率。理想地，该传感器应以成本有效的方式制造，该方式减少了传感器耗用的额外的布局面积或空间。所希望的是，使包括MRAM架构的基于半导体的器件与包括传感器部件的智能功率架构集成在单个基板上，特别是在使用相同的工艺技术制造MRAM架构和智能功率架构的情况中，由此传感器与半导体器件和集成电路结构和制造方法兼容。

因此，所希望的是，提供一种改进的传感器和方法，可适用于测量多种物理参数。进一步所希望的是，改进的传感器和方法将正在测量的物理参数转换为电信号。所希望的是，提供呈现改善的测量性能并且可以集成在三维架构中的传感器。通过随后的详细描述和后附权利要求，结合附图以及前面的技术领域和背景，本发明的其他所希望特征和特性将是显而易见的。

附图简述

通过参考详细描述和权利要求，结合考虑附图，可以得到对本发明的更加完整的理解，在附图通篇中相同的参考数字表示相似的元件。

图1是根据示例性实施例配置的MRAM单元的示意性透视图；

图2是简化的智能功率集成电路架构的示意性剖视图；

图3是根据示例性实施例配置的集成电路器件的示意性图示；

图4是图3中示出的集成电路器件的示意性截面图示；

图5是根据示例性实施例配置的集成电路器件的示意性截面图示；

图6是根据示例性实施例配置的集成电路器件的部件和元件的简化示图；

图7是根据示例性实施例配置的集成电路器件的部件和元件的简化示图；

图8是说明了根据示例性实施例的MTJ内核电流传感器的实现方案的电路图，其用于感测相关联的有源电路(或“智能功率”)部件中的电流改变；

图9是根据本发明的实施例的MTJ的电极的分解平面视图，其中至少一个电极是正方形的；

图10是根据本发明的实施例的MTJ的电极的分解平面视图，其中任一或者两个电极具有多种示例性的非正方形的形状；

图11是MTJ的电极的平面视图，其中至少一个电极具有相对于其他电极的多种角度配置；并且

图12是示出了根据示例性实施例的制造MTJ内核电流传感器的方法的流程图。

具体实施方式

下面的详细描述在本质上仅是说明性的，并非限制本发明或者本发明的应用和用途。而且，前面的技术领域、背景技术、发明内容或者下面的具体实施方式中明确表述或者间接暗示的任何理论没有限制的目的。

为了简短起见，此处将不再详细描述与MRAM设计、MRAM操作、半导体器件制造以及集成电路器件的其它方面相关的传统技术和特征。而且，此处包含的附图中示出的电路/部件布局和配置用于表示本发明的示例性实施例。应当注意，实际的实施例中可以存在许多可替换的或者额外的电路/部件布局。

下面的描述可能提到“连接”或“耦合”在一起的元件或特征。如此处使用的，除非另外明确说明，否则“连接”意指一个元件/特征直接接合到(或者直接连通)另一元件/特征，并且没有必要是机械连接。同样地，除非明确说明，否则“耦合”意指一个元件/特征直接或间接接合到(或者直接或间接连通)另一元件/特征，并且没有必要是机械耦合。

为了说明的简化和清楚起见，附图说明了通常的构造方式，并且公知特征和技术的描述和细节可被省略，以避免不必要地使本发明模糊不清。此外，附图中的元件没有必要依比例绘制。例如，图中某些元件或区域的尺寸可能相对于其他元件或区域被放大，以协助改善对本发明的实施例的理解。

描述和权利要求中的术语“第一”、“第二”、“第三”、“第四”等如果有的话可用于区分相似的元件，没有必要用于描述特定的有序或时间次序。应当理解，如此使用的术语在适当的环境下可以互换，由此此处描述的本发明的实施例例如，能够在不同于此处说明或另外描述的顺序下操作。而且，术语“包括”、“包含”、“具有”及其任何变化形式用于涵盖非排他性的含有，由此包括一系列元素的过程、方法、物体或装置没有必要限于这些元素，而是可以包括未明确列出的或者对于该过程、方法、物体或装置是固有的其他元素。

描述和权利要求中的术语“左”、“由”、“内”、“外”、“前”、“后”、“上”、“下”、“顶”、“底”、“上面”、“下面”、“上方”、“下方”等用于描述的目的，没有必要用于描述永久的相对位置。应当理解，如此使用的术语在适当的环境下可以互换，由此此处描述的本发明的实施例例如，能够在不同于此处说明或另外描述的取向下操作。如此处使用的术语“耦合”被定义为使用电气或非电气方式的直接的或间接的连接。

实际的MRAM架构可以使用适当的半导体制造工艺在基板上形成。实际上，此处描述的MRAM结构可以使用传统的MRAM制造工艺形成。实际的MRAM器件典型地包括数百万个单元。通常，MRAM架构包括由一个金属层形成的至少一个数字线、由另一金属层形成的至少一个比特线、和在这两个金属层之间形成的磁隧道结(MTJ)内核。MTJ内核包括形成MRAM架构的存储器位置阵列的单元。

图1是根据示例性实施例配置的MRAM单元200的示意性透视图。MRAM架构中的每个单元可以如图1中所示配置。MRAM单元200通常包括上铁磁层或合成反铁磁(SAF)层202、或者下铁磁层或SAF层204、以及两个铁磁层之间的隧道阻挡层206。在该示例中，上铁磁层或SAF层202组成了自由磁层，这是因为其磁化方向可被切换以改变单元200的比特状态。然而，下铁磁层或SAF层204是固定磁层，这是因为其磁化方向钉扎(pinned)在一个方向中并且在正常操作条件过程中不会改变极化方向。当上铁磁层或SAF层202中的磁化平行于下铁磁层或SAF层204中的磁化时，跨越单元200的电阻处于其低电阻状态。当上铁磁层或SAF层202中的磁化与下铁磁层或SAF层204中的磁化反平行时，跨越单元200的电阻处于其高电阻状态。通过测量给定单元200的电阻，读取给定单元200中的数据(“0”或“1”)。对MRAM单元200读取和写入数据所利用的技术对于本领域的技术人员是公知的，并且因此此处将不再详细描述。

图1还示出了对应于单元200的比特线208和数字线210(此处独立地和共同地称为“编程线”)。对于跳变应用(toggle application)，自由磁层202中的磁化取向响应于来自数字和比特线的施加的电流脉冲而旋转，并且对于单个磁自由层的(或传统的)应用，当同时施加数字和比特线脉冲时，完全反转180度。在典型的非跳变MRAM中，通过使比特线208中的电流极性反转来切换比特的取向，同时使数字线210中的电流保持恒定的极性。在实际配置中，比特线208可以连接到任何数目的相似的MRAM单元(例如，单元列)以向每个连接单元提供公共的写入电流。相似地，数字线210可以与任何数目的相似的MRAM单元(例如，单元行)相关联以向每个单元提供公共的数字电流。

在图1中示出的优选实施例中，可以提供磁覆层(cladding)或屏蔽层214、218，以提高效率、稳定性并且减少由于与MRAM单元相邻的电流路由引起的信号噪声/干扰。在该示例中，数字线210包括传导数字元件212和由软磁材料形成的渗透覆层材料214。在该示例中，覆层214部分环绕传导元件212。特别地，覆层214是围绕传导元件212的三面形成的，由此传导元件212的面向上方的表面保持未被覆盖。在图1中示出的优选实施例中，线208包括传导比特元件216和由透磁材料形成的覆层218。在该示例中，覆层218部分环绕传导元件216。特别地，覆层218是围绕传导元件216的三面形成的，由此传导元件216的面向下方的表面保持未被覆盖。覆层214/218可用于使磁通量朝向MTJ集中以提高编程效率。覆层具有减少对近邻比特的写入干扰的额外益处。在实际的实施例中，磁覆层是MRAM工艺中使用的铜编程线制造过程中使用的阻挡层的完整部分。

在实际的实施例中，传导元件212和传导元件216是由电传导材料形成的，诸如铜，并且覆层214/218是由软的透磁材料形成的，诸如NiFe、镍-铁-钴合金、钴-铁合金等。在一个示例性实施例中，覆层214/218约为200埃厚度(覆层214/218的侧壁可以稍薄)。尽管传导元件和覆层是由不同材料形成的，但是传导元件212和覆层214被视为在一个公共的金属层(例如，金属四层)处制造，并且传导元件216和覆层218被视为在另一公共的金属层(例如，金属五层)处制造。

术语“第一金属层”和“第二金属层”在此处可用于区分任何两个不同的金属层，并且“第一金属层”和“第二金属层”不需要分别指出金属一层和金属二层。换言之，“第一金属层”意指所描述的集成电路器件中的任何金属层，而不考虑任何任意的层编号方案，并且“第二金属层”意指所描述的集成电路器件中的任何其他的金属层，而不考虑任何任意的层编号方案。

智能功率集成电路可以使用组合CMOS工艺制造，其集成了高精度模拟电路、功率器件、和逻辑电路或者该模块的子集。智能功率集成电路可以减少多种部件并且将所有这些功能组合到单个成本有效的IC中，包括电压调整、功率MOSFET、输入信号调理、瞬态保护、系统诊断和控制。使用智能功率集成电路的IC包含多种功能，诸如功率IC、通信、功率管理、安全和传感器、和许多其他特殊功能。智能功率集成电路的特征在于丰富的混合信号构建模块，其包括A/D和D/A转换器、轨到轨运算放大器、比较器、电荷泵和门级驱动(gate drive)、电压调整器、精度参考、数字逻辑电路、和非易失存储器。为了驱动负载，存在具有感应能量箝位、独立热管理、短路保护和诊断负载感测的功率MOSFET器件。

图2是简化的智能功率集成电路架构250的示意性视图，作为示例，使用适当的半导体制造工艺在具有n外延层254的基板252上形成该架构250。智能功率集成电路可以在具有和/或不具有外延层的多种类型的基板上形成，该外延层使用n型或p型。实际上，智能功率集成电路架构250和此处描述的其他结构可以使用任何适当的集成电路制造工艺形成。尽管智能功率集成电路架构250被示为具有功率MOSFET 256、CMOS(n-MOSFET 258和p-MOSFET 260)、和双极型器件262，但是实际的智能功率集成电路将典型地包括多种有源和无源部件，诸如二极管、电阻器、电容器、电感器、熔丝、反熔丝和存储器器件。通常，智能功率集成电路架构250包括至少一个金属层，并且添加额外的金属层以增加电路密度和增强电路性能。使用公知的半导体工艺，诸如注入和扩散，来形成多种n型和p型阱。使用适当的氧化和/或沟槽工艺，可以实现隔离部件264。

本发明的实施例涉及一种集成电路器件，其是在公共基板上形成的并且具有与智能功率架构组合的MRAM架构，其中至少一部分MRAM架构和至少一部分智能功率架构由相同的制造工艺同时形成。如此处使用的，智能功率架构包括被配置为管理电功率的功率电路部件和被配置为控制、调整、监视、影响功率电路的操作或对功率电路的操作做出反应的至少一个额外的部件。实际上，功率电路部件可以包括功率晶体管，并且至少一个额外的部件可以包括且不限于：传感器(例如，环境条件传感器、电磁传感器、电机械传感器、电属性传感器、换能器等)；功率控制部件；模拟部件；数字逻辑部件；或者其任何组合。使用智能功率集成电路，设计人员可以减少实际应用的模拟部分和数字逻辑电路的尺寸，以实现密集电路。这使得设计人员能够经济地将更多的特征和能力封装到芯片中，导致了减少的管芯(die)面积、减少的成本、和提高的性能。此集成有助于汽车系统、工业控制和消费类电子产品的设计人员简化系统设计、降低系统成本和提高可靠性。

图3是根据示例性实施例配置的集成电路器件300的示意性图示。集成电路器件300通常包括基板302，许多功能部件形成在该基板302上。基板302可以是任何适当的半导体材料，诸如基于硅的材料。为易于说明，功能部件在图3中被示意性地示为模块。在该示例中，这些功能部件包括功率电路部件304、数字逻辑部件306、传感器架构308、MRAM架构310、和模拟功率控制部件312。尽管图3中没有示出，但是集成电路器件300可以包括所需用于满足特定应用需要的额外的部件。实际上，某些该功能部件可以耦合到一起以实现协同操作。例如，功率电路部件304、数字逻辑部件306、传感器架构308、和模拟功率控制部件312可以协同操作以形成集成电路器件300的智能功率架构。在这一点上，这些部件(单独地或者以任何组合地)在此处还被称为“智能功率部件”。然而，MRAM架构310不需要耦合到其它部件，并且MRAM架构310可被配置为用作集成电路器件300的独立子系统。以该方式将MRAM架构310嵌入到智能功率集成电路中导致了物理空间的有效率的使用，同时能够通过传统上仅与MRAM的MTJ内核结合使用的层来制造传感器。

在本发明的一个实际的实施例中，功率电路部件304包括一个或多个功率MOSFET器件，其被配置为在高电压或高电流操作。对于功率电路部件304，可替换的实施例可以使用不同的功率器件和技术。数字逻辑部件306可以通过CMOS晶体管或者任何适当的数字逻辑配置实现。数字逻辑部件306被配置为执行数字操作，其支持集成电路器件300的智能功率架构。模拟功率控制部件312包括模拟电路部件，其被配置为支持集成电路器件300的智能功率架构。模拟功率控制部件312可以包括例如，电阻器、电容器、电感器、MOSFET、双极型器件、和/或其他模拟电路元件。

传感器架构308通常被配置为感测集成电路器件300的一个或多个物理、电、磁、环境、或者其他条件。在该示例中，集成电路器件300使用传感器架构308检测的数量、特性、参数或现象，来调整、控制、管理或监视功率电路部件304生成的输出功率。在这一点上，传感器架构308可以使用一个或多个传感器或传感器部件，包括且不限于：环境条件传感器，诸如温度传感器、湿度传感器、光传感器、辐射传感器等；电磁传感器；电机械传感器，诸如换能器；机械传感器，诸如振动传感器、加速度计、应力/张力传感器等；磁场传感器等；或者电属性传感器，诸如电压传感器、电流传感器、阻抗或电阻传感器、温度传感器、电容传感器、电感传感器等。

MRAM架构310通常可如上文结合图1和2描述的进行配置。事实上，集成电路器件300可以使用传统的MRAM设计和技术用于MRAM架构310，并且此处将不详细描述该传统特征。通常，MRAM架构310包括MRAM电路部件314和耦合到MRAM电路部件314的MRAM单元阵列316(参看图4，其是集成电路器件300的示意性截面图示)。MRAM电路部件314可以包括支持MRAM架构310操作的任何数目的元件或特征，包括且不限于：开关晶体管；输入/输出电路；解码器；比较器；感测放大器等。

图4是通常示出了集成电路器件300的功能部件的拓扑配置的简化的示图。在这一点上，图4说明了，MRAM架构310形成在基板302上，并且智能功率架构(在该示例中包括功率电路部件304、数字逻辑部件316、传感器架构308、和模拟功率控制部件312)形成在基板302上。图4还说明了MRAM单元阵列316是在MRAM电路部件314上方形成的。

在本发明的一个示例性实施例中，集成电路器件300是使用具有前端制造工艺和后端制造工艺的模块化工艺技术制造的。在该背景下，前端制造工艺在时间上首先执行并且在后端制造工艺开始之前完成。如此处使用的，前端制造工艺与使用“前端层”的元件或特征的形成相关联，该“前端层”可以是半导体基板302中的N和/或P掺杂区域、电介质层、或者其他的层，而后端制造工艺与使用“后端层”的元件或特征的形成相关联，该“后端层”可以是金属或传导层、电介质层、MTJ内核层、或者其他的层。因此，前端层位于基板302中或基板302上，而后端层位于前端层上方。实际上，前端和后端制造工艺可以利用公知的掩蔽、反应性离子刻蚀、物理溅射、大马士革构图、物理气相淀积、电镀、化学气相、和/或等离子体增强化学气相淀积技术。例如，使用可以支持CMOS、双极型或其他适当的制造工艺的工艺技术，可以制造如此处描述的集成电路。

图4是根据示例性实施例配置的集成电路器件300的部件和元件的简化的示图。除了图4中示出的以外，集成电路器件300的实际的实施例可以包括额外的层(例如，金属层、电介质层、和/或地平面)。在该示例中，功率电路部件304、模拟功率控制部件312、数字逻辑部件306、和MRAM电路部件314是通过前端制造工艺由前端层适当形成的。某些或所有该前端部件可通过前端制造工艺同时形成。相反地，传感器架构308(其可以包括一个或多个传感器)和MRAM单元阵列316是通过后端制造工艺由后端层适当形成的。某些或所有该后端部件可通过后端制造工艺同时形成。实际上，前端和后端制造工艺是用于创建MRAM架构310的MRAM制造工艺中的模块。因此，集成电路器件300的制造支持用于智能功率架构的现有的MRAM制造工艺。通过该方式，至少一部分智能功率架构和至少一部分MRAM架构310可由所选择的MRAM制造工艺同时形成。

图5是根据示例性实施例配置的集成电路器件500的示意性截面图示。集成电路器件300可以使用图5中示出的一般结构。集成电路器件500表示以此处描述的方式制造的示例性的嵌入MRAM的智能功率集成电路。集成电路器件500通常包括基板502、在基板502中或基板502上形成的前端层503、和在前端层503上方形成的第一后端层504和第二后端层506。图5中的虚线508表示第一后端制造工艺和第二后端制造工艺之间的想象的划分线。

在本发明的一个实际的实施例中，集成电路器件500的第一后端层503可以包括金属一层510、金属二层512、金属三层514、中间电介质层(在图5中未分立示出)、在层之间布线的传导通孔516等，而集成电路器件500的第二后端层506可以包括金属四层518、金属五层520、MTJ内核“层”522、中间电介质层(在图5中未分立示出)、在层之间布线的传导通孔524等。如上文所描述的，MTJ内核可由不止一个材料层实现。然而，为了简化起见，图5将MTJ内核示为单个“层”522。在本发明的其他实施例中，集成电路器件500可以包括更多或更少的前端层和/或更多或更少的后端层。

在示例性实施例中，使用通过金属一层510、金属二层512、和/或金属三层514创建的元件，来形成功率电路部件304、模拟功率控制部件312、数字逻辑部件306、和MRAM电路部件314，而使用通过金属四层518、金属五层520、和/或MTJ层522创建的元件，来形成传感器架构308和MRAM单元阵列316。MRAM单元阵列316包括在金属五层520上形成的多个比特线、在金属四层518上形成的多个数字线、和在金属四层518和金属五层520之间形成MTJ单元阵列(MTJ内核层522形成MTJ单元)。在该示例中，传感器架构308包括传感器部件，其也是通过MTJ内核层522形成的。实际上，该传感器部件是通过与用于创建MRAM单元阵列316相同的后端制造工艺创建的。传感器架构308还可以包括额外的传感器部件(未示出)，其由金属四层528和/或金属五层520形成。该额外的传感器部件可以表示传导迹线、控制电路、偏置电路等。

传感器架构308中的传感器(如果必要，与协同操作的电路或特征一起)适当地被配置为满足特定应用的需要。通过MTJ内核层522制造的传感器被设计为使得特定操作条件的变化引起传感器的电、磁、电磁、电机械、和/或其他特性的相关改变。作为示例，其将在下文参考图6～11描述，基于MTJ的器件可被配置为，通过导体对电流生成的磁场的反应，感测流过附近导体的电流。

MTJ电流传感器实现方案

与用于感测电流的传统的实践方案不同，现将描述将磁隧道结(MTJ)用作电流传感器的技术。

MTJ包括自由磁层和钉扎磁层(pinned magnetic layer)。在钉扎磁层中，磁化或“磁化向量”的取向典型地是恒定的或者固定在一个方向中，而自由磁层中的磁化取向可以改变量值和方向，例如，从0°到180°。自由磁层和钉扎磁层之间的相互角度取决于自由磁层相对于钉扎磁层的磁化取向。随着自由磁层和钉扎磁层之间的相互角度的旋转，该旋转可用于感测MTJ的隧道磁阻(TMR)的改变。

在一个实现方案中，MTJ可以操作于平行状态，当自由层和钉扎层的磁化或磁向量的取向处于相同方向中并且自由层和钉扎层之间的相互角度是0°时，出现该平行状态，或者MTJ可以操作于反平行状态，当自由层和钉扎层的磁化或磁向量的取向处于相反的方向并且自由层和钉扎层之间的相互角度是180°时，出现该反平行状态。在平行状态中，MTJ内核的TMR呈现相对低的电阻。在反平行状态中，MTJ内核的TMR呈现相对高的电阻。

比特线和数字线均可以传导电流。在比特线和/或数字线中流动的电流引起或生成了对应的磁场。由比特线和/或数字线生成的磁场可以通过使自由层的磁化向量随着磁场改变而旋转、由此改变自由层相对于钉扎层的相互角度，来更改或改变自由磁层和钉扎磁层之间的相互角度。相互角度的改变可用于感测MTJ的输出TMR的改变。

这样，比特线和/或数字线中流动的电流的改变将影响MTJ的相互角度，其使MTJ的输出TMR改变。因此，磁隧道结内核可以感测由比特线和/数字线引起的磁场并且将由比特线和/数字线引起的磁场转换为MTJ的输出隧道磁阻(TMR)。通过监视MTJ内核的输出TMR，还可以监视电流波动。

磁隧道结器件可用于感测电路电流，用于多种电路监视目的，诸如反馈控制、过流保护、和电路操作停止。由于MTJ的性质，MTJ电流传感器可以呈现出高精度的电流监视能力。MTJ电流传感器与MRAM单元共享相同的部件，由此允许将MRAM单元的部件用作电流传感器以及非易失存储器(NVM)。此外，此处描述的MTJ电流传感器提供了优秀的设计灵活性，这是因为，MTJ电流传感器可以被三维集成，即它们可以垂直或横向安置在典型地在集成电路的基板中制造的有源电路或者“智能功率”部件上。例如，MTJ电流传感器可被安置在有源电路或“智能功率”部件附近基板上方的(一个或多个)绝缘层中的任何位置。这可以允许节约布局面积。这些性质可以允许以成本有效的方式进行处理并且提高了电流传感器的整体性能。

图6是根据示例性实施例配置的集成电路器件600的部件和元件的简化示图。除了图6中示出的以外，集成电路器件600的实际的实施例可以包括额外的层(例如，金属层、电介质层、和/或地平面)。

如图6中所示，集成电路器件600包括伪MRAM单元602和有源电路部件604。有源电路部件604可以在基板层601中形成或制造，而伪MRAM单元602可以在(一个或多个)绝缘层608中形成，绝缘层608被安置在基板层601上方并且使伪MRAM单元602与有源电路部件604隔开。重要地，在该实现方案中，伪MRAM单元602被安置在有源电路部件604上方，其可以允许显著地节约布局面积。此处使用的术语“伪”意指用于感测应用的MRAM单元，并且该术语用于使该用于感测应用的MRAM单元区分于用于信息存储应用的传统MRAM单元。

在该示例中，有源电路部件604可以包括例如，功率电路部件、模拟功率控制部件、或者通过前端制造工艺由前端层形成的数字逻辑部件。有源电路部件604通常可以是受益于其输入/输出电流监视的任何集成器件，包括但不限于，“智能功率”部件。

相反地，伪MRAM单元602通过后端制造工艺由后端层形成。实际上，前端和后端制造工艺是用于创建MRAM架构(未示出)的MRAM制造工艺的子工艺。因此，集成电路器件600的制造支持现有的用于智能功率架构目的的MRAM制造工艺。

在该实施例中，伪MRAM单元602可以用作三维集成“电流传感器(CS)”，这是因为其可用于感测来自有源电路部件604的电流。尽管图6中为了简化说明没有示出，但是伪MRAM单元602通常包括数字线、比特线、和安置在所述数字线和所述比特线之间的磁隧道结(MTJ)内核，诸如图1中示出的。有源电路部件604生成电路电流(Ickt)并且被电气耦合在数字线和比特线之间。伪MRAM单元602，特别是其磁隧道结内核，被电磁耦合到所述有源电路部件604。这允许磁隧道结内核感测电路电流(Ickt)，并且随后基于电路电流(Ickt)生成或产生感测电流(Isense)。

图7是根据本发明的示例性实施例配置的集成电路器件700的部件和元件的简化的示图。在该实施例中，许多个磁隧道结(MTJ)电流传感器708可以结合“智能功率”IC 704、706、712和MRAM电路714、716实现。除了图7中示出的以外，集成电路器件700的实际的实施例可以包括额外的层(例如，金属层、电介质层、和/或地平面)。

集成电路器件700包括基板702、在所述基板702上形成的磁随机存取存储器(MRAM)架构710、包括在所述基板702上形成的可用作电流传感器(CS)的伪MRAM单元708的传感器架构、和在基板中形成的有源电路部件704、706、712。MRAM架构710可以包括MRAM逻辑电路714和MRAM单元阵列716。

如上文提及的，MRAM单元阵列716包括多个MRAM单元。多个MRAM单元中的每一个可以包括许多个部件，为了简化说明而未在图7中示出这些部件。例如，如上文参考图1描述的，每个MRAM单元可以包括：通过所述第一金属层形成的数字线；通过所述第二金属层形成的比特线；和在所述第一金属层和所述第二金属层之间形成的磁隧道结(MTJ)内核。

在本描述中，术语“特定的”用于区分伪MRAM单元的部件和常规MRAM单元的对应部件。每个伪MRAM单元708或电流传感器(CS)可以包括与MRAM单元相同的部件并且与MRAM单元同时制造。再一次地，为了简化说明，图7中没有示出伪MRAM单元的这些部件，然而，每个特定的伪MRAM单元可以包括：通过第一金属层形成的特定的数字线；通过第二金属层形成的特定的比特线；和安置在在所述第一金属层和所述第二金属层之间的特定的磁隧道结(MTJ)内核。

有源电路部件有时被称为“智能功率”部件，并且可以包括例如，功率电路部件704、模拟功率控制部件712、数字逻辑部件706。每个有源电路部件可以在基板702中形成，并且每个特定的磁隧道结内核或者电流传感器(CS)708可以例如，在对应的有源电路部件704、706、712上方或上面形成，以节约布局面积。可替换地，每个特定的磁隧道结内核或者电流传感器(CS)708可以例如，被形成为与对应的有源电路部件704、706、712相邻。

在图7中示出的示例性实施例中，功率电路部件704、模拟功率控制部件712、数字逻辑部件706、和MRAM电路部件714适当地通过前端制造工艺由前端层形成。某些或所有该前端部件可通过前端制造工艺同时形成。

相反地，传感器架构708(其可以包括一个或多个传感器)和MRAM单元阵列716通过后端制造工艺由后端层形成。如上文所描述的，“后端”层是在“前端”层之后形成的层。某些或所有该后端部件可通过后端制造工艺同时形成。实际上，前端和后端制造工艺是用于创建MRAM架构的MRAM制造工艺的子工艺。因此，集成电路器件700的制造支持现有的用于智能功率架构目的的MRAM制造工艺。通过该方式，至少一部分智能功率架构和至少一部分MRAM架构可由所选择的MRAM制造工艺同时形成。

图8是说明了用于感测相关联的有源电路(或者“智能功率”)部件804中的电流改变的MTJ内核电流传感器802的实现方案的电路框图。

如图8中所示，有源电路部件804可以被电气耦合在特定的数字线210中的一个和特定的比特线208中的一个之间。有源电路部件804、特定的比特线208和特定的数字线210形成了承载由有源电路部件804生成的电路电流(Ickt)的电路。与有源电路部件804相关联的磁隧道结内核电流传感器802被电磁耦合到该有源电路部件。磁隧道结内核电流传感器802对电路电流(Ickt)的改变作出响应。特别地，磁隧道结内核802的TMR作为由有源电路部件804生成的电路电流(Ickt)的函数而变化。这样，磁隧道结内核电流传感器802可以感测电路电流(Ickt)并且响应于电路电流(Ickt)生成感测电流。

如上文参考图1提及的，MRAM单元的MTJ内核典型地包括可由上铁磁层或合成反铁磁(SAF)层202形成的第一电极、可由下铁磁层或SAF层204形成的第二电极、和两个铁磁层之间的隧道阻挡层206。自由磁层202和钉扎磁层204由磁材料制成，诸如NiFe。在存在磁场的情况下通过组合特定的材料进行处理的过程中，发生了磁化。在钉扎磁层204中，磁化取向典型地是恒定的或者固定在一个方向中。例如，在图8中，钉扎磁层204的磁化取向被示出为指向右侧。相反地，自由磁层202中的磁化取向的量值和方向均可以改变，例如，从0°变为180°。

自由磁层202和钉扎磁层204之间的相互角度可被定义为自由层202相对于钉扎层204的磁化取向，反之亦然。自由磁层202和钉扎磁层204之间的相互角度取决于自由磁层202相对于钉扎磁层204的磁化取向。基于该相互角度，MTJ内核802可以在至少两个不同的状态下操作。

当自由层202和钉扎层204的磁化被取向为处于相同的方向中并且自由层202和钉扎层204之间的相互角度是0°时，出现一个状态，有时被称为平行状态。在平行状态下，MTJ内核802的TMR呈现出相对低的电阻。相反地，当自由层202和钉扎层204的磁化被取向为处于相反的方向中并且自由层202和钉扎层204之间的相互角度是180°时，出现另一状态，有时被称为反平行状态。例如，当自由层202的磁化指向左侧而钉扎层204的磁化指向右侧时，该状态出现。在反平行状态下，MTJ内核802的TMR呈现出相对高的电阻。

比特线206和数字线210均可以传导电流。在图8中示出的非限制性示例中，比特线206承载从右侧到左侧的电流(反之亦然)，而数字线210承载流入或流出纸面的电流。在比特线206和/或数字线210中流动的电流引起或生成对应的磁场。

比特线206和/或数字线210生成的磁场可以更改或改变自由磁层202和钉扎磁层204之间的相互角度。这样，比特线206和/或数字线210中流动的电流的改变将影响MTJ内核802的相互角度。如上文提及的，改变MTJ内核802的相互角度更改或改变了MTJ内核802的输出TMR。换言之，因此MTJ内核802感测的磁场可以影响MTJ内核802的输出隧道磁阻(TMR)。因此磁隧道结内核802可用于将比特线206和/或数字线210引起的磁场转换为输出隧道磁阻(TMR)。相反地，通过监视MTJ内核802的输出TMR，也可以监视电流波动。

MTJ内核802经历的磁场强度取决于流过比特线206和/或数字线210的电流以及MTJ内核802同比特线206和/或数字线210之间的距离。MTJ内核802同比特线206和/或数字线210之间的距离可以在制造工艺过程中控制。通过修改MTJ内核802同比特线206和/或数字线210之间的距离，可以调节电流传感器的灵敏度以配合设计需要。

此外，可以在覆层218上面提供额外的厚的(一个或多个)磁屏蔽层820。厚的磁屏蔽层被安放在MTJ电流传感器上方以保护MTJ电流传感器，防止外部噪声，由此MTJ电流传感器仅感测与待感测的电路或器件相关联的特定电流。额外的厚的磁屏蔽层820可以包括待感测的电流信号，防止外部源引起的噪声。这可以允许更高精度的测量。

如将参考图9～11描述的，并且参考图1，在实现MTJ内核电流传感器202、204、206时，通过修改或变化MTJ内核电流传感器202、204、206的电极202、204的几何特征，可以进一步提高电流传感器的稳定性。例如，可以使诸如MTJ内核电流传感器202、204、206的电极202、204的纵横比、相对取向、尺寸和形状的变量发生变化，如下文在图9～11中描述的。

图9示出了根据本发明的实施例的MTJ内核电流传感器202、204、206的电极202、204的分解平面视图900，其中至少一个电极是正方形的。电极202、204在图9中被示出为横向安置，由此可以更加容易地观察它们的相对形状和尺寸。然而，在被组装以形成MTJ内核电流传感器202、204、206时，它们是一个放置在另一个上方，即电极204放置在电极202上方。电极202-1、204-1被示出为基本上是正方形的，即具有X和Y尺度Y_202-1＝X_202-1＝Y_204-1＝X_204-1。为了便于解释，这是目前大部分部件所采用的情况，但这不是基本的。电极202-2、204-2是不同的，电极202-2是矩形的，其中Y_202-2＞X_202-2并且Y_204-2＝X_204-2。再一次地，这仅用于说明电极的多种可能的形状，并非是详尽的或限制性的。

图10示出了根据本发明的实施例的MTJ的电极202、204的平面视图1000，其中任一或两个电极202、204具有多种示例性的非正方形的形状。例如，在310-1中，任一或两个电极202、204是矩形的并且X尺度是延长的显著大于Y，在310-2中，任一或两个电极202、204是延长的，X＞＞Y并且具有三角形的端部，并且在310-3中，任一或两个电极202、204是延长的，X＞＞Y并且具有圆形的端部。当一个电极安放在另一个上方以形成MTJ内核电流传感器202、204、206时，它们的较长的尺度可以实现相互之间的多种角度，如图11中示意性说明的。在特定的环境下使用明显非对称的电极形状是有用的，这是因为薄的电极中的平面视图的非对称性影响电子转轴(spin axes)旋转的易度或难度。例如，尽管在本领域中已知，通过在存在磁场的情况下进行热处理，钉扎第一电极中的电子转轴，但是另一种方案是使电极形状是高度非对称的，例如，平面视图是长的和窄的，这是因为，使电子转轴旋转远离该非对称形状的纵向方向是非常困难的。然而，可以使用用于钉扎转轴的上述两种配置中的任一种配置。

此外，通过优化或变化多种变量，还可以进一步提高MTJ内核电流传感器202、204、206的性能，该变量诸如MTJ内核电流传感器202、204、206的电极202、204相对于待感测的电流线的接近度、MTJ内核电流传感器202、204、206的电极相对于待感测的电流线的角度/取向、和MTJ内核电流传感器202、204、206的电极相对于待感测的电流线的覆盖范围。

图11示出了根据本发明的实施例的MTJ的电极202、204的平面视图，其中至少一个电极202、204具有相对于另一电极的多种角度配置。为了便于说明，第一电极202-4被示出为单个连续电极，多种分段第二电极204-4-1....204-4-4以不同的角度跨越第一电极202-4。但是这并非是限制性的，并且电极202-4可由分立的片段组成，每个片段在第二电极204-4-1....204-4-4中的单个电极下面。第二电极204-4-1被取向为，其纵向尺度基本上与第一电极202-4的纵向尺度正交(β3)。第二电极204-4-2被取向为，其纵向尺度基本上与第一电极202-4的纵向尺度平行(或反平行)。第二电极204-4-3被取向为，其纵向尺度相对于第一电极202-4的纵向尺度成角度(β1)，并且第二电极204-4-4被取向为，其纵向尺度相对于第一电极202-4的纵向尺度成角度(β2)。因此，对于第一和第二电极202、204，可以使用广泛的多种不同的相对角度取向。

图12是示出了根据示例性实施例制造MTJ内核电流传感器的方法的流程图。在步骤1202中，提供基板702，其具有嵌入于其中的有源电路部件或器件704、706、712，诸如智能功率或模拟集成电路。然后在步骤1206中，使用已知的半导体处理技术，安置具有磁覆层214的数字线(DL)210。例如，这可以通过使用物理气相淀积和电镀淀积例如铜材料而进行。然后在步骤1208中，可以使用已知的半导体处理技术，安置传导MTJ电极层201或者底部MTJ电极201。底部MTJ电极201可以包括，例如，Ta金属。在步骤1210中，使用已知的半导体处理技术移除MTJ器件的多个层，留下内核MTJ结构，其包括自由层202、隧道阻挡206和钉扎层204。在步骤1212中，使用传统的光刻技术对MTJ电流传感器802构图。在步骤1214中，使用已知的半导体处理技术安置顶部MTJ电极。在步骤1216中，将层间(interlevel)电介质层安置在顶部MTJ电极上面。然后在步骤1218中，使用已知的半导体处理技术，安置具有磁覆层的层或磁屏蔽层或此两者的传导比特线(BL)208。在步骤1220中，DL 210和/或BL 208可以连接到需要被感测电流的有源电路部件或器件804。

尽管在前面的详细描述中呈现了至少一个示例性实施例，但是应当认识到，存在许多变化方案。还应当认识到，此处描述的示例性实施例的目的并非是以任何方式限制本发明的范围、适用性、或配置。相反地，前面的详细描述将向本领域的技术人员提供用于实现所描述的实施例的便利的路线图。应当理解，在不偏离后附权利要求及其合法等效物阐述的本发明的范围的前提下，可以进行元件功能和配置上的多种改变。

Claims

1.一种产生集成电路的方法，所述集成电路用于感测由安置在基板中的有源电路部件产生的第一电流，所述方法包括：

提供传导数字线；

在所述有源电路部件和所述传导数字线上面提供磁隧道结电流传感器，包括：

淀积第一传导磁隧道结电极层；

在所述第一传导磁隧道结电极层上，淀积由隧道阻挡层分隔开的自由层和钉扎层；以及

对所述自由层、所述隧道阻挡层和所述钉扎层进行构图，其中经过构图的自由层、经过构图的隧道阻挡层和经过构图的钉扎层包括磁隧道结内核；

其中，所述自由层和所述钉扎层的几何特征关于纵横比、相对取向、尺寸和形状中的至少一个发生变化；

在所述磁隧道结电流传感器上面提供传导比特线，使得每个磁隧道结内核独特地安置在所述传导数字线和所述传导比特线之间；以及

将所述传导数字线和所述传导比特线耦合到所述有源电路部件，使得所述磁隧道结内核被配置为感测所述第一电流并且基于所述第一电流产生第二电流。

2.如权利要求1所述的方法，其中每个磁隧道结内核被配置为电磁耦合到所述有源电路部件。

3.如权利要求1所述的方法，其中所述有源电路部件安置在基板中，并且通过前端制造工艺由前端层形成，并且其中在所述前端制造工艺之后，通过后端制造工艺由后端层在所述有源电路部件上方形成所述磁隧道结内核。

4.如权利要求1所述的方法，其中淀积自由层包括淀积在所述自由层的平面中具有正方形形状的自由层。

5.如权利要求1所述的方法，所述方法进一步包括：

在每个磁隧道结内核上淀积第二传导磁隧道结电极层；以及

在所述第二传导磁隧道结电极层上面淀积层间电介质层。

6.如权利要求5所述的方法，所述方法进一步包括：

在所述层间电介质层上面淀积所述传导比特线。

7.一种制造包括磁隧道结电流传感器的集成电路的方法，所述方法包括：

提供基板，该基板具有嵌入于其中的有源电路部件，其中所述有源电路部件产生第一电流；

在所述有源电路部件上面提供磁隧道结电流传感器；以及

将数字线和比特线耦合到所述有源电路部件，

其中所述磁隧道结电流传感器被安置在所述数字线和所述比特线之间，并且被配置为感测所述第一电流以及基于由所述磁隧道结电流传感器感测的所述第一电流来产生第二电流，所述提供所述磁隧道结电流传感器包括：

淀积第一传导磁隧道结电极层；

其中，所述自由层和所述钉扎层的几何特征关于纵横比、相对取向、尺寸和形状中的至少一个发生变化。

8.如权利要求7所述的方法，所述淀积自由层包括淀积在所述自由层的平面中具有正方形形状的自由层。

9.如权利要求8所述的方法，所述方法进一步包括：

淀积所述数字线；

在第二传导磁隧道结电极层上面淀积层间电介质层；以及

在所述层间电介质层上面淀积所述比特线。

10.如权利要求7所述的方法，其中所述磁隧道结电流传感器包括：伪MRAM单元，该伪MRAM单元包括：

所述数字线；

所述比特线，和

特定的磁隧道结内核，其中所述特定的磁隧道结内核对所述第一电流的改变作出响应。

11.如权利要求10所述的方法，其中在所述有源电路部件上面提供所述磁隧道结电流传感器的步骤包括：

在所述基板上形成MRAM架构，所述MRAM架构包括MRAM单元阵列和所述伪MRAM单元。

12.如权利要求11所述的方法，其中将数字线和比特线耦合到所述有源电路部件的步骤包括：

将所述有源电路部件电气耦合在所述数字线和所述比特线之间，使得所述特定的磁隧道结内核被电磁耦合到所述有源电路部件，以感测所述第一电流并且响应于所述第一电流产生所述第二电流。

13.如权利要求7所述的方法，其中在所述有源电路部件上面提供所述磁隧道结电流传感器的步骤包括：

提供伪MRAM单元，该伪MRAM单元包括所述数字线、所述比特线、和磁隧道结内核，其中所述有源电路部件被电气耦合在所述数字线和所述比特线之间。

14.如权利要求13所述的方法，其中将所述数字线和所述比特线耦合到所述有源电路部件的步骤包括：

将所述磁隧道结内核电磁耦合到所述有源电路部件，使得所述磁隧道结内核被配置为感测所述第一电流并且基于所述第一电流产生所述第二电流。

15.一种感测集成电路中的电流的方法，所述集成电路包括在基板中形成的有源电路部件、和伪MRAM单元，所述伪MRAM单元包括第一传导层、第二传导层、和安置在所述第一传导层和所述第二传导层之间的特定的磁隧道结内核，所述磁隧道结内核包括：传导磁隧道结电极层；在所述传导磁隧道结电极层上的由隧道阻挡层分隔开的自由层和钉扎层，并且其中所述自由层和所述钉扎层的几何特征关于纵横比、相对取向、尺寸和形状中的至少一个发生变化，所述方法包括：

经由包括所述有源电路部件、所述第二传导层和所述第一传导层的电路产生所述第一电流，其中所述有源电路部件被电气耦合在所述第一传导层和所述第二传导层之间；

经由所述特定的磁隧道结内核感测所述第一电流，其中所述特定的磁隧道结内核对由所述有源电路部件产生的所述第一电流的改变作出响应；以及

响应于所述第一电流产生第二电流。

16.如权利要求15所述的方法，其中所述特定的磁隧道结内核的电阻作为由所述有源电路部件产生的所述第一电流的函数而变化。

17.如权利要求15所述的方法，其中所述淀积自由层包括淀积在所述自由层的平面中具有正方形形状的自由层。

18.如权利要求17所述的方法，其中所述集成电路进一步包括MRAM单元阵列，该MRAM单元阵列包括在所述基板上形成的多个MRAM单元，其中所述伪MRAM单元是所述MRAM单元阵列中的所述单元中的一个。