CN103339672A - 用于磁传感器阵列的制造工艺和布局 - Google Patents

Abstract

磁传感器包括多个组，每个组包括多个磁隧道结（MTJ）器件，多个导体配置为将一个组内的MTJ器件并联耦合并且将组串联耦合，实现了MTJ的材料电阻面积（RA）的独立优化，并且设置总器件电阻使得总桥电阻不会高得约翰逊噪声成为信号限制因素，又不会低得CMOS元件会减弱读信号。替选地，至少两个组中的每个内的磁隧道结器件串联，该至少两个组并联，导致参考层的磁参考方向和电连接路径的独立配置，获得两个功能的独立优化以及更大的器件设计和布局自由。感测元件的X和Y节距布置为使得线段既稳定例如一个感测元件的右侧，又稳定相邻感测元件的左侧。

Description

用于磁传感器阵列的制造工艺和布局

本申请主张2011年8月16日提交的美国申请No.13/211118的权益，其又主张2011年1月31日提交的美国临时申请No.61/438007的权益。

技术领域

这里描述的示范性实施例总体上涉及磁电子器件领域，更特别地，涉及用于感测磁场的兼容CMOS的磁电子场传感器。

背景技术

传感器广泛用于现代系统中以测量或检测物理参数，诸如位置、动作、力、加速度、温度、压强等。虽然存在各种不同的传感器类型以用于测量这些和其他参数，但是它们都受到各种限制的困扰。例如，不昂贵的小磁场传感器，诸如电子罗盘以及其他类似的磁感测应用中使用的那些，一般是霍尔效应器件，具有磁通量聚集器或各向异性磁致电阻（AMR）类器件。为了达到所需灵敏度和与CMOS良好配合的适当电阻，AMR传感器的感测单元一般在平方毫米大小的级别，而与霍尔效应传感器相关联的辅助CMOS可类似地变大和变昂贵。对于移动应用，这种AMR传感器构造在费用、电路面积和功耗方面消耗太大。

其他类型的传感器诸如磁隧道结（MTJ）传感器和巨磁致电阻（GMR）传感器已用于提供更小外形的传感器，但是这些传感器具有它们自己的问题，诸如不足的灵敏度和受到温度变化影响。为了解决这些问题，MTJ、GMR和AMR传感器已经以惠斯通桥结构使用从而提高灵敏度并消除温度相关的电阻变化。为了使传感器尺寸和成本最小化，MTJ或GMR元件是优选的。一般而言，惠斯通桥结构使用磁屏蔽件来抑制桥内的参考元件的响应，从而仅感测元件（进而桥）以预定方式进行响应。然而，磁屏蔽件是厚的，它们的制造需要谨慎调节的NiFe籽层和镀敷步骤。与磁屏蔽件相关联的另一缺点在屏蔽件暴露到强磁场（～5kOe）而保留剩磁时出现，因为该剩磁场会损害桥结构的小磁场测量性能。为了防止使用磁屏蔽件，惠斯通桥结构可包括用于每个感测轴的两个相反的反铁磁钉扎方向，导致四个不同的钉扎方向，其必须针对每个晶片独立设置，通常需要复杂且不常用的磁化技术。

增大阵列中的传感器元件数量提供了所期望的更高信噪比。然而，如果传感器元件通过暴露到外磁场而被干扰，则传感器元件必须能够被复位到已知取向。复位线路可通过提供短持续时间的复位电流脉冲而产生复位磁场。复位线路的电阻在允许来自固定电压开销的充足复位电流脉冲的同时限制了线路延伸长度，并因此限制了阵列大小。通过处理工艺或最佳传感器布局来增大阵列内的传感器元件密度改善了信噪比而没有任何附加复杂化。

因此，期望提供一种磁电子传感器制造方法和布局，其具有高信噪比以用于测量各种物理参数。还需要一种简单有效而且可靠的传感器，其能够有效且不昂贵地构造为集成电路结构以用于在移动应用中使用。还需要一种改善的磁场传感器和方法以克服本领域中诸如上面概述的那些问题。此外，示范性实施例的其他合意的特征和特性将从后面的详细描述和所附权利要求结合附图以及前面的技术领域和背景技术变得显然。

发明内容

一种磁传感器构造为实现MTJ的材料电阻面积（RA）的独立优化和设置总器件电阻从而总电阻不会高到约翰逊噪声成为信号限制考量因素，又不会低到CMOS元件可以减弱读信号。替选地，另一构造导致两个功能的独立优化以及器件设计和布局的更多自由。可以布置感测元件的X和Y节距（pitch）使得稳定例如感测元件的右侧的线路片段也稳定相邻感测元件的左侧。

在示范性实施例中，制造磁传感器的方法包括：形成多个组，每组包括多个磁隧道结器件，其中形成每个磁隧道结器件包括形成合成反铁磁参考层，在该合成反铁磁参考层上形成隧道势垒，以及在该隧道势垒上形成并图案化多个感测元件，其中该多个感测元件利用公共成形参考层；以及在该磁隧道结器件上形成多个导体，其中该多个导体和该合成反铁磁参考层构造为按以下方式之一进行耦合：并联耦合每个组内的磁隧道结器件且串联耦合所述组；或者串联耦合至少两个组中的每个组内的磁隧道结器件且并联耦合所述至少两个组。

在另一示范性实施例中，磁传感器包括：多个组，每个组包括多个磁隧道结器件的一个或更多子组，每个子组包括电极和在该电极之上的成形参考层、在该成形参考层上的隧道势垒以及在该隧道势垒层之上的多个感测元件，其中感测元件、隧道势垒层的在该感测元件下面的部分以及参考元件的在该感测元件下面的部分形成磁隧道结器件；以及在该多个磁隧道结器件上的多个导体，其中该多个导体以及一个或多个电极构造为按以下方式之一进行电耦合：并联耦合每个组内的磁隧道结器件且串联耦合所述组；或者串联耦合多个组中的每个组内的磁隧道结器件且并联耦合所述多个组。

在又一示范性实施例中，磁传感器包括多个组，每个组包括多个磁隧道结器件，组内的每个磁隧道结器件共享公共合成反铁磁参考层和位于该合成反铁磁参考层上的公共隧道势垒，每个磁隧道结器件具有形成在该隧道势垒上的唯一感测元件。

附图说明

下面将结合附图描述本发明，附图中相似的附图标记指示相似的元件。

图1示出两个有源感测元件，其磁化沿不同方向与被钉扎层成相同角度，该磁化将响应于外加磁场而偏转并提供输出信号，该输出信号与磁场的不和被钉扎层的钉扎方向对准的分量相关的输出信号。

图2示出电子罗盘结构，其使用从具有未屏蔽的MTJ传感器的两个桥结构形成的差分传感器，还示出每个桥结构的电路输出。

图3是惠斯通桥电路的简化示意性透视图，其中串联连接的MTJ传感器排列为具有与被钉扎层的磁化方向不同的磁化方向。

图4是第一和第二MTJ传感器的局部示意性透视图，其包括用于在感测操作之前或期间清理或稳定感测层的磁场发生器结构。

图5是集成电路的局部剖视图，其中图4所示的第一和第二MTJ传感器形成为感测层具有不同的磁化方向。

图6是刻线（recicle）布局的简化示意性顶视图或平面图，示出了形成有多个串联连接的MTJ传感器的差分传感器，该MTJ传感器构造成惠斯通桥电路，磁场发生器结构关于该MTJ传感器定位。

图7和图8分别是形成第一示范性实施例的工艺中的第一系列步骤的局部剖视图和顶视图。

图9和图10分别是形成第一示范性实施例的工艺中的第二系列步骤的局部剖视图和顶视图。

图11和图12分别是形成第一示范性实施例的工艺中的第三系列步骤的局部剖视图和顶视图。

图13和图14分别是形成第二示范性实施例的工艺中的一系列步骤的局部剖视图和顶视图。

图15和图16分别是形成第二示范性实施例的工艺中的第二系列步骤的局部剖视图和顶视图。

图17是第二示范性实施例的透视图。

图18和图19分别是形成第二示范性实施例的工艺中的第三系列步骤的局部剖视图和顶视图。

图20是第三示范性实施例的顶视图。

图21是第三示范性实施例的透视图。

图22是根据示范性实施例的方法的流程图。

具体实施方式

下面的详细描述本质上仅是示范性的，无意限制本主题或本申请的实施例以及这些实施例的使用。这里作为示范描述的任何实施方式不一定理解为优选的或相对于其他实施方式更有利的。此外，无意被前面的技术领域、背景技术、发明内容或后面的具体实施方式中给出的任何明确的或暗示的理论所束缚。

磁场感测器件包括例如至少一个惠斯通桥，其中每个桥臂（leg）包括磁隧道结（MTJ）的阵列。每个MTJ包括参考层、隧道势垒（TB）和感测层（或感测元件）。为了在给定芯片面积中获得最大信噪比（感测元件的最密封装），这些MTJ的组可以共享公共参考层。参考层的形状可以任选地构造为将参考轴设置在第一参考方向上。多个MTJ（组）经由上电极并联连接，多个这些组串联连接，以用于（1）实现MTJ的材料电阻面积乘积（RA）的独立优化以及（2）设置总器件电阻，从而总桥电阻不会高到约翰逊噪声成为信号限制考量因素，也不会低到CMOS元件可以减弱读信号。至少一条电流线路设置在每个感测元件附近。布置感测元件的节距（之间的距离或密度）使得可制造的最小感测元件间隔得以维持（～0.1μm），并且感测元件附近的电流线路可以接合，产生横贯阵列的单个稳定条。电流源向至少一条电流线路提供稳定电流，测量电路系统耦合到感测元件输出端子以用于测量输出并且确定磁场强度。取向脉冲可以在每次测量之前或者以固定的或算法确定的间隔应用到电流线路。

在另一实施例中，在制造上述结构的制造方法期间，在根据其形状配置参考层磁化的钉扎步骤完成之后，参考层可以被再成形，去除阵列中的指定感测元件之间的部分。上电极随后被打断成串联连接的感测元件的组的片段（segment）。这些组可以串联或并联布置。以此方式，参考层的磁参考方向和电连接路径可以独立配置，导致两个功能的独立优化以及器件设计和布局的更多自由。可以容许输入材料电阻的较大跨度以制造更精确控制的最终期望器件电阻。此外，单独的低电阻元件对总桥输出的影响与其作为并联接线的组的部件的影响（它将短路并联片段）相比显著减弱。如果如以上概述的那样连接阵列，则单个低电阻元件仅大致与阵列部件的总数成比例地减小组电阻。最后，该系列第一布线选项中的布置显著减小了将组连接在一起的外互连对传感器参数的影响。

在又一实施例中，多个稳定线路在每个感测元件附近经过，稳定每个感测元件的不同部分（即，左侧和右侧，但是不一定局限于稳定线路经过两次）。布置感测元件的X和Y节距使得稳定例如一个感测元件的右侧的线路片段也稳定相邻感测元件的左侧。该构造进一步允许在传感器桥内布置感测元件的灵活性，从而感测和参考层各向异性轴之间的相对取向可以得到维持，同时最大化感测元件的封装密度。这允许更大数量的感测元件用固定的线路长度或相反固定的最大稳定线路电阻来稳定，且处于显著更大的封装密度，使得感测元件的数量可以增大，同时感测元件的占用面积可以减小。

感测阵列具有最佳大小以用于最大可能信噪比（SNR），同时允许在测量阶段可用电压源用所需电流稳定传感器。两个或更多铜线路（或者并联连接的一系列线路片段）被布线为邻近每个感测元件以维持感测和参考层各向异性轴之间的相对取向，同时最大化感测元件的封装密度，由此允许更大数量的感测元件用固定的线路长度或固定的最大稳定线路电阻来稳定。从毗接的相邻单元形成的连续稳定线路在第一次经过感测元件附近时稳定感测元件的一部分以及相邻感测元件的不同部分。因此，给定单位单元内的每个稳定线路片段用于稳定超过一个感测元件，导致实质上增大的封装密度。

这里描述的示范性实施例可以如下利用已知光刻工艺制造。集成电路、磁电子器件、微电子机械器件、微流器件和光电子器件的制造涉及产生以某种方式相互作用的若干材料层。这些层中的一个或更多可以被图案化，因此层的各种区域具有不同的电特性或其他特性，它们可以在层内互连或互连到其他层以产生电组件或电路。这些区域可以通过选择性引入或去除各种材料来产生。定义这些区域的图案一般通过光刻工艺来产生。例如，一层光致抗蚀剂材料应用到覆在晶片衬底上的层。光掩模（包含透明和不透明区域）用于通过一形式的辐照诸如紫外光、电子或x射线选择性地暴露该光致抗蚀剂材料。暴露到辐照或者未暴露到辐照的光致抗蚀剂通过应用显影剂而被去除。然后蚀刻可以应用到未被残留抗蚀剂保护的层，当抗蚀剂被去除时，覆在衬底上的层被图案化。替选地，还可以使用附加工艺，例如利用光致抗蚀剂作为模板构建一结构。

将意识到，附加处理步骤将用于制造MTJ传感器结构。作为示例，一个或更多电介质、铁磁和/或导电层可以利用公知技术以及常规后端处理（未示出）而被沉积、图案化和蚀刻，通常包括形成多个层次的互连，其用于以期望方式连接传感器结构以实现所需功能。因此，用于完成传感器结构的制造的具体步骤序列可以根据工艺和/或设计要求而变化。

所公开的制造工艺可以用于从用于单轴响应的两个差分传感器构造形成仅具有单个被钉扎方向的磁场传感器。对于两轴（X，Y）磁场响应，传感器仅需要两个不同的钉扎轴，其中每个差分传感器从具有未屏蔽磁隧道结（MTJ）传感器的桥结构形成。对于第三轴（Z），不需要附加钉扎方向。可以利用不同成形的钉扎层的形状各向异性结合谨慎选择的退火工艺或者通过形成单独设置和退火的两个不同钉扎层来获得不同的钉扎轴。在由以桥电路连接的MTJ传感器形成的给定差分传感器中，形状各向异性可以用于产生在零磁场下具有不同磁化的感测元件，这些磁化以不同取向与被钉扎层的磁化成一角度，例如，在负45度或正45度。在该构造中，包括与钉扎方向正交的分量的施加磁场将不同地改变不同感测层的磁化，结果，差分传感器能够测量施加磁场的垂直于被钉扎轴的投影。所公开的制造工艺还在每个MTJ传感器下面以及可选地在每个MTJ传感器的上面形成磁场导体，其可用于沿感测层的易轴施加磁场脉冲以使传感器准备用于测量，以及用于施加更小的电流以在测量期间稳定传感器（如果需要的话）。

现在参照图1，以简化示意图的形式示出传感器结构1，其使用两个有源感测元件类型20、30以及被钉扎层10来测量外磁场。如图所示，有源感测元件20、30的磁化方向21、31与被钉扎层10的磁化方向成相等角度但在不同方向上。为此，感测元件20、30可以形成为使得每个感测元件的形状沿该感测元件的期望磁化的方向伸长。因此，感测元件20、30使用它们的形状各向异性来产生从被钉扎层10偏移的磁化方向。例如，第一感测元件20可以形成为使得其优选磁化方向与被钉扎层10的磁化方向成-135度角，第二感测元件30形成为使得其优选磁化方向与被钉扎层10的磁化方向成135度角，但是可以使用其他偏离角度。

因为跨越感测元件和被钉扎层的电导取决于感测元件与被钉扎层之间的角度的余弦，所以传感器结构的电导可以通过施加外磁场（H）而改变，外磁场（H）使传感器元件20、30的磁化发生偏转。例如，如果没有磁场（H=0）施加到传感器结构1，则感测元件20、30的磁化方向21、31不变，第一和第二传感器元件20、30的电导之间没有差异。如果沿被钉扎层10或与之反平行地指向的外磁场H施加到传感器结构2，则所施加的磁场将相等地偏转或旋转传感器元件20、30的磁矩22、32，导致各感测元件相等的电导变化，因此它们的差没有变化。然而，当与被钉扎层10正交的外磁场H施加到传感器结构3时，每个感测元件20、30的磁矩23、33响应于所施加的磁场而不同地变化。例如，当图1所示的外磁场H指向右时，第一感测元件20的电导增大，而第二感测元件30的电导减小，导致与磁场强度相关的差信号。以此方式，所示的传感器结构测量所施加磁场的垂直于被钉扎轴而非平行于它的投影。对于小角度磁化偏转（与感测元件的各向异性相比小的磁场），忽略高阶项的电阻的泰勒展开是有效的，电阻也将随电导线性变化。对于大角度偏转（较大磁场强度检测），有益的是利用电压驱动但电流检测的半桥器件拓扑来维持更线性的响应。

图2示出用于检测施加磁场分别沿第一x轴（轴1）和第二y轴（轴2）的分量方向的第一和第二传感器201、211。如图所示，每个传感器形成有未屏蔽的感测元件，其连接成桥构造。因此，第一传感器201由在沿第一方向磁化的被钉扎层206上以桥结构连接的感测元件202-205形成。以类似方式，第二传感器211由在沿第二方向磁化的被钉扎层216上以桥结构连接的感测元件212-215形成，第二方向垂直于被钉扎层206的磁化方向。在所示的桥结构201中，感测元件202、204形成为具有第一磁化方向，感测元件203、205形成为具有第二磁化方向，其中第一和第二磁化方向相对于彼此正交并且取向为相等地不同于被钉扎层206的磁化方向。至于第二桥结构211，感测元件212、214具有与感测元件213、215的第二磁化方向正交的第一磁化方向，从而第一和第二磁化方向取向为相等地不同于被钉扎层216的磁化方向。在所示传感器201、211中，不需要用于感测元件的屏蔽，也不需要任何特殊的参考元件。在一示范性实施例中，这通过使每个有源感测元件（例如202、204）参考另一有源感测元件（例如203、205），利用形状各向异性技术使所述感测元件的易轴建立为彼此偏转90度来实现。

通过将第一和第二传感器201、211定位成正交排列，且每个传感器中的正交感测元件取向从传感器的钉扎方向相等地偏转，传感器可以检测所施加磁场的沿第一和第二轴的分量方向。这示于图2中，在每个传感器下面示出了电路仿真。在每个仿真中，仿真桥输出207、217是用于感测元件的施加磁场角度的函数，各向异性场为10Oe，施加磁场为0.5Oe，当感测元件从反平行状态切换到平行状态时磁致电阻为100%。该仿真桥输出可以用于唯一地识别外加磁场的任何取向。例如，用0度磁场角度（例如，“向上”指向从而与y轴或轴2对准）施加的磁场将产生来自第一传感器201的0mV/V的桥输出，并且将产生来自第二传感器211的10mV/V的桥输出。相反，沿相反方向（例如，“向下”指向，从而与180度磁场角度对准）施加的磁场将产生来自第一传感器201的0mV/V桥输出，并且将产生来自第二传感器211的-10mV/V桥输出。

从以上可见，磁场传感器可以由使用未屏蔽的感测元件202-205、212-215的差分传感器201、211形成，未屏蔽的感测元件202-205、212-215在相应的被钉扎层206、216上连接成桥结构以检测施加磁场的存在和方向。采用该结构，消除了磁屏蔽件或NiFe磁通聚集器中存在剩磁矩（诸如存在于三维霍尔器件中）的可能性。此外，磁场传感器提供良好的灵敏度，而且还提供桥结构的温度补偿属性。通过消除对形成磁屏蔽层的需要，制造复杂度和成本得以减小，传感器结构的大小得以降低（就消除形成任何屏蔽层所需的硅面积而言）。使用未屏蔽的感测元件还有性能益处，因为通过去除磁屏蔽层和磁通引导层而消除了剩磁问题。

图3提供通过将四个MTJ传感器301、311、321、331连接成惠斯通桥电路而形成的示例性磁场传感器300的简化示意性透视图，其中串联连接的MTJ传感器301、311、321、331形成有感测层302、312、322、332，其排列为具有与被钉扎层304、314、324、334的磁化方向不同的磁化方向。所示的传感器300形成有MTJ传感器301、311、321、331，传感器301、311、321、331可以作为已有MRAM制造工艺的一部分被制造，仅有微小的调整以控制用于不同层的磁场方向的取向。特别地，每个MTJ传感器301、311、321、331包括第一被钉扎电极304、314、324、334，绝缘隧穿电介质层303、313、323、333和第二感测电极302、312、322、332。被钉扎电极和感测电极是合适的磁材料，例如但不限于NiFe、CoFe、Fe、CoFeB等，或者更一般地，是磁化可以集体排列的材料。适当的电极材料和布置的例子是一般用于磁致电阻随机存取存储器（MRAM）器件的材料和结构，MRAM器件在本领域是已知的且包括铁磁材料等。被钉扎电极和感测电极可以形成为具有不同的矫顽力或矫顽场要求。矫顽场基本是在饱和后将磁体从一个方向反转到另一方向所需的磁场量。技术上，是在铁磁体饱和之后使铁磁体的磁化返回到零所需的磁场。例如，被钉扎电极304、314、324、334可以由交换耦合到铁磁膜的反铁磁膜形成以具有高矫顽场，从而它们的磁化方向可以被钉扎为基本不受外加磁场移动的影响。相反，感测电极302、312、322、332可以由软磁材料形成以提供具有相当低的矫顽力的不同的各向异性轴，从而感测电极的磁化取向（排列在任何方向上）可以被外加磁场的移动而改变。在一些实施例中，被钉扎电极的矫顽场是感测电极的矫顽场的大约两个数量级那么大，但是可以通过使用已知技术改变它们的成分和/或钉扎强度来调节相应电极的矫顽场从而使用不同的比值。

如图3所示，MTJ传感器中的被钉扎电极304、314、324、334形成为具有在被钉扎电极层304、314、324、334的平面内的第一示例性各向异性轴（由指向图3的图示顶部的矢量箭头标识）。如这里描述的那样，被钉扎电极304、314、324、334的各向异性轴排列可以利用被钉扎电极的形状各向异性获得，在该情况下，被钉扎电极304、314、324、334每个的形状将在单层被钉扎磁堆叠的“向上”矢量箭头的方向上更长。附加或替选地，被钉扎电极304、314、324、334的各向异性轴排列可以通过在存在饱和磁场时形成一个或更多磁层，随后或同时被退火且然后冷却从而被钉扎电极层的磁场方向设置在饱和磁场的方向上来获得。将理解，被钉扎电极304、314、324、334的各向异性轴排列的形成必须与用于形成包括具有不同的各向异性轴排列的被钉扎电极的任何其他磁场传感器的制造步骤以及用于形成具有不同的各向异性轴排列的任何感测电极的制造步骤相适应。

所示磁场传感器300还包括MTJ传感器301、321，其中感测电极302、322形成为具有从被钉扎电极的各向异性轴偏离第一偏转角的示例性各向异性轴（由指向左边的矢量箭头标识）。此外，所示的磁场传感器300包括MTJ传感器311、331，其中感测电极312、332形成为具有从被钉扎电极的各向异性轴偏离与第一偏转角相等但相反的第二偏转角的示例性各向异性轴（由指向右边的矢量箭头标识）。在一特定实施例中，第一偏转角垂直于第二偏转角，从而感测电极302、322的各向异性轴相对于被钉扎电极的各向异性轴旋转135度，并且从而感测电极312、332的各向异性轴相对于被钉扎电极的各向异性轴旋转负135度。

将理解，MTJ传感器301、311、321、331可以形成为具有相同结构，其通过金属互连如图所示地串联连接成标准惠斯通桥电路结构，示出了用于桥电路的电源端子341、343和输出信号端子342、344二者。通过以惠斯通桥电路串联连接未屏蔽的MTJ传感器301、311、321、331，磁场传感器300检测外加磁场的水平方向（图3的左右方向）分量，由此形成X轴传感器桥。特别地，水平磁场分量将偏转感测电极302、322的磁化，该偏转不同于感测电极312、332的磁化的偏转，所导致的传感器电导/电阻差异将量化水平磁场分量的强度。尽管未示出，但是Y轴传感器桥电路也可以形成有以惠斯通桥电路结构连接的未屏蔽MTJ传感器，但是Y轴传感器桥电路中的被钉扎电极的各向异性轴将垂直于X轴传感器桥中的被钉扎电极304、314、324、334的各向异性轴。这些传感器（或桥臂）301、311、321、331中的每个可以代表协同工作以提高系统的总体SNR的感测元件阵列。

小磁场传感器易受巴克豪森噪声的影响，即源自磁感测元件中不同区域的微磁畴跳变、偶发去钉扎，由于感测层中的边缘粗糙度、小的局部非均质性或各种其他原因，微磁畴的局域磁矩的取向可以与弱局域化的磁化钉扎稍微不同。这种噪声能在精确测量地磁场的角分辨率时引入误差。当施加磁场时，代替感测元件的期望的一致旋转，这些微磁畴可能以顺序方式反转。解决这种噪声的已有尝试是在感测层中使用硬磁偏置层来钉扎器件的端部。然而，硬磁偏置层会降低传感器的灵敏度，并且具有需要附加处理层、蚀刻步骤和退火步骤的附加缺点。

为了解决巴克豪森噪声问题，在执行测量之前，磁场可以沿感测元件的易轴选择性施加。在一些实施例中，磁场施加为足以恢复感测元件的磁状态并且去除可能由于暴露到强磁场而已经出现的微磁畴的短暂磁场脉冲。在一示例性实施方式中，磁场脉冲施加到传感器以去除感测元件中的亚稳态被钉扎区域，其中磁场脉冲具有阈值磁场强度（例如，约40Oe以上）和最小脉冲持续时间（例如，约2-100纳秒）。通过以罗盘应用所需的预定测量周期（例如，10Hz）施加这种磁场脉冲，所得磁场脉冲具有极低的占空因数和极小的功耗。此外，通过在测量之前终止磁场脉冲，在测量期间没有额外磁场施加到感测元件，导致最大的灵敏度。替选地，在传感器测量期间可以通过相同的复位线路施加小得多的稳定磁场，最小地影响灵敏度，但是有助于感测元件磁化的完全一致旋转。

为了示出磁场脉冲可以如何应用到感测元件的例子，现在参照图4，其示出第一和第二MTJ传感器410、420的局部示意性透视图，第一和第二MTJ传感器410、420每个包括磁场发生器结构414、424以用于在感测操作之前或期间复位或稳定感测层411、421。每个MTJ传感器可以如图4所示地构造，其中感测层的磁方向确定磁场发生器结构的取向。特别地，每个MTJ传感器大体上包括上铁磁层411、421，下铁磁层413、423以及在两个铁磁层之间的隧道势垒层412、422。在该例子中，上铁磁层411、421可以形成至10到10000埃范围内的厚度，在一些实施例中，在10至100埃的范围内，并且用作感测层或自由磁层，因为其磁化方向能被外加磁场诸如地磁场的存在所偏转。关于下铁磁层413、423，它可以形成为10至2000埃范围内的厚度，在一些实施例中，在10至100埃的范围，并且用作固定或被钉扎磁层，因为其磁化方向被钉扎在一个方向上，在正常操作条件下不改变磁取向方向。如上所述，通过将下被钉扎层413、423形成为具有相同的磁化方向（未示出）且通过将上感测层411的磁化方向415形成为与上感测层421的磁化方向425正交从而磁化方向415、425取向在离下被钉扎层413、423的磁化方向相等且相反的方向上，第一和第二MTJ传感器410、420可以用于构造差分传感器。

为了恢复可能被磁畴结构所扭曲的上感测层411、421的原始磁化，图4示出形成在每个传感器下面的磁场发生器结构414、424。在一些实施例中，磁场发生器结构414、424形成为电流传导线路，其取向为产生与上感测层411、421的磁化方向415、425对准的磁场脉冲。例如，当电流脉冲沿箭头416所示的方向流过第一MTJ传感器410下面的磁场发生器结构414时，产生与第一MTJ传感器410的感测元件411的易轴415对准的磁场脉冲。然而，由于第二MTJ传感器420的感测层421有不同的磁化方向425，所以磁场发生器结构424取向为当电流沿箭头426所示的方向流过磁场发生器结构424时，产生与第二MTJ传感器420中的感测元件421的易轴425对准的磁场脉冲。

磁场脉冲与易轴方向的相对排列还可以见于图5中，图5示出集成电路器件的局部剖视图，其中图4所示的第一和第二MTJ传感器形成为具有带不同磁化方向的感测层411、421。特别地，左边的剖视图示出从图4的透视视角5A看到的第一MTJ传感器410，而右边的剖视图示出从图4的透视视角5B看到的第二MTJ传感器420。第一和第二MTJ传感器410、420每个都形成在衬底430、440上，衬底430、440可具有嵌入在其中的有源电路431、441。在衬底上，可以在形成绝缘层433、443之前形成一个或更多电路层432、443，导电线414、424嵌入在绝缘层433、443中以形成磁场发生器结构。如图5所示，第一MTJ传感器410中的导电线414形成为承载沿从图5的图平面出来的方向的电流，而第二MTJ传感器420中的导电线424形成为承载从图上的右边到左边移动的电流。在嵌入的导电线之上，第一和第二MTJ核形成在绝缘层435、445中。特别地，第一MTJ传感器410中的第一MTJ核包括至少部分地嵌入在绝缘层435中的第一导电线434、下被钉扎铁磁层413、隧道势垒层412、具有右到左取向的磁化方向415的上感测铁磁层411、以及其上形成附加电介质层437的第二导电线436。第一导电层434通过通路结构439连接到底接触层438。此外，第二MTJ传感器420中的第二MTJ核包括至少部分地嵌入在绝缘层445中的第一导电线444、下被钉扎铁磁层423、隧道势垒层422、具有取向为进入图5的图平面的磁化方向425的上感测铁磁层421、以及其上形成附加电介质层447的第二导电线446。为了连接第一和第二MTJ传感器410、420，第二MTJ传感器420中的第一导电层444通过通路结构（未示出）连接到与嵌入的导电线424在相同层级的底接触层（未示出），其又通过一个或更多通路和导电层连接到第一MTJ传感器410的第二导电线436。采用所示结构，通过嵌入的导电线414的电流脉冲将产生与感测元件411的易轴415对准的磁场脉冲417，通过嵌入的导电线424的电流脉冲将在感测元件421的区域中产生与感测元件421的易轴425对准的磁场脉冲（未示出）。

下钉扎和被钉扎铁磁层413、423可以是例如铱锰、铂锰、钴铁、钴铁硼、镍铁、钌等的材料，或者是它们的任意组合。隧道势垒层412、422可以是绝缘材料例如铝氧化物或镁氧化物。上感测铁磁层411、421可以是铁磁材料，例如镍铁、钴铁、钴铁硼、钌等。磁场发生器结构414、424可以是铝、铜、钽、钽氮化物、钛、钛氮化物等，同时导电线一般可以是例如铝、铜、钽、钽氮化物、钛、钛氮化物等。

通过形成具有正交磁取向（其每个相等地不同于被钉扎层413、423的磁方向）的感测层411、421，第一和第二MTJ传感器410、420可以一起制造在单片集成电路上作为差分传感器的一部分。在示例性工艺流程中，制造工艺的第一步是提供单片集成电路芯片衬底，其覆盖有电介质基层（未示出）。在电介质基层上，磁场发生器结构414、424利用已知的沉积、图案化和蚀刻工艺形成为导电材料嵌入线，从而磁场发生器结构414、424对准且位于传感器410、420下面，并且嵌入在绝缘层（未示出）中。在绝缘层上，通过沉积第一导电层（蚀刻后用作导电线434）、一个或更多下铁磁层（蚀刻后用作下被钉扎铁磁层413）、一个或更多电介质层（蚀刻后用作隧道势垒层412）、一个或更多上铁磁层（蚀刻后用作上感测铁磁层411）、以及第二导电层（蚀刻后用作导电线436），顺序形成传感器层的堆叠。

虽然各种铁磁层每个可在存在磁场时沉积和加热以诱导期望的磁取向，但是形状各向异性技术也可以用于实现用于不同铁磁层的所需磁取向。为此，传感器层堆叠用一系列图案化蚀刻工艺被选择性蚀刻以定义MTJ传感器410、420中的被钉扎层和感测层。在第一蚀刻工序中，利用图案化光致抗蚀剂形成第一图案化硬掩模并且然后执行选择性蚀刻工艺（例如反应离子蚀刻）以向下去除未被遮蔽的层直到并且包括未被遮蔽的一个或多个下铁磁层，可以从一个或多个下铁磁层定义不同钉扎层413、423的形状。蚀刻了的下铁磁层的所得形状取向为使得每个被钉扎层具有形状各向异性，导致沿其轴之一的优选磁取向。除了形成为长而窄的形状之外，还可以提供被钉扎层的端部的附加成形以使得每个被钉扎层的行为更像单个磁畴。利用形状各向异性，成形的被钉扎层413、423可以被退火以设置它们各自的钉扎方向。

在制造工艺的该点处，上铁磁层将已经被选择性蚀刻以具有在第一图案化硬掩模下面的剩余部分，从而上和下铁磁层具有相同形状。然而，感测层的最终形状将小于下面的被钉扎层，为此，第二蚀刻工序用于从上铁磁层的剩余部分定义不同感测层411、421的最终形状。在第二蚀刻工序中，另一光致抗蚀剂图案用于在将要形成感测层的剩余上铁磁层部分上形成图案化硬掩模。图案被选择以在选择性蚀刻工艺（例如反应离子蚀刻）用于向下移除所有未被遮蔽的层直到且包括未被遮蔽的上铁磁层411、421时定义用于感测层的大纵横比形状。在一些实施例中，该选择性蚀刻工艺可留下下面的已成形的被钉扎层413、423完整不变，但是在另一些实施例中，该选择性蚀刻工艺也蚀刻下面的已成形的被钉扎层413、423的未被遮蔽的部分。所定义的用于感测层的大纵横比形状取向为使得感测层411在所期望的磁化415的维度上比其宽度更长，而感测层421在所期望的磁化425的维度上比其宽度更长。换言之，对于单个铁磁感测层而言，每个感测层的长轴沿所期望的磁化方向伸长。除了形成为长而窄的形状之外，可以提供感测层411、421的端部的附加成形从而每个感测层的行为更像单个磁畴。例如，感测层可以成形为具有尖的端部，其沿感测层的期望易轴的对应方向渐缩。一旦形成了成形感测层，就可以通过在没有磁场时简短地退火（例如，在大约250摄氏度的退火温度）该晶片以去除材料离散，来从它们的形状各向异性诱导期望的易轴磁取向。在冷却后，感测层411、421的磁化与单独图案对准，提供感测层的多个取向。

在实际部署中，磁场发生器结构414、424由将桥臂互连所需的同一层形成，因此不产生附加处理步骤。此外，磁场发生器结构414、424中的每个可以从单个导电元件构成，该单个导电元件定位成以适当取向从每个MTJ传感器下面经过，由此用单个电流脉冲产生遍及芯片的磁场脉冲。虽然在实际部署中，每个桥臂将包括感测元件的阵列以用于最高信噪比，但是图6示出单个感测元件实施方式的简化示例，其提供刻线布局的简化示意性顶视图或平面图，示出了形成有多个串联连接的MTJ传感器621、622、623、624的差分传感器600，MTJ传感器621、622、623、624构造成惠斯通桥电路，磁场发生器结构620与MTJ传感器相关地定位。所示差分传感器包括四个被钉扎层601、602、603、604，其每个具有相同的磁化方向（例如，沿y方向的被钉扎轴），如每个被钉扎层上的大矢量箭头所示。虽然被钉扎层601、602、603、604可以利用它们的形状各向异性形成（如图6所示），但是它们也可以利用传统磁场退火工艺形成。

图6还示出差分传感器中的MTJ传感器或传感器阵列中的两个621、624形成有感测层611、614，感测层611、614具有取向在离垂直负135度的磁化方向，如感测层611、614中所示。另外两个MTJ传感器602、603形成有磁化方向取向在离垂直135度的感测层612、613，如感测层612、613中所示。虽然任何合适的技术可以用于形成具有不同磁化方向的感测层，但是本发明的一些实施例使用形状各向异性技术来将感测元件611、614成形为具有取向在离垂直预定偏转角的磁化方向（或易轴），并且将感测元件612、613成形为具有取向在离垂直负的预定偏转角的磁化方向（或易轴）。以此方式，感测元件611、614的磁化方向以及感测元件612、613的磁化方向从被钉扎层601、602、603、604的磁化方向沿相反方向相等地偏离。

所示差分传感器600还包括磁场发生器结构620，其形成在MTJ传感器621、622、623、624下方以选择性产生磁场从而稳定或恢复感测层611、612、613、614的磁场。在一些实施例中，磁场发生器结构620形成为单个导电线路，其布置为在感测层611、612、613、614下方沿垂直于感测层易轴取向的方向承载电流，从而电流产生的磁场与易轴对准。因此，导电线路620形成在第四MTJ传感器624下方以产生与感测元件614的易轴对准的磁场。此外，第二和第三MTJ传感器622、623下面的导电线路620的取向产生与感测元件612、613的易轴对准的磁场。最后，导电线路620在第一MTJ传感器621下面形成为产生与感测元件611的易轴对准的磁场。

图7-21示出用于形成上述传感器410、420（图4）以及三个阵列实施例中的磁场发生器结构414、424、620的示例性制造设计和布局。其中集成下述结构的衬底（未示出）可以实施为体硅衬底、单晶硅（掺杂或未掺杂的）或任何半导体材料例如包括Si、SiC、SiGe、SiGeC、Ge、GaAs、InAs、InP以及其他III-IV族化合物半导体或它们的任意组合，并且可以任选地形成为体操纵晶片。此外，衬底可以实施为绝缘体上半导体（SOI）衬底的顶半导体层。虽然未示出，但是一个或更多电路元件可以形成在衬底上或衬底中。此外，通过利用化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、物理气相沉积（PVD）、原子层沉积（ALD）、离子束沉积（IBD）、热氧化或它们的组合在半导体衬底上沉积或生长电介质（例如硅的二氧化物、氮氧化物、金属氧化物、氮化物等）而形成基绝缘体层（未示出）。

参照图7的局部剖视图和图8的顶视图，通过沉积用作下电极的第一导电层（702）、钉扎下被钉扎铁磁层的一个或更多钉扎层704、合成反铁磁结构（SAF）706、蚀刻后用作隧道势垒层的一个或更多电介质层708、蚀刻后用作上感测铁磁层的一个或更多上铁磁层710，来顺序地形成传感器层的堆叠。每个层可以利用已知技术诸如CVD、PECVD、PVD、ALD、IBD或它们的组合毯式沉积至预定厚度。以此方式，传感器层的堆叠覆盖整个晶片，从而堆叠形成在将形成第一类型传感器（例如，x轴传感器）的“传感器1”区域中，而且还形成在将形成第二类型传感器（例如，从“传感器1”旋转90度的y轴传感器）的“传感器2”区域中。此外，传感器堆叠可以形成在将形成具有任何期望取向的传感器的“其他”区域中。

电极702是任何导电材料，诸如Cu或Al，但是优选是Ta、TaN或它们的组合。钉扎反铁磁层704优选是PtMn。SAF706可以是由非磁反铁磁耦合间隔物（未示出）分隔开的两个铁磁层（未示出），如本领域技术人员公知的那样。隧道势垒层708优选包括AlOx或MgO。

将理解，SAF结构具有提供足够强（硬）的磁化的适当几何构型和材料的话（如SAF706中那样），可以不需要下面的反铁磁钉扎层，由此提供更简单的制造工艺，节约了成本。例如，具有钌间隔层分隔开的两个不同铁磁体层（其中钌层上下的铁磁层具有不同的磁矩）的稍微不平衡的SAF（未示出）。铁磁层中的任一个或二者都可由CFB（钴铁硼）或任何适当的铁磁合金形成。例如，在示范性实施例中，CoFe可以用于下层，CFB可用于上层。在钌间隔层的某些周期性厚度处，两个铁磁层将交换耦合，从而反平行状态是低能量状态。结果，净磁矩被最小化，对外磁场响应的免疫性得到加强。采用该示例性SAF结构，可以产生小的净磁矩，其将在SAF通过高温退火被钉扎之前对非常大的外加磁场作出响应。对于由具有微米级尺寸的SAF形成的参考层（例如，沿短轴大于约0.5μm且大于约3的高纵横比），磁化趋向于沿短轴反平行排列，而不是沿长轴，因此短轴设置钉扎方向。这源自如下事实：对于两个层，最低能量状态是它们的磁通量沿图案化形状的短轴闭合。在剩磁中（例如，在设置磁场被去除之后），最大磁矩层的磁矩（例如，在该例子中，图7的下被钉扎层706）排列为其沿SAF的短轴，在具有到设置磁场角度上的正投影的方向上（见美国专利公开2009/0279212，转让给本发明的受让人）。相反，较小磁矩层的磁矩（例如，在该例子中，上固定或参考层）排列在与被钉扎层相反的方向上。

参考层的期望钉扎方向可以通过首先在存在饱和磁场时（其取向在多个参考层706的取向之间）在PtMn的相变温度之下加热或退火晶片来诱导。随后，饱和磁场被去除，使温度到相变温度以上以钉扎SAF并固定铁磁参考层。在零或小补偿磁场中，参考层的磁取向平行于图案化磁参考层的短轴排列。通过在零或小补偿磁场中加热晶片到相变温度以上，多个参考层706各自的形状提供形状各向异性，其结合补偿磁场导致每个参考层的磁化松弛并且沿期望方向钉扎。因此，参考层706的磁化遵循其形状，使得它平行于图案化形状的短轴排列。接下来，通过例如反应离子蚀刻或溅射蚀刻，从传感器层710成形传感器元件910（图9和10）。在该第二蚀刻工序中，另一光致抗蚀剂图案用于在将要形成感测元件910的剩余上铁磁层部分上形成图案化硬掩模。选择图案以在选择性蚀刻工艺（例如反应离子蚀刻）用于向下去除全部未被遮蔽的层直到且包括未被遮蔽的上铁磁层710时，定义感测元件910的高纵横比形状。在一些实施例中，选择性蚀刻工艺可以留下下面的成形了的被钉扎层706完整不变，但是在另一些实施例中，选择性蚀刻工艺也蚀刻下面的成形了的被钉扎层706的未被遮蔽的部分。所定义的感测元件910的高纵横比形状取向为使得它们在期望磁化的维度上长于它们的宽度。换言之，对于单个铁磁感测层，每个感测元件910的长轴沿期望的磁化方向伸长。除了形成为长而窄的形状之外，可以提供感测元件的端部的附加成形，使得每个感测元件的行为更像单个磁畴。例如，感测元件可以成形为具有尖的端部，其沿期望易轴的对应方向渐缩。一旦形成了成形了的感测元件，就可以通过在没有磁场时对晶片进行简短退火（例如，在大约250摄氏度的退火温度）以去除材料离散，来从它们的形状各向异性诱导期望的易轴磁化取向。冷却后，感测层910的磁化与个体图案对准，提供感测层的多个取向。该简短退火可以被包括为随后的晶片处理诸如用于上互连层的预CMP铜退火的一部分。

沉积多个导体1141、1142（图11和12），每一个在两组感测元件1116、1117之一上，由此在导体1141-1142与电极702之间并联耦合组内的磁隧道结器件1116。

这些并联耦合的感测元件1116可以通过导体1151与组1117串联耦合。

该实施例使许多感测元件能够在电极之间并联连接，允许感测元件之间的器件级噪声平均，增大了SNR。由于多个感测元件堆叠在单个参考电极上，假定感测元件设计规则为低电极覆盖和小电极间距，它们与其他可行情况相比能被更致密地封装。

在第二示范性实施例中，参照图7-10，执行化学蚀刻穿过感测层710、隧道势垒708、SAF706并且至少到钉扎层704，以产生开口714（图8），但是可以部分或完全穿过钉扎层704。被钉扎参考层704由具有磁化方向703（图8）的单个图案化铁磁层形成，磁化方向703沿图案化参考层的短轴排列。合成反铁磁（SAF）层706使被钉扎参考层的磁化沿图案化参考层的短轴排列。在第一蚀刻工序中，利用图案化光致抗蚀剂形成第一图案化硬掩模且然后执行选择性蚀刻工艺（例如反应离子蚀刻）来去除全部未被遮蔽的层向下直到并且包括未被遮蔽的下铁磁层，来定义不同钉扎层704的形状。蚀刻了的下铁磁层的所得形状被取向为使得每个被钉扎层具有形状各向异性，导致沿其轴之一的优选磁取向。

蚀刻了的下铁磁层的所得形状被取向为使得每个被钉扎层具有形状各向异性，导致沿其轴之一的优选磁取向，如前所述。一旦已经设置了磁参考角，就不需要保持被钉扎磁层的高纵横比，因为磁化不再自由移动。由于被钉扎层和下电极也用作电互连路径，所以当在器件设计中仅考虑其磁行为时，可能不能实现最佳感测元件密度和器件性能。当隧道结经由随后的下电极图案化进一步分为组时，非常接近于理想的电图案和封装密度也可以被利用。确定下电极的传感器参考角的形状相关磁功能已经被执行。

然后在感测元件910和电介质层708被蚀刻以定义感测元件形状之后，执行进一步的化学蚀刻（图13-14）穿过SAF706、钉扎层704和下电极以产生开口1314并且产生感测元件的子组1331-1338。这些子组通过用可选的通路1544和上局部互连层1542互连而连接成组（图15-16）以用于理想的电性能。多个导体1561-1568形成在某些传感器元件910之上，将感测元件从一个子组串连耦合到另一个子组的感测元件。例如，导体1561将子组1531中的感测元件910耦合到子组1532中的感测元件910。该结构将子组1531、1532、1533、1534中的磁隧道结1016串联耦合，将子组1535、1536、1537、1538串联耦合。这些串联耦合的子组1531-1538然后可以通过导体1571并联耦合。图17示出感测元件阵列的透视图。

参照图18和19，多个导电稳定线1802形成在感测元件910附近。如图所示，导电稳定线1802优选形成在感测元件910的相反两侧，但是可以仅形成在一侧。为了准备用于磁场测量的感测元件，取向磁场脉冲沿稳定路径施加。该复位可以是周期性的，在每次测量之前，或者仅在遇到错误状况（指示错误取向的非常高的桥偏差、线性错误、或高噪声状况）时进行。由于个体感测元件的各向异性与为了噪声优化必须施加而与使感测元件重取向所需的磁场在相同级别的稳定磁场相比是大的，所以取向磁场脉冲的大小远大于测量阶段为了传感器稳定而施加的磁场。在没有硬偏置稳定或测量准备能力时，瞬时暴露到大磁场可能将感测元件的磁化重取向在很差地确定的状态。在准备阶段（稳定电流的施加）之后，桥或感测轴内的所有线路片段串联连接，稳定电流施加到这些片段，测量可以继续进行。

串联和并联布线的该组合提供了最高的感测元件封装密度，还同时允许自由创建具有任意最终电阻的器件，以提供器件参数诸如阻抗的最优组合，以获得最小的功耗、低的约翰逊噪声和散粒噪声（shotnoise）、以及最佳的CMOS阻抗匹配。内部串联的布线的进一步的优点在于，低电阻感测元件将不会对总体器件电阻贡献太大，因为其影响被其他串联连接的部件减弱。这不同于下电极的单次图案化所需的内部并联布线的情况。

图20和21示出第三示范性实施例，其中磁隧道结2016位于导电线2002和2042与相邻的稳定线2004之间。导电线2042通过通路2018耦合到感测元件2016，感测层的尺寸被优化以用于最大可能的信噪比（SNR），同时允许在测量阶段可用电源用所需电流来稳定传感器。两个或更多铜线（或并联连接的一系列线路片段）被布线为邻近每个感测元件以维持感测和参考层各向异性轴之间的相对取向，同时最大化感测元件的封装密度，由此允许用固定线路长度或固定最大稳定线2004电阻稳定更多的感测元件2016。单独看来，线路片段2004和感测元件2016的阵列节距不相同，但是具有如下关系，即每个单位单元（磁隧道结）2020具有多个感测元件2016和稳定线路片段2004。当该单元2020布成阵列时，从相邻单元2020的毗接形成的稳定线路2004在从感测元件2016附近第一次经过时稳定感测元件2016的一个区域，然后是相邻（沿稳定线2004布线方向前进）感测元件2016的不同区域。因此，给定单位单元2020内的每个稳定线路片段2004用于稳定超过一个感测元件2016，导致显著增大的封装密度。因此，更多数量的感测元件2016可以置于固定管芯空间内，或者传感器管芯尺寸可以进一步减小，而信噪比同时增大。

图22是流程图，示出制造示范性实施例的工艺。应理解，工艺2200可包括任何数量的附加或替代任务，图22所示的任务无需按所示顺序执行，工艺2200可以并入到具有这里没有详细描述的附加功能的更大程序或工艺中。此外，图22所示任务中的一个或更多可以从工艺2200的实施例省略，只要所想要的总体功能保持完整即可。

制造磁传感器的工艺2200包括：形成2202多个组，每个组包括多个磁隧道结器件，其中形成每个磁隧道结器件包括：形成和图案化2204参考元件，包括形成电极和在电极上形成参考层；在该参考层上形成隧道势垒；以及在该隧道势垒上形成和图案化多个感测元件；以及在该磁隧道结器件上形成2206多个导体，其中该多个导体和该多个电极配置2208为电耦合以下之一：并联耦合每个组内的磁隧道结器件且串联耦合所述组；或者串联耦合至少两个组中的每个组内的磁隧道结器件且并联耦合所述至少两个组。

现在应理解，已经提供了磁场传感器装置和在衬底上制造多个差分传感器电路的方法，该差分传感器电路检测沿一个或更多轴指向的施加磁场。该差分传感器电路可以构造为惠斯通桥结构，未屏蔽的磁隧道结（MTJ）传感器的一个感测元件阵列用于待感测的每个轴，该阵列形成有多个被钉扎层和对应的多个为屏蔽的感测层，每个被钉扎层被磁化在单个被钉扎方向上。在一示例性实施方式中，差分传感器电路包括第一未屏蔽MTJ传感器和第二未屏蔽MTJ传感器，第一未屏蔽MTJ传感器具有带第一易轴磁取向的第一未屏蔽感测层，第二未屏蔽MTJ传感器具有带第二易轴磁取向的第二未屏蔽感测层，其中第一和第二易轴磁取向从所述单个被钉扎方向相等且沿相反方向地（例如，±135度）偏转。当每个未屏蔽感测层形成为具有带较长长度维度和较短宽度维度的各向异性轴时，较长长度维度与未屏蔽感测层的易轴磁取向对准。在一些实施例中，多个感测元件位于每个图案化参考层条上，允许更近的感测元件节距和参考层的更大纵横比，以及因此对于剩磁场设置过程而言参考层的更好磁特性。在另一实施例中，在剩磁场设置过程被完成且高纵横比、窄（1-3μm）的参考层已经被利用之后，感测元件被图案化且然后参考层被再成形和切割成片段以结合上导电层允许感测元件的串联布线。每个磁场传感器包括设置在每个未屏蔽的感测层附近的嵌入式磁场发生器，其被定位成产生与每个未屏蔽感测层的易轴磁取向对准的磁场脉冲。在一些实施例中，嵌入式磁场发生器实施为导电线，该导电线定位成传导电流脉冲，该电流脉冲产生磁场脉冲以用于复位相关联的未屏蔽感测层的磁取向，和/或沿每个未屏蔽感测层的易轴磁取向施加弱磁场。在一些实施例中，感测元件的X和Y节距布置为使得稳定例如一个感测元件的右侧的线路片段也稳定相邻感测元件的左侧。每个磁场传感器内的感测层被分组，每个组顺序地接收电流脉冲。通过向这些组顺序提供电流脉冲，线路电阻被减小，允许以给定电压提供更大电流。

尽管这里公开的所述示范性实施方式涉及各种传感器结构及其制造方法，但是本发明不一定局限于示范了本发明的发明方面的示范性实施例，本发明可应用于各种半导体工艺和/或器件。因此，以上公开的特定实施例仅是示范性的，不应视为对本发明的限制，因为本发明可以被修改且以对于受益于本公开的本领域技术人员而言不同但等价的方式实施。例如，传感器结构中的感测和钉扎层的相对位置可以相反从而钉扎层在上，感测层在下。此外，感测层和钉扎层可以由与所公开的材料不同的材料形成。此外，所述层的厚度可以变化。因此，前面的描述无意将本发明限制到所阐述的特定形式，而是相反，旨在覆盖这些替代、修改和等价，只要可以包括在所附权利要求定义的本发明的思想和范围内，从而本领域技术人员应理解，他们可以在不脱离本发明的最宽形式的思想和范围的情况下进行各种改变、置换和替代。

上面已经关于具体实施例描述了优点、其他益处以及问题解决方案。然而，该优点、其他益处以及问题解决方案和可以导致任何优点、益处或解决方案发生或变得更显著的任何元素不应理解为任何或所有权利要求的关键、必需或必要特征或元素。这里使用时，属于“包括”、“包含”或其任何其他变体旨在覆盖非排除性的包括，从而包括一列元素的工艺、方法、物件或装置不是仅包括这些元素，而是可以包括未明确列出或对于这些工艺、方法、物件或装置而言固有的其他元素。

Claims (21)

1.一种磁传感器，包括至少一个阵列，每个阵列包括：

多个组，每个组包括磁隧道结器件的一个或更多子组，每个子组包括：

成形参考元件，包括：

电极；以及

在该电极之上的成形参考层；

在该成形参考层之上的隧道势垒层；以及

在该隧道势垒层之上的多个感测元件，

其中感测元件、该隧道势垒层的在该感测元件下面的部分、以及该参考元件的在该感测元件下面的部分形成磁隧道结器件；

以及

在该多个磁隧道结器件之上的多个导体，其中该电极中的一个或多个和该多个导体配置为如以下之一地进行电耦合：

并联耦合每个组内的磁隧道结器件且串联耦合所述组；或者

串联耦合多个组中的每个组内的磁隧道结器件且并联耦合所述多个组。

2.如权利要求1所述的磁传感器，其中，所述多个导体包括：

第一导体，电耦合到第一多个组内的第一多个磁感测元件；

第二导体，电耦合到第二多个组内的第二多个磁感测元件；以及

第三导体，电耦合到所述第一导体和所述第二导体。

3.如权利要求1所述的磁传感器，其中，所述多个导体包括：

第一导体，电耦合到第一多个组内的至少一个磁感测元件；

第二导体，电耦合到第二多个组内的至少一个磁感测元件；以及

第三导体，电耦合到所述第一导体和所述第二导体。

4.如权利要求1所述的磁传感器，其中，每个磁隧道结器件包括沿一方向延伸的第一部分和沿相反方向延伸的第二部分，还包括：

第一和第二稳定导体，邻近且配置为稳定磁隧道结器件，其中该第一稳定导体在相邻磁隧道结器件的第一部分和第二部分之间交替，该第二稳定导体在相邻磁隧道结器件的第一和第二部分中的另一个之间交替。

5.如权利要求1所述的磁传感器，还包括：

与感测元件中的每个相邻的至少两个稳定线路片段，由此配置为维持磁感测层各向异性轴与参考层各向异性轴之间的相对取向且稳定至少两个磁感测元件。

6.如权利要求1所述的磁传感器，其中，分别包括第一和第二多个组的第一和第二阵列串联电耦合，包括第三和第四多个组的第三和第四阵列串联电耦合，第一和第二阵列与第三和第四阵列并联电耦合，形成惠斯通桥。

7.如权利要求1所述的磁传感器，其中，分别包括第一和第二多个组的第一和第二阵列串联电耦合，形成半个惠斯通桥。

8.如权利要求7所述的磁传感器，还包括连接在两个阵列之间的耦合点处的电压源、耦合在一个阵列的第一侧处的电流前置放大器的虚假接地、耦合在另外的阵列的第二侧处的第二电流前置放大器的虚假接地，传感器信号包括在两个电流前置放大器之间测量的电流差。

9.如权利要求1所述的磁传感器，其中，所述成形参考元件包括合成反铁磁元件。

10.多个磁隧道结器件，每个包括：

成形参考元件，包括：

电极；以及

在该电极之上的成形参考层；

在该参考层之上的隧道势垒层；以及

在该隧道势垒之上的磁感测元件，

其中，该多个磁隧道结器件的成形参考层被电耦合。

11.一种制造磁传感器阵列的方法，包括：

形成多个组，每个组包括多个磁隧道结器件，其中形成每个磁隧道结器件包括：

形成和图案化参考元件，包括：

形成电极；以及

在该电极之上形成参考层；

在该参考层之上形成隧道势垒；以及

在该隧道势垒之上形成和图案化多个感测元件；以及

在该磁隧道结器件之上形成多个导体，其中该多个导体和该多个电极配置为如以下之一进行电耦合：

并联电耦合每个组内的磁隧道结器件且串联电耦合所述组；

或者

串联电耦合至少两个组中的每个组内的磁隧道结器件且并联电耦合所述至少两个组。

12.如权利要求11所述的方法，其中，形成多个导体包括：

电耦合第一导体至第一多个组内的第一多个感测元件；

电耦合第二导体至第二多个组内的第二多个感测元件；以及

电耦合第三导体至该第一和第二导体。

13.如权利要求11所述的方法，其中，形成所述参考元件包括形成合成反铁磁层。

14.如权利要求13所述的方法，还包括：

钉扎该成形反铁磁层的磁化；且

其中，定义多个组包括：蚀刻穿过所述隧道势垒、公共的成形合成反铁磁参考层、所述被钉扎层、以及所述下电极。

15.如权利要求14所述的方法，其中，形成多个导体包括：

电耦合第一导体至第一多个组内的至少一个感测元件；

电耦合第二导体至第二多个组内的至少一个感测元件；以及

电耦合第三导体至该第一和第二导体。

16.如权利要求14所述的方法，其中，所述钉扎步骤包括：

利用形状相关的磁化设置角钉扎所述合成反铁磁参考层的磁化方向。

17.如权利要求16所述的方法，其中，所述钉扎步骤包括：

应用取向磁场；

去除所述磁场，其中所述合成反铁磁参考层中的多个层之一的最大磁矩排列为其平行于所述取向磁场在所述合成反铁磁参考层的短轴上的投影；以及

应用补偿磁场，其中所述补偿磁场在方向上与所述取向磁场相反且具有一磁场强度，使得所述补偿磁场、所述参考元件的形状各向异性和材料本征各向异性的组合将所述磁化方向钉扎在期望取向上。

18.如权利要求15所述的方法，还包括：

形成邻近且稳定每个磁隧道结器件的不同部分的至少两个稳定导体。

19.如权利要求11所述的方法，还包括：

形成邻近且配置为稳定磁隧道结器件的第一和第二稳定线路片段，其中该第一稳定导体在相邻磁隧道结器件的第一和第二部分之间交替，该第二稳定导体在相邻磁隧道结器件的第一和第二部分中的另一个之间交替，由此配置为稳定至少两个感测元件。

20.如权利要求11所述的方法，还包括对所述参考层进行退火。

21.如权利要求17所述的方法，其中，在形成并根据它们的磁形状各向异性钉扎一个或更多成形参考层之后，所述方法还包括：

形成所述隧道势垒层；

形成和图案化所述多个感测元件；

进一步图案化穿过所述参考元件的参考层和电极以形成局部电连接路径；以及

形成前述多个导体以完成所述电连接路径。

Images