TW201608672A - 金屬互連的接縫癒合 - Google Patents

金屬互連的接縫癒合 Download PDF

Info

Publication number
TW201608672A
TW201608672A TW104114584A TW104114584A TW201608672A TW 201608672 A TW201608672 A TW 201608672A TW 104114584 A TW104114584 A TW 104114584A TW 104114584 A TW104114584 A TW 104114584A TW 201608672 A TW201608672 A TW 201608672A
Authority
TW
Taiwan
Prior art keywords
metal
interconnect
heating
die
dielectric material
Prior art date
Application number
TW104114584A
Other languages
English (en)
Other versions
TWI635564B (zh
Inventor
拉馬南 契必安
泰亞斯威 英道
約翰 波隆本
克里斯多夫 傑西
詹姆斯 克拉克
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201608672A publication Critical patent/TW201608672A/zh
Application granted granted Critical
Publication of TWI635564B publication Critical patent/TWI635564B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例敘述去除在金屬互連中的接縫和孔洞及其相關技術和配置。在一實施例中，方法包括保形地沉積金屬進入設置在介電材料內之凹槽用以形成互連，其中保形地沉積該金屬在該沉積的金屬中或直接地臨近該凹槽處建立接縫或孔洞，以及在反應氣體的存在下加熱該金屬用以去除該接縫或孔洞，其中該金屬具有熔點大於銅之熔點。其它實施例可以被敘述和/或主張。

Description

金屬互連的接縫癒合
本揭示實施例一般係有關於積體電路領域；且更具體地是去除金屬互連中的接縫和孔洞及其相關技術和配置。
目前，用於積體電路(integrated circuit，IC)裝置之互連結構一般可由銅組成。為了提供具有改善的電特性之互連，非銅金屬已被研究作為新興互連接構之替代材料，改善的電特性例如相對於銅系統之改善電阻和/或電子遷移(electromigration)。使用保形製程之互連金屬的沉積可導致接縫和/或孔洞形成在最終互連結構內。對於銅互連，接縫和/或孔洞可使用下而上(bottom-up)技術而被避免，例如具有添加劑而使得互連沒有接縫和孔洞的電鍍以及藉由最大化導電量而減少所得銅互連之電阻。然而，對於具有比銅更高熔點的金屬，從液體電解質電鍍可能是困難的因為沉積此種金屬所需的電壓可能高於電解質的崩潰電壓和/或合適的添加劑可能無法使用。 用來去除非銅互連金屬之接縫和/或空隙的其它技術可能因此是值得擁有的
10‧‧‧晶元形式
11‧‧‧晶元
100‧‧‧分割形式
102、103a、103b‧‧‧晶粒
102a‧‧‧半導體基板
102b‧‧‧裝置層
102c‧‧‧互連層
104‧‧‧互連
106‧‧‧互連基板
110‧‧‧墊片
112‧‧‧錫球
121‧‧‧封裝基板
122‧‧‧電路板
200‧‧‧IC組件
300‧‧‧互連組件
302‧‧‧介電材料
304‧‧‧金屬
333‧‧‧凹槽
350‧‧‧孔洞
500‧‧‧運算裝置
502‧‧‧母板
504‧‧‧處理器
506‧‧‧通訊晶片
508‧‧‧外殼
S1‧‧‧主動側
S2‧‧‧非主動側
藉由下列詳細說明並結合該等附圖將更易於了解本案實施例。為了促進該說明，相同參考數字指的是相同的結構元件。本案實施例藉由該等附圖之圖形中的範例而非藉由限制來說明。
第1圖係根據一些實施例概略地繪示在晶元形式及分割形式之範例晶粒的上視圖。
第2圖係根據一些實施例概略地繪示積體電路(IC)組件之剖面側視圖。
第3a-b圖係根據一些實施例概略地繪示在製造的各種階段中互連組件之剖面側視圖。
第4圖係根據一些實施例概略地繪示一種製造互連組件的方法之流程圖。
第5圖係根據一些實施例概略地繪示包括如本文所述之互連組件之範例系統。
【發明內容及實施方式】
本發明實施例敘述去除在金屬互連中的接縫和孔洞及相關技術和配置。在下列詳細說明中，參照形成其一部分之圖式，其中，通篇中相同代號標定相同零件，且其中藉由描繪實施例顯示可實現之本揭示之標的。應理 解的是可使用其他實施例並可進行結構或邏輯改變而未偏離本揭示之範圍。因此，下列詳細說明並非採取侷限意義，且實施例之範圍藉由後附申請項及其相等論述定義。
為本揭示之目的，「A及/或B」用語表示(A)、(B)、或(A及B)。為本揭示之目的，「A、B、及/或C」用語表示(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B及C)。
說明內容可使用基於透視的描述，諸如頂部/底部、側、上方/下方及其類似者。此類描述僅用來促進討論而非旨在將本文所述具體實施例的應用限制在任何特定定向。
敘述中可能使用用語「在一實施例中」或「在實施例中」，該每一個用語是用來指的是一個或多個相同或不同的實施例。此外，本發明使用之用語「包含」、「包括」、「具有」等等是同義的。
在此可使用術語「與...耦合」及其派生詞。「耦合」可意指以下說明中之一或更多者。「耦合」可意指兩個或更多元件直接物理或電氣接觸。不過，「耦合」也可意指兩個或更多元件間接相互接觸但是彼此仍有合作或相互作用，以及可意指一或更多其他元件耦合或連接於聲稱要相互耦合的元件之間。用語「直接耦合」可意指兩個或更多元件呈直接接觸。
在各種具體實施例中，片語「形成、沉積或以其他方式配置於第二特徵的第一特徵」可意指形成、沉 積或配置第一特徵於第二特徵上面，以及第一特徵至少有一部份可與第二特徵之一部份直接接觸(例如，直接物理及/或電氣接觸)或間接接觸(例如，在第一特徵、第二特徵之間有一或更多其他特徵)。
如本文所使用的，用語「模組」可指含有特殊應用積體電路(ASIC)、電子電路、執行一或更多軟體或韌體程式的處理器(共享、專用或群組)及/或記憶體(共享、專用或群組)、組合邏輯電路、及/或提供所述功能的其他適當組件，或含有彼等之一部份。
第1圖係根據一些實施例概略地繪示在晶元形式10及分割形式100之範例晶粒102的上視圖。在一些實施例中，晶粒102可以為例如矽或其它合適材料之半導體材料組成之晶元11中複數個晶粒(例如，晶粒102、103a、103b)中的一個。複數個晶粒可以形成在晶元11之表面上。每一個晶粒可以為包括如本文所述之互連組件(例如，第3a-b圖之互連組件300)之半導體產品的重覆單元。例如，晶粒102可包括具有例如一個或多個通道本體(例如，鰭片結構、奈米線、平面本體等等)之電晶體元件的電路，該通道本體提供用於一個或多個電晶體裝置之移動電荷載子的通道路徑。互連104可以形成在一個或多個電晶體裝置上且與一個或多個電晶體裝置耦合。例如，互連104可以與通道本體電性耦合，用以提供用於遞送臨限電壓(threshold voltage)之閘極電極和/或用以提供用於電晶體裝置操作之移動電荷載子之源極/汲 極電流。儘管為了簡化起見在第1圖中之互連104被敘述以成行的橫過晶粒102之實質部分，但可以理解的是互連104可以被配置在晶粒102上任何在其他包括垂直和水平方向之實施例中各式各樣的合適配置。
在嵌入於晶粒中之半導體產品的製造製程完成之後，晶元11可經歷使每一晶粒(例如，晶粒102)彼此分離而提供半導體產品分開的「晶片」之分割製程。晶元11可以為任何各種大小。在一些實施例中，晶元11具有從約25.4釐米至約450釐米範圍之直徑。晶元11可包括在其它實施例中之其它大小和/或其它形狀。根據各種實施例，互連104可被設置在晶元形式10或分割形式100之半導體基板上。本文所敘述之互連104可以結合用於邏輯或記憶體或它們的組合之晶粒102中。在一些實施例中，互連104可以為系統晶片(system-on-chip，SoC)組件的一部份。
第2圖係根據一些實施例概略地繪示積體電路(IC)組件200之剖面側視圖。在一些實施例，IC組件200可包括與封裝基板121電性和/或物理耦合之一個或多個晶粒(以下簡稱「晶粒102」)。可以看出在一些實施例中，封裝基板121可以與電路板122電性耦合。
晶粒102可以表示為使用例如薄膜沉積、微影、蝕刻等等在與形成CMOS裝置結合所使用半導體製程技術由半導體材料(例如，矽)製成之的獨立產品。在一些實施例中，晶粒102可以包括一些實施例中的之處理 器、記憶體、SoC或ASIC，或為一些實施例中的之處理器、記憶體、SoC或ASIC的一部份。在一些實施例中，例如模塑化合物(molding compound)或底部填充材料(underfill material)(未示出)之電性絕緣材料可被封裝在晶粒102之至少一部分和/或晶粒層級互連結構106內。
晶粒102可以根據各種包括例如敘述之在覆晶(flip-chip)配置中被直接與封裝基板121耦合之合適配置而被連接在封裝基板121上。在覆晶配置中，包括電路之晶粒102的主動側S1使用例如凸塊(bump)、導電柱體(pillar)或其它也可以耦合晶粒102與封裝基板121之合適的結構的晶粒層級互連結構106被連接在封裝基板121的表面。晶粒102之主動側S1可以包括例如電晶體裝置的主動裝置。可以看出非主動側S2被設置在與主動側S1相對。
晶粒102一般地可包括半導體基板102a、一個或多個裝置層(以下簡稱「裝置層102b」)以及一個或多個互連層(以下簡稱「互連層102c」)。在一些實施例中，半導體基板102a可實質地包括例如矽之大塊(bulk)半導體材料。裝置層102b可表示其中例如電晶體裝置之主動裝置被形成在半導體基板上的區域。裝置層102b可包括例如通道本體和/或電晶體裝置之源極/汲極區。互連層102c可包括被配置以給電訊號至裝置層102b中之主動裝置的路徑或給從裝置層102b中之主動裝置電 訊號路徑之互連結構(例如，第4圖之互連104或第3a-b之互連組件300)。例如，互連層102c可包括用以提供電性路徑和/或接觸之溝槽(trench)和/或孔洞(vias)。
在一些實施例中，晶粒層級互連結構106可與互連層102c電性耦合且配置以給晶粒102和其它電子裝置之間電訊號路徑。電訊號可包括例如輸入/輸出(I/O)訊號和/或被使用在晶粒102操作連接之電源/接地訊號。
在一些實施例中，封裝基板121為具有例如Ajinomoto Build-up Film(ABF)基板之核心和/或堆積(build-up)層的環氧基積層(laminate)基板。封裝基板121可包括在其它包括例如由玻璃、陶瓷或半導體材料形成之實施例的其它合適類型的基板。
封裝基板121可包括配置以給電訊號至晶粒102或從晶粒102路徑之電路徑特徵。電路徑特徵可包括例如設置在封裝基板121之一個或多個表面上之墊片(pad)或跡線(trace)(未示出)和/或例如用以給電訊號通過封裝基板121路徑之溝槽、孔洞或其它互連結構的內部路徑特徵(未示出)。例如，在一實施例中，封裝基板121可包括例如配置以接收相對的晶粒102之晶粒層級互連結構106的墊片(未示出)之電路徑特徵。
電路板122可包括由例如環氧基積層之電絕緣材料組成之印刷電路板(printed circuit board，PCB)。例如，電路板122可包括由例如聚四氟乙烯 (polytetrafluoroethylene)、例如阻燃劑4(FR-4)、FR-1之酚醛棉紙材料、例如CEM-1或CEM-3的棉紙及環氧基樹脂材料、或編織玻璃材料而使用環氧樹脂預浸材料層疊在一起之材料所組成之電性絕緣層。例如被形成通過電性絕緣層以給晶粒102之電訊號通過電路板122路徑之跡線、溝槽、孔洞互連結構(未示出)。電路板122可由在其它實施例之其它合適材料組成。在一些實施例，電路板122為母板(例如，第5圖之母板502)。
例如錫球112之封裝層級互連可與封裝基板121和/或電路板122上之一個或多個墊片(以下簡稱「墊片110」)耦合以形成配置以進一步給封裝基板121和電路板122之間電訊號路徑之對應的焊接點(solder joint)。墊片110可由任何例如包括鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)或它們的組合之金屬的合適導電材料組成。其它用以物理地和/或電性地連接封裝基板121和電路板122之合適的技術可被使用在其它實施例。
IC組件200可包括在其它實施例之多種其它合適的配置，其包括例如覆晶和/或接線鍵合(bonding)配置、插入物(interposers)、包括系統中封裝(system-in-package，SiP)和/或堆疊式封裝(package-on-package，PoP)配置的多晶片封裝配置之合適組合。其它用以給在晶粒102和IC組件200之其它組件之間的電訊號路徑之合適技術可被使用在一些實施例中。
第3a-b圖係根據一些實施例概略地繪示在製造的各種階段中互連組件300之剖面側視圖。互連組件300可以與在第1圖中與互連104連接之實施例的敘述一致，反之亦然。例如，在一些實施例中，介電材料302可為設置在第2圖之半導體基板102a上之互連層102c的一部份。
參照第3a圖，互連組件300描述後續在介電材料302(例如，介電層)中形成凹槽333以及使用保形(comformal)沉積製程沉積金屬304進入凹槽333內以形成互連。介電材料302可代表多種電絕緣材料，例如，氧化矽、氮化矽、碳摻雜的氧化物等等。在一些實施例中，介電材料302可代表提供晶粒之互連層之堆疊介電層的介電層。例如，在一些實施例中，介電材料302可為第2圖中晶粒102之互連層102c的一部份。
凹槽333可使用任何例如蝕刻和/或微影製程之圖案化製程的合適技術形成在介電材料302中。在一些實施例中，當填充金屬304時，凹槽333可代表溝槽或孔洞互連結構。在一些實施例中，在凹槽333內之金屬304的一部份可代表孔洞結構以及在凹槽333之上之金屬304的一部份可代表為溝槽結構。在其中此種使用單一金屬沉積製程同時形成之孔洞結構和溝槽結構之實施例中，互連組件300可代表由雙鑲嵌(dual-damascene)製程形成之雙鑲嵌結構。雖然未示出，由沉積金屬304形成之互連結構可進一步與其它在所述互連組件300之上或之下的相似 配置互連結構耦合，用以提供晶粒之電訊號垂直和/或水平路徑。
在一些實施例中，金屬304可為具有熔點大於銅之熔點(例如，大於1085℃)之非銅金屬。例如，在一些實施例中，金屬304可為釕(Ru)、鉬(Mo)、鎢(W)和/或鈷(Co)、均等物或它們的組合。在一些實施例中，金屬304可以由錸(Re)、鐵(Fe)、鋨(Os)、銠(Rh)、銥(Ir)、鎳(Ni)、鈀(Pd)、鉑(Pt)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)和/或鎝(Tc)、均等物或它們的組合組成。該金屬可包括低原子百分比(例如，通常小於約5%的原子百分比)之非金屬雜質，例如碳(C)、氫(H)、氧(O)或氮(N)。金屬304可使用保形製程被沉積，其中沉積的金屬以遠離露出的表面的方向上成長在露出的表面上。例如，在一些實施例中，保形沉積可由物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(chemical vapor deposition，CVD)和/或原子層沉積(atomic layer deposition，ALD)進行。保形沉積也可由根據在其它實施例之其它技術進行，例如無電沉積(electroless deposition)。在一些實施例中，其它非保形沉積技術(例如，電鍍添加劑)可能使用本文敘述之技術導致減輕或修復空隙型缺陷的形成。
在一些實施例中，可以看出金屬304之保形沉積可能導致接縫或孔洞350被建立在沉積的金屬中或直 接鄰近凹槽333。接縫可以為其中與沉積的金屬304相對表面一起出現之介面以及孔洞350可以為從相對表面之沉積的金屬304之間的缺口。接縫或孔洞350可不利地影響由金屬304形成之互連的電及可靠度特性。例如，接縫或孔洞350可增加互連之電阻。接縫或孔洞350的出現在後續層製程中可能在接縫或孔洞350上導致缺陷(defect)。相比於在其它實施例的描述，接縫或孔洞350可具有其它形狀或配置。
參照第3b圖，描述互連組件300接續在反應氣體存在下加熱金屬304以癒合(例如，去除)接縫或孔洞。此種加熱製程可以為在一些實施例中的退火製程。在反應氣體存在下加熱金屬304可導致在表面或靠近表面之金屬原子重新排列且從金屬304驅除如接縫或孔洞之空缺以提供其中接縫或孔洞從互連中大致地減少或完全去除的互連。
在一些實施例中，金屬304可在反應氣體存在下露出於升高的溫度下一段時間。例如，在一些實施例中，金屬304可以露出在大氣壓力下(~1大氣壓)、包含氫之形成氣體存在下(例如，體積比小於5%)、溫度範圍300℃至800℃、時間區間範圍從5分鐘到幾個小時。其它合適的溫度、時間、壓力條件和/或反應氣體可在其它實施例中被使用。
如本文所述之接縫或孔洞的去除可提供具有改善的可靠度及電阻的互連結構。在一些實施例中，由都 卜勒增寬光譜儀(Doppler Broadening Spectroscopy，DBS)測量之金屬304的空缺濃度可以小於未進行去除接縫或孔洞製程之相同金屬的空缺濃度。例如，DBS可被使用於藉由監視正電子(positron)擴散長度和/或正電子壽命(lifetimes)測量空缺濃度。接續退火後，空缺濃度可接近單晶空缺濃度的金屬。在一實施例中，都卜勒增寬之「s」參數指示可具有單晶銅約0.4235的值。接續沉積後以及在反應氣體存在進行的退火之前，由PVD沉積的銅可具有約0.44的「s」值。後續如本文所述之用以去除接縫或孔洞的熱處理，由PVD沉積的銅可具有可能接近0.4235的「s」值。
在一些實施例中，金屬304可包括來自反應氣體材料的濃度。在一些實施例中，金屬304可具有反應氣體和/或副產品的濃度，該濃度高於未在本文所述之反應氣體存在下熱處理的金屬。例如，在一些實施例中，金屬304可具有氫、碳、氧和/或氮原子的濃度，該濃度高於未在本文所述之反應氣體存在下熱處理的金屬。氫、碳、氧和/或氮原子的濃度可以小於5%原子量。在一些實施例中，氫濃度可從退火前約8×1021原子/立方公分的濃度變化至退火後約1×1021原子/立方公分的濃度。氫原子濃度可由例如二次離子質譜分析儀(Secondary Ion Mass Spectrometry，SIMS)、盧瑟福背向散射光譜儀(Rutherford Backscattering Spectrometry，RBS)或其它合適的退火前或退火後的測量技術。
第4圖係根據一些實施例概略地繪示一種製造互連組件的方法400之流程圖(例如，第3a-b圖之互連組件300)。方法400可以與第3a-b圖連接中敘述的實施例一致，反之亦然。
在402中，方法400可包括在介電材料(例如，第3a圖之介電材料302)中形成凹槽(例如，第3a圖之凹槽333)。凹槽可由例如使用例如微影和/或蝕刻之圖案化製程或任何其它合適的技術形成。在一些實施例中，介電材料可為在晶粒(例如，第2圖之晶粒102)上之互連層(例如，第2圖之互連層102c)的一部份。
在404中，方法400可包括保形地沉積金屬(例如，第3a圖之金屬304)進入凹槽以形成互連。金屬可具有比銅更高之熔點，用以提供相對於比銅具有更小尺寸之新興互連具有改善電特性的互連。例如，在一些實施例中，金屬可相對於銅具有改善的電子遷移特性(例如，釕、鉬、鎢、鈷、錸、鐵、鋨、銠、銥、鎳、鈀、鉑、鈦、鋯、鉿、釩、鈮、鉭、鉻、鎝等等)。金屬在一些實施例中可包括化合物(compound)或合金(alloy)或不同金屬的多層。
在一些實施例中，保形地沉積可以根據包括例如PVD和/或CVD之各種合適的技術執行。在其它實施例中，金屬可使用其他合適的技術被保形地沉積。在一些實施例中，保形地沉積可以為雙鑲嵌製程的一部份。在一些實施例中，該保形地沉積可能導致接縫或孔洞(例如， 第3a圖之接縫或孔洞350)被建立在沉積的金屬中或直接鄰近凹槽。
在406中，方法400可包括在反應氣體存在下加熱金屬以去除在沉積的金屬(例如，第3b圖之金屬304)中的接縫或孔洞。在一些實施例中，加熱金屬可包括在包含氫之形成氣體存在下的退火製程。例如，在一些實施例中，金屬304可露出在大氣壓力下(~1大氣壓)、包含氫之形成氣體存在下(例如，體積比小於5%)、溫度範圍300℃至800℃、時間區間範圍從5分鐘到幾個小時。其它合適的溫度、時間、壓力條件和/或反應氣體可在其它實施例中被使用。例如，壓力的範圍可從1大氣壓至10大氣壓或氫濃度在一些實施例中體積比可大於5%。
在408中，方法400可包括形成另一互連在404形成的互連上。例如，額外的介電材料可被沉積在互連上且402至406的動作可被重覆以形成其它互連。此種動作可以循環地執行以提供晶粒大致地無孔洞互連之互連層。
各種操作依序被敘述為多數分散之操作，並以最有助於了解所申請保護之標的。然而，敘述之順序不該被解釋為隱含這些操作必需為順序相依的。本發明實施例可使用合適的硬體和/或軟體依所需被配置而在系統中被實施。
第5圖係根據一些實施例概略地繪示包括如 本文所述之互連組件(例如，第3b圖之互連組件300)之範例系統(例如，運算裝置500)。運算裝置500之組件可被容納在一個外殼(例如，外殼508)。母板502可包括數個組件，包括但不限制於處理器504及至少一通訊晶片506。處理器504可被物理性地及電性地與母板502耦合。在一些實施例中，該至少一通訊晶片506也被物理性地及電性地與母板502耦合。在進一步實施中，通訊晶片506可為處理器504的一部份。
根據其應用，運算裝置500可包括其它有或沒有物理性地及電性地與母板502耦合的組件。這些其它組件包括，但不限制於，揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器(graphics processor)、數位訊號處理器(digital signal processor)、密碼處理器(crypto processor)、晶片組(chipset)、天線(antenna)、顯示器、觸控螢幕顯示器、觸控螢幕控制器(touchscreen controller)、電池、音頻編解碼器(audio codec)、視頻編解碼器(video codec)、功率放大器(power amplifier)、全球定位系統(global positioning system，GPS)裝置、羅盤(compass)、蓋格計數器(Geiger counter)、加速度計(accelerometer)、陀螺儀(gyroscope)、揚聲器(speaker)、相機(camera)以及大容量存儲裝置(mass storage device)(例如：硬碟機(hard disk drive)、光碟(compact disk，CD)、數位影音光碟(digital versatile disk，DVD)等等。
通訊晶片506實現用於傳送資料到運算裝置500和從運算裝置500傳送資料之無線通訊。用語「無線」及其衍生可用於描述電路、裝置、系統、方法、技術、通訊通道等等，其可以通訊資料通過使用調製電磁波於非固體介質。該用語不是暗示相關裝置不包含有線，儘管一些實施方式可能沒有包含有線。通訊晶片506可以實現任何數目的無線標準或協議，包括但不限制於，電機及電子工程師學會(IEEE)標準，包含Wi-Fi(IEEE 802.11族)、IEEE 802.16標準(例如IEEE 802.16-2005修改案)、隨同任何修改案、更新、及/或修訂的長期演進技術(LTE)方案(例如先進LTE方案、超行動寬頻(UMB)方案(亦稱為「3GPP2」)等)。IEEE 802.16相容BWA網路通常被稱為WiMAX網路，首字母縮略字代表全球互通微波存取，其係對於通過該IEEE 802.16標準的符合度及互通測試之產品的證明標記。該通訊晶片506可按照全球移動通信系統(GSM)、通用分組無線業務通信技術(GPRS)、通用行動通訊系統(UMTS)、高速封包存取(HSPA)、演進式HSPA(E-HSPA)、或LTE網路操作。該通訊晶片506可按照全球行動通訊系統(GSM)增強數據率演進(EDGE)、GSM EDGE無線通訊網路(GERAN)、通用陸地無線接入網(UTRAN)、或演進式UTRAN(E-UTRAN)操作。該通訊晶片506可按照分碼多工存取(CDMA)、分時多工存取(TDMA)、數位增強無線通 信(DECT)、演進數據優化(EV-DO)、其衍生者、以及任何其他無線協定操作，該等無線協定被指定為3G、4G、5G、及超出者。於其他實施例中，該通訊晶片506可按照其他無線協定操作。
運算裝置500可包括複數個通訊晶片506。例如，第一通訊晶片506可專用於短距離無線通訊例如Wi-Fi和藍芽以及一第二通訊晶片506可專用於長範圍的無線通訊如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、和其它。
運算裝置500之處理器504可包括如本文所述之具有互連組件(例如，第3b圖之互連組件300)晶粒(例如，第1-2圖之晶粒102)。例如，第1-2圖之晶粒102可被安裝在其被安裝在例如母板502之電路板的封裝組件內。用語「處理器」可以指任何用來處理來自暫存器和/或記憶體電子資料以轉換該電子資料成可儲存於暫存器及/或記憶體的其它電子資料的裝置或裝置的一部分。
通訊晶片506也可以包括如本文所述之具有互連組件(例如，第3b圖之互連組件300)晶粒(例如，第1-2圖之晶粒102)。在進一步實施中，容納在運算裝置500之其它組件(例如記憶體裝置或其它積體電路裝置)可含如本文所述之具有互連組件(例如，第3b圖之互連組件300)晶粒(例如，第1-2圖之晶粒102)。
在各種實施中，運算裝置500可以為行動運 算裝置(mobile computing device)、膝上型電腦(laptop)、簡易筆記型電腦(netbook)、筆記型電腦(notebook)、極薄筆記型電腦(ultrabook)、智慧型手機(smartphone)、平板電腦(tablet)、個人數位助理(personal digital assistant，PDA)、超級行動個人電腦(ultra mobile PC)、行動電話(mobile phone)、桌上型電腦(desktop computer)、伺服器(server)、印表機(printer)、掃描器(scanner)、螢幕(monitor)、機頂盒(set-top box)、娛樂控制單元(entertainment control unit)、數位相機(digital camera)、隨身音樂撥放器(portable music player)或數位錄影機(digital video recorder)。在進一步實施例中，運算裝置500可為處理資料之任何其他電子裝置。
範例
根據各種實施例，本發明描述了一種方法。範例1的方法可以包括保形地沉積金屬進入設置在介電材料內之凹槽用以形成互連，其中保形地沉積該金屬在該沉積的金屬中或直接地臨近該凹槽處建立接縫或孔洞，以及在反應氣體的存在下加熱該金屬用以去除該接縫或孔洞，其中該金屬具有熔點大於銅之熔點。範例2可包括範例1的方法，其中保形地沉積該金屬包含沉積選自由釕(Ru)、鉬(Mo)、鎢(W)、鈷(Co)、錸(Re)、鐵(Fe)、鋨(Os)、銠(Rh)、銥(Ir)、鎳(Ni)、 鈀(Pd)、鉑(Pt)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)和鎝(Tc)組成的群組中的一種金屬。範例3可包括範例1的方法，其中保形地沉積該金屬係藉由物理氣相沉積(PVD)、化學氣相沉積(CVD)或原子層沉積(ALD)進行。範例4可包括範例1的方法，其中加熱該金屬包含退火製程及該反應氣體包含氫。範例5可包括任何範例1-4的方法，其中加熱該金屬包含露出該金屬在300℃和800℃之間的溫度。範例6可包括範例5的方法，其中加熱該金屬在大氣壓力或更高壓力下執行。範例7可包括任何範例1-4的方法，更包含在該介電材料內形成該凹槽。範例8可包括任何範例1-4的方法，其中保形地沉積該金屬為雙鑲嵌(dual-damascene)製程的一部份。範例9可包括根據任何範例1-8之方法形成的產品。
根據各種實施例，本發明描述了一種裝置。範例10的裝置，可以包括半導體基板，沉積在該半導體基板上的介電材料，以及互連，其藉由保形的沉積金屬而形成在該介電材料之凹槽內，接續該保形的沉積該金屬後在反應氣體的存在下藉由加熱該金屬使得在該金屬中的接縫或孔洞被去除，其中該金屬具有熔點大於銅之熔點。範例11可包括範例10的裝置，其中該金屬係選自由釕(Ru)、鉬(Mo)、鎢(W)和鈷(Co)所組成的群組。範例12可包括範例10或11的裝置，其中由都卜勒增寬光譜儀(DBS)測量之該金屬之空缺濃度係小於在反 應氣體的存在下包括沒有被去除之接縫或孔洞的相同金屬之空缺濃度。範例13可包括範例10或11的裝置，其中該反應氣體包含氫及該金屬包括來自該反應氣體之氫原子濃度。範例14可包括範例10或11的裝置，其中該互連係雙鑲嵌結構。
根據各種實施例，本發明描述了一種運算裝置。範例15的運算裝置，可以包括電路板以及耦合至該電路板之晶粒，該晶粒包括半導體基板，沉積在該半導體基板上的介電材料，以及互連，其藉由保形的沉積金屬而形成在該介電材料之凹槽內，接續該保形的沉積該金屬後在反應氣體的存在下藉由加熱該金屬使得在該金屬中的接縫或孔洞被去除，其中該金屬具有熔點大於銅之熔點。範例16可包括範例15的運算裝置，其中該金屬係選自由釕(Ru)、鉬(Mo)、鎢(W)和鈷(Co)所組成的群組。範例17可包括範例15的運算裝置，其中由都卜勒增寬光譜儀(DBS)測量之該金屬之空缺濃度係小於在反應氣體的存在下包括沒有被去除之接縫或孔洞的相同金屬之空缺濃度。範例18可包括範例15的運算裝置，其中該反應氣體包含氫及該金屬包括來自該反應氣體之氫原子濃度。範例19可包括任何範例15-18的運算裝置，其中該互連係雙鑲嵌結構。範例20可包括任何範例15-18的運算裝置，其中該晶粒為處理器以及該運算裝置為包括一個或多個天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、 全球定位系統(GPS)裝置、羅盤、蓋革計數器、加速計、陀螺儀、揚聲器及相機之行動運算裝置。
各種不同實施例可包括上述實施例之任何適當的組合，包括上述以連接型式(以及)(例如，「以及」可為「和/或」)說明之實施例的替代(或者)實施例。此外，某些實施例可包括，具有儲存的指令之一或更多製造物品(例如，非暫態電腦可讀媒體)，該等指令受執行時可形成上述實施例之任一個的動作。再者，某些實施例可包括具有用以實現上述實施例之各種不同操作的任何適當構件之設備或系統。
說明性實施之上面需述，包括摘要中所述，並不旨在窮舉或將本揭示內容之實施例限制在揭示之精確型式中。本文中之特定實施例與範例係作為說明性目的的情況下，如相關領域具通常知識者所認知，本揭示內容之範疇中可有各種不同的等效修改。
有鑑於上述詳細說明，該等修改可於本揭示內容之實施例中完成。下列請求項中使用之術語不應視為將本揭示內容之各種不同實施例侷限在該規格說明與該等請求項中揭示之特定實施態樣中。而是，該範疇係完全由視為根據請求項詮釋中建立的教義之下列請求項來決定。
102‧‧‧晶粒
102a‧‧‧半導體基板
102b‧‧‧裝置層
102c‧‧‧互連層
106‧‧‧互連基板
110‧‧‧墊片
112‧‧‧錫球
121‧‧‧封裝基板
122‧‧‧電路板
200‧‧‧IC組件
S1‧‧‧主動側
S2‧‧‧非主動側

Claims (20)

  1. 一種方法，包含：保形地沉積金屬進入設置在介電材料內之凹槽用以形成互連，其中保形地沉積該金屬在該沉積的金屬中或直接地臨近該凹槽處建立接縫或孔洞；以及在反應氣體的存在下加熱該金屬用以去除該接縫或孔洞，其中該金屬具有熔點大於銅之熔點。
  2. 如申請專利範圍第1項所述之方法，其中保形地沉積該金屬包含沉積選自由釕(Ru)、鉬(Mo)、鎢(W)、鈷(Co)、錸(Re)、鐵(Fe)、鋨(Os)、銠(Rh)、銥(Ir)、鎳(Ni)、鈀(Pd)、鉑(Pt)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)和鎝(Tc)組成的群組中的一種金屬。
  3. 如申請專利範圍第1項所述之方法，其中保形地沉積該金屬係藉由物理氣相沉積(PVD)、化學氣相沉積(CVD)或原子層沉積(ALD)進行。
  4. 如申請專利範圍第1項所述之方法，其中：加熱該金屬包含退火製程；及該反應氣體包含氫。
  5. 如申請專利範圍第1項所述之方法，其中加熱該金屬包含露出該金屬在300℃和800℃之間的溫度。
  6. 如申請專利範圍第5項所述之方法，其中加熱該金屬在大氣壓力或更高壓力下執行。
  7. 如申請專利範圍第1項所述之方法，更包含： 在該介電材料內形成該凹槽。
  8. 如申請專利範圍第1項所述之方法，其中保形地沉積該金屬為雙鑲嵌(dual-damascene)製程的一部份。
  9. 一種根據申請專利範圍第1項所述之方法形成的產品。
  10. 一種裝置，包含：半導體基板；沉積在該半導體基板上的介電材料；以及互連，其藉由保形的沉積金屬而形成在該介電材料之凹槽內，接續該保形的沉積該金屬後在反應氣體的存在下藉由加熱該金屬使得在該金屬中的接縫或孔洞被去除，其中該金屬具有熔點大於銅之熔點。
  11. 如申請專利範圍第10項所述之裝置，其中該金屬係選自由釕(Ru)、鉬(Mo)、鎢(W)和鈷(Co)所組成的群組。
  12. 如申請專利範圍第10項所述之裝置，其中由都卜勒增寬光譜儀(DBS)測量之該金屬之空缺濃度係小於在反應氣體的存在下包括沒有藉由加熱被去除之接縫或孔洞的相同金屬之空缺濃度。
  13. 如申請專利範圍第10項所述之裝置，其中：該反應氣體包含氫；及該金屬包括來自該反應氣體之氫原子濃度。
  14. 如申請專利範圍第10項所述之裝置，其中該互連係雙鑲嵌結構。
  15. 一種運算裝置，包含：電路板；以及耦合至該電路板之晶粒，該晶粒包括：半導體基板；沉積在該半導體基板上的介電材料；及互連，其藉由保形的沉積金屬而形成在該介電材料之凹槽內，接續該保形的沉積該金屬後在反應氣體的存在下藉由加熱該金屬使得在該金屬中的接縫或孔洞被去除，其中該金屬具有熔點大於銅之熔點。
  16. 如申請專利範圍第15項所述之運算裝置，其中該金屬係選自由釕(Ru)、鉬(Mo)、鎢(W)和鈷(Co)所組成的群組。
  17. 如申請專利範圍第15項所述之運算裝置，其中由都卜勒增寬光譜儀(DBS)測量之該金屬之空缺濃度係小於在反應氣體的存在下包括沒有藉由加熱被去除之接縫或孔洞的相同金屬之空缺濃度。
  18. 如申請專利範圍第15項所述之運算裝置，其中：該反應氣體包含氫；及該金屬包括來自該反應氣體之氫原子濃度。
  19. 如申請專利範圍第15項所述之運算裝置，其中該互連係雙鑲嵌結構。
  20. 如申請專利範圍第15項所述之運算裝置，其中：該晶粒為處理器；以及該運算裝置為包括一個或多個天線、顯示器、觸控螢 幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革計數器、加速計、陀螺儀、揚聲器及相機之行動運算裝置。
TW104114584A 2014-06-16 2015-05-07 金屬互連的接縫癒合 TWI635564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/US14/42572 2014-06-16
PCT/US2014/042572 WO2015195081A1 (en) 2014-06-16 2014-06-16 Seam healing of metal interconnects

Publications (2)

Publication Number Publication Date
TW201608672A true TW201608672A (zh) 2016-03-01
TWI635564B TWI635564B (zh) 2018-09-11

Family

ID=54935903

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114584A TWI635564B (zh) 2014-06-16 2015-05-07 金屬互連的接縫癒合

Country Status (7)

Country Link
US (2) US10068845B2 (zh)
EP (1) EP3155650A4 (zh)
JP (1) JP6399417B2 (zh)
KR (2) KR20220031134A (zh)
CN (1) CN106463358B (zh)
TW (1) TWI635564B (zh)
WO (1) WO2015195081A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106340464A (zh) * 2016-10-10 2017-01-18 上海华虹宏力半导体制造有限公司 一种降低金属 Ti 互连电阻的方法
TWI726478B (zh) * 2018-11-16 2021-05-01 美商應用材料股份有限公司 使用增強擴散製程之膜沉積
US11018032B2 (en) 2017-08-18 2021-05-25 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11110383B2 (en) 2018-08-06 2021-09-07 Applied Materials, Inc. Gas abatement apparatus
US11177128B2 (en) 2017-09-12 2021-11-16 Applied Materials, Inc. Apparatus and methods for manufacturing semiconductor structures using protective barrier layer
TWI767132B (zh) * 2016-06-10 2022-06-11 美商應用材料股份有限公司 在促進擴散環境中於過大氣壓力處理之接縫癒合方法
US11361978B2 (en) 2018-07-25 2022-06-14 Applied Materials, Inc. Gas delivery module
US11462417B2 (en) 2017-08-18 2022-10-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11527421B2 (en) 2017-11-11 2022-12-13 Micromaterials, LLC Gas delivery system for high pressure processing chamber
US11581183B2 (en) 2018-05-08 2023-02-14 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
TWI793652B (zh) * 2020-09-16 2023-02-21 日商鎧俠股份有限公司 半導體記憶裝置
US11610773B2 (en) 2017-11-17 2023-03-21 Applied Materials, Inc. Condenser system for high pressure processing system
US11705337B2 (en) 2017-05-25 2023-07-18 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US11749555B2 (en) 2018-12-07 2023-09-05 Applied Materials, Inc. Semiconductor processing system
US11881411B2 (en) 2018-03-09 2024-01-23 Applied Materials, Inc. High pressure annealing process for metal containing materials
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015195081A1 (en) * 2014-06-16 2015-12-23 Intel Corporation Seam healing of metal interconnects
CN108987347B (zh) * 2017-05-31 2020-10-09 联华电子股份有限公司 半导体结构的制作方法
CN111373519B (zh) 2017-11-16 2021-11-23 应用材料公司 高压蒸气退火处理设备
JP6516117B1 (ja) * 2018-03-02 2019-05-22 日立金属株式会社 絶縁電線、コイル
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
KR102208545B1 (ko) * 2018-10-04 2021-01-28 (주)알엔알랩 반도체 디바이스 제조 방법
KR102262292B1 (ko) * 2018-10-04 2021-06-08 (주)알엔알랩 반도체 디바이스 제조 방법
CN112640065A (zh) 2018-10-30 2021-04-09 应用材料公司 用于蚀刻用于半导体应用的结构的方法
US11289329B2 (en) * 2019-05-03 2022-03-29 Applied Materials, Inc. Methods and apparatus for filling a feature disposed in a substrate
KR20220025925A (ko) * 2019-07-25 2022-03-03 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
JP2021034591A (ja) 2019-08-26 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法
US11127678B2 (en) * 2019-12-10 2021-09-21 Globalfoundries U.S. Inc. Dual dielectric layer for closing seam in air gap structure
US11437271B2 (en) * 2020-05-05 2022-09-06 Applied Materials, Inc. Seamless gap fill

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915501B1 (en) * 1994-08-05 2003-02-26 International Business Machines Corporation Method of forming a damascene structure with WGe polishing stop
US5895274A (en) * 1996-01-22 1999-04-20 Micron Technology, Inc. High-pressure anneal process for integrated circuits
US6565729B2 (en) * 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
JP3892621B2 (ja) * 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
US6399486B1 (en) * 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill
JP2001285720A (ja) * 2000-04-03 2001-10-12 Fuji Film Microdevices Co Ltd Ｍｏｓ型固体撮像装置および電子カメラ
CN1329972C (zh) * 2001-08-13 2007-08-01 株式会社荏原制作所 半导体器件及其制造方法
US7030016B2 (en) 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity
US7687911B2 (en) * 2006-09-07 2010-03-30 Intel Corporation Silicon-alloy based barrier layers for integrated circuit metal interconnects
US20080132050A1 (en) * 2006-12-05 2008-06-05 Lavoie Adrien R Deposition process for graded cobalt barrier layers
KR101534678B1 (ko) * 2009-02-12 2015-07-08 삼성전자주식회사 텅스텐 콘택 플러그를 산소 분위기에서 ｒｔａ 처리하고, ｒｔｏ 처리된 텅스텐 플러그를 수소 분위기에서 환원시키는 반도체 소자의 제조방법
US20120153483A1 (en) * 2010-12-20 2012-06-21 Akolkar Rohan N Barrierless single-phase interconnect
JP6360276B2 (ja) * 2012-03-08 2018-07-18 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法、半導体製造装置
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9035194B2 (en) 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US9997457B2 (en) * 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9496145B2 (en) * 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods
WO2015195081A1 (en) * 2014-06-16 2015-12-23 Intel Corporation Seam healing of metal interconnects

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767132B (zh) * 2016-06-10 2022-06-11 美商應用材料股份有限公司 在促進擴散環境中於過大氣壓力處理之接縫癒合方法
CN106340464A (zh) * 2016-10-10 2017-01-18 上海华虹宏力半导体制造有限公司 一种降低金属 Ti 互连电阻的方法
US11705337B2 (en) 2017-05-25 2023-07-18 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US11462417B2 (en) 2017-08-18 2022-10-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11018032B2 (en) 2017-08-18 2021-05-25 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11694912B2 (en) 2017-08-18 2023-07-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11469113B2 (en) 2017-08-18 2022-10-11 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11177128B2 (en) 2017-09-12 2021-11-16 Applied Materials, Inc. Apparatus and methods for manufacturing semiconductor structures using protective barrier layer
US11527421B2 (en) 2017-11-11 2022-12-13 Micromaterials, LLC Gas delivery system for high pressure processing chamber
US11756803B2 (en) 2017-11-11 2023-09-12 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
US11610773B2 (en) 2017-11-17 2023-03-21 Applied Materials, Inc. Condenser system for high pressure processing system
US11881411B2 (en) 2018-03-09 2024-01-23 Applied Materials, Inc. High pressure annealing process for metal containing materials
US11581183B2 (en) 2018-05-08 2023-02-14 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US11361978B2 (en) 2018-07-25 2022-06-14 Applied Materials, Inc. Gas delivery module
US11110383B2 (en) 2018-08-06 2021-09-07 Applied Materials, Inc. Gas abatement apparatus
US11227797B2 (en) 2018-11-16 2022-01-18 Applied Materials, Inc. Film deposition using enhanced diffusion process
TWI726478B (zh) * 2018-11-16 2021-05-01 美商應用材料股份有限公司 使用增強擴散製程之膜沉積
US11749555B2 (en) 2018-12-07 2023-09-05 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
TWI793652B (zh) * 2020-09-16 2023-02-21 日商鎧俠股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
US10629525B2 (en) 2020-04-21
CN106463358A (zh) 2017-02-22
KR20170015883A (ko) 2017-02-10
KR20220031134A (ko) 2022-03-11
WO2015195081A1 (en) 2015-12-23
CN106463358B (zh) 2020-04-24
US20170084487A1 (en) 2017-03-23
EP3155650A4 (en) 2018-03-14
JP6399417B2 (ja) 2018-10-03
JP2017520108A (ja) 2017-07-20
KR102369142B1 (ko) 2022-03-02
TWI635564B (zh) 2018-09-11
US10068845B2 (en) 2018-09-04
EP3155650A1 (en) 2017-04-19
US20190088593A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
US10629525B2 (en) Seam healing of metal interconnects
TWI567831B (zh) 在積體電路裝置的金屬之間的選擇性擴散屏障
TWI616989B (zh) 用於結合石墨烯的氟化石墨烯絕緣體和裝置
TWI758359B (zh) 具有銅合金濺鍍晶種層及高密度互連件之封裝體基體
TWI720007B (zh) 用於具有取代層間介電質（ｉｌｄ）的積體電路結構的方法、設備及系統
US20230360973A1 (en) Techniques and configurations to reduce transistor gate short defects
TW201620053A (zh) 用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態
TWI610300B (zh) 透過注入的磁性質的調變及相關的結構
TWI576998B (zh) 多裝置可撓電子系統單晶片（ｓｏｃ）的製程整合技術
EP3420584B1 (en) Methods of fabricating conductive connectors having a ruthenium/aluminum-containing liner
TW201737316A (zh) 具有釕磷薄膜的半導體裝置
TWI761321B (zh) 用於含有鍺的通道的介電質金屬氧化物蓋帽
US20240105797A1 (en) Transistor devices with double-side contacts
TW201717279A (zh) 防止在熱固化介電膜中膜破裂之技術以及相關配置
WO2018236331A1 (en) METALLIC STRUCTURES FOR COMPONENTS OF INTEGRATED CIRCUITS