TWI616989B - 用於結合石墨烯的氟化石墨烯絕緣體和裝置 - Google Patents

用於結合石墨烯的氟化石墨烯絕緣體和裝置 Download PDF

Info

Publication number
TWI616989B
TWI616989B TW104114300A TW104114300A TWI616989B TW I616989 B TWI616989 B TW I616989B TW 104114300 A TW104114300 A TW 104114300A TW 104114300 A TW104114300 A TW 104114300A TW I616989 B TWI616989 B TW I616989B
Authority
TW
Taiwan
Prior art keywords
layer
graphene
fluorinated
disposed
fluorinated graphene
Prior art date
Application number
TW104114300A
Other languages
English (en)
Other versions
TW201611206A (zh
Inventor
羅曼 考迪洛
尤嘉 艾維可
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201611206A publication Critical patent/TW201611206A/zh
Application granted granted Critical
Publication of TWI616989B publication Critical patent/TWI616989B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66931—BJT-like unipolar transistors, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistor [RTT], bulk barrier transistor [BBT], planar doped barrier transistor [PDBT], charge injection transistor [CHINT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的實施例描述多層石墨烯組件包括一層氟化石墨烯、晶粒及含有這樣結構的系統，以及製造方法。氟化石墨烯提供絕緣界面到其它石墨烯層，同時保持非氟化石墨烯層的理想特性。該組件提供在積體電路裝置中利用石墨烯和將石墨烯與其它材料界接的新選項，其他實施例可被描述和/或主張。

Description

用於結合石墨烯的氟化石墨烯絕緣體和裝置
本發明的實施例一般關於積體電路領域，並且更具體地，關於用在結合多層石墨烯結構之積體電路裝置、晶粒和系統中之包括氟化石墨烯的多層石墨烯結構，以及用於形成這種結構和裝置的方法。
石墨烯是一種高度關注的材料，因為它具有高遷移率的潛力和自然瘦體的幾何形狀。然而，通常，石墨烯難以與使用在積體電路(IC)裝置中的絕緣體界面而不顯著降低石墨烯的傳導率和遷移率。氟化已顯示顯著增加石墨烯的電阻率並轉換成絕緣體，但一直未能解決放置高品質界面絕緣體在石墨烯上，同時保持石墨烯之利於傳導率和遷移率特性的問題。
100‧‧‧組件
102‧‧‧閘極
104‧‧‧氟化石墨烯層
106‧‧‧非氟化石墨烯層
110‧‧‧組件
112‧‧‧閘極
114‧‧‧氟化石墨烯層
116‧‧‧氟化石墨烯層
118‧‧‧氟化石墨烯層
119‧‧‧非氟化石墨烯層
120‧‧‧組件
122‧‧‧閘極
124‧‧‧氟化石墨烯層
126‧‧‧非氟化石墨烯層
128‧‧‧非氟化石墨烯層
129‧‧‧非氟化石墨烯層
130‧‧‧組件
132‧‧‧閘極
134‧‧‧氟化石墨烯層
136‧‧‧氟化石墨烯層
138‧‧‧非氟化石墨烯層
139‧‧‧非氟化石墨烯層
140‧‧‧組件
144‧‧‧氟化石墨烯層
146‧‧‧氟化石墨烯層
148‧‧‧氟化石墨烯層
149‧‧‧非氟化石墨烯層
152‧‧‧層
154‧‧‧層
156‧‧‧層
200‧‧‧組件
202‧‧‧閘極
204‧‧‧介電質材料
206‧‧‧氟化石墨烯層
208‧‧‧非氟化石墨烯層
220‧‧‧組件
222‧‧‧非氟化石墨烯層
224‧‧‧非氟化石墨烯層
226‧‧‧非氟化石墨烯層
228‧‧‧氟化石墨烯層
230‧‧‧介電質材料
232‧‧‧介電質材料
234‧‧‧非氟化石墨烯層
300‧‧‧組件
304‧‧‧介電質材料
306‧‧‧氟化石墨烯層
308‧‧‧非氟化石墨烯層
320‧‧‧互連
322‧‧‧非氟化石墨烯層
324‧‧‧非氟化石墨烯層
326‧‧‧非氟化石墨烯層
328‧‧‧介電質材料
330‧‧‧介電質材料
332‧‧‧氟化石墨烯層
334‧‧‧非氟化石墨烯層
336‧‧‧非氟化石墨烯層
338‧‧‧非氟化石墨烯層
400‧‧‧組件
402‧‧‧閘極電極
404‧‧‧閘極電極
406‧‧‧氟化石墨烯層
408‧‧‧區域
410‧‧‧區域
412‧‧‧非氟化石墨烯層
420‧‧‧組件
422‧‧‧閘極電極
424‧‧‧閘極電極
426‧‧‧氟化石墨烯層
428‧‧‧非氟化石墨烯層
430‧‧‧非氟化石墨烯層
432‧‧‧導電材料
440‧‧‧組件
442‧‧‧閘極電極
444‧‧‧閘極電極
446‧‧‧氟化石墨烯層
448‧‧‧區域
450‧‧‧區域
452‧‧‧區域
500‧‧‧組件
502‧‧‧晶粒
502a‧‧‧半導體基板
502b‧‧‧裝置層
502c‧‧‧互連層
506‧‧‧晶粒級互連結構
510‧‧‧焊墊
512‧‧‧焊料球
521‧‧‧封裝基板
522‧‧‧電路板
S1‧‧‧主動側
S2‧‧‧非主動側
600‧‧‧方法
602‧‧‧操作
604‧‧‧操作
606‧‧‧操作
608‧‧‧操作
700‧‧‧方法
702‧‧‧操作
704‧‧‧操作
706‧‧‧操作
800‧‧‧方法
802‧‧‧操作
804‧‧‧操作
806‧‧‧操作
808‧‧‧操作
900‧‧‧計算裝置
902‧‧‧主機板
904‧‧‧處理器
906‧‧‧通訊晶片
實施例將藉由下面的詳細描述結合附圖以容 易理解。為了便於描述，相同的元件符號表示類似的結構元件。實施例是以示例的方式顯示，而不是以限制在附圖的圖中的方式。
圖1A-E根據一些實施例，示意性地顯示不同石墨烯組件的橫截面側視圖。
圖2A-B根據一些實施例，示意性地顯示結合其它介電質材料的石墨烯組件的橫截面側視圖。
圖3A-B根據一些實施例，示意性地顯示用於通道或互連結構的石墨烯組件的橫截面側視圖。
圖4A-C根據一些實施例，示意性地顯示作為通道屏障的石墨烯和氟化石墨烯的橫截面側視圖。
圖5根據一些實施例，示意性地顯示積體電路(IC)組件的橫截面側視圖。
圖6根據一些實施例，示意性地顯示製造石墨烯組件之方法的流程圖。
圖7根據一些實施例，示意性地顯示製造石墨烯組件之方法的流程圖。
圖8根據一些實施例，示意性地顯示製造包括選擇性地氟化區的石墨烯組件之方法的流程圖。
圖9根據一些實施例，示意性地顯示如本文所述可包括石墨烯結構之示例系統。
【發明內容及實施方式】
本發明內容的實施例包括多層石墨烯組件包 括氟化石墨烯、晶粒和結合這種的組件之系統，以及用於形成石墨烯組件的方法。以至少一氟化石墨烯層使用的多層組件允許石墨烯與其它材料界面並在積體電路裝置中使用，而沒有其傳導率或高遷移率的降低。氟化石墨烯層提供絕緣界面至其他的石墨烯層，其保持理想的傳導率或遷移率特性。多層石墨烯組件的眾多實現在此揭露。
在以下的說明中，說明的實現的各種觀點將使用本領域的技術人員通常使用的用語來說明，以傳達其工作的實質給其他本領域的技術人員。然而，對於本領域的技術人員顯而易見的，實施例中僅可以用一些所描述的觀點被實施。用於解釋的目的，具體的數字、材料和配置都闡述以便提供說明性實現的徹底理解。然而，對於本領域的技術人員顯而易見的，這些實施例可以在沒有這些具體細節的情況下被實施。在其它實例中，眾所皆知的特徵被省略或簡化以便不糢糊說明性實現。
在以下的詳細描述中，參考了形成本文一部分的圖式，其中相似的符號始終指示相似的部分，並且其中以圖示顯示本發明的申請標的可以被實施於實施例的方式。但應該理解的，其他實施例可以被利用以及結構或邏輯上的改變可以在不脫離本發明的範圍下被完成。因此，下面的詳細描述不應被認為具有限制意義，並且實施例的範圍由所附申請專利範圍及其等同物限定。
對於本發明的目的，用語“A和/或B”代表(A)、(B)或(A和B)。對於本發明的目的，用語 “A、B和/或C”代表(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A，B和C)。
描述可使用基於透視的描述，諸如上/下、側面、之上/之下和類似的。這種描述係僅用來便於討論並且並不意在限制本文所描述的實施例之應用至任何特定的方向。
描述可使用用語“在一種實施例中”或“在實施例中”，其可各自是指一或多個相同或不同的實施例。此外，用語“包括”，“包含”，“具有”和類似的，在關於本發明的實施例被使用的是同義的。
用語“耦接”，連同其衍生物，可在這裡被使用。“耦接”可指一或多個以下的。“耦接”可意味著兩個或更多元件直接實體或電接觸。然而，“耦接”還可以意味著兩個或更多元件問接彼此接觸，但仍協作或彼此相互作用，並且可能意味著一或多個其它元件被耦接或連接在所述被彼此耦接的元件之間。用語“直接耦接”可以意味著兩個或更多元件直接接觸。
在各種實施例中，用語“第一特徵形成、沉積或設置在第二特徵上”可以意味著第一特徵係形成、沉積或設置在第二特徵上，和第一特徵中的至少一部分可與第二特徵中的至少一部分直接接觸(例如，直接的實體和/或電接觸)或間接接觸(例如，具有一或多個在第一特徵和第二特徵之間的其它特徵)。
如本文所使用的，用語“模組”可以指，部 分的或包括特定應用積體電路(ASIC)、電子電路、晶片上系統(SOC)處理器(共享、專用或群組)和/或記憶體(共享、專用或群組)，其執行一或多個軟體或韌體程式、組合邏輯電路和/或其它提供所描述功能之合適的元件。
圖1A-E根據一些實施例，顯示不同石墨烯組件的橫截面側視圖。在每個組件中，一或多個氟化石墨烯的層可使作為為介電質材料或用於電荷或基於自旋之裝置(例如電晶體或非區域自旋閥)的隧道屏障。此外，每個組件可包括一或多個非氟化石墨烯的層，其可以用來傳導電荷或自旋電流。所有附圖已包括小空間以澄清不同的層。在實施中這些層可以是彼此接觸以及在某些情況下，附圖應被視為顯示橫截面的略微分解圖(特別是其中相同材料的多層被設置成彼此相鄰)以便更容易地識別並標記的不同層。除非另有說明，這些層之間的任何間隙都包括這些目的，而不是意在表示在最終組件中的間隙或空間。
圖1A顯示組件100，其可包括非氟化石墨烯的層106，其可以保持其導電性並因此利於傳導電荷或自旋電流以及氟化石墨烯的層104是絕緣的且可作為場效閘極之介電質材料。閘極102可形成在氟化石墨烯的層104之上。閘極電極材料可以由包括，例如，一種或多種金屬如，例如，功函數金屬之任何合適的導電材料組成。氟化石墨烯的層104可允許閘極形成而不降低非氟化石墨烯的層106之導電特性。以這種方式，有可能將石墨烯與材料 界接，並藉由使用一種或多種氟化石墨烯層作為界面，結合石墨烯與裝置，同時保持非氟化石墨烯層的期望的導電性。此外，氟化石墨烯層可以提供無針孔的介電質材料和/或界面，其為原子地薄並且規避在石墨烯上沉積無針孔的高品質介電質遇到的典型問題。
圖1B顯示了另一組件110。組件110可以包括非氟化石墨烯層119。非氟化石墨烯層119可保持其導電特性，從而可以利於傳導電荷或自旋電流。組件110可以進一步包括多數氟化石墨烯的層114、116、118。層114、116、118可以單獨地沉積和氟化或分別地氟化，並隨後耦接為如關於下面圖6-8更詳細的討論。組件110還可以包括閘極112。閘極112可類似於上述閘極102。
圖1C顯示組件120。組件120可以包括三個非氟化石墨烯層129、128、126。非氟化石墨烯層129、128、126可保持其導電特性，從而可以有利於傳導電荷或自旋電流。額外的非氟化石墨烯層的存在，與前一實施例相比，可增加組件的電荷或自旋承載能力。組件120可以進一步包括氟化石墨烯層124。組件120還可以包括閘極122。閘極122可類似於上述閘極102。
圖1D顯示組件130。組件130可以包括兩個非氟化石墨烯層139、138。非氟化石墨烯層139、138可以保持其導電特性，從而可以有利於傳導電荷或自旋電流。額外的非氟化石墨烯層的存在，與前一實施例相比，可增加組件的電荷承載能力。組件130可進一步包括兩個 氟化石墨烯層136、134。組件130可進一步包括閘極132。閘極132可類似於上述閘極102。儘管兩個非氟化石墨烯層139、138被顯示，額外的非氟化石墨烯層可以被包括。
圖1E顯示了組件140。組件140可以包括非氟化石墨烯層149。非氟化石墨烯層149可以保持其導電特性，從而可以有利於傳導電荷或自旋電流。組件140可進一步包括三個氟化石墨烯層148、146、144。組件140可進一步包括閘極。不像上述的閘極，閘極可以由非氟化石墨烯的一或多個層形成。在這種情況下三層152、154、156被顯示，但更少或更多的層可以被利用。以這種方式，有可能從石墨烯形成垂直穿隧場效電晶體(FET)，由此穿隧電流可以藉由調整載子密度或非氟化石墨烯層149中任一個或兩者來被調製或者石墨烯閘極(在這種情況下，包括層152、154、156)藉由化學地或靜電地調整與另一閘極(未顯示)的載子濃度。雖然，顯示在特定設置中，從一或多個石墨烯層形成的閘極可以結合到任何數量的組件，包括但不限於組件100、110、120、130。另外，其他組件配置是可能的，包括具有比那些具體顯示或討論的較多或較少石墨烯(包括氟化和非氟化)層的組件。在晶粒製造過程中，非氟化石墨烯層149可以形成在或耦接到基板或晶粒的另一層。
圖2A-B根據一些實施例顯示結合其它介電質材料的石墨烯組件的橫截面側視圖。在這些實施例中，氟 化石墨烯層可用於與其它介電質材料界接的非氟化石墨烯層，同時保持非氟化石墨烯層的期望的導電特性。
圖2A顯示組件200。組件200可包括非氟化石墨烯層208。如以上所討論的，非氟化石墨烯層208可被用來攜帶電荷或自旋電流。雖然顯示為單一非氟化石墨烯層208，額外的非氟化石墨烯層可以被包括在一些實施例中，例如，用以增加組件200的電荷或自旋承載能力。組件200可進一步包括氟化石墨烯層206。氟化石墨烯層206可作為非氟化石墨烯層208和介電質材料204之間的界面。根據各種實施例，介電質材料204可以是由一種材料，如二氧化矽(SiO2)或高k材料形成的閘極介電質。可使用在閘極介電層的高k材料的實例包括但不限於氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦物、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭和鈮酸鉛鋅。組件200還可以含有閘極202。閘極202可以類似於上述閘極102且從閘極電極材料形成。可選擇地，閘極202可以由如前面所討論和圖2B所示的一或多個非氟化石墨烯層形成。提供氟化石墨烯層206從而可以允許使用許多其它的介電質材料，同時保持非氟化石墨烯層208的導電特性。此外，氟化石墨烯層可以提供無針孔的界面，其為原子地薄並且規避在石墨烯上沉積高品質介電質遇到的典型問題。
圖2B顯示組件220。組件220可以是類似於組件200，但在這種情況下，被顯示具有由三個非氟化石 墨烯層222、224、226形成的閘極。因此，氟化石墨烯228的額外層可以被包括以作為閘極(特別是層226)和介電質材料230之間的界面。類似於組件200，組件220可包括非氟化石墨烯層234。如上面所討論的，非氟化石墨烯層234可以被用來承載電荷或自旋電流。雖然顯示為單一非氟化石墨烯層234，額外的非氟化石墨烯層可以被包括在一些實施例中，例如，用以增加組件220的電荷或自旋承載能力。組件220可進一步包括氟化石墨烯層232。氟化石墨烯層232可作為非氟化石墨烯層234和介電質材料230之間的界面。介電質材料230可類似於上述介電質材料204。從而有可能藉由包括作為閘極和介電質材料之間界面的氟化石墨烯層，來利用由一或多個非氟化石墨烯層形成的閘極。雖然具體的安排被顯示，其它的變化是可能的，包括氟化或非氟化石墨烯的額外層。
圖3A-B根據一些實施例顯示用於通道或互連結構的石墨烯組件的橫截面側視圖。圖3A顯示組件300。組件300可以包括非氟化石墨烯層308。在一些實施例中，非氟化石墨烯層308可以作為通道或互連。雖然單一非氟化石墨烯層308被顯示，如先前討論的，多個非氟化石墨烯層可以被包括。組件300還可以包括氟化石墨烯層306。氟化石墨烯層306可以被設置在非氟化石墨烯層308上。氟化石墨烯層306上可以提供非氟化石墨烯層308和介電質材料304之間的界面。在一些實施例中，介電質材料可包括具有或不具有氟和/或碳摻雜以降低介電 常數的SiO2。此外，低k互連介電質可以是多孔的，具有不同程度的孔隙率以降低介電常數。這些孔可以有序或無序以及可以由低k致孔劑或空氣所組成。在100%孔隙率的情況下，低k介電質材料可以在實現中由空氣所組成，通常稱為氣隙。介電質材料304可幫助防止相鄰攜帶電荷的元件，如相鄰互連結構之間的串擾或電容的問題。組件300還可以包括互連320。互連320可以由導電材料形成，例如金屬或非氟化石墨烯，用以佈局電信號，如下面更詳細地討論。因此，在一些實施例中，使用氟化石墨烯層(例如，306)可以允許非氟化石墨烯被用在互連結構和與其它互連材料界接，包括介電質(例如，304)和其他導電互連結構，如其他金屬或其它非氟化石墨烯互連(例如，320)。
圖3B顯示組件320。組件320顯示兩個多層非氟化石墨烯結構，其可以由氟化石墨烯和介電質材料的組合來分離。在這種情形下，有可能使用石墨作為互連配置中的主要導體。組件320可以包括多個非氟化石墨烯層338、336、334。如上述，使用多個層可以增加電荷或自旋承載能力。非氟化石墨烯層338、336、334可以作為通道或互連。組件320可以進一步包括氟化石墨烯層332。氟化石墨烯層332可以作為非氟化石墨烯層338、336、334與介電質材料330之間的界面。介電質材料330可類似於在上面關於圖3A討論的介電質材料304。第二氟化石墨烯層326可以被包括以在介電質材料328以及介電質 材料328的另一側上的額外的非氟化石墨烯層之間界接。額外的非氟化石墨烯層326、324、322可以被包括以形成額外的互連結構。因此，在一些實施例中，石墨烯互連可以用具有在介電質材料304和互連的非氟化石墨烯層之間的氟化石墨烯的界面層(333，328)的介電質材料304來彼此分開。因此，有可能利用各種介電質材料與石墨烯互連，同時保持非氟化石墨烯的理想導電特性。
圖4A-C顯示作為通道屏障的石墨烯和氟化石墨烯，例如橫向區域或非區域自旋閥裝置的橫截面側視圖。圖4A顯示包括兩個閘極電極402、404的組件400。閘極電極402、404可類似於先前討論的閘極電極，並且在自旋為基礎的裝置的情況下可能會由鐵磁金屬或其它能相對於其他的材料注入更多的自旋類型電子的材料所組成。組件400還可以包括具有位於相鄰於閘極電極402、404的非氟化石墨烯區域408、410的氟化石墨烯層406。這種設置可藉由在氟化層406之前形成閘極電極402、404被形成。在這種情形下，在氟化操作期間，閘極電極402、404可作為用於區域408、410的光罩，防止區域408和410變得氟化。組件400還可以包括非氟化石墨烯層412。非氟化石墨烯層412可以作為電荷或基於電荷的電晶體裝置的自旋通道或基於自旋的區域或非區域自旋閥裝置。
圖4B顯示包括兩個閘極電極422、424的組件420。閘極電極422、424可類似於先前討論的閘極電 極。類似於圖4A的組件400。組件420還可以包括具有位於相鄰於閘極電極422、424的非氟化石墨烯區域428、430的氟化石墨烯層426，這種設置可以參照上面圖4A的討論來被形成。不同於組件400，組件420不包括非氟化石墨烯層。而組件420可以包括導電材料層432。導電材料432可包括半導體，諸如用為自旋通道的Si或金屬諸如用為自旋通道的Cu或其他2D材料諸如用為自旋通道的二硫化鉬。導電材料432可作為電荷或基於電荷的電晶體裝置的自旋通道或基於自旋的區域或非區域自旋閥裝置。因此，在一些實施例中，即使其他材料被用於形成通道，石墨烯(氟化或非氟化的)可以作為隧道屏障。
圖4C顯示包括兩個閘極電極442、444的組件440。閘極電極442、444可類似於先前討論的閘極電極並且在自旋為基礎的裝置的情況下可能會由鐵磁金屬或其它能相對於其他的材料注入更多的一自旋類型的電子的材料所組成。組件440還可以包括位於相鄰於閘極電極442、444的氟化石墨烯層446。不同於圖4A的組件400，在組件440中，相鄰於閘極電極442、444的區域449和450被氟化。在這種情形下，氟化石墨烯層446可形成用於裝置之隧道屏障。這種配置可以藉由在氟化層446之後形成閘極電極442、444來被形成。組件440還可以包括非氟化石墨烯層452。非氟化石墨烯層452可以作為電荷或基於電荷的電晶體裝置的自旋通道或基於自旋的區域或非區域自旋閥裝置。
圖5根據一些實施例顯示積體電路(IC)組件500的橫截面側視圖。在一些實施例中，IC組件500可以包括一或多個晶粒(以下稱為“晶粒502”)電性地和/或物理性與封裝基板521耦接。如圖所示，在一些實施例中，封裝基板521可以電性地與電路板522耦接。
晶粒502可以表示使用如薄膜沉積、微影、蝕刻等使用於形成CMOS裝置之半導體製造技術，由半導體材料(例如，矽)製成的分立產品。在一些實施例中，晶粒502可以是或包括：處理器、記憶體、系統晶片或ASIC，或為彼等之一部分。在一些實施例中，電絕緣材料，例如，如模制化合物或底部填充材料(未顯示)可封裝在晶粒502和/或晶粒級互連結構506的至少一部分上。
晶粒502可以被附接到根據各種各樣合適的組態，例如，如所描繪的包括在覆晶配置中直接與封裝基板521耦接的封裝基板521。在覆晶配置中，晶粒502的主動側S1包括附接到使用晶粒級互連結構506諸如凸塊、支柱或其他可以也電耦接晶粒502與封裝基板521的合適結構的封裝基板521之表面的電路。晶粒502的主動側S1可以包括多閾值電壓電晶體裝置，如本文所述。如圖所示，非主動側S2可相對於主動側S1被設置。
晶粒502通常可包括半導體基板502a、一或多個裝置層(以下稱為“裝置層502b”)和一或多個互連層(以下稱為“互連層502c”)。在一些實施例中， 半導體基板502a基本上可以由本體半導體材料例如，如矽組成。裝置層502b可代表主動裝置如電晶體裝置在半導體基板上形成的區域。裝置層502b可以包括例如，結構，例如石墨烯組件(例如，上面討論的100、110、120、130、140、200、210)和/或電晶體裝置的源極/汲極區。互連層502c可以包括在裝置層502b中被配置為佈局電信號或自旋資訊往來主動裝置(其可以是電荷或自旋為基礎之裝置)的互連結構。例如，互連層502c可以包括溝槽和/或通孔，用以提供電性佈局和/或接點。在一些實施例中，組件，如300、320可以作為互連結構以及形成為互連層502c的一部分。閘極電極結構，如先前各圖所顯示，可以設置在之間並電耦接裝置層502b的電晶體裝置以及互連層502c的互連結構。
在一些實施例中，晶粒級互連結構506可配置用以將電訊號佈線在晶粒502和其它電性裝置之間。例如，電訊號可以包括用於關於晶粒502操作的輸入/輸出(I/O)訊號和/或電源/接地訊號。
在一些實施例中，封裝基板521是具有核心及/或建立層的基於環氧樹脂的層壓基板，例如，如阿基諾莫脫建立膜(ABF)基板。在其它實施例中，封裝基板521可包括其它合適類型的基板，例如，包括由玻璃、陶瓷或半導體材料形成的基板。
封裝基板521可以包括配置用以將電訊號佈線來往晶粒502的電佈線特徵。例如，電佈線特性可以包 括設置在封裝基板521的一或多個表面之焊墊或跡線(未顯示)和/或內部佈線特徵(未顯示)，諸如溝槽、通孔或其它互連結構用以將通過封裝基板521之電訊號佈線。例如，在一些實施例中，封裝基板521可包括電佈線特徵，如焊墊(未顯示)，配置以接收相應的晶粒502之晶粒級互連結構506。
電路板522可以是由電絕緣材料，諸如環氧樹脂層壓板構成的印刷電路板(PCB)。例如，電路板522可以包括電絕緣層由電絕緣材料，諸如聚四氟乙烯、酚醛棉紙材料如阻燃劑4(FR-4)、FR-1、棉紙和環氧樹脂材料如CEM-1或CEM-3或使用環氧樹脂預浸材料被層壓在一起的紡織玻璃材料。互連結構(未顯示)，如跡線、溝槽或通孔可以通過電絕緣層被形成，用以通過電路板522將晶粒502的電訊號佈線。在其它實施例中，電路板522可以由其它合適的材料組成。在一些實施例中，電路板522是主機板(例如，圖9中的主機板902)。
封裝級互連，例如，如焊料球512可以耦接到在封裝基底521上和/或在電路板522上的一或多個焊墊(以下簡稱“焊墊510”)，用以形成相應被配置進一步將電訊號佈線在封裝基板521和電路板522之間的焊點。焊墊510可以由任何合適的導電材料諸如金屬，包括例如，鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)以及其組合來組成。用以實體地和/或電耦接封裝基板521與電路板522的其它合適技術可在其它實施例中 使用。
在其他實施例中，IC組件500可以包括各種各樣的其它合適配置，例如，包括覆晶和/或接線接合配置的組合、內插器、包括系統級封裝(SiP)和/或封裝上封裝(PoP)配置的多晶片封裝配置。用以將電訊號佈線在晶粒502和IC組件500的其他組件之間的其它合適的技術可在一些實施例中使用。
圖6根據一些實施例顯示製造石墨烯組件之方法600的流程圖。方法600可開始於操作602關於提供至少包括各自包括石墨烯的第一層和第二層的多層堆疊。這可以包括藉由化學氣相沉積(CVD)在基板上沉積包括石墨烯的第二層以及耦接包括石墨烯的第一層至包括石墨烯的第二層。在一些情況下，這可包括在藉由濕式或乾式轉移方法至最終目標基板之後，藉由CVD生長石墨烯層。這可以包括在具有多個轉移以建立在目標基板上的多層堆疊之單獨生長基板上生長的單層石墨烯。在其他實施例中，這可以包括在具有單一轉移步驟至目標基板的單獨生長基板上的多層石墨烯生長。在一些實施例中，此操作可包括在目標基板上石墨烯的直接生長。此外，這種技術可被結合以形成與上面所討論的各種實施例一致的石墨烯層的堆疊。
方法600可以在操作604繼續關於氟化暴露的石墨烯堆疊的最上層的石墨烯。這可以包括暴露頂層至包括氟的材料，包括但不限於氟化氙(XeF2)或氟化碳 (CF4)、CHF3或SF6等離子體。在一些實施例中，操作604可以僅氟化石墨烯的最頂層，以便留下在氟化的最頂層石墨烯層之下的非氟化石墨烯層的多層堆疊。例如，在形成圖1C的組件120中，在執行操作604至層124、126、128和129的堆疊之後，三個非氟化層126、128和129留下，而在這種情況下，氟化最頂層124而不氟化任何底部三層126、128和129。對於需要多於一個氟化石墨烯層的實施例，例如圖1E，如果需要時，為了氟化最頂層(即，146)，操作606被執行並且由操作608隨後。以這種方式，藉由重複操作606以及如果需要時608，組件140可以被一層層建立。因此，藉由選擇性地略過或重複某些操作，有可能形成具有各種各樣的結構和不同數目的層之石墨烯組件。
方法600可以在操作606繼續，關於耦接包括石墨烯的額外層至第一層。方法600可以在操作608繼續，關於氟化額外層的石墨烯。這可以包括暴露額外層至包括氟的材料，包括但不限於氟化氙(XeF2)或氟化碳(CF4)。如果需要時，操作606和608可以重複，用以根據需要形成額外的非氟化或氟化石墨烯層。在其他實施例中，如下面討論的，層可以在耦接之前被氟化，使得氟化石墨烯層可被耦接至多層堆疊的氟化或非氟化層。
圖7根據一些實施例顯示製造石墨烯組件之方法700的流程圖。方法700可開始於操作702關於提供至少包括各自包括石墨烯的第一層和第二層的多層堆疊。 如同上面關於圖6的討論，這可以包括藉由化學氣相沉積在基板上沉積包括石墨烯的第二層以及耦接包括石墨烯的第一層至包括石墨烯的第二層。
方法700可以在操作704繼續，關於氟化第一層的石墨烯。這可以包括暴露頂層至包括氟的材料，包括但不限於氟化氙(XeF2)或氟化碳(CF4)。如以上所討論的，在一些實施例中，操作704可能無法完成而留下非氟化石墨烯層的多層堆疊。
方法700可以在操作706繼續，關於耦接包括氟化石墨烯的額外層至第一層。這可以包括耦接包括氟化石墨烯的一層以上的額外層至第一層。例如，當操作704完成時，隨後在操作706中耦接包括氟化石墨烯的兩層，在圖1B的組件110中顯示的多層疊堆可被形成。可替代地，如果操作704未完成，使得操作702接著在操作706中耦接包括氟化石墨烯的兩層，在圖1D的組件130中顯示的多層疊堆可被形成。在某些情況下，可能更有效地在耦接到多層堆疊之前氟化石墨烯。例如，可能在相同的程序期間藉由曝露兩側(例如，兩層)至含有氟的材料，同時氟化兩層石墨烯，而不是一次建立一層。因此，在實例中，氟化石墨烯的多層被使用，它可有利於分別形成氟化石墨烯的堆疊(例如，兩層)，然後可以被耦接至包含氟化或非氟化石墨烯層的不同堆疊。這種技術可用於形成並耦接層，諸如圖1B的層114、116，圖1D的層134、136和圖1E的層144、146。
圖8根據一些實施例顯示製造石墨烯組件之方法800的流程圖。方法800可開始於操作802關於提供至少包括各自包括石墨烯的第一層和第二層的多層堆疊。如同上面關於圖6的討論，這可以包括藉由化學氣相沉積在基板上沉積包括石墨烯的第二層以及耦接包括石墨烯的第一層至包括石墨烯的第二層。
方法800可以在操作804繼續關於在第一層上沉積導電材料。這可以包括沉積閘極電極材料以形成電晶體裝置的閘極。閘極電極材料可以由任何合適的導電材料組成，包括例如，一種或多種的金屬如，例如，功函數金屬。
方法800可以在操作806繼續關於選擇性地去除導電材料的部分，用以暴露第一層的一或多個部分。這可包括顯像程序和/或蝕刻程序或任何其它合適的技術。
方法800可以在操作808繼續關於氟化最頂層的暴露石墨烯。這可以類似於前面所討論的其它氟化操作。在這種情況下，只有第一層的暴露部分可被氟化，留下第一層覆蓋非氟化導電材料的部分。以這種方式，導電材料可作為用於氟化操作的光罩。這可提供用於形成在閘極和非氟化石墨烯層(例如，圖4A中412)之間的石墨烯隧道屏障(例如，圖4A中408、410)的技術。非氟化石墨烯層(例如，圖4A中412)可分別作為用於基於電荷或基於自旋的裝置之電荷通道或自旋通道。
圖9根據一些實施例，示意性地顯示如本文所述可包括石墨烯組件或包含石墨烯組件的晶粒之示例系統(例如，計算裝置900)。主機板902可包括多個元件，包括但不限於處理器904和至少一個通訊晶片906。處理器904可以被物理地和電性地耦接到主機板902。在一些實現中，至少一個通訊晶片906也可以被物理地和電性地耦接到主機板902。在另外的實現中，通訊晶片906可以是處理器904的一部分。
取決於其應用，計算裝置900可以包括可以或可以不被實體地和電性地耦接到主機板902的其他元件。這些其他元件可以包括但不限於，揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革計數器、加速計、陀螺儀、揚聲器、照相機和大容量儲存裝置(如硬碟、光碟(CD)、數位多功能光碟(DVD)等)。
通訊晶片906可以致使用於資料傳送往來於計算裝置900的無線通訊。用語“無線”及其衍生詞可以用於描述電路、裝置、系統、方法、技術、通訊通道等，其可藉由非固體媒體、藉由使用調製的電磁輻射來傳送資料。該用語不暗示相關的裝置不包含任何導線，儘管在一些實施例中它們可能沒有。通訊晶片906可以實現任何數 目的無線標準或協議，包括但不限於電機電子協會(IEEE)標準，其包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16標準(例如IEEE 802.16-2005修訂)、長期演進(LTE)計畫以及任何修訂、更新和/或再版(如，進階的LTE計畫、超行動寬帶(UMB)計畫(也被稱為“3GPP2”)等)。IEEE 802.16相容的寬帶無線存取(BWA)網絡通常被稱為WiMAX網絡，代表全球互通微波存取，其為藉由IEEE 802.16標準之協調性及互通性測試之產品的認證標誌。通訊晶片906可以根據行動通訊全球系統(GSM)、通用封包無線服務(GPRS)、全球行動電信系統(UMTS)、高速封包存取(HSPA)、演進的HSPA(E-HSPA)或LTE網絡來操作。通訊晶片906可以根據GSM增強資料演進(EDGE)、GSM EDGE無線電存取網絡(GERAN)、全球地面無線電存取網路(UTRAN)或演進UTRAN(E-UTRAN)來操作。通訊晶片906可以根據分碼多工存取(CDMA)、分時多工存取(TDMA)、數位增強無線電信(DECT)、演進資料最佳化(EV-DO)，其衍生物，以及任何被指定為3G、4G、5G及之後的其他無線協議來操作。在其他實施例中，通訊晶片906可以根據其它無線協議來操作。
該計算裝置900可以包括複數個通訊晶片906。例如，第一通訊晶片906可專用於短範圍無線通訊，例如Wi-Fi和藍牙以及第二通訊晶片906可專用於長範圍無線通訊如GPS、EDGE、GPRS、CDMA、WiMAX、 LTE、EV-DO和其他。
根據一些實施例，計算裝置900的處理器904可包括石墨烯組件或含有如本文所述之石墨烯組件的晶粒。例如，圖5的晶粒502可以被安裝於被安裝在主機板902上的封裝組件之中。用語“處理器”可以指處理來自暫存器和/或記憶體的電子資料，以將該電子資料轉換成可儲存在暫存器和/或記憶體中的其他電子資料的任何裝置或裝置的部分。
根據一些實施例，通訊晶片906還可以包括石墨烯組件或含有如本文所述之石墨烯組件的晶粒。在進一步的實現中，另一種容納在計算裝置900內的元件(例如，記憶體裝置或其他積體電路裝置)可以包括石墨烯組件或含有如本文所述之石墨烯組件的晶粒。
在各種實現中，計算裝置900行動計算裝置、膝上型電腦、小筆電、筆記型電腦、超輕薄電腦、智慧手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上電腦、伺務器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或者數位錄影機。在另外的實現中，計算裝置900可以是用於處理資料的任何其它電子裝置。
各種操作描述為依次多個獨立操作，以最有助於理解所請申請標的的方式。然而，描述的順序不應被解釋為暗示這些操作一定是順序相關的。
實例
下文提供一些非限制性實例。
實例1包括一種用於在積體電路中使用的組件，該組件包括：第一層，其包括石墨烯；以及第二層，其包括直接設置在該包括石墨烯的第一層上之氟化石墨烯。
實例2包括實例1之組件，其中該包括石墨烯的第一層係直接設置在包括石墨烯的第三層上。
實例3包括實例1之組件，更包括直接設置在該氟化石墨烯的第二層上之包括氟化石墨烯的第三層。
實例4包括實例1之組件，更包括直接設置在該氟化石墨烯的第二層上之包括石墨烯的第三層。
實例5包括實例1之組件，更包括設置在該氟化石墨烯的第二層上之電絕緣材料層。
實例6包括實例5之組件，更包括設置在該電絕緣材料層上的導電材料。
實例7包括實例5之組件，更包括設置在該電絕緣材料層上之包括氟化石墨烯的額外層。
實例8包括實例7之組件，更包括設置在該包括氟化石墨烯的額外層上之包括石墨烯的額外層。
實例9包括一種晶粒，包括：半導體基板；設置在該半導體基板上之包括石墨烯的層；以及直接設置在該包括石墨烯的第一層上之包括氟化石墨烯的層。
實例10包括實例9之晶粒，更包括設置在該 包括氟化石墨烯的層上之閘極電極。
實例11包括實例10之晶粒，其中設置在鄰近於該閘極電極的外表面之該包括氟化石墨烯的層之區域主要包括非氟化石墨烯。
實例12包括實例10之晶粒，更包括設置在該包括氟化石墨烯的層和該閘極電極之間的閘極介電質。
實例13包括實例11之晶粒，其中該閘極介電質係直接設置於該包括氟化石墨烯的層上，該裝置更包括設置於在該閘極介電質和該閘極電極之間的氟化石墨烯之額外層。
實例14包括實例10~13中任何一個之晶粒，其中該閘極電極係由至少一個包括石墨烯的額外層形成。
實例15包括實例9之晶粒，其中該包括石墨烯的層作為電晶體裝置的通道以及該包括氟化石墨烯的層作為電晶體裝置的閘極介電質。
實例16包括實例9之晶粒，其中：該晶粒包括設置在該半導體基板上的裝置層；該裝置層包括一或多個電晶體裝置；該晶粒包括設置在該裝置層上的互連層；該包括石墨烯的層被設置在互連層中以及配置用以佈線該一或多個電晶體裝置的電信號。
實例17包括實例16之晶粒，更包括設置在該包括氟化石墨烯的層之低k介電質材料，其中該低k介電質材料被設置在該包括氟化石墨烯的層和額外互連層之 間。
實例18包括一種製造組件的方法，該方法包括：提供多層堆疊，該多層堆疊包括第一層，該第一層包括直接設置在包括石墨烯的第二層上之石墨烯；以及氟化該包括石墨烯的第一層的該石墨烯。
實例19包括實例18之方法，其中提供多層堆疊包括：藉由化學氣相沉積，在基板上沉積該包括石墨烯的第二層；以及將該包括石墨烯的第一層耦接至該包括石墨烯的第二層。
實例20包括實例18之方法，更包括：將包括石墨烯的額外層耦接至該包括石墨烯的第一層。
實例21包括實例20之方法，更包括：氟化該包括石墨烯的額外層的該石墨烯。
實例22包括實例18之方法，更包括：將包括氟化石墨烯的額外層耦接至該包括石墨烯的第一層。
實例23包括實例18之方法，更包括：在氟化該第一層的該石墨烯之前，在該包括石墨烯的第一層上沉積導電材料；以及選擇性地去除該導電材料的部分，以在氟化該第一層的該石墨烯之前，暴露該包括石墨烯的第一層的一或多個部分，其中該導電材料防止被該導電材料覆蓋的該包括石墨烯的第一層的該等部分在所述氟化該第一層的該石墨烯期間被氟化。
實例24包括一種計算裝置，包括：電路板；以及晶粒，其與該電路板耦接，其中該晶粒包括：半導體 基板；設置在該半導體基板上包括石墨烯的層；以及直接設置在該包括石墨烯之層上之包括氟化石墨烯的層。
實例25包括實例24之計算裝置，其中該晶粒係處理器；以及該計算裝置係行動計算裝置，其包括一或多個天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革計數器、加速計、陀螺儀、揚聲器和照相機。
各種實施例可包括上述實施例的任何合適組合包括上述以結合形式(和)(例如，“和”可為“和/或”)的實施例之替代(或)實施例。此外，一些實施例可以包括一或多個製品(例如，非暫態電腦可讀媒體)，其具有指令儲存於其上，當執行時導致任一上述實施例的動作。此外，一些實施例可以包括具有用於執行上述實施例的各種操作之任何合適的機制的裝置或系統。
上述圖示實現的說明，包括在摘要中所描述的，並非意在窮舉或限制本發明的實施例為所揭露的精確形式。雖然在本文中描述的具體實現和實例用於說明性目的，那些相關領域技術人員將理解各種等同修改是可能在本發明的範圍之內。
可以根據上述詳細說明修飾本發明的實施例。在下面的申請專利範圍中使用的用語不應當被解釋為限制本發明的各種實施例在說明書和申請專利範圍中揭露的具體實現。相對的，根據申請專利範圍詮釋的既定原則 解釋，範圍完全由下面的申請專利範圍來確定。

Claims (18)

  1. 一種用於在積體電路中使用的組件，該組件包括：第一層，其包括石墨烯；第二層，其包括直接設置在包括石墨烯的該第一層上之氟化石墨烯；以及第三層，其包括直接設置在包括氟化石墨烯的該第二層上之氟化石墨烯。
  2. 如專利申請範圍第1項的組件，其中包括石墨烯的該第一層係直接設置在包括石墨烯的第四層上。
  3. 如專利申請範圍第1項的組件，更包括設置在氟化石墨烯的該第二層上之電絕緣材料層。
  4. 如專利申請範圍第3項的組件，更包括設置在該電絕緣材料層上的導電材料。
  5. 如專利申請範圍第3項的組件，更包括設置在該電絕緣材料層上之包括氟化石墨烯的額外層。
  6. 如專利申請範圍第5項的組件，更包括設置在包括氟化石墨烯的該額外層上之包括石墨烯的額外層。
  7. 一種晶粒，包括：半導體基板；設置在該半導體基板上之包括石墨烯的層；直接設置在包括石墨烯的該層上之包括氟化石墨烯的層；設置在包括氟化石墨烯的該層上之閘極電極；以及 設置在包括氟化石墨烯的該層和該閘極電極之間的閘極介電質；其中該閘極介電質係直接設置在包括氟化石墨烯的該層上，該晶粒更包括設置在該閘極介電質和該閘極電極之間的包括氟化石墨烯的額外層。
  8. 如專利申請範圍第7項的晶粒，其中設置在鄰近於該閘極電極的外表面之包括氟化石墨烯的該層之區域主要包括非氟化石墨烯。
  9. 如專利申請範圍第7項的晶粒，其中該閘極電極係由至少一個包括石墨烯的額外層形成。
  10. 如專利申請範圍第7項的晶粒，其中包括石墨烯的該層作為電晶體裝置的通道以及包括氟化石墨烯的該層作為該電晶體裝置的閘極介電質。
  11. 如專利申請範圍第7項的晶粒，其中：該晶粒包括設置在該半導體基板上的裝置層；該裝置層包括一或多個電晶體裝置；該晶粒包括設置在該裝置層上的互連層；包括石墨烯的該層被設置在該互連層中且配置以佈線該一或多個電晶體裝置的電信號。
  12. 如專利申請範圍第11項的晶粒，更包括設置在包括氟化石墨烯的該層上之低k介電質材料，其中該低k介電質材料被設置在包括氟化石墨烯的該層和額外互連層之間。
  13. 一種製造組件的方法，該方法包括： 提供多層堆疊，該多層堆疊包括第一層，該第一層包括直接設置在包括石墨烯的第二層上之石墨烯；氟化包括石墨烯的該第一層的該石墨烯；以及將包括石墨烯的額外層耦接至包括石墨烯的該第一層；以及氟化包括石墨烯的該額外層的該石墨烯。
  14. 一種製造組件的方法，該方法包括：提供多層堆疊，該多層堆疊包括第一層，該第一層包括直接設置在包括石墨烯的第二層上之石墨烯；氟化包括石墨烯的該第一層的該石墨烯；以及將包括氟化石墨烯的額外層耦接至包括石墨烯的該第一層。
  15. 如專利申請範圍第13或14項的方法，其中提供多層堆疊包括：藉由化學氣相沉積，在基板上沉積包括石墨烯的該第二層；以及將包括石墨烯的該第一層耦接至包括石墨烯的該第二層。
  16. 如專利申請範圍第13或14項的方法，更包括：在氟化該第一層的該石墨烯之前，在包括石墨烯的該第一層上沉積導電材料；以及選擇性地去除該導電材料的部分，以在氟化該第一層的該石墨烯之前，暴露包括石墨烯的該第一層的一或多個部分， 其中該導電材料防止被該導電材料覆蓋的包括石墨烯的該第一層的該等部分在所述氟化該第一層的該石墨烯期間被氟化。
  17. 一種計算裝置，包括：電路板；以及晶粒，其與該電路板耦接，該晶粒包括：半導體基板；設置在該半導體基板上之包括石墨烯的層；直接設置在包括石墨烯之該層上之包括氟化石墨烯的層；以及直接設置在包括氟化石墨烯的該層上之包括氟化石墨烯的額外層。
  18. 如專利申請範圍第17項的計算裝置，其中該晶粒係處理器；以及該計算裝置係行動計算裝置，其包括以下之一或多者：天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革計數器、加速計、陀螺儀、揚聲器和照相機。
TW104114300A 2014-06-13 2015-05-05 用於結合石墨烯的氟化石墨烯絕緣體和裝置 TWI616989B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2014/042395 WO2015191089A1 (en) 2014-06-13 2014-06-13 Graphene fluorination for integration of graphene with insulators and devices
??PCT/US14/42395 2014-06-13

Publications (2)

Publication Number Publication Date
TW201611206A TW201611206A (zh) 2016-03-16
TWI616989B true TWI616989B (zh) 2018-03-01

Family

ID=54834036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114300A TWI616989B (zh) 2014-06-13 2015-05-05 用於結合石墨烯的氟化石墨烯絕緣體和裝置

Country Status (7)

Country Link
US (1) US10186582B2 (zh)
EP (1) EP3155659A4 (zh)
JP (1) JP2017527975A (zh)
KR (1) KR20170019338A (zh)
CN (1) CN106463478B (zh)
TW (1) TWI616989B (zh)
WO (1) WO2015191089A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966722A (zh) * 2015-07-24 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN107275279B (zh) * 2016-04-08 2020-04-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其的形成方法
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
CN107680932B (zh) * 2016-08-01 2022-05-13 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US9991122B2 (en) 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
US10263080B2 (en) 2017-05-24 2019-04-16 Qualcomm Incorporated Transistor with fluorinated graphene spacer
CN109755411A (zh) * 2019-01-14 2019-05-14 宁波石墨烯创新中心有限公司 封装薄膜及其制备方法、封装结构及其制备方法
CN109860209A (zh) * 2019-02-28 2019-06-07 深圳市华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板
KR102316181B1 (ko) * 2019-05-15 2021-10-21 연세대학교 산학협력단 불화된 그래핀을 마스크로 사용하여 접촉 저항이 낮은 2차원 물질 기반 전자 소자를 제작하는 방법
CN114989567A (zh) * 2022-07-19 2022-09-02 安徽宇航派蒙健康科技股份有限公司 环氧树脂复合导热片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214578A (en) * 2010-06-22 2012-04-01 Ibm Graphene/nanostructure FET with self-aligned contact and gate
US20140021446A1 (en) * 2012-07-23 2014-01-23 Samsung Electronics Co., Ltd. Transistors and methods of manufacturing the same
TWI439374B (zh) * 2011-05-30 2014-06-01 Univ Nat Cheng Kung 石墨烯薄膜轉移方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614435B2 (en) * 2009-11-03 2013-12-24 International Business Machines Corporation Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
CN102598277B (zh) 2009-11-13 2015-07-08 富士通株式会社 半导体装置及其制造方法
US8901536B2 (en) * 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
US8361853B2 (en) 2010-10-12 2013-01-29 International Business Machines Corporation Graphene nanoribbons, method of fabrication and their use in electronic devices
US9076873B2 (en) * 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
KR101245353B1 (ko) * 2011-06-08 2013-03-19 금오공과대학교 산학협력단 그래핀 트랜지스터 및 그 제조 방법
CN102849961B (zh) 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
US9328413B2 (en) 2011-07-22 2016-05-03 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method for preparing graphene nanoribbon on insulating substrate
US8796741B2 (en) 2011-10-04 2014-08-05 Qualcomm Incorporated Semiconductor device and methods of making semiconductor device using graphene
JP5910294B2 (ja) 2012-05-10 2016-04-27 富士通株式会社 電子装置及び積層構造体の製造方法
EP2667417A1 (en) * 2012-05-23 2013-11-27 Imec Graphene-based semiconductor device
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
EP2960664B1 (de) 2014-06-24 2019-05-01 SYCOMP Electronic GmbH System zur Erfassung von Leistungen und Energiemengen in Leitern

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214578A (en) * 2010-06-22 2012-04-01 Ibm Graphene/nanostructure FET with self-aligned contact and gate
TWI439374B (zh) * 2011-05-30 2014-06-01 Univ Nat Cheng Kung 石墨烯薄膜轉移方法
US20140021446A1 (en) * 2012-07-23 2014-01-23 Samsung Electronics Co., Ltd. Transistors and methods of manufacturing the same

Also Published As

Publication number Publication date
EP3155659A4 (en) 2018-02-21
CN106463478B (zh) 2020-10-02
EP3155659A1 (en) 2017-04-19
KR20170019338A (ko) 2017-02-21
JP2017527975A (ja) 2017-09-21
CN106463478A (zh) 2017-02-22
US20170077235A1 (en) 2017-03-16
TW201611206A (zh) 2016-03-16
US10186582B2 (en) 2019-01-22
WO2015191089A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
TWI616989B (zh) 用於結合石墨烯的氟化石墨烯絕緣體和裝置
KR102378035B1 (ko) 다중 임계 전압 디바이스들 및 연관된 기법과 구성
JP2016535462A (ja) ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
JP2017520108A (ja) 金属相互接続のシーム修復
TWI567831B (zh) 在積體電路裝置的金屬之間的選擇性擴散屏障
TWI729035B (zh) 在閘極下具有子鰭介電區的電晶體、半導體裝置及製造其之程序以及運算裝置
US12094780B2 (en) Techniques and configurations to reduce transistor gate short defects
TW201620053A (zh) 用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態
CN114725052A (zh) 包括桥接器的微电子结构
TWI567923B (zh) 拓撲的金屬熔絲
TW202226597A (zh) 電晶體源極／汲極接點
TWI761321B (zh) 用於含有鍺的通道的介電質金屬氧化物蓋帽
US20230317602A1 (en) Metal routing that overlaps nmos and pmos regions of a transistor
TW201732940A (zh) 積體電路的背側隔離
CN112992896A (zh) Pn体接触场效应晶体管