CN103794716B - 磁存储器件及其制造方法 - Google Patents

磁存储器件及其制造方法 Download PDF

Info

Publication number
CN103794716B
CN103794716B CN201310532721.2A CN201310532721A CN103794716B CN 103794716 B CN103794716 B CN 103794716B CN 201310532721 A CN201310532721 A CN 201310532721A CN 103794716 B CN103794716 B CN 103794716B
Authority
CN
China
Prior art keywords
pattern
magnetic
layer
magnetosphere
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310532721.2A
Other languages
English (en)
Other versions
CN103794716A (zh
Inventor
朴钟撤
吴世忠
裵丙才
郑大恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103794716A publication Critical patent/CN103794716A/zh
Application granted granted Critical
Publication of CN103794716B publication Critical patent/CN103794716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供了磁存储器件及其制造方法。该磁存储器件包括：下磁性图案，沿着彼此正交的第一方向和第二方向布置在基板上；上磁性层，覆盖下磁性图案中的沿着第一方向布置的至少两个下磁性图案和下磁性图案中的沿着第二方向布置的至少两个下磁性图案；以及隧道阻挡层，在下磁性图案和上磁性层之间。

Description

磁存储器件及其制造方法
技术领域
本发明构思的示例实施方式涉及磁存储器件及其制造方法。
背景技术
半导体器件由于其小尺寸、多功能性和/或低成本特性而被认为是电子工业中的重要元件。一些半导体器件包括用于储存数据的存储器件、用于处理数据的逻辑器件以及配置为执行存储器存储和数据处理的功能的芯片上系统。
随着电子工业进步，半导体器件的集成密度日益增大。然而，这引起了技术困难，诸如工艺余量的减小或单位工艺中增大的困难。
发明内容
本发明构思的示例实施方式提供具有提高的磁隧道结特性的磁存储器件。
本发明构思的其他示例实施方式提供具有提高的磁隧道结特性的磁存储器件的制造方法。
根据本发明构思的示例实施方式，一种磁存储器件可以包括：多个下磁性图案，沿着第一方向和第二方向布置在基板上，第一方向和第二方向彼此正交；上磁性层，覆盖下磁性图案中的沿着第一方向布置的至少两个下磁性图案和多个下磁性图案中的沿着第二方向布置的至少两个下磁性图案；以及隧道阻挡层，在多个下磁性图案和上磁性层之间。
在示例实施方式中，上磁性层具有被固定为垂直或平行于基板的顶表面的磁化方向，多个下磁性图案的每个的磁化方向可变为平行或反平行于上磁性层的磁化方向。
在示例实施方式中，多个下磁性图案的厚度可以小于上磁性层的厚度。
在示例实施方式中，多个下磁性图案可以通过填充多个下磁性图案之间的间隔的绝缘间隙填充层而彼此电隔离。
在示例实施方式中，隧道阻挡层从多个下磁性图案的顶表面延伸到绝缘间隙填充层的顶表面。
在示例实施方式中，隧道阻挡层覆盖多个下磁性图案的顶表面并且可以与绝缘间隙填充层的顶表面共面。
在示例实施方式中，该器件可还包括：保护金属图案，其在隧道阻挡层与上磁性层之间。上磁性层可以与保护金属图案的顶表面和绝缘间隙填充层的顶表面直接接触。
在示例实施方式中，多个下磁性图案的每个的上部宽度可以小于其下部宽度。
在示例实施方式中，该器件可还包括：层间绝缘层，其在基板与多个下磁性图案之间；多个下电极，从层间绝缘层的顶表面突出，每个下电极分别连接到多个下磁性图案之一；以及绝缘间隔物，围绕多个下电极的侧壁。多个下磁性图案的每个可以包括覆盖下电极的顶表面的主体部分和从主体部分延伸以覆盖绝缘间隔物的一部分侧壁的边缘部分。
在示例实施方式中，多个下磁性图案的每个可以包括多个磁性层，多个磁性层中的至少一个具有′U′形垂直截面。
根据本发明构思的示例实施方式，一种磁存储器件可以包括：半导体基板，具有有源图案；多条字线，与有源图案交叉延伸；多个第一杂质区和多个第二杂质区，形成在有源图案中并且位于多条字线之一的相反侧；多条位线，连接到第一杂质区并且与多条字线交叉延伸；多个下磁性图案，每个下磁性图案分别连接到第二杂质区；上磁性层，覆盖多个下磁性图案；以及隧道阻挡层，在多个下磁性图案和上磁性层之间。在垂直截面图中多条字线和多条位线可以位于半导体基板和上磁性层之间。
上磁性层可以具有被固定为垂直或平行于基板的顶表面的磁化方向，多个下磁性图案的每个可以具有可变为平行或反平行于上磁性层的磁化方向的磁化方向。
多个下磁性图案可以通过填充多个下磁性图案之间的间隔的绝缘间隙填充层而彼此电隔离。
隧道阻挡层可以从多个下磁性图案的顶表面延伸到绝缘间隙填充层的顶表面。
隧道阻挡层可以覆盖多个下磁性图案的顶表面并且与绝缘间隙填充层的顶表面共面。
该器件可以还包括：保护金属图案，其在隧道阻挡层与上磁性层之间，其中上磁性层与保护金属图案的顶表面和绝缘间隙填充层的顶表面直接接触。
多个有源图案可以平行于相对于多条字线和多条位线倾斜的方向。
根据本发明构思的示例实施方式，一种制造磁存储器件的方法可以包括：在基板上形成穿透层间绝缘层的多个下电极；在层间绝缘层上沉积下磁性层；图案化下磁性层以形成多个下磁性图案，每个下磁性图案分别连接到多个下电极之一；形成绝缘间隙填充层以填充多个下磁性图案之间的间隔；以及在绝缘间隙填充层上沉积上磁性层以共同覆盖多个下磁性图案。
该方法可以还包括：在沉积上磁性层之前，形成隧道阻挡层以覆盖多个下磁性图案的顶表面和绝缘间隙填充层的顶表面。
该方法可以还包括：在形成多个下磁性图案之前，在下磁性层上沉积隧道阻挡层，其中形成多个下磁性图案包括图案化隧道阻挡层和下磁性层。
沉积上磁性层可包括形成与隧道阻挡层和绝缘间隙填充层的顶表面直接接触的上磁性层。
该方法可以还包括：在形成多个下磁性图案之前，在下磁性层上相继地沉积隧道阻挡层和保护金属层，其中形成多个下磁性图案包括图案化隧道阻挡层、保护金属层和下磁性层。
沉积上磁性层可包括形成与保护金属层和绝缘间隙填充层的顶表面直接接触的上磁性层。
根据其他示例实施方式，一种磁存储器件包括：多条字线，在基板的有源区内在第一方向上延伸，其中第一杂质区和第二杂质区分别形成在基板的有源区内并且在每条字线的相反侧；多条位线，在第二方向上延伸，其中第二方向基本垂直于第一方向，多条位线电连接到第一杂质区并且沿着第二方向在第一杂质区上方延伸；以及磁隧道结，包括顺序地堆叠的自由层图案、至少一个绝缘层和至少一个参考层，其中自由层图案在除了与字线和位线相应的区域之外的整个有源区上方沿着第一方向延伸，以及自由层图案在第一杂质区和第二杂质区上方沿着第二方向延伸。
自由层图案可以在第一杂质区上方沿着第一方向延伸。
参考层可具有固定的磁化方向，自由层图案可配置为通过将自由层图案的磁化方向相对于参考层的磁化方向改变为平行状态或反平行状态来控制磁隧道结的电阻。
自由层图案可以由多个线图案组成，每个线图案在基板的有源区上方二维布置。
根据其他示例实施方式，一种制造磁存储器件的方法包括∶在基板上方设置多个下电极；在基板上二维地布置多个下磁性图案，其中多个下磁性图案彼此绝缘并且分别电连接到多个下电极；以及在多个下磁性图案上方顺序地形成至少一个隧道阻挡层和至少一个参考层。
布置多个下磁性图案可以包括：在形成至少一个隧道阻挡层之前，沉积下磁性层和蚀刻下磁性层以形成彼此间隔开的多个下磁性图案。
布置多个下磁性图案可以包括：局部地形成彼此间隔开的多个下磁性图案，而没有使用图案化工艺。
布置多个下磁性图案可以包括：形成多个下磁性图案以部分地覆盖多个下电极的侧壁。
附图说明
通过下文结合附图的简要描述，将更清楚地理解示例实施方式。附图表示在此描述的非限制性的示例实施方式。
图1是电路图，示出根据本发明构思的示例实施方式的磁存储器件的单元阵列。
图2A至图2D是截面图，示意地示出根据本发明构思的示例实施方式的磁存储器件。
图3是根据本发明构思的示例实施方式的磁存储器件的平面图。
图4是沿着图3的线I-I′和II-II′获得的截面图，以示出根据本发明构思的示例实施方式的磁存储器件。
图5至图14是图4的部分A的放大截面图，其被呈现以描述根据本发明构思的示例实施方式的磁存储器件的存储元件。
图15是沿着图3的线I-I′和II-II′获得的截面图，以示出根据本发明构思的其他示例实施方式的磁存储器件。
图16至图18是图15的部分B的放大截面图，其被呈现以描述根据本发明构思的其他示例实施方式的磁存储器件的存储元件。
图19是根据本发明构思的其他示例实施方式的磁存储器件的平面图。
图20是沿着图19的线I-I′和II-II′获得的截面图，以示出根据本发明构思的其他示例实施方式的磁存储器件。
图21是示意框图，示出包括根据本发明构思的示例实施方式的磁存储器件的电子系统示例。
图22是示意框图，示出包括根据本发明构思的示例实施方式的磁存储器件的存储卡示例。
图23是示意框图，示出包括根据本发明构思的示例实施方式的磁存储器件的信息处理系统示例。
应当注意，这些图旨在示出在某些示例实施方式中使用的方法、结构和/或材料的一般特性并对下文所提供的书面描述进行补充。然而，这些附图没有按比例绘制并且可能没有精确地反映任何给出的实施方式的精确结构特性或性能特性，并且不应被解释为限定或限制示例实施方式所涵盖的数值或者性能的范围。例如，为了清晰，可以缩小或夸大分子、层、区域和/或结构元件的相对厚度和位置。在不同的附图中使用的相似或相同的附图标记旨在表明存在相似或相同的元件或特征。
具体实施方式
现在将参考附图更充分地描述本发明构思的示例实施方式，在附图中示出示例实施方式。然而，本发明构思的示例实施方式可以以许多不同的形式实现并且不应理解为限于在此阐述的实施方式；而是，提供这些示例实施方式使得本公开将彻底和完整，这些实施方式将向本领域的普通技术人员充分地传达示例实施方式的构思。在附图中，为了清晰夸大了层和区域的厚度。在附图中相似的附图标记表示相似的元件，因此将省略对它们的描述。
应当理解的是，当元件被称为“连接到”或“耦接到”另一元件时，它能够直接连接或耦接到另一元件或者可以存在中间元件。相反，当元件被称为“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。通篇相似的附图标记指示相似的元件。如这里所采用的，术语“和/或”包括相关列举项目的一种或多种的任意和所有组合。用于描述元件或层之间的关系的其他词语应该以类似的方式解释（例如，“在...之间”与“直接在...之间”、“相邻”与“直接相邻”、“在...上”与“直接在...上”）。
可以理解，虽然术语第一、第二和第三等可以被用于此来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分应不受这些术语限制。这些术语只用于区分一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分。因此，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不背离示例实施方式的教导。
在这里为了描述的方便，可以使用空间相对术语，诸如“下面”、“下方”、“下”、“上方”、“上”等，来描述一个元件或特征和其他元件或特征如图中所示的关系。可以理解，空间相对术语旨在包含除了在图中所绘的取向之外装置在使用或操作中的不同取向。例如，如果图中的装置被翻转，被描述为在其他元件或特征的“下方”或“下面”的元件则应取向在所述其他元件或特征的“上方”。因此，示范性术语“下方”可以包含下方和上方两种取向。装置也可以有其它取向（旋转90度或其它取向）并且相应地解释这里所使用的空间相对描述语。
这里所使用的术语只为了描述特定实施方式的目的，而不旨在限制示例实施方式。如这里所采用的，单数形式“一”和“该”也旨在包括复数形式，除非内容清楚地指示另外的意思。可以进一步理解，如果在此说明书中使用，术语“包括”和/或“包含”说明所述特征、整体、步骤、操作、元件和/或组分的存在，但是不排除存在或添加一个或更多其他特征、整体、步骤、操作、元件、组分和/或其组。
参考截面图示在这里描述了本发明构思的示例实施方式，所述图示是示例实施方式的理想实施方式（和中间结构）的示意图。因此，可以预期由于例如制造技术和/或公差引起的图示的形状的变化。因此，本发明构思的示例实施方式不应解释为限于这里所示的区域的特定形状，而是包括由于例如由制造引起的形状的偏离。例如，被示为矩形的注入区可以具有圆化或弯曲的特征和/或在其边缘具有注入浓度的梯度而不是从注入区到非注入区的二元变化。相似地，由注入形成的埋入区可以引起埋入区和通过其进行注入的表面之间的区域中的某些注入。因此，图中示出的区域本质上是示意性的，它们的形状不旨在示出装置的区域的精确形状并且不旨在限制示例实施方式的范围。
除非另有界定，这里使用的所有术语（包括技术术语和科学术语）具有本发明构思的示例实施方式所属领域的普通技术人员通常理解的相同的含意。还可以理解，诸如那些在通用字典中定义的术语应该解释为与其在相关领域的背景中的涵义一致的涵义，而不应解释为理想化或过度形式化的意义，除非在这里明确地如此定义。
示例实施方式涉及磁存储器件及其制造方法。
图1是电路图，示出根据本发明构思的示例实施方式的磁存储器件的单元阵列。
参考图1，多个单位存储单元MC可以二维布置或三维布置。每个单位存储单元MC可以设置在字线WL和位线BL之间以将字线WL和位线BL彼此连接，字线WL和位线BL设置为彼此交叉。每个单位存储单元MC可包括磁存储元件ME和选择元件SE。选择元件SE和磁存储元件ME可以彼此串联电连接。磁存储元件ME可以设置在位线BL和选择元件SE之间以将位线BL和选择元件SE彼此连接，选择元件SE可以设置在磁存储元件ME和字线WL之间以将磁存储元件ME和字线WL彼此连接。
磁存储元件ME可包括磁隧道结MTJ。选择元件SE可以配置为选择性控制电荷穿过磁隧道结的流动。例如，选择元件SE可以是二极管、PNP双极晶体管、NPN双极晶体管、NMOS场效应晶体管和PMOS场效应晶体管之一。
将参考图2A至图2D描述根据本发明构思的示例实施方式的磁存储器件及其制造方法。图2A至2D是截面图，示意地示出根据本发明构思的示例实施方式的磁存储器件。
参考图2A至图2D，其中设置有下电极BEC的层间绝缘层20可以形成在下层10上。下层10可包括半导体器件、布线和多个层叠绝缘层。下电极BEC可以电连接到下层10中的半导体器件和/或布线。在平面图中，下电极BEC可以彼此二维地分离。在示例实施方式中，下电极BEC可以在两个正交方向（例如，第一方向和第二方向）上彼此规则地间隔开布置。备选地，在平面图中，下电极BEC可以设置为形成Z字形布置。
参考图2A至图2D，构成下磁性图案HFP的层可以沉积在设置有下电极BEC的层间绝缘层20上。所述层可以利用沉积技术之一形成以覆盖设置有下电极BEC的层间绝缘层20的整个顶表面。
掩模图案可以形成在所述层上并且所述层利用掩模图案作为蚀刻掩模而被蚀刻以暴露层间绝缘层20。例如，干蚀刻工艺或离子束蚀刻工艺可以被用于蚀刻所述层。作为蚀刻所述层的结果，下磁性图案HFP可以形成为分别连接到下电极BEC。将参考图5至图9更详细地描述下磁性图案HFP的结构特征。
此后，绝缘间隙填充层30可以形成为填充下磁性图案HFP之间的间隙。绝缘间隙填充层30的形成可包括沉积绝缘层以填充下磁性图案HFP之间的间隙，然后平坦化沉积的绝缘层以暴露下磁性图案HFP的顶表面。在此，绝缘层的沉积可以使用具有良好的台阶覆盖性的沉积技术诸如物理气相沉积（PVD）、化学气相沉积（CVD）或原子层沉积（ALD）来执行。平坦化工艺可以利用化学机械抛光（CMP）工艺或干回蚀工艺来执行。在示例实施方式中，作为平坦化工艺的结果，绝缘间隙填充层30可具有与下磁性图案HFP的顶表面共面的顶表面。此外，绝缘间隙填充层30可以与下磁性图案HFP的侧壁直接接触。
根据图2A和图2D所示的示例实施方式，在形成下磁性图案HFP和绝缘间隙填充层30之后，隧道阻挡层TBL可以形成为与下磁性图案HFP和绝缘间隙填充层30的顶表面接触。另外，上磁性层HRL和PRL可以形成在隧道阻挡层TBL上。
根据图2B所示的示例实施方式，在沉积构成下磁性图案HFP的层之后，可以直接沉积隧道阻挡层。此后，掩模图案（未示出）可以形成在隧道阻挡层上，隧道阻挡层和所述层可以利用掩模图案作为蚀刻掩模而被蚀刻以暴露层间绝缘层20。因此，下磁性图案HFP可以形成为分别连接到下电极BEC，隧道阻挡图案TBP可以形成为覆盖每个下磁性图案HFP的顶表面。另外，绝缘间隙填充层30可以形成为填充下磁性图案HFP和隧道阻挡图案TBP之间的间隙。在示例实施方式中，隧道阻挡图案TBP可具有与绝缘间隙填充层30的顶表面共面的顶表面。接着，上磁性层HRL可以沉积在隧道阻挡图案TBP和绝缘间隙填充层30的顶表面上。
根据图2C所示的实施方式，在沉积构成下磁性图案HFP的层之后，可以直接沉积隧道阻挡层和保护金属层。此后，掩模图案可以形成在保护金属层上，保护金属层、隧道阻挡层和所述层可以利用掩模图案作为蚀刻掩模而被蚀刻以暴露层间绝缘层20。因此，下磁性图案HFP可以形成为分别连接到下电极BEC，隧道阻挡图案TBP可以形成为覆盖每个下磁性图案HFP的顶表面，保护金属图案HRP可以形成为覆盖隧道阻挡图案TBP的顶表面。另外，绝缘间隙填充层30可以形成为填充下磁性图案HFP、隧道阻挡图案TBP和保护金属图案HRP之间的间隙。保护金属图案HRP可具有与绝缘间隙填充层30的顶表面共面的顶表面。接着，上磁性层HRL可以沉积在保护金属图案HRP和绝缘间隙填充层30的顶表面上。保护金属图案HRP可包括金属材料、金属氧化物或磁性材料。
在这些磁存储器件中，下磁性图案HFP、上磁性层HRL以及在其间的隧道阻挡层TBL或隧道阻挡图案TBP可构成磁隧道结MTJ。在此，上磁性层HRL可具有固定的磁化方向而无关于在通常的使用条件下外部磁场的存在，因此上磁性层HRL可用作磁隧道结MTJ的参考层。下磁性图案HFP可以是其磁化方向能够被外部磁场容易地改变的自由层。
此外，根据图2A至图2C所示的示例实施方式，上磁性层HRL的磁化方向可被固定为平行于下层10的顶表面，而下磁性图案HFP的磁化方向可平行于下层10的顶表面、但是被限制为平行或反平行于上磁性层HRL的磁化方向。相反，根据图2D所示的示例实施方式，上磁性层PRL的磁化方向可被固定为基本垂直于下层10的顶表面，而下磁性图案PFP的磁化方向可基本垂直于下层10的顶表面、但是被限制为平行或反平行于上磁性层PRL的磁化方向。
磁隧道结MTJ可具有当参考层和自由层具有彼此反平行的磁化方向时比当它们具有彼此平行的磁化方向时大得多的电阻。这意味着磁隧道结MTJ的电阻能够通过改变自由层的磁化方向而被控制。因此，在电阻方面的这种变化可以被用作磁存储元件ME或存储单元MC的数据存储机理。例如，为了将数据独立地存储到每个磁存储元件ME中，存储单元MC的自由层可以在电性上和空间上彼此分离。在示例实施方式中，参考层可以被多个磁存储元件ME共用。
磁隧道结的形成可包括顺序地沉积自由层、隧道阻挡层和参考层以及执行图案化工艺以形成彼此分离的图案。在此情况下，蚀刻靶层可具有增大的厚度，因此在快速完成蚀刻工艺或将图案彼此完全地分离方面可能存在技术困难。另外，在蚀刻磁性层期间可能产生的蚀刻副产物的量会增加，蚀刻副产物可以再沉积在图案的侧壁上而使得图案之间电短路。
相反，根据本示例实施方式，如参考图2A至图2D所描述的，在沉积完全地覆盖下磁性图案HFP的上磁性层HRL之前，可以对构成下磁性图案HFP的层执行蚀刻工艺。因此，能够减小蚀刻靶层的厚度，提高蚀刻工艺的余量，并减少蚀刻副产物的量。
此外，根据本发明构思的示例实施方式，用作自由层的下磁性图案HFP可具有厚度t1，该厚度t1小于用作参考层的上磁性层HRL的厚度t2。因此，在用于形成下磁性图案HFP的蚀刻工艺中，能够减轻蚀刻负担并且减少蚀刻副产物的量。在其他示例实施方式中，下磁性图案HFP的厚度可基本等于或大于上磁性层HRL的厚度。
此外，因为上磁性层HRL形成为以均匀的厚度完全地覆盖下磁性图案HFP，所以来自上磁性层HRL的磁场能够被均匀地施加到下磁性图案HFP。这使得能够提高磁隧道结的电特性。在示例实施方式中，作为磁性层中的最上层的上磁性层HRL可以设置为具有板结构，由此用作磁屏蔽层。
图3是根据本发明构思的示例实施方式的磁存储器件的平面图。图4是沿着图3的线I-I′和II-II′获得的截面图，以示出根据本发明构思的示例实施方式的磁存储器件。
参考图3和图4，器件隔离图案102可以形成在半导体基板100上以限定有源图案ACT。半导体基板100可以是硅晶片、锗晶片和/或硅锗晶片。
有源图案ACT可以沿着多个行和多个列二维布置，每个有源图案ACT可具有延长为与彼此垂直的第一方向和第二方向两者交叉或者沿着倾斜的方向延长的矩形或条形。在示例实施方式中，每行有源图案ACT可以沿着第一方向布置，每列有源图案ACT可以沿着第二方向布置。有源图案ACT可以掺杂有第一导电类型的掺杂剂。
至少一个栅凹入区域104可以设置为与每列有源图案ACT交叉。栅凹入区域104可具有沿着第二方向延伸的槽形结构。栅凹入区域104的深度可小于器件隔离图案102的深度。在示例实施方式中，一对栅凹入区域104可以设置为与每列有源图案ACT交叉。在此情况下，一对单元晶体管可以形成在每个有源图案中。
字线WL可以设置在每个栅凹入区域104中，栅电介质106可以设置在字线WL和栅凹入区域104之间。字线WL可具有沿着第二方向延伸并且与有源图案ACT交叉的线形结构。通过栅凹入区域104凹进的区域可用作用于包括字线WL的单元晶体管的沟道区。
栅硬掩模图案可以分别设置在字线WL上。栅硬掩模图案可具有与半导体基板100的顶表面基本共面的顶表面。
例如，字线WL可包括掺杂的半导体材料（例如，掺杂的硅）、金属（例如，钨、铝、钛和/或钽）、导电金属氮化物（例如，钛氮化物、钽氮化物和/或钨氮化物）、或金属半导体化合物（例如，金属硅化物）中的至少一种。
栅电介质106可包括氧化物（例如，硅氧化物）、氮化物（例如，硅氮化物）、氮氧化物（例如，硅氮氧化物）和/或高k电介质（例如，绝缘金属氧化物，诸如铪氧化物或铝氧化物）中的至少一种。栅硬掩模图案可包括氧化物（例如，硅氧化物）、氮化物（例如，硅氮化物）、和/或氮氧化物（例如，硅氮氧化物）中的至少一种。
第一杂质区110a可以形成在每个有源图案ACT中字线WL的一侧，第二杂质区110b可以形成在每个有源图案ACT中字线WL的另一侧。在示例实施方式中，第一杂质区110a可以设置在每个有源图案ACT中一对字线WL之间，一对第二杂质区110b可以设置在每个有源图案ACT的被所述一对字线WL分离的两个部分中。换句话说，在每个有源图案ACT中，一对单元晶体管可共用第一杂质区110a。第一杂质区110a和第二杂质区110b可用作单元晶体管的源/漏极区。第一杂质区110a和第二杂质区110b可以被掺杂为具有不同于有源图案ACT的第一导电类型的第二导电类型。第一导电类型和第二导电类型之一可以是n型，另一个是p型。
参考图3和图4，第一层间绝缘层120可以设置在半导体基板100的整个顶表面上。第一层间绝缘层120可以由氧化物（例如，硅氧化物）形成。第一接触插塞123和第二接触插塞125可以穿过第一层间绝缘层120形成。第一接触插塞123可以分别电耦接到第一杂质区110a。第二接触插塞125可以分别电耦接到第二杂质区110b。
第一接触插塞123和第二接触插塞125可包括掺杂的半导体材料（例如，掺杂的硅）、金属（例如，钨、铝、钛和/或钽）、导电金属氮化物（例如，钛氮化物、钽氮化物和/或钨氮化物）、或金属半导体化合物（例如，金属硅化物）中的至少一种。
位线BL可以设置在第一层间绝缘层120上以沿着第一方向延伸。位线BL可以设置为与字线WL交叉。位线BL可以电耦接到沿着第一方向布置的第一接触插塞123。
第二层间绝缘层130可以设置在第一层间绝缘层120上以覆盖第二接触插塞125和位线BL。硬掩模图案可以设置在位线BL上。
下电极135可以穿过第二层间绝缘层130而设置，每个下电极135可以电耦接到第二接触插塞125。在示例实施方式中，在平面图中，下电极135可以在第一和第二方向上彼此间隔开布置。在平面图中，下电极135可以设置为具有Z字形布置。
磁存储元件（图1的ME）可以分别设置在下电极135上。根据本发明构思的示例实施方式，下磁性图案FP可以分别耦接到下电极135。绝缘间隙填充层140可以设置为填充下磁性图案FP之间的间隔，上磁性层RL可以形成在下磁性图案FP的顶表面上和绝缘间隙填充层140的顶表面上。上磁性层RL可以设置为完全地覆盖二维布置在半导体基板100上的下磁性图案FP。例如，上磁性层RL可具有板状结构，其顶表面可以与盖绝缘层150接触。此外，隧道阻挡层TBP可以插置在下磁性图案FP和上磁性层RL之间。在示例实施方式中，在下磁性图案FP和上磁性层RL分别被用作自由层和参考层的情况下，下磁性图案FP的厚度可以小于上磁性层RL的厚度。
在此，下磁性图案FP可以通过图案化工艺形成，如参考图2A至图2D所描述的。例如，可以对构成下磁性图案FP的层执行蚀刻工艺，在蚀刻工艺期间在下磁性图案FP之间暴露的第二层间绝缘层130的顶表面可以凹进。
将参考图5至图14详细描述根据本发明构思的示例实施方式的磁存储元件的结构特征。
图5至图14是图4的部分A的放大截面图，其被呈现以描述根据本发明构思的示例实施方式的磁存储器件的存储元件。
参考图5至图10，隧道阻挡层TBL以及上磁性层HRL和PRL可覆盖沿着第一和第二方向布置的多个下磁性图案FP。在示例实施方式中，隧道阻挡层TBL以及上磁性层HRL和PRL可以形成为具有完全地覆盖下磁性图案FP的板结构。绝缘间隙填充层140可以设置为填充下磁性图案FP之间的间隔。在本示例实施方式中，下磁性图案FP和绝缘间隙填充层140的顶表面可以与隧道阻挡层TBL直接接触。
在图5至图14所示的示例实施方式中，隧道阻挡层TBL或隧道阻挡图案TBP可以形成为具有小于电子从其经过的自旋扩散距离的厚度。隧道阻挡层TBL或隧道阻挡图案TBP可包括绝缘材料。例如，隧道阻挡层TBL或隧道阻挡图案TBP可包括镁氧化物、钛氧化物、铝氧化物、镁锌氧化物或镁硼氧化物中的至少一种。
图5至图10所示的下磁性图案FP可以通过图案化工艺形成，如参考图2A至图2D所描述的。在此情况下，下磁性图案FP可以形成为具有小于其下部宽度的上部宽度。此外，每个下磁性图案FP可具有其上部宽度小于其下部宽度的梯形垂直截面。
在图5至图10所示的示例实施方式中，因为在形成隧道阻挡层TBL之前对构成下磁性图案FP的层执行蚀刻工艺，所以能够防止隧道阻挡层TBL由于在蚀刻工艺中可能产生的蚀刻副产物而退化。
参考图5，每个下磁性图案FP可包括水平自由图案HFP和设置在水平自由图案HFP与下电极135之间的籽晶电极图案SEC。
水平自由图案HFP可以基本平行于基板的顶表面并具有可变换的磁化方向。水平自由图案HFP的顶表面可以与隧道阻挡层TBL的底表面直接接触。
籽晶电极图案SEC可以耦接到第二接触插塞125的顶表面。籽晶电极图案SEC可包括具有低反应性的导电材料。例如，籽晶电极图案SEC可包括导电金属氮化物。在示例实施方式中，籽晶电极图案SEC可包括钛氮化物、钽氮化物、钨氮化物、或钛铝氮化物中的至少一种。
参考图5，上磁性层HRL可包括以顺序方式堆叠的第一钉扎图案PL1、交换耦合图案ECL、第二钉扎图案PL2、被钉扎图案PD和盖电极图案CE。
第一钉扎图案PL1可以与隧道阻挡层TBL直接接触，第二钉扎图案PL2可以与被钉扎图案PD直接接触。
由于被钉扎图案PD的存在，第二钉扎图案PL2可具有被固定于特定方向的磁化方向。由于交换耦合图案ECL的存在，第一钉扎图案PL1可具有与第二钉扎图案PL2的磁化方向反平行的固定磁化方向。
第一钉扎图案PL1可包括铁磁材料。例如，第一钉扎图案PL1可包括钴铁硼（CoFeB）、钴铁（CoFe）、镍铁（NiFe）、钴铁铂（CoFePt）、钴铁钯（CoFePd）、钴铁铬（CoFeCr）、钴铁铽（CoFeTb）、钴铁钆（CoFeGd）、或钴铁镍（CoFeNi）中的至少一种。为了实现面内磁化，钴铁铽（CoFeTb）中的铽（Tb）的含量比可以小于大约10%。类似地，为了实现面内磁化，钴铁钆（CoFeGd）中的钆（Gd）的含量比可以小于大约10%。
交换耦合图案ECL可包括稀土金属。例如，交换耦合图案ECL可包括钌（Ru）、铱（Ir）、或铑（Rh）中的至少一种。
被钉扎图案PD可包括反铁磁性材料。例如，被钉扎图案PD可包括铂锰（PtMn）、铱锰（IrMn）、氧化锰（MnO）、硫化锰（MnS）、碲化锰（MnTe）、或氟化锰（MnF）中的至少一种。
盖电极图案CE可以由导电材料形成。例如，盖电极图案CE可包括金属。在示例实施方式中，盖电极图案CE可包括钌（Ru）、钽（Ta）、钯（Pd）、钛（Ti）、铂（Pt）、银（Ag）、金（Au）或铜（Cu）中的至少一种。
参考图6，每个下磁性图案FP可包括以顺序方式堆叠的籽晶电极图案SEC、第一自由图案FP1、自由交换耦合图案ECL和第二自由图案FP2。
第一自由图案FP1可以与籽晶电极图案SEC直接接触，第二自由图案FP2可以与隧道阻挡层TBL直接接触。例如，第一自由图案FP1的底表面可以与籽晶电极图案SEC接触，第一自由图案FP1的顶表面可以与自由交换耦合图案ECL接触。第二自由图案FP2的顶表面可以与隧道阻挡层TBL接触，第二自由图案FP2的底表面可以与自由交换耦合图案ECL接触。换句话说，自由交换耦合图案ECL可以插置在第一自由图案FP1和第二自由图案FP2之间。
第一自由图案FP1和第二自由图案FP2可具有平行于半导体基板100的顶表面并且可变换的磁化方向。第二自由图案FP2和第一自由图案FP1可以彼此磁性地耦合，以具有彼此反平行的磁化方向。这可由通过第一自由图案FP1和第二自由图案FP2产生的静磁场或杂散场所致。第二自由图案FP2可以由与第一自由图案FP1相同的磁性材料形成。自由交换耦合图案ECL可以由非磁性金属氧化物形成。
在第一自由图案FP1和第二自由图案FP2包含铁和/或钴的情况下，第一自由图案FP1和第二自由图案FP2可包括钴铁硼（CoFeB）、钴铁（CoFe）、钴铁铂（CoFePt）、钴铁钯（CoFePd）、钴铁铬（CoFeCr）、钴铁铽（CoFeTb）、钴铁钆（CoFeGd）、或钴铁镍（CoFeNi）中的至少一种。为了实现面内磁化，钴铁铽（CoFeTb）中的铽（Tb）的含量比可以小于大约10%。类似地，为了实现面内磁化，钴铁钆（CoFeGd）中的钆（Gd）的含量比可以小于大约10%。
参考图7，每个下磁性图案PFP可包括籽晶电极图案SEC和垂直自由图案PIP。
籽晶电极图案SEC可以耦接到第二接触插塞125的顶表面并包括导电金属氮化物。
垂直自由图案PIP可以与隧道阻挡层TBL的底表面直接接触。垂直自由图案PIP可以配置为具有垂直于基板的顶表面并且可变换的磁化方向。垂直自由图案PIP的磁化方向可以变换成平行或反平行于用作参考层的上磁性层PRL的磁化方向。
垂直自由图案PIP可以由具有垂直磁各向异性的磁性材料形成。垂直自由图案PIP可包括例如垂直磁性材料（例如，CoFeTb、CoFeGd、CoFeDy等）、具有L10结构的垂直磁性材料、具有六角密堆积（HCP）结构的CoPt、或包含其至少一种的合金中的至少一种。
参考图8，除了籽晶电极图案SEC之外，下磁性图案FP可包括可以交替地堆叠在籽晶电极图案SEC上的至少一个磁性图案MGL和至少一个垂直磁化诱导图案PMI。
磁性图案MGL可以由铁磁材料形成，垂直磁化诱导图案PMI可以由金属氧化物形成。
例如，磁性图案MGL可包括钴铁硼（CoFeB）、钴铁（CoFe）、镍铁（NiFe）、钴铁铂（CoFePt）、钴铁钯（CoFePd）、钴铁铬（CoFeCr）、钴铁铽（CoFeTb）、钴铁钆（CoFeGd）、或钴铁镍（CoFeNi）中的至少一种。
垂直磁化诱导图案PMI可以形成为与磁性图案MGL直接接触，作为这样直接接触的结果，磁性层的磁化方向能够变为平行于磁性图案MGL的厚度方向（即，法线方向），虽然磁性图案MGL表现出固有面内磁化性能。换句话说，垂直磁化诱导层可起到将磁性图案MGL的磁化方向变为平行于磁性图案MGL的法线方向的外部因素的作用。
例如，垂直磁化诱导图案PMI可包括镁氧化物、钽氧化物、钛氧化物、铝氧化物、镁锌氧化物、铪氧化物或镁硼氧化物中的至少一种。垂直磁化诱导图案PMI的电阻率可大于磁性图案MGL的电阻率。垂直磁化诱导图案PMI可以比磁性图案MGL更薄。
垂直磁化诱导图案PMI中最上面的一个可以与隧道阻挡层TBL直接接触。备选地，垂直磁化保持图案（未示出）可以插置在隧道阻挡层TBL和垂直磁化诱导图案PMI中最上面的一个之间。垂直磁化保持图案可以由具有比垂直磁化诱导图案PMI小的电阻率的材料形成。例如，垂直磁化保持图案可以由贵金属（例如，钌、铑、钯、银、锇、铱、铂或金）或铜中的至少一种形成。
参考图9，每个下磁性图案PFP可包括籽晶电极图案SEC、垂直磁化图案PMP和垂直增强图案PEP。
垂直增强图案PEP可包括非磁性金属化合物。例如，垂直增强图案PEP可包括非磁性金属氧化物。在示例实施方式中，垂直增强图案PEP可以以使得非磁性金属氧化物中的非磁性金属的含量比大于其化学计量比的方式形成。例如，垂直增强图案PEP可包括非磁性的富金属的金属氧化物。这使得减少垂直增强图案PEP的电阻率成为可能，因此能够最小化可由垂直增强图案PEP引起的磁阻比率的减小。
在示例实施方式中，非磁性金属的浓度在垂直增强图案PEP的整个区域上可以基本均匀。这使得均匀地减少垂直增强图案PEP的电阻率成为可能。在示例实施方式中，垂直增强图案PEP可包括富铪的铪氧化物、富钽的钽氧化物、富锆的锆氧化物、富铬的铬氧化物、富钒的钒氧化物、富钼的钼氧化物、富钛的钛氧化物、富钨的钨氧化物、富钇的钇氧化物、富镁的镁氧化物或富锌的锌氧化物中的至少一种。
在示例实施方式中，垂直增强图案PEP的非磁性金属化合物可包括非磁性金属氮化物。例如，垂直增强图案PEP可包括铪氮化物、钽氮化物、锆氮化物、铬氮化物、钒氮化物、钼氮化物、钛氮化物、钨氮化物、钇氮化物、镁氮化物或锌氮化物中的至少一种。在示例实施方式中，非磁性金属氮化物中非磁性金属的含量比可以大于其化学计量比。
参考图10，下磁性图案FP可以利用镶嵌工艺形成。
例如，下磁性图案FP的形成可包括：形成具有开口的绝缘间隙填充层140，所述开口可暴露第二接触插塞125（或下电极135）的顶表面，沉积层MGL和PMI以共形地覆盖开口，然后将所得的结构平坦化。绝缘间隙填充层140的开口可以通过各向异性地蚀刻绝缘间隙填充层140的部分而形成，在示例实施方式中，开口可以以使得其上部宽度大于其下部宽度的方式形成。由于下磁性图案FP分别局部地设置在开口中，因此其上部宽度可以大于其下部宽度。
此外，层MGL和PMI可以以使得其在开口的侧表面上的厚度小于其在开口的底表面上的厚度的方式沉积。层MGL和PMI在厚度上的这种差异会增大下磁性图案与开口的有效面积的比率。作为沉积工艺的结果，层MGL和PMI中的至少一种可以形成为具有′U′形的垂直截面。例如，如所示，在每个下磁性图案FP包括四个层的情况下，除最上层之外的三个层可以形成为具有′U′形的垂直截面。
参考图11，磁存储器件可包括局部的隧道阻挡图案TBP，类似于下磁性图案FP。例如，上磁性层HRL可以与隧道阻挡图案TBP和绝缘间隙填充层140的顶表面直接接触。
参考图12和图14，保护金属图案HRP和PRP可以形成为覆盖隧道阻挡图案TBP的顶表面。保护金属图案HRP和PRP可具有与绝缘间隙填充层140的顶表面共面的顶表面。另外，上磁性层HRL和PRL可以与保护金属图案HRP和PRP以及绝缘间隙填充层140的顶表面直接接触。
参考图14，上磁性层PRL可包括垂直磁性结构和盖电极层CEL，该垂直磁性结构可包括交替堆叠的磁性层MGL和无磁性层PMI。上磁性层PRL可配置为具有固定的垂直磁化方向。例如，上磁性层PRL可包括（Co/Pt）n、（CoFe/Pt）n、（CoFe/Pd）n、（Co/Pd）n、（Co/Ni）n、（CoNi/Pt）n、（CoCr/Pt）n、或（CoCr/Pd）n中的至少一种，其中下标n表示堆叠数。
参考图13，保护金属图案HRP可包括可以交替堆叠在基板上的至少一个磁性层MGL和至少一个非磁性层PMI。
参考图14，保护金属图案PRP可以被用于上文所述的垂直增强图案PEP。例如，保护金属图案PRP可包括非磁性金属化合物。在示例实施方式中，保护金属图案PRP可包括非磁性金属氧化物。保护金属图案PRP可以以使得非磁性金属氧化物中的非磁性金属的含量比大于其化学计量比的方式形成。例如，保护金属图案PRP可包括非磁性的富金属的金属氧化物。这使得减小保护金属图案PRP的电阻率成为可能，因此能够最小化可由保护金属图案PRP引起的磁阻比率的减小。
图15是沿着图3的线I-I′和II-II′获得的截面图，以示出根据本发明构思的其他示例实施方式的磁存储器件。图16至图18是图15的部分B的放大截面图，其被呈现以描述根据本发明构思的其他示例实施方式的磁存储器件的存储元件。为了简洁，将不再进一步详细描述本示例与先前示出和描述的示例相似的元件和特征。
参考图15，通过不使用任何图案化工艺，下磁性图案FP可局部地形成为彼此分离。
例如，绝缘模制图案140可设置在第二层间绝缘层130上。下电极143可分别设置在开口中，所述开口可穿过绝缘模制图案140形成以暴露接触插塞135。下电极143可从绝缘模制图案140的顶表面突出。在示例实施方式中，下电极143的最大宽度（例如，上部宽度）与下电极143和绝缘模制图案140的顶表面之间的高度差的比率可在大约1:2至大约1:5的范围。
此外，下电极143的宽度可随着与绝缘模制图案140的顶表面的距离增大而增加。换句话说，下电极143的上部宽度可大于其下部宽度。因此，下电极143可具有相对于半导体基板100的顶表面成角度的侧壁。下电极143的侧壁和绝缘模制图案140的顶表面可以形成锐角。例如，下电极143的侧壁相对于绝缘模制图案140的顶表面可形成大约45度至90度（优选地，大约60度至80度）的角度。
另外，绝缘间隔物145可设置在下电极143的侧壁上。绝缘间隔物145可由相对于绝缘模制图案140具有蚀刻选择性的绝缘材料形成。
根据本示例实施方式，下磁性图案FP可分别形成在下电极143上。在示例实施方式中，如图16所示，下磁性图案FP可利用具有不良台阶覆盖性的沉积技术（例如，物理气相沉积）来形成。结果，下磁性图案FP可不连续地沉积在下电极143的突出部分上和绝缘模制图案140上。作为不连续沉积的结果，每个下磁性图案FP可局部地形成在下电极143中的相应一个上，下磁性图案FP可彼此分离，而没有额外的图案化工艺。
详细地，如果通过具有不良台阶覆盖性的沉积工艺沉积一层，则该层可能在下电极143的上侧壁上比在下电极143的下侧壁上更厚。此外，根据本发明构思的示例实施方式，由于下电极143具有朝向底部减小的宽度，所以下磁性图案FP的沉积速率可在下电极143的侧壁处减小。在示例实施方式中，下磁性图案FP可通过利用物理气相沉积形成。在此情况下，下磁性图案FP可局部地沉积在下电极143的顶表面上并且彼此分离。每个下磁性图案FP可具有圆化的边缘或圆化的凸出部（overhang portion）。另外，由于下磁性图案FP在其侧壁上具有凸出部，所以每个下磁性图案FP可具有朝向其底部减小的宽度。
如图16所示，每个下磁性图案FP可包括覆盖下电极143的顶表面的主体部分和覆盖下电极143的部分侧表面的边缘部分。下磁性图案FP的主体部分可形成为具有小于下电极143之间的最小间隔的一半的厚度。下磁性图案FP的边缘部分可具有朝向下电极143的底部减小的厚度。作为PVD工艺的结果，下磁性图案FP可在邻近下电极143的上拐角处具有圆形轮廓。
在示例实施方式中，剩余磁性图案RP可形成在绝缘模制图案140的顶表面上。这里，在具有不良台阶覆盖性的沉积工艺期间，下磁性图案FP可以不沉积在下电极143的倾斜侧壁上，因此剩余磁性图案RP可与下磁性图案FP电隔离。
参考图16，绝缘间隙填充层147可设置在下电极143和下磁性图案FP之间。绝缘间隙填充层147可与下磁性图案FP直接接触。此外，绝缘间隙填充层147可具有与下磁性图案的顶表面基本共面的顶表面。绝缘间隙填充层147可以形成为与覆盖下电极143的侧壁的绝缘间隔物145直接接触。
如参考图5至图10所述，隧道阻挡层TBL和上磁性层RL可形成为覆盖设置有下磁性图案FP的所得结构，它们中的每个可成形为类似于板。在示例实施方式中，下磁性图案FP和绝缘间隙填充层147的顶表面可与隧道阻挡层TBL直接接触。
如图17所示，隧道阻挡图案TBP可分别形成在下磁性图案FP上。
在示例实施方式中，隧道阻挡图案TBP可利用PVD工艺形成，类似于下磁性图案FP。绝缘间隙填充层147可与隧道阻挡图案TBP的一部分和下磁性图案FP的一部分直接接触。另外，隧道阻挡层TBL可形成为具有与绝缘间隙填充层147的顶表面共面的顶表面。上磁性层RL可与隧道阻挡图案TBP和绝缘间隙填充层147的顶表面直接接触。
根据图18所示的实施方式，下磁性图案FP、隧道阻挡图案TBP和保护金属图案RP可分别形成在下电极143上。在示例实施方式中，下磁性图案FP、隧道阻挡图案TBP和保护金属图案RP可利用PVD工艺顺序地形成。
保护金属图案RP、每个隧道阻挡图案TBP和下磁性图案FP可部分地形成以与绝缘间隙填充层147的侧壁直接接触。上磁性层RL可与保护金属图案RP和绝缘间隙填充层147的顶表面直接接触。
在图16至图18所示的示例实施方式中，如上所述，下磁性图案FP可用作其磁化方向能够被改变的自由层，而上磁性层RL可用作其磁化方向被固定的参考层。另外，下磁性图案FP和上磁性层RL可配置为具有基本垂直于或平行于基板的顶表面的磁化方向。在示例实施方式中，下磁性图案FP的厚度可小于上磁性层RL的厚度。
图19是根据本发明构思的其他示例实施方式的磁存储器件的平面图。图20是沿着图19的线I-I′和II-II′获得的截面图，以示出根据本发明构思的其他示例实施方式的磁存储器件。
参考图19和图20，有源图案可形成为具有Z字形布置（在平面图中），这使得增大磁存储器件的集成密度成为可能。
器件隔离层101可形成在半导体基板10上以限定有源图案ACT。在示例实施方式中，每个有源图案ACT可形成为具有条形，其纵轴平行于倾斜的方向（即，与字线WL和位线BL交叉）。
字线WL可设置为与有源图案ACT交叉。在示例实施方式中，字线WL可分别形成在从半导体基板10的顶表面垂直地凹进的凹入区域中，栅电介质106插置在字线WL与凹入区域之间。字线WL的顶表面可低于半导体基板10的顶表面，绝缘材料可形成在字线WL上以填充凹入区域的剩余空间。
第一杂质区110a和第二杂质区110b可形成在有源图案ACT中每条字线WL的两侧。字线WL以及第一杂质区110a和第二杂质区110b可构成多个金属氧化物半导体（MOS）晶体管。
位线BL可设置在半导体基板10上以与字线WL交叉。绝缘层可插置在位线BL和半导体基板10之间，第一接触插塞112可穿过绝缘层形成以分别将位线BL连接到第一杂质区110a。第一层间绝缘层120可形成为覆盖位线BL，第二接触插塞125可穿过第一层间绝缘层120形成以分别将下磁性图案FP连接到第二杂质区110b。在示例实施方式中，第二接触插塞125可设置在有源区ACT的位于位线BL两侧的部分上。
第二接触插塞125的形成可包括：蚀刻第一层间绝缘层120以形成暴露出第二杂质区110b的接触孔，形成导电层以填充接触孔，然后平坦化导电层。第二接触插塞125可关于位线BL自对准。第二接触插塞125可由掺杂的多晶硅层、金属层、金属氮化物层、金属硅化物层或其任意组合形成。
下电极143可分别形成在第二接触插塞125上。在本示例实施方式中，下电极143可形成为具有与参考图4和图15描述的前述示例实施方式基本相同的技术特征。类似地，下磁性图案FP、隧道阻挡层TBL和上磁性层RL可形成为具有与图4和图15描述的前述示例实施方式基本相同的技术特征。
上文公开的磁存储器件可以利用各种不同的封装技术来封装。例如，根据前述实施方式的磁存储器件可以利用以下技术中的任一种被封装：层叠封装（POP）技术、球栅阵列（BGA）技术、芯片级封装（CSP）技术、带引线的塑料芯片载体（PLCC）技术、塑料双列直插式封装（PDIP）技术、窝伏尔组件中管芯封装（die in waffle pack）技术、晶片形式中管芯（diein wafer form）技术、板上芯片（COB）技术、陶瓷双列直插式封装（CERDIP）技术、塑料四方扁平封装（PQFP）技术、薄型四方扁平封装（TQFP）技术、小外型封装（SOIC）技术、收缩型小外形封装（SSOP）技术、薄小外型封装（TSOP）技术、系统级封装（SIP）技术、多芯片封装（MCP）技术、晶片级制造封装（WFP）技术和晶片级处理堆叠封装（WSP）技术。
图21是示意框图，示出包括根据本发明构思的示例实施方式的磁存储器件的电子系统示例。
参考图21，根据本发明构思的示例实施方式的电子系统1100可包括控制器1110、输入/输出（I/O）单元1120、存储器件1130、接口单元1140和数据总线1150。控制器1110、I/O单元1120、存储器件1130和接口单元1140中的至少两个可通过数据总线1150彼此通信。数据总线1150可相应于传输电信号的路径。控制器1110、输入/输出单元1120、存储器件1130和/或接口单元1140可配置为包括根据本发明构思的示例实施方式的半导体器件之一。
控制器1110可包括微处理器、数字信号处理器、微型控制器或其它逻辑器件中的至少一种。所述其它逻辑器件可具有与微处理器、数字信号处理器和微型控制器中的任一个相似的功能。I/O单元1120可包括键区、键盘或显示单元。存储器件1130可以存储数据和/或命令。接口单元1140可以将电数据传输到通信网络或可以从通信网络接收电数据。接口单元1140可通过无线或电缆操作。例如，接口单元1140可以包括用于无线通信的天线或用于电缆通信的收发器。电子系统1100可以还包括起到高速缓冲存储器的作用的快速DRAM器件和/或快速SRAM器件，以改善控制器1110的操作。
电子系统1100可以应用于个人数字助理（PDA）、便携式计算机、上网本、无线电话、移动电话、数字音乐播放器、存储卡或电子产品。电子产品可以无线接收或发送信息数据。
图22是示意框图，示出包括根据本发明构思的实施方式的磁存储器件的存储卡示例。
参考图22，根据本发明构思的示例实施方式的存储卡1200可包括存储器件1210。存储器件1210可包括根据本发明构思的前述实施方式的半导体存储器件中的至少一种。在其他实施方式中，存储器件1210可还包括与根据本发明构思的前述实施方式的半导体存储器件的类型不同的半导体存储器件。例如，存储器件1210可还包括非易失存储器件和/或静态随机存取存储器（SRAM）器件。存储卡1200可包括控制主机与存储器件1210之间的数据通信的存储控制器1220。存储器件1210和/或存储控制器1220可配置为包括根据本发明构思的示例实施方式的半导体器件中的至少一种。
存储控制器1220可包括控制存储卡1200的整个操作的中央处理器（CPU）1222。另外，存储控制器1220可包括用作CPU 1222的操作存储器的SRAM器件1221。此外，存储控制器1220可还包括主机接口单元1223和存储器接口单元1225。主机接口单元1223可以配置为包括存储卡1200与主机之间的数据通信协议。存储器接口单元1225可将存储控制器1220连接到存储器件1210。存储控制器1220可还包括错误检验和纠正（ECC）模块1224。ECC模块1224可检测和纠正从存储器件1210读出的数据的错误。存储卡1200可还包括存储代码数据以与主机接口的只读存储器（ROM）器件。存储卡1200可以被用作便携式数据存储卡。备选地，存储卡1200可以以固态盘（SSD）的形式提供，取代计算机系统的硬盘。
图23是示意框图，示出包括根据本发明构思的示例实施方式的磁存储器件的信息处理系统示例。
参考图23，信息处理系统1300包括存储系统1310，其可包括根据本发明构思的示例实施方式的磁存储器件中的至少一种。信息处理系统1300还包括调制解调器1320、中央处理器（CPU）1330、RAM 1340和用户接口1350，其可以经由系统总线1360电连接到存储系统1310。存储系统1310可包括存储器件1311和控制存储器件1311的整个操作的存储控制器1312。由CPU1330处理的数据和/或从外部输入的数据可以被存储在存储系统1310中。这里，存储系统1310可以构成固态驱动器SSD，因此信息处理系统1300能够将大量数据可靠地存储到存储系统1310中。这种可靠性的提高使得存储系统1310能够保存资源来用于错误纠正并且实现高速数据交换功能。虽然附图中未示出，对本领域的普通技术人员而言显然的是，信息处理系统1300也可以配置为包括应用芯片组、照相机图像处理器（CIS）和/或输入/输出装置。
根据本发明构思的示例实施方式，在蚀刻隧道阻挡层之前，下磁性图案可局部地形成在基板上。因此，下磁性图案，特别是其中的金属材料，可以不被用于蚀刻隧道阻挡层的蚀刻剂暴露，因此能够抑制金属材料再沉积在隧道阻挡层的侧壁上。这使得防止以下技术问题成为可能：诸如，在上磁性图案和下磁性图案之间形成电短路，或在磁隧道结的均匀特性方面的退化。
此外，具有均匀厚度的上磁性层可形成为覆盖下磁性图案的全部，因此能够在上磁性层和下磁性图案之间产生均匀的磁场。这使得提高磁隧道结的操作特性成为可能。另外，磁性层的最上层可具有板形结构，因此上磁性层能够用作磁屏蔽层。
虽然已经具体地显示和描述了本发明构思的示例实施方式，然而本领域的普通技术人员将理解在不脱离权利要求的精神和范围的情况下，可以进行形式和详细上的变化。
本申请要求于2012年10月31日向韩国知识产权局提交的韩国专利申请No.10-2012-0122385的优先权，其全部内容通过引用结合于此。

Claims (30)

1.一种磁存储器件，包括：
多个下磁性图案，沿着第一方向和第二方向布置在基板上，所述第一方向和所述第二方向彼此正交；
上磁性层，其是连续的磁性层，其中该连续的磁性层在所述第一方向和所述第二方向两者上延伸并覆盖所述多个下磁性图案中的沿着所述第一方向布置的至少两个下磁性图案和所述多个下磁性图案中的沿着所述第二方向布置的至少两个下磁性图案；以及
隧道阻挡层，在所述多个下磁性图案和所述上磁性层之间。
2.如权利要求1所述的器件，其中所述上磁性层具有被固定为垂直或平行于所述基板的顶表面的磁化方向，以及
所述多个下磁性图案的每个的磁化方向能够变为平行或反平行于所述上磁性层的所述磁化方向。
3.如权利要求1所述的器件，其中所述多个下磁性图案通过填充所述多个下磁性图案之间的间隔的绝缘间隙填充层而彼此电隔离。
4.如权利要求3所述的器件，其中所述隧道阻挡层从所述多个下磁性图案的顶表面延伸到所述绝缘间隙填充层的顶表面。
5.如权利要求3所述的器件，其中所述隧道阻挡层覆盖所述多个下磁性图案的顶表面并且与所述绝缘间隙填充层的顶表面共面。
6.如权利要求5所述的器件，还包括：
保护金属图案，在所述隧道阻挡层与所述上磁性层之间，
其中所述上磁性层与所述保护金属图案的顶表面和所述绝缘间隙填充层的顶表面直接接触。
7.如权利要求1所述的器件，其中所述多个下磁性图案的每个的上部宽度小于其下部宽度。
8.如权利要求1所述的器件，还包括：
层间绝缘层，在所述基板与所述多个下磁性图案之间；
多个下电极，从所述层间绝缘层的顶表面突出，每个所述下电极分别连接到所述多个下磁性图案之一；以及
绝缘间隔物，围绕所述多个下电极的侧壁，
其中所述多个下磁性图案的每个包括覆盖所述下电极的顶表面的主体部分和从所述主体部分延伸以覆盖所述绝缘间隔物的一部分侧壁的边缘部分。
9.如权利要求1所述的器件，其中所述多个下磁性图案的每个包括多个磁性层，以及
所述多个磁性层中的至少一个具有'U'形垂直截面。
10.一种磁存储器件，包括：
半导体基板，具有多个有源图案；
多条字线，与所述有源图案交叉延伸；
多个第一杂质区和多个第二杂质区，形成在所述有源图案中并且位于所述多条字线之一的相反侧；
多条位线，连接到所述第一杂质区并且与所述多条字线交叉延伸；
多个下磁性图案，每个所述下磁性图案分别连接到所述第二杂质区；
上磁性层，其是连续的磁性层，其中该连续的磁性层在彼此正交的第一方向和第二方向两者上延伸并覆盖所述多个下磁性图案；以及
隧道阻挡层，在所述多个下磁性图案和所述上磁性层之间，
其中在垂直截面图中所述多条字线和所述多条位线位于所述半导体基板和所述上磁性层之间。
11.如权利要求10所述的器件，其中所述上磁性层具有被固定为垂直或平行于所述半导体基板的顶表面的磁化方向，以及
所述多个下磁性图案的每个的磁化方向可变为平行或反平行于所述上磁性层的所述磁化方向。
12.如权利要求10所述的器件，其中所述多个下磁性图案通过填充所述多个下磁性图案之间的间隔的绝缘间隙填充层而彼此电隔离。
13.如权利要求12所述的器件，其中所述隧道阻挡层从所述多个下磁性图案的顶表面延伸到所述绝缘间隙填充层的顶表面。
14.如权利要求13所述的器件，其中所述隧道阻挡层覆盖所述多个下磁性图案的顶表面并且与所述绝缘间隙填充层的顶表面共面。
15.如权利要求14所述的器件，还包括：
保护金属图案，在所述隧道阻挡层与所述上磁性层之间，
其中所述上磁性层与所述保护金属图案的顶表面和所述绝缘间隙填充层的顶表面直接接触。
16.如权利要求10所述的器件，其中所述多个有源图案平行于相对于所述多条字线和所述多条位线倾斜的方向。
17.一种制造磁存储器件的方法，包括：
在基板上形成穿透层间绝缘层的多个下电极；
在所述层间绝缘层上沉积下磁性层；
图案化所述下磁性层以形成多个下磁性图案，每个所述下磁性图案分别连接到所述多个下电极之一；
形成绝缘间隙填充层以填充所述多个下磁性图案之间的间隔；以及
在所述绝缘间隙填充层上沉积上磁性层以共同覆盖所述多个下磁性图案，
其中所述上磁性层是连续的磁性层，该连续的磁性层在第一方向和第二方向两者上延伸并覆盖所述多个下磁性图案。
18.如权利要求17所述的方法，还包括：
在沉积所述上磁性层之前，形成隧道阻挡层以覆盖所述多个下磁性图案的顶表面和所述绝缘间隙填充层的顶表面。
19.如权利要求17所述的方法，还包括：
在形成所述多个下磁性图案之前，在所述下磁性层上沉积隧道阻挡层，
其中形成所述多个下磁性图案包括：图案化所述隧道阻挡层和所述下磁性层。
20.如权利要求19所述的方法，其中沉积所述上磁性层包括：形成与所述隧道阻挡层和所述绝缘间隙填充层的顶表面直接接触的所述上磁性层。
21.如权利要求17所述的方法，还包括：
在形成所述多个下磁性图案之前，在所述下磁性层上相继地沉积隧道阻挡层和保护金属层，
其中形成所述多个下磁性图案包括图案化所述隧道阻挡层、所述保护金属层和所述下磁性层。
22.如权利要求21所述的方法，其中沉积所述上磁性层包括：形成与所述保护金属层和所述绝缘间隙填充层的顶表面直接接触的所述上磁性层。
23.一种磁存储器件，包括：
多条字线，在基板的有源区内在第一方向上延伸，其中第一杂质区和第二杂质区分别形成在所述基板的所述有源区内并且在每条所述字线的相反侧；
多条位线，在第二方向上延伸，其中所述第二方向垂直于所述第一方向，所述多条位线电连接到所述第一杂质区并且沿着所述第二方向在所述第一杂质区上方延伸；以及
磁隧道结，包括顺序地堆叠的自由层图案、至少一个绝缘层和参考层，
其中所述自由层图案在除了与所述字线和所述位线相应的区域之外的整个有源区上方沿着所述第一方向延伸，以及
所述自由层图案在所述第一杂质区和所述第二杂质区上方沿着所述第二方向延伸，
其中所述参考层是连续的磁性层，当从平面图看时该连续的磁性层在所述第一方向和所述第二方向两者上延伸并交叠所述自由层图案、所述第一杂质区、所述第二杂质区、所述多条字线以及所述多条位线。
24.如权利要求23所述的磁存储器件，其中所述自由层图案在所述第一杂质区上方沿着所述第一方向延伸。
25.如权利要求23所述的磁存储器件，其中所述参考层具有固定的磁化方向，以及
所述自由层图案配置为通过将所述自由层图案的磁化方向改变为相对于所述参考层的所述磁化方向的平行状态或反平行状态来控制所述磁隧道结的电阻。
26.如权利要求23所述的磁存储器件，其中所述自由层图案由多个线图案组成，每个所述线图案在所述基板的所述有源区上方二维布置。
27.一种制造磁存储器件的方法，包括：
在基板上方设置多个下电极；
在基板上二维布置多个下磁性图案，其中所述多个下磁性图案彼此绝缘并且分别电连接到所述多个下电极；以及
在所述多个下磁性图案上方顺序地形成至少一个隧道阻挡层和参考层，
其中所述参考层是连续的磁性层，该连续的磁性层在第一方向和第二方向两者上延伸并交叠所述多个下磁性图案。
28.如权利要求27所述的方法，其中布置所述多个下磁性图案包括：在形成所述至少一个隧道阻挡层之前，沉积下磁性层并且蚀刻所述下磁性层以形成彼此间隔开的所述多个下磁性图案。
29.如权利要求27所述的方法，其中布置所述多个下磁性图案包括：局部地形成彼此间隔开的所述多个下磁性图案，而没有使用图案化工艺。
30.如权利要求27所述的方法，其中布置所述多个下磁性图案包括：形成所述多个下磁性图案以部分地覆盖所述多个下电极的侧壁。
CN201310532721.2A 2012-10-31 2013-10-31 磁存储器件及其制造方法 Active CN103794716B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120122385A KR101967352B1 (ko) 2012-10-31 2012-10-31 자기 메모리 소자 및 그 제조 방법
KR10-2012-0122385 2012-10-31

Publications (2)

Publication Number Publication Date
CN103794716A CN103794716A (zh) 2014-05-14
CN103794716B true CN103794716B (zh) 2018-12-25

Family

ID=50546249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310532721.2A Active CN103794716B (zh) 2012-10-31 2013-10-31 磁存储器件及其制造方法

Country Status (3)

Country Link
US (1) US20140117477A1 (zh)
KR (1) KR101967352B1 (zh)
CN (1) CN103794716B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240547B2 (en) * 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US20160027843A1 (en) * 2014-07-25 2016-01-28 Yoshinori Kumura Semiconductor memory device and manufacturing method thereof
US9406720B2 (en) * 2014-08-11 2016-08-02 Kabushiki Kaisha Toshiba Semiconductor storage device
KR20160019253A (ko) * 2014-08-11 2016-02-19 에스케이하이닉스 주식회사 전자 장치
KR102245834B1 (ko) 2014-09-26 2021-04-30 삼성전자주식회사 자기기억 장치
KR102212556B1 (ko) * 2014-10-08 2021-02-08 삼성전자주식회사 반도체 장치
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
KR20180016874A (ko) * 2016-08-08 2018-02-20 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102481302B1 (ko) * 2016-09-06 2022-12-27 삼성전자주식회사 자기 메모리 장치의 제조 방법
KR20190052492A (ko) * 2017-11-08 2019-05-16 삼성전자주식회사 자기 메모리 장치
KR102365117B1 (ko) * 2017-11-29 2022-02-21 삼성전자주식회사 자기 기억 소자
US11335850B2 (en) * 2020-03-12 2022-05-17 International Business Machines Corporation Magnetoresistive random-access memory device including magnetic tunnel junctions
CN113823656A (zh) 2020-06-19 2021-12-21 长鑫存储技术有限公司 存储器及其形成方法、控制方法
KR102394058B1 (ko) 2020-10-15 2022-05-04 한국과학기술연구원 층상구조 자성체를 포함하는 전압 제어 자기 저항 소자
CN114639772A (zh) 2020-12-15 2022-06-17 长鑫存储技术有限公司 一种半导体结构和存储电路
KR20220115645A (ko) * 2021-02-08 2022-08-18 삼성전자주식회사 반도체 소자 및 그 제조방법
CN116444272B (zh) * 2023-03-13 2024-08-09 成都先进金属材料产业技术研究院股份有限公司 一种旋转盘的制备方法、旋转盘及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320973A (zh) * 2000-03-23 2001-11-07 夏普公司 磁存储器元件、磁存储器及磁存储器的制造方法
CN1402254A (zh) * 2001-08-02 2003-03-12 三菱电机株式会社 具有含磁隧道结的存储器单元的薄膜磁存储装置
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
CN1922694A (zh) * 2004-02-23 2007-02-28 法国国家科学研究中心 带有磁性隧道结以热辅助方式写入的磁存储器及其写入方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653154B2 (en) * 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
JP4405103B2 (ja) * 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
EP1321941B1 (en) * 2001-12-21 2005-08-17 Kabushiki Kaisha Toshiba Magnetic random access memory with stacked memory cells
JP3866641B2 (ja) * 2002-09-24 2007-01-10 株式会社東芝 磁気記憶装置およびその製造方法
US20040087163A1 (en) * 2002-10-30 2004-05-06 Robert Steimle Method for forming magnetic clad bit line
JP2004193282A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
JP5023395B2 (ja) * 2007-12-18 2012-09-12 株式会社東芝 磁気ランダムアクセスメモリ及びその書き込み方法
US7893511B2 (en) * 2008-07-17 2011-02-22 Qimonda Ag Integrated circuit, memory module, and method of manufacturing an integrated circuit
WO2010080542A1 (en) * 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
JP2011134977A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
KR101676821B1 (ko) * 2010-03-18 2016-11-17 삼성전자주식회사 자기 메모리 소자 및 그 형성방법
JP2013041912A (ja) * 2011-08-12 2013-02-28 Toshiba Corp 磁気ランダムアクセスメモリ
KR20130078456A (ko) * 2011-12-30 2013-07-10 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 제조 방법
JP2014049547A (ja) * 2012-08-30 2014-03-17 Toshiba Corp 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
CN1320973A (zh) * 2000-03-23 2001-11-07 夏普公司 磁存储器元件、磁存储器及磁存储器的制造方法
CN1402254A (zh) * 2001-08-02 2003-03-12 三菱电机株式会社 具有含磁隧道结的存储器单元的薄膜磁存储装置
CN1922694A (zh) * 2004-02-23 2007-02-28 法国国家科学研究中心 带有磁性隧道结以热辅助方式写入的磁存储器及其写入方法

Also Published As

Publication number Publication date
US20140117477A1 (en) 2014-05-01
KR101967352B1 (ko) 2019-04-10
KR20140055447A (ko) 2014-05-09
CN103794716A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
CN103794716B (zh) 磁存储器件及其制造方法
CN105322089B (zh) 磁存储器器件及其制造方法
CN102956645B (zh) 数据存储装置及其制造方法
CN105374933B (zh) 磁存储器件及其形成方法
US8853807B2 (en) Magnetic devices and methods of fabricating the same
US9741415B2 (en) Magnetic devices having insulating spacer that surrounds portion of wiring structure and variable resistance structure and methods of manufacturing the same
US9502643B2 (en) Semiconductor device, magnetic memory device, and method of fabricating the same
US10164170B2 (en) Semiconductor device
KR101950867B1 (ko) 반도체 장치 및 그 제조 방법
US9634240B2 (en) Magnetic memory devices
KR101663958B1 (ko) 자기 메모리 소자의 제조방법
CN102468425B (zh) 磁存储器件
TW201530756A (zh) 使用空穴來分佈導電圖案化殘留物以製造半導體元件的方法以及使用該方法製造的元件
US9246083B2 (en) Memory devices and methods of fabricating the same
US9287160B2 (en) Semiconductor devices and methods of fabricating the same
US20170077395A1 (en) Semiconductor devices and methods of manufacturing the same
US10580965B2 (en) Magnetic memory device
US20160163369A1 (en) Magnetic memory device and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant