JP4956514B2

JP4956514B2 - 半導体装置

Info

Publication number: JP4956514B2
Application number: JP2008240883A
Authority: JP
Inventors: 亀孝生丸; 川瑞恵石; 口智明井; 山英行杉; 藤好昭斉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-09-19
Filing date: 2008-09-19
Publication date: 2012-06-20
Anticipated expiration: 2028-09-19
Also published as: JP2010073960A

Description

本発明は、強磁性積層膜が半導体基板上に設けられる半導体装置に関する。

近年、強磁性体層／絶縁体層（トンネルバリア）／強磁性体層の積層構造で構成される磁気トンネル接合（以下、ＭＴＪ（Magnetic Tunnel Junction）とも云う）を有するＭＴＪ素子を記憶素子として用いた磁気記憶装置（以下、ＭＲＡＭ（Magnetic Random Access Memory）とも云う）が提案されている。このＭＲＡＭは、一方の強磁性体層のスピンを固定し、他方の強磁性体層のスピンを制御する（フリー層）ことによって積層構造の抵抗を変化させ、抵抗の高い状態と低い状態をデータ例えば「０」または「１」に対応して記憶するものである。固定層とフリー層のスピンが互いに平行の場合は抵抗が小さく、反平行の場合は抵抗が大きくなる。このＭＴＪ素子は、その磁気抵抗変化率（ＭＲ比）が数年前までは室温下で数１０％であったが最近では５００％にまで達し、ＭＲＡＭに限らず様々なスピンデバイスとしての可能性が拡がっている。その一つにスピンＭＯＳＦＥＴが提案されている（例えば、非特許文献１）。

上述したように、ＭＲ比は向上しているものの、高効率な磁気記憶装置やスピンＭＯＳＦＥＴなどを実現するためにはＭＲ比を更に大きくすることが必要である。特に、ＭＲＡＭ、スピンＭＯＳＦＥＴなどの半導体装置へＭＴＪを適用する場合、面積抵抗ＲＡが１０Ωμｍ^２程度以下の抵抗領域で高ＭＲ比を得る必要がある。５００％のＭＲ比が得られるＭＴＪ素子において、ＲＡ＝１０Ωμｍ^２以下にするために、ＭＴＪのトンネルバリアの厚さを１ｎｍ程度まで薄くするとＭＲ比は２００％まで低下してしまうことが知られている。この問題を解決するために、ＭＴＪの強磁性体層として、スピン偏極率（Ｐ）の大きい強磁性体を用いることが有望なアプローチであり、Ｊｕｌｌｉｅｒｅの法則によるとＰ＝１００％のハーフメタル材料を用いればＭＲ比は理論上無限大を示すことになる。ハーフメタル材料の候補としては、ＣｒＯ_２、Ｆｅ_３Ｏ_４、ホイスラー合金などがあり、近年ではＣｏ系ホイスラー合金で高いＭＲ比が実現されており、これらの材料を用いたスピンデバイスが期待される。さらに、近年、ＭＴＪにおいて、Ｃｏ系ホイスラー合金と酸化マグネシウム（ＭｇＯ）のトンネルバリアとを組み合わせたデバイス構造が注目されている（例えば、非特許文献２参照）。このホイスラー合金とＭｇＯのトンネルバリアとの組み合わせは、ＭＴＪへの応用のみならず、スピンＭＯＳＦＥＴのソース／ドレイン部への応用が期待されている。

スピンＭＯＳＦＥＴにおいて、スピン偏極した電流をゲート電圧により制御にするために、ソース部の磁性層からチャネル中へ、スピン偏極した電子の割合が高い電流（以下、高スピン偏極電流とも云う）を注入することが重要である。また、スピンＭＯＳＦＥＴおよびＭＴＪでは、非磁性層を挟む２つの磁性体層の相対的な磁化の方向により制御された磁気抵抗効果（ＭＲ）をデバイスの基本動作原理としている。これらのデバイスを用いるには、十分大きな信号電圧を取り出す必要があるため、情報読み出し時のバイアス電圧は典型的には０．１５Ｖ〜０．５Ｖ程度が印加される。しかし、一般的にこれらの磁気デバイスではバイアス電圧の増加に伴い、ＭＲ比が減少することが知られている。特に、ホイスラー合金を用いたＭＴＪではＭＲ比の印加電圧依存性が顕著に現れることが知られている。

スピンＭＯＳＦＥＴおよびＭＴＪでスピン注入を利用した書き込み方法において、スピン注入する場合に、素子に電流密度が非常に高い電流を流さないとスピン反転が起こらない。トンネルバリア層を持つ磁気抵抗効果素子に電流密度の高い電流を流すとトンネルバリアに高電界が印加されるため、素子破壊を引き起こす。そのため、低い電流密度の電流でスピン反転する構造が求められる。磁化反転のための書き込み電流を低減するためにもスピン反転電流密度が低いことが必要とされており、高スピン偏極電流を生成することの可能なＭＴＪ構造が求められている。

また、ＭｇＯをトンネルバリア（障壁層）に用いたＭＴＪでは、ＭｇＯが（００１）配向結晶膜であり、トンネルバリアを挟む磁性層がｂｃｃ(Body Centered Cubic)系のＦｅ、Ｃｏ、Ｆｅ−Ｃｏ、またはＣｏＦｅＢの場合、特定の軌道対称性を有する電子が選択的にトンネルすることにより、高い磁気抵抗比（ＭＲ比）が発現する。

また、２つの障壁層にて極薄の金属層を挟み込んだ場合、電子の波導関数の共鳴による量子化が生じることになり、この共鳴準位を介して電流が流れると、通常の１つの障壁層の場合よりも大きな電流密度を取り出すことが可能となることが知られている（例えば、非特許文献３参照）。この非特許文献３においては、（００１）配向成長した非磁性金属クロム（Ｃｒ）上に、エピタキシャル成長により作成したＦｅ（００１）／ＭｇＯ（００１）／Ｆｅ（００１）の積層構造を有するＭＴＪにおいて、共鳴準位を介し電子選択効果が発現することが開示されている。これは、Ｃｒ（００１）／Ｆｅ（００１）／ＭｇＯ（００１）／Ｆｅ（００１）の積層構造を有するＭＴＪでは、ＣｒとＭｇＯに挟まれたＦｅ層がΔ_１バンド電子にとっての量子井戸層（スピン量子井戸層）として機能するため、磁化が平行配置においてのみ選択的に共鳴トンネル効果が発現することによる。
S. Sugahara and M. Tanaka, Appl. Phys. Lett. 84 (2004) 2307. N. Tezuka, et.al., Appl. Phys. Lett. 89 (2006) 112514. X.-G. Zhang et al., Phys. Rev. Lett. 94, 207210 (2005).

上述したように、スピンＭＯＳＦＥＴあるいは半導体基板上に形成された強磁性積層膜を有する半導体装置において、高スピン偏極電流の生成と注入はデバイスの実現および高性能化にとって必須とされる。

しかし、現在までのところ、スピン偏極電流の効率的な注入を可能とする半導体装置は知られていない。

本発明は、上記事情を考慮してなされたものであって、スピン偏極電流の効率的な注入を行うことのできる半導体装置を提供することを目的とする。

本発明の第１の態様による半導体装置は、半導体基板と、前記半導体基板上に設けられ、第１ホイスラー合金層と、前記第１ホイスラー合金層上に設けられた第１非磁性層と、を含む強磁性積層膜と、を備え、前記強磁性積層膜の磁気抵抗変化比が、前記強磁性積層膜に印加されるバイアス電圧に応じて振動することを特徴とする。

また、本発明の第２の態様による半導体装置は、半導体基板と、前記半導体基板上に設けられ、膜厚が０．２８ｎｍ以上５．６ｎｍ以下の第１ホイスラー合金層と、前記第１ホイスラー合金層上に設けられた第１非磁性層と、を含む強磁性積層膜と、を備え、前記第１非磁性層は、クロム、バナジウム、マンガン、およびこれらの合金のいずれかであるか、またはトンネルバリアであることを特徴とする。

また、本発明の第３の態様による半導体装置は、半導体基板と、前記半導体基板上に設けられ、膜厚が０．５ｎｍ以上２．０ｎｍ以下の銅、銀、金、およびこれらの合金のいずれかである第２非磁性層と、前記第２非磁性層上に設けられた第１ホイスラー合金層と、前記第１ホイスラー合金層上に設けられた第１非磁性層と、を含む強磁性積層膜と、を備えていることを特徴とする。

本発明によれば、高スピン偏極電流を効率的に注入することができる。

まず、本発明の実施形態を説明する前に、本発明に至った経緯および本発明の原理について説明する。

従来技術で説明したように、（００１）配向成長した非磁性金属クロム（Ｃｒ）上に、エピタキシャル成長により作成したＦｅ（００１）／ＭｇＯ（００１）／Ｆｅ（００１）の積層構造を有するＭＴＪにおいて、共鳴準位を介し電子選択効果が発現する（非特許文献３参照）。これは、Ｃｒ（００１）／Ｆｅ（００１）／ＭｇＯ（００１）／Ｆｅ（００１）の積層構造を有するＭＴＪでは、ＣｒとＭｇＯに挟まれたＦｅ層がΔ_１バンド電子にとっての量子井戸層（スピン量子井戸層）として機能するため、磁化が平行配置においてのみ選択的に共鳴トンネル効果が発現することによる。

非特許文献３に記載されたように、半導体基板上に（００１）に配向したＣｒ層を形成し、このＣｒ層上にＭＴＪが形成された構造を備えた半導体装置では、Ｃｒ層を介して半導体基板へスピン注入を行うことになる。しかし、本発者達の知見によれば、Ｃｒ層はスピンを反射するため、上記構造の半導体装置では、スピン注入が効率的に行われない。

そこで、本発明者達は、鋭意研究に努めた結果、半導体基板上に、適切な厚さのホイスラー合金層と、このホイスラー合金層上に形成されスピンを反射する第１非磁性層とを含む強磁性積層膜を形成すれば、ホイスラー合金層に量子準位が形成され、この量子準位を介したスピン共鳴トンネル効果により磁気抵抗変化比（以下、ＴＭＲ比とも云う）がバイアス電圧に応じて振動することが見出された。すなわち、特定の印加バイアスにおいてＴＭＲ比が上昇し、ＴＭＲ比のバイアス電圧依存性の劣化が改善されることを見出した。

本発明に使用するホイスラー合金としては、Ｃｏ系フルホイスラー合金（以下、Ｃｏ_２ＹＺとも標記する（ここでＹ、Ｚは、元素記号を示す））が、そのキュリー温度Ｔｃが高いため、より好ましい。Ｃｏ系フルホイスラー合金（Ｃｏ_２ＹＺ）のうちいくつかは、フェルミレベルにおいて片方のスピン電子（アップスピンおよびダウンスピンの中の一方）しか存在しない、ハーフメタル強磁性体であることが指摘されている。そして、Ｃｏ_２ＹＺのうち、Ｃｏ_２ＭｎＳｉ、Ｃｏ_２ＦｅＳｉ、Ｃｏ_２ＦｅＡｌなどは、バンド構造においてフェルミレベルにΔ_１バンドと等価なｓ電子的なバンドのみが存在する。このため、例えば、図１に示すような、Ｓｉ基板／ＭｇＯ（００１）／Ｃｏ_２ＹＺ（００１）／Ｃｒ（００１）の強磁性積層膜構造では、ｓ電子による磁化平行配置でのアップスピンバンド（多数派スピンバンド）において共鳴トンネル効果が発現することになる（図２（ａ）参照）。これに対して、図２（ｂ）に示すように磁化反平行配置でのダウンスピンバンドでは、ハーフメタル強磁性体のフェルミレベルＥ_Ｆ付近にはダウンスピンの状態が存在しないことに加え、非磁性体であるＣｒからなるスピン反射層も加わっており、ほとんど電流が流れないことになる。このため、図３（ａ）に示すように、共鳴トンネル効果により磁化平行状態におけるコンダクタンスＧ_Ｐはバイアス電圧に応じて振動する。しかし、磁化反平行状態におけるコンダクタンスＧ_ＡＰは正または負のバイアス電圧の変化に応じて単調に増大または減少するが振動はしない（図３（ａ））。したがって、ＴＭＲ＝Ｇ_Ｐ／Ｇ_ＡＰ−１で定義されるＴＭＲ比が、共鳴トンネル効果によるコンダクタンスＧ_Ｐの増加により、特定のバイアス電圧レベルで振動するという現象が生じることになる（図３（ａ）、３（ｂ）参照）。

上記説明では、スピンを反射する非磁性層としてＣｒ層を用いた。Ｃｒ層のスピン反射層としての性質はその電子バンド構造に由来するため、Ｃｒと同様の電子構造を有するバナジウム（Ｖ）、マンガン（Ｍｎ）を、スピンを反射する非磁性層として用いてもよい。

以上のように見出された効果を考慮して、半導体基板上にＭｇＯ／Ｃｏ_２ＹＺ／Ｃｒの積層膜をこの順序で成長させ、かつＣｏ_２ＹＺからなる強磁性層がスピン量子井戸層として十分に機能する厚さとした場合、共鳴トンネル効果により半導体基板中へのスピン偏極電流の効率的な注入が可能となることを見出した。ここで、スピン量子井戸層として機能するためには、Ｃｏ_２ＹＺ層の厚さは２０原子層以内（１原子層は約０．２８ｎｍ）であることが好ましく、原子レベルで平坦な界面が形成されていることが好ましい。

また、Ｃｕはそのバンド構造からスピン量子井戸層として用いることが可能となるので、図４に示すように、Ｓｉ（００１）／Ｃｕ（００１）／ＭｇＯ（００１）／Ｃｏ_２ＹＺ（００１）／Ｃｒ（００１）の強磁性積層膜を半導体基板上に形成すれば、半導体基板にスピン偏極電流を効率的に注入することが分かった。Ｃｕは極薄層として容易に形成でき、スピン共鳴効果の条件を制御するのに有利である。

なお、上記の強磁性積層膜において、各層を単結晶エピタキシャル成長で形成する必須はなく、（００１）配向であれば多結晶の積層膜構造でも良い。

また、上述したホイスラー合金層と非磁性層の強磁性積層膜構造を用いれば、図２（ａ）、２（ｂ）に示す強磁性積層膜からＭｇＯのトンネルバリアを削除した場合でも共鳴効果による高スピン偏極電流の半導体への注入が可能となる。この理由は、図５（ａ）、５（ｂ）に示すように、ショットキーバリアと、例えばＣｒからなる非磁性層によりΔ_１バンドにとってのポテンシャル障壁を形成できるためである。また、同様の理由から、図２（ａ）、２（ｂ）に示した強磁性積層膜において、例えばＭｇＯのトンネルバリアの代わりにスピン反射層となる非磁性層を用いた強磁性積層膜としても（図６（ａ）、６（ｂ）参照）、低い界面抵抗（高い電流密度）と高いスピン注入効率を同時に実現できる。

なお、上記説明においては、半導体基板としてＳｉ基板を用いたが、少なくとも表面にＳｉ単結晶、Ｇｅ単結晶、Ｓｉ−Ｇｅ単結晶、ＳｉＣ単結晶を有する基板、ＳＯＩ(Silicon on Insulator)基板、ＧａＡｓ単結晶、ＩｎＧａＡｓ単結晶などを少なくとも表面に有するＩＩＩ−Ｖ族化合物半導体基板、またはＩＩ−ＶＩ族半導体基板を用いても同様の効果を得ることができる。

次に、本発明の実施形態を以下に図面を参照して詳細に説明する。

（第１実施形態）
本発明の第１実施形態による半導体装置を図７に示す。本実施形態の半導体装置は、半導体基板２上に設けられた強磁性積層膜２０を備えている。この強磁性積層膜２０は、トンネルバリア層２２と、このトンネルバリア層２２上に設けられたホイスラー合金層２４と、このホイスラー合金層２４上に設けられた非磁性層２６とを備えており、例えば、スピンＭＯＳＦＥＴのソース部またはドレイン部として用いられる。

トンネルバリア層２２は、トンネルする際の有効質量が軽い電子であってかつ対称性の高いｓ電子的な伝導電子を透過させる性質のある材料が用いられる。トンネルバリア層２２としては、例えばＭｇＯが適している。ＭｇＯに限らず、同じ効果が得られるＺｎＳｅあるいはＳｒＴｉＯ_３あるいはそれ以外の絶縁体でも良い。ただし、ホイスラー合金との格子整合性が良い材料を用いることが好ましく、この点からＭｇＯあるいはＺｎＳｅあるいはＳｒＴｉＯ_３が望ましい。ＭｇＯのトンネルバリア層２２は、半導体基板２上に例えばスパッタ法にてＭｇＯを（００１）配向の単結晶膜、もしくは（００１）配向した多結晶膜を成膜することによって形成される。半導体基板２へ高い電流密度を注入しスピンＭＯＳＦＥＴの駆動電流を確保するためには極力低いトンネル抵抗が必要であり、このためＭｇＯのトンネルバリア層２２の膜厚は極力薄い方が望ましい。ただし、ＭｇＯの格子定数はおよそ０．４２ｎｍであることから、１原子層だとしても膜厚は少なくとも０．２１ｎｍ以上が必要である。ＭｇＯ層２２と半導体基板２との現実的な界面粗さも考慮すると、典型的な膜厚は０．５ｎｍから３ｎｍの範囲であることが好ましい。ここで膜厚は、必ずしも原子層の整数倍とする必要はなく、被覆率に相当する平均膜厚と考えればよい。また、トンネルバリア層の成膜方法はスパッタ法に限らず、真空蒸着法、ＣＶＤ(Chemical Vapor Deposition)法、ＭＢＥ(Molecular Beam Epitaxy)法、ＰＬＤ(Pulsed Laser Deposition)法などでも良く、結晶質のＭｇＯを得るためには成膜中あるいは成膜後に熱処理を行っても良い。

ホイスラー合金層２４としては、電子バンド構造において多数派スピンバンド（アップスピンバンド）のフェルミレベルにおいてΓ点からＨ点への分散関係（逆格子空間での［００１］方向）でｓ電子的な伝導電子が存在するＣｏ_２ＭｎＳｉあるいはＣｏ_２ＭｎＧｅあるいはＣｏ_２ＦｅＳｉなどを用いる。これらに限らず、同様の電子バンド構造を有しかつ多数派スピンバンド（アップスピンバンド）のフェルミレベルにおいてΓ点からＨ点への分散関係でｓ電子的な伝導電子が存在するホイスラー合金を用いれば良い。もしくは、これらの混晶を用いても良い。従って、例えばＣｏ_２Ｍｎ_１−ｘＦｅ_ｘＳｉ（０≦ｘ≦１）でも良い。ホイスラー合金としては、少数派スピンバンド（ダウンスピンバンド）のフェルミレベルにおいてエネルギーギャップが存在するハーフメタル強磁性体が望ましい。ただし、本実施形態および後述する他の実施形態においては、必ずしもハーフメタル強磁性体でなくとも良い。従って、例えばＣｏ_２ＦｅＡｌ_１−ｘＳｉ_ｘ（０≦ｘ≦１）でも良い。また、ホイスラー合金は最も高いスピン偏極率が実現できるＬ２_１構造が望ましい。ただし、本実施形態および後述する他の実施形態においては、Ｂ２構造あるいはＡ２構造でも良い。ホイスラー合金層２４は、トンネルバリア層２２の上部に例えばスパッタ法を用いて成膜し、（００１）配向の単結晶膜、もしくは（００１）配向した多結晶膜を形成することによって形成される。

ホイスラー合金層２４に十分離散化した共鳴準位を形成するためには、ホイスラー合金層２４の膜厚は極力薄い方が望ましい。ただし、ホイスラー合金の格子定数は典型的にはおよそ０．５６ｎｍであることから、１原子層だとしても膜厚は少なくとも０．２８ｎｍ以上が必要である。また、膜厚が２０原子層よりも厚くなると共鳴準位の離散化が実現できず、また電子波動関数のコヒーレンシーを破壊する機構、例えば電子−電子散乱やフォノン散乱などが支配的になることから、本実施形態の効果を得ることができなくなる可能性がある。従って、ホイスラー合金層２４の膜厚は１原子層から２０原子層とし、言い換えると０．２８ｎｍから５．６ｎｍの範囲である。ホイスラー合金層２４の成膜方法はスパッタ法に限らず、真空蒸着法、メタルＣＶＤ法、ＭＢＥ法、ＰＬＤ法などでも良く、結晶質のホイスラー合金層を実現し、結晶構造を制御するためには成膜中あるいは成膜後に熱処理を行っても良い。

非磁性層２６としては、ホイスラー合金層２４より供給されるｓ電子的な伝導電子の反射層として機能するクロム（Ｃｒ）、バナジウム（Ｖ）、マンガン（Ｍｎ）、またはこれらを含む合金が用いられる。これらに限らず、同じ効果が得られる非磁性層でも良いが、ホイスラー合金との格子整合性が良いことから容易に（００１）配向が得られるクロム、バナジウム、マンガン、またはこれらを含む合金が望ましい。非磁性層２６は、ホイスラー合金層２４上に例えばスパッタ法にて、例えばＣｒ層を成膜し（００１）配向した薄膜を形成する。上記Ｃｒ層の膜厚は典型的には１ｎｍ以上であるが、スピンのｓ電子的な伝導電子の反射層として機能させるために、極力厚い方が望ましく、典型的には厚さ５ｎｍ以上とすることが望ましい。ただし、スピン反射層としての機能が損なわれない限りは５ｎｍ以下としても良い。非磁性層２６の成膜方法はスパッタ法に限らず、真空蒸着法、メタルＣＶＤ法、ＭＢＥ法、ＰＬＤ法などでも良く、結晶質の非磁性層を実現し、結晶構造を制御するためには成膜中あるいは成膜後に熱処理を行っても良い。

以上説明したように、本実施形態によれば、スピン反射層となる非磁性層と、ホイスラー合金層とを有する強磁性積層膜を備えているので、共鳴効果による高いスピン偏極電流の半導体基板への注入を行うことが可能となる。

（変形例）
次に、本実施形態の変形例による半導体装置として、本実施形態に係る強磁性積層膜２０をソース部およびドレイン部として用いたスピンＭＯＳＦＥＴを説明する。この変形例の断面を図８に示す。この変形例によるスピンＭＯＳＦＥＴは、半導体単結晶基板２の表面にゲート絶縁膜４が形成され、このゲート絶縁膜４上にゲート電極６が形成されている。そして、ゲート電極４の両側の半導体基板の領域にソース部２０ａおよびドレイン部２０ｂが形成され、ソース部２０ａおよびドレイン部２０ｂはそれぞれ、半導体基板２上に形成されたトンネルバリア層２２と、このトンネルバリア層２２上に形成されたホイスラー合金層２４と、このホイスラー合金層２４上に形成された非磁性層２６を備えている。なお、図８に示すスピンＭＯＳＦＥＴは、ソース部２０ａおよびドレイン部２０ｂ直下の半導体基板２の領域には、ソース領域およびドレイン領域となる不純物拡散層が形成されていないが、形成してもよい。また、２つのホイスラー合金層２４のいずれか一方を、磁化が変化する層と、他方を磁化が不変の層とすることができる。すなわち、厚みを変えたり、片方に反強磁性層を付与するなどして２つのホイスラー合金層２４の保磁力に差を設ける。

次に、本変形例のスピンＭＯＳＦＥＴの製造方法について説明する。ＬＯＣＯＳ作製，Ｇａｔｅ作製、半導体基板に対するイオン注入工程およびＲＴＡを用いた不純物の活性化工程は、通常のＭＯＳＦＥＴの場合と同様にして行う。次に、ソース部２０ａおよびドレイン部２０ｂが形成される半導体基板２の表面にトンネルバリア層２２、ホイスラー合金層２４、および非磁性層２６をこの順序で形成し、強磁性積層膜を得る。この強磁性積層膜の形成方法は、半導体基板２のソース部２０ａおよびドレイン部２０ｂが形成される領域に開口を有するＳｉＯ_２からなる層間絶縁膜（図示せず）を形成し、これらの開口を、高圧ＲＦスパッタで強磁性積層膜を堆積することにより埋め込む方法と、半導体基板上に上記強磁性積層膜を堆積し、塩素系のＲＩＥでパターニングすることにより形成する方法が存在する。本実施形態においては、前者の方法で形成した。

このようにして形成した本変形例によるスピンＭＯＳＦＥＴにおける、チャネル長を介したＭＲのバイアス依存特性を図９に示す。図９は、スピンＭＯＳＦＥＴのソース部２０ａおよびドレイン部２０ｂの強磁性積層膜中の強磁性層２４はｓ電子による磁化平行配置（共鳴状態）であり、ソース部２０ａを接地し、ゲート電極６に正のゲート電圧Ｖ_ｇを印加し、ドレイン部２０ｂに印加するドレイン電圧（バイアス電圧）Ｖ_ｄを変化させた時のドレイン電流Ｉ_ｄの特性を示す図である。図９からわかるように、あるバイアス電圧Ｖ_ｄの領域においてドレイン電流Ｉ_ｄがバイアス電圧Ｖ_ｄの変化に対応して振動し、この振動のピークが共鳴ピークとなっている。これにより、強磁性積層膜２０ｂから半導体基板２への高偏極電流が注入され、ＭＲが上昇することがわかる。

（第２実施形態）
本発明の第２実施形態による半導体装置を図１０に示す。本実施形態の半導体装置は、図１０に示すように、半導体基板２上に強磁性積層膜２０Ａが設けられている。この強磁性積層膜２０Ａは、半導体基板２上に形成されたトンネルバリア層２２と、このトンネルバリア層２２上に形成されホイスラー合金層を含む積層膜２３と、この積層膜２３上に形成された非磁性層２６とを備えている。積層膜２３は、トンネルバリア層２２上に形成されたホイスラー合金層２３ａと、このホイスラー合金層２３ａ上に形成されたトンネルバリア層２３ｂと、このトンネルバリア層２３ｂ上に形成されたホイスラー合金層２３ｃとを備えており、ＭＴＪを構成している。

トンネルバリア層２２およびトンネルバリア層２３ｂは、第１実施形態で説明したトンネルバリア層２２と同じものを用いることができ、その製造方法も第１実施形態で説明した方法で形成することができる。ホイスラー合金層２３ａおよびホイスラー合金層２３ｃは、第１実施形態で説明したホイスラー合金２４と同じもの用いることができ、その製造方法も第１実施形態で説明した方法で形成することができる。また、非磁性層２６は、第１実施形態の非磁性層２６と同じものを用いることができ、その製造方法も第１実施形態で説明した方法で形成することができる。

以上説明したように、本実施形態によれば、スピン反射層となる非磁性層２６と、ホイスラー合金層２３ｃとを有する強磁性積層膜を備えているので、共鳴効果による高いスピン偏極電流の半導体基板への注入を行うことが可能となる。

（変形例）
次に本実施形態の変形例による半導体装置として、本実施形態に係る強磁性積層膜２０Ａをソース部およびドレイン部の少なくとも一方、例えばドレイン部として用いたスピンＭＯＳＦＥＴを説明する。本変形例のスピンＭＯＳＦＥＴの断面を図１１に示す。この変形例によるスピンＭＯＳＦＥＴは、図８に示すスピンＭＯＳＦＥＴのドレイン部２０ｂを、ドレイン部２０Ａｂに置き換えた構成となっている。ドレイン部２０Ａｂは、図１０に示す強磁性積層膜２０Ａと同じ積層構造を有している。すなわち、ドレイン部２０Ａｂは、半導体基板２上に形成されたトンネルバリア層２２と、このトンネルバリア層２２上に形成されホイスラー合金層を含む積層膜２３と、この積層膜２３上に形成された非磁性層２６とを備えている。積層膜２３は、トンネルバリア層２２上に形成されたホイスラー合金層２３ａと、このホイスラー合金層２３ａ上に形成されたトンネルバリア層２３ｂと、このトンネルバリア層２３ｂ上に形成されたホイスラー合金層２３ｃとを備えており、ＭＴＪを構成している。この図１１に示すスピンＭＯＳＦＥＴでは、図１０に示す強磁性積層膜２０Ａをドレイン部としてのみ用いたが、ソース部としてのみ用いてもよいし、ソース部およびドレイン部の両方に用いてもよい。

本変形例のスピンＭＯＳＦＥＴでは、ドレイン部２０ＡｂがＭＴＪ構造となっているため、ホイスラー合金層２３ａの膜厚をホイスラー合金層２３ｂの膜厚より薄くすることで、ホイスラー合金層２３ａが磁化フリー層として機能し、スピン偏極電流の注入による磁化反転書き込みが可能となる。本変形例のスピンＭＯＳＦＥＴは、強磁性積層膜の形成が異なる以外は、第１実施形態で説明した製造方法を用いて形成することができる。

本変形例のスピンＭＯＳＦＥＴにおいても、第１実施形態と同様に、ある特定バイアスでＭＲの増大が確認できた。

（第３実施形態）
次に、本発明の第３実施形態による半導体装置を図１２に示す。本実施形態の半導体装置は、半導体基板上に強磁性積層膜２０Ｂが設けられた構成を有している。この強磁性積層膜２０Ｂは、半導体基板２上に形成されたトンネルバリア層２２と、このトンネルバリア層２２上に形成されホイスラー合金層を含む積層膜２３と、この積層膜２３上に形成された非磁性層２６と、非磁性層２６上に形成された強磁性層２８と、この強磁性層２８上に形成された反強磁性層３０とを備えている。積層膜２３は、トンネルバリア層２２上に形成されたホイスラー合金層２３ａと、このホイスラー合金層２３ａ上に形成されたトンネルバリア層２３ｂと、このトンネルバリア層２３ｂ上に形成されたホイスラー合金層２３ｃとを備えており、ＭＴＪを構成している。反強磁性層３０は、強磁性層２８との交換結合により強磁性層２８の磁化の向きを固定する。

強磁性層２８としては一般的なＦｅ、Ｃｏ、Ｎｉあるいはこれらの合金でよく、さらに別の元素を混ぜ込んだものなども用いることができる。しかし、これらの材料以外でも、Ｆｅ、Ｃｏ、Ｎｉあるいはこれらの合金と同様の磁気的性質を有している場合は用いることができる。強磁性層の膜厚は典型的には２ｎｍ〜５ｎｍ程度であるが、磁気的性質が保持されればこの膜厚に限定されない。反強磁性層３０としては、強磁性層２８に対し、十分大きな交換結合エネルギーを与えることの可能な材料が用いられる。そのような反強磁性体としては、例えば、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎを用いることができる。あるいは、さらにこれらに別の元素を混ぜ込んだものを用いることができる。これらに限らず、同様の磁気的性質が得られれば別の材料でも良い。反強磁性層３０の膜厚は典型的には７ｎｍ〜２０ｎｍであるが、磁気的性質が保持されればこの膜厚に限定されない。

ホイスラー合金層２３ｃ／非磁性層２６／強磁性層２８の３層構造においては、ホイスラー合金層２３ｃと強磁性層２８が反強磁性的に結合している。したがって、ホイスラー合金層２３ｃは、ＭＴＪ２３の磁化固定層となる。上記３層構造をピラー状に加工処理することで、静磁結合により反強磁性的な磁化配置が形成される。あるいは、上記３層構造では磁気的な性質を考慮して組み合わせることにより、人工的なフェリ磁性構造(synthetic ferrimagnetic structure)が実現できることを利用しても良い。

本実施形態の半導体装置においては、ドレイン部２０Ａｂに形成されるＭＴＪの磁化固定層が交換結合により実現できるため、外部磁場による書き換え雑音に対してより耐性のある構造を実現できる。

本実施形態の変形例によるスピンＭＯＳＦＥＴは、第１実施形態の変形例によるスピンＭＯＳＦＥＴのソース部およびドレイン部の少なくとも一方を、図１２に示す本実施形態に係る強磁性積層膜２０Ｂで置き換えた構成を有している。この変形例によるスピンＭＯＳＦＥＴにおいても、第１実施形態と同様に、ある特定バイアスでＭＲの増大が確認できた。

（第４実施形態）
次に、本発明の第４実施形態による半導体装置を図１３に示す。本実施形態の半導体装置は、半導体基板２上に強磁性積層膜２０Ｃが設けられた構成を有している。この強磁性積層膜２０Ｃは、半導体基板２上にトンネルバリア層２２／ホイスラー合金層２４／非磁性層２６／強磁性層２８／反強磁性層３０がこの順で形成された積層構造を有している。強磁性層２８は、反強磁性層３０との交換結合により磁化が固定される。強磁性層２８および反強磁性層としては、第３実施形態で説明した材料を用いることができ、それらの膜厚も、第３実施形態で説明した膜厚とすることができる。

ホイスラー合金層２４／非磁性層２６／強磁性層２８の３層構造でＭＴＪを構成し、このＭＴＪにおいては、ホイスラー合金層２４と強磁性層２８が反強磁性的に結合している。すなわち、上記３層構造のＭＴＪは、磁化固定層となる。

上記３層構造をピラー状に加工処理することで、静磁結合により反強磁性的な磁化配置が形成される。あるいは、上記３層構造では磁気的な性質を考慮して組み合わせることにより、人工的なフェリ磁性構造(synthetic ferrimagnetic structure)が実現できることを利用しても良い。

また、本実施形態に係る強磁性積層膜においては、ＭＴＪとなる磁化固定層が交換結合により実現できるため、外部磁場による書き換え雑音に対して、より耐性のある構造を実現できる。

本実施形態の変形例によるスピンＭＯＳＦＥＴは、第１実施形態の変形例によるスピンＭＯＳＦＥＴのソース部およびドレイン部の少なくとも一方を、図１３に示す本実施形態に係る強磁性積層膜２０Ｃで置き換えた構成を有している。この変形例によるスピンＭＯＳＦＥＴにおいても、第１実施形態と同様に、ある特定バイアスでＭＲの増大が確認できた。

（第５実施形態）
次に、本発明の第５実施形態による半導体装置を図１４に示す。本実施形態の半導体装置は、半導体基板２上に強磁性積層膜２０Ｄが設けられた構成を有している。この強磁性積層膜２０Ｄは、図７に示した第１実施形態に係る強磁性積層膜２０において、半導体基板２とトンネルバリア層２２との間に非磁性層２１を設けた構成を有している。すなわち図１４に示すように、半導体基板２上に非磁性層２１／トンネルバリア層２２／ホイスラー合金層２４／非磁性層２６をこの順序で積層した積層構造を有している。

この強磁性積層膜２０Ｄにおいては、非磁性層２１はスピンの蓄積層として機能し、半導体基板２とトンネルバリア層２２に挟まれているので、非磁性層２１には共鳴準位が形成される。非磁性層２１の膜厚が１０原子層よりも厚くなると共鳴準位の離散化が実現できない。このため、非磁性層２１の膜厚は１原子層から１０原子層とし、典型的には０．５ｎｍから２ｎｍの範囲であることが好ましい。

非磁性層２１としては、ｓ電子的な伝導電子に対してエネルギー障壁とはならない材料を用いる。非磁性層２１としては、半導体基板２との格子整合性が良く、単結晶成長する材料が望ましい。あるいは、非磁性層２１としては、半導体基板２上に多結晶体であっても（００１）配向する材料が望ましい。これらの条件を満たす材料として銅（Ｃｕ）が最も好ましいが、これに限らず同様の特性がある非磁性体、例えば銀（Ａｇ）、金（Ａｕ）を用いることができる。

本実施形態においては、非磁性層２１に形成された共鳴準位を介したトンネル電流が生じるため、ホイスラー合金層２４から半導体基板へ高電流密度でかつ高スピン偏極電流を注入することができる。

本実施形態の変形例によるスピンＭＯＳＦＥＴは、第１実施形態の変形例によるスピンＭＯＳＦＥＴのソース部およびドレイン部の少なくとも一方を、図１４に示す本実施形態に係る強磁性積層膜２０Ｄで置き換えた構成を有している。この変形例によるスピンＭＯＳＦＥＴにおいても、第１実施形態と同様に、ある特定バイアスでＭＲの増大が確認できた。

（第６実施形態）
本発明の第６実施形態による半導体装置を図１５に示す。本実施形態の半導体装置は、半導体基板２上に強磁性積層膜２０Ｅが設けられた構成を有している。この強磁性積層膜２０Ｅは、図１４に示す第５実施形態に係る強磁性積層膜２０Ｄにおいて、非磁性層２１と半導体基板２との間に、トンネルバリア層２７を設けた構成となっている。すなわち、強磁性積層膜２０Ｅは、図１５に示すように、半導体基板２上に、トンネルバリア層２７／非磁性層２１／トンネルバリア層２２／ホイスラー合金層２４／非磁性層２６をこの順序で積層した構造を有している。

この強磁性積層膜２０Ｅにおいては、非磁性層２１は第５実施形態と同様にスピンの蓄積層として機能し、トンネルバリア層２２とトンネルバリア層２７に挟まれているので、非磁性層２１には共鳴準位が形成される。非磁性層２１の膜厚が１０原子層よりも厚くなると共鳴準位の離散化が実現できない。従って、非磁性層２１の膜厚は１原子層から１０原子層とし、典型的には０．５ｎｍから２ｎｍの範囲であることが好ましい。

トンネルバリア層２７は各実施形態のトンネルバリア層と同様に、トンネルする際の有効質量の軽い電子である、対称性の高いｓ電子的な伝導電子を透過させる性質を有している材料を用いられ、例えばＭｇＯが好ましい。トンネルバリア層２７は（００１）配向させた膜として形成する。

非磁性層２２としては、第５実施例と同様に、ｓ電子的な伝導電子に対してエネルギー障壁とはならない材料が用いられ、例えばＣｕが最も好ましく、銀、金、およびこれらの合金のいずれかも同様の機能がある。本実施形態に係る強磁性積層膜により、非磁性層２１に形成された共鳴準位を介したトンネル電流が生じるため、ホイスラー合金層２４から半導体基板へ高電流密度でかつ高スピン偏極電流を注入することができる。

本実施形態の変形例によるスピンＭＯＳＦＥＴは、第１実施形態の変形例によるスピンＭＯＳＦＥＴのソース部およびドレイン部の少なくとも一方を、図１５に示す本実施形態に係る強磁性積層膜２０Ｅで置き換えた構成を有している。この変形例によるスピンＭＯＳＦＥＴにおける、チャネルを介したＭＲのバイアス依存特性を図１６に示す。図１６は、スピンＭＯＳＦＥＴのソース部およびドレイン部の強磁性積層膜中の強磁性層はｓ電子による磁化平行配置（共鳴状態）であり、ソース部を接地し、ゲート電極に正のゲート電圧Ｖ_ｇを印加し、ドレイン部に印加するドレイン電圧（バイアス電圧）Ｖ_ｄを変化させた時のドレイン電流Ｉ_ｄの特性を示す図である。図１６からわかるように、あるバイアス電圧Ｖ_ｄの領域においてドレイン電流Ｉ_ｄがバイアス電圧Ｖ_ｄの変化に対応して振動し、この振動のピークが共鳴ピークとなっている。これにより、強磁性積層膜から半導体基板への高偏極電流が注入され、ＭＲが上昇することがわかる。また、図９に示す第１実施形態の変形例によるスピンＭＯＳＦＥＴのＭＲのバイアス依存特性に比べて、共鳴ピーク電流Ｉ_ｄが先鋭化していることがわかる。

（第７実施形態）
次に、本発明の第７実施形態による半導体装置を図１７に示す。本実施形態の半導体装置は、半導体基板２上に強磁性積層膜２０Ｆが設けられた構成を有している。この強磁性積層膜２０Ｆは、図７に示す第１実施形態に係る強磁性積層膜２０において、半導体基板２とホイスラー合金層２４との間のトンネルバリア層２２を除去した構成となっている。すなわち図１７に示すように、半導体基板２上に、ホイスラー合金層２４／非磁性層２６をこの順序で積層した構造を有している。

この強磁性積層膜２０Ｆにおいて、ホイスラー合金層２４は半導体基板２との界面に形成されたショットキー障壁と、非磁性層２６に挟まれているので、ホイスラー合金層２４のアップスピンバンドには共鳴準位が形成される。この共鳴準位を介したトンネル電流が生じるため、ホイスラー合金層２４から半導体基板２へ高電流密度でかつ高スピン偏極電流を注入することができる。トンネルバリア層２２を用いないことで構造を単純化することができる。半導体基板２上のホイスラー合金層２４の成長は、第１実施形態のトンネルバリア層上で形成する場合と同様の製造方法を用いる。

本実施形態の変形例によるスピンＭＯＳＦＥＴは、第１実施形態の変形例によるスピンＭＯＳＦＥＴのソース部およびドレイン部の少なくとも一方を図１７に示した強磁性積層膜２０Ｆで置き換えた構成となる。本変形例のスピンＭＯＳＦＥＴにおいても、第１実施形態と同様に、ある特定バイアスでＭＲの増大が確認できた。

（第８実施形態）
次に、本発明の第８実施形態による半導体装置を図１８に示す。本実施形態の半導体装置は、半導体基板２上に強磁性積層膜２０Ｇが設けられた構成を有している。この強磁性積層膜２０Ｇは、図７に示す第１実施形態に係る強磁性積層膜２０において、トンネルバリア層２２の代わりに非磁性層２１を設けた構成を有している。すなわち図１８に示すように、半導体基板２上に、非磁性層２１／ホイスラー合金層２４／非磁性層２６をこの順序で積層した構造を有している。

この強磁性積層膜２０Ｇにおいて、ホイスラー合金層２４は、２つの非磁性層２１、２６に挟まれた構造によって、ホイスラー合金層２４のアップスピンバンドには共鳴準位が形成される。そして、この共鳴準位を介したトンネル電流が生じるため、ホイスラー合金層２４から半導体基板２へ高電流密度でかつ高スピン偏極電流を注入することができる。

半導体基板２上のトンネルバリア層の成長が困難な場合、本実施形態を採用して半導体上に成長しやすい非磁性金属層を形成すればよい。また、第７実施形態ではホイスラー合金層２４を形成する際に、熱処理を加えた場合、ホイスラー合金層２４と半導体基板２との間で相互拡散が生じる可能性があり、ホイスラー合金層２４が磁気的に機能しなくなる恐れがある。これに対して、本実施形態においては、半導体基板２とホイスラー合金層２４の間に非磁性層２１が挿入されているため、これが相互拡散のバリア層として機能する。このため、ホイスラー合金層２４の磁気的な性質が損なわれずに済む。半導体基板２上のホイスラー合金層２４の成長は、第１実施形態のトンネルバリア層上で成長させる場合と同様の製造方法を用いる。非磁性層２１は、非磁性層２６と同じ材料で良く、クロム（Ｃｒ）、バナジウム（Ｖ）、マンガン（Ｍｎ）を用いることが好ましい。

本実施形態の変形例によるスピンＭＯＳＦＥＴは、第１実施形態の変形例によるスピンＭＯＳＦＥＴのソース部およびドレイン部の少なくとも一方を図１８に示した強磁性積層膜２０Ｇで置き換えた構成となる。本変形例のスピンＭＯＳＦＥＴにおいても、第１実施形態と同様に、ある特定バイアスでＭＲの増大が確認できた。

また、上記各実施形態において、トンネルバリア層と、ホイスラー合金層との間に、Ｃ_ｒｘＡｌ_１−ｘ（４０％≦ｘ≦６０％）、Ｃｒ_ｘＧａ_１−ｘ（４０％≦ｘ≦６０％）などを３オングストローム〜６オングストローム挿入しても同様の効果が得られ、温度依存性に伴うＭＲの低減が抑えられることがわかった。

以上説明した各実施形態においては、半導体基板の材料としては少なくとも表面にＳｉ単結晶、Ｇｅ単結晶、Ｓｉ−Ｇｅ単結晶を有する基板、ＳｉＣ単結晶を有する基板、ＳＯＩ(Silicon on Insulator)基板、ＧａＡｓ単結晶、ＩｎＧａＡｓ単結晶などを少なくとも表面に有するＩＩＩ−Ｖ族化合物半導体基板、またはＩＩ−ＶＩ族半導体基板を用いることができる。

以上説明した各実施形態の組み合わせを変えてスピンＭＯＳＦＥＴが形成された場合でも全て本発明の範疇に含まれる。

以上の各実施形態では、半導体層（半導体基板）とトンネルバリア層、あるいは、半導体層（半導体基板）とホイスラー合金層、あるいは、半導体層（半導体基板）と非磁性層との間に半導体の自然酸化膜が形成されていても良く、この自然酸化膜上で（００１）配向の薄膜積層構造が形成されれば、上記実施形態で説明したと同様の効果を得ることができる。

以上の各実施形態では、ソース部、ドレイン部の積層構造形成の直前の工程までは、従来通りのＣＭＯＳプロセスを用いることができる。

本明細書においては、スピンＭＯＳＦＥＴの名称を用いているが、必ずしもＭＯＳＦＥＴ構造を意図したものではなく、ゲート絶縁膜が半導体の酸化膜以外で形成される、ＭＩＳＦＥＴでも良い。具体的には、例えば、Ｌａ_２Ｏ_５、Ｌａ_２Ｏ_３、ＣｅＯ_２、ＺｒＯ_２、ＨｆＯ_２、ＳｒＴｉＯ_３、ＰｒＯ_３、ＬａＡｌＯ_３、Ｓｉ_３Ｎ_４、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２等をゲート絶縁膜として適用することが可能である。

本発明の一実施形態による半導体装置を示す断面図。本発明の動作原理を説明する図。本発明の動作原理を説明する図。本発明の動作原理を説明する図。本発明の動作原理を説明する図。本発明の動作原理を説明する図。第１実施形態による半導体装置を示す断面図。第１実施形態の変形例によるスピンＭＯＳＦＥＴを示す断面図。第１実施形態の変形例によるスピンＭＯＳＦＥＴのＭＲのバイアス依存特性を示す図。第２実施形態による半導体装置を示す断面図。第２実施形態の変形例によるスピンＭＯＳＦＥＴを示す断面図。第３実施形態による半導体装置を示す断面図。第４実施形態による半導体装置を示す断面図。第５実施形態による半導体装置を示す断面図。第６実施形態による半導体装置を示す断面図。第６実施形態の変形例によるスピンＭＯＳＦＥＴのＭＲのバイアス依存特性を示す図。第７実施形態による半導体装置を示す断面図。第８実施形態による半導体装置を示す断面図。

符号の説明

２半導体基板
４ゲート絶縁膜
６ゲート電極
２０強磁性積層膜
２０ａソース部
２０ｂドレイン部
２０Ａｂドレイン部
２１非磁性層
２２トンネルバリア層
２３ホイスラー合金層を含む積層膜（ＭＴＪ）
２３ａホイスラー合金層
２３ｂトンネルバリア層
２３ｃホイスラー合金層
２４ホイスラー合金層
２６非磁性層
２７トンネルバリア層
２８強磁性層
３０反強磁性層

Claims

半導体基板と、
前記半導体基板上に設けられ、膜厚が０．２８ｎｍ以上５．６ｎｍ以下の第１ホイスラー合金層と、前記第１ホイスラー合金層上に設けられた第１非磁性層と、を含み、前記第１ホイスラー合金層および前記第１非磁性層は、（００１）結晶配向を有する、強磁性積層膜と、
を備え、
前記第１非磁性層は、クロム、バナジウム、マンガン、およびこれらの合金のいずれかであり、
前記強磁性積層膜の磁気抵抗変化比が、前記強磁性積層膜に印加されるバイアス電圧に応じて振動することを特徴とする半導体装置。
前記強磁性積層膜と前記半導体基板との間にトンネルバリア層が設けられ、前記半導体基板と前記トンネルバリア層との間に膜厚が０．５ｎｍ以上２．０ｎｍ以下の銅、金、銀、およびこれらの合金のいずれかである第２非磁性層が設けられていることを特徴とする請求項１記載の半導体装置。
前記強磁性積層膜は、前記第１ホイスラー合金層の下に、クロム、バナジウム、マンガン、およびこれらの合金のいずれかである第２非磁性層を更に備えていることを特徴とする請求項１記載の半導体装置。
前記強磁性積層膜は、
第２ホイスラー合金層／第３非磁性層がこの順序で積層された第１積層膜、
第２ホイスラー合金層／非磁性層／強磁性層／反強磁性層がこの順序で積層された第２積層膜、および
強磁性層／反強磁性層がこの順序で積層された第３積層膜
のいずれかの積層膜を、前記第１非磁性層上に備えることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを更に備え、
前記強磁性積層膜は、前記ゲート電極を挟む前記半導体基板の領域の少なくとも一方に設けられていることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。