JP5082688B2 - スピントランジスタ及び半導体メモリ - Google Patents
スピントランジスタ及び半導体メモリ Download PDFInfo
- Publication number
- JP5082688B2 JP5082688B2 JP2007224630A JP2007224630A JP5082688B2 JP 5082688 B2 JP5082688 B2 JP 5082688B2 JP 2007224630 A JP2007224630 A JP 2007224630A JP 2007224630 A JP2007224630 A JP 2007224630A JP 5082688 B2 JP5082688 B2 JP 5082688B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- source electrode
- spin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
(第一実施形態)
スピントランジスタ1は、強磁性体からなるソース電極層Sと、強磁性体からなるドレイン電極層Dと、ソース電極層S及びドレイン電極層Dが設けられソース電極層Sにショットキー接触した半導体SUBと、半導体SUB上にソース電極層Sを介して設けられたスピンフィルタ層Fと、半導体SUB上にゲート絶縁層GIを介して設けられたゲート電極層GEとを備えている。
(第二実施形態)
Claims (9)
- 強磁性体からなるソース電極層と、
強磁性体からなるドレイン電極層と、
前記ソース電極層及び前記ドレイン電極層が設けられ、前記ソース電極層にショットキー接触した半導体と、
前記半導体上に直接又はゲート絶縁層を介して設けられたゲート電極層と、
前記半導体上に前記ソース電極層を介して設けられ、前記ソース電極層を構成する強磁性体の磁化方向と同方向にスピン偏極した電子を注入するスピンフィルタ層と、
を備え、
前記スピンフィルタ層は、
第一の非磁性層と、
前記第一の非磁性層と接するように前記第一の非磁性層の前記ソース電極層とは反対側に設けられ、前記ソース電極層を構成する強磁性体の磁化方向と同方向に磁化した第一の強磁性層と、
前記第一の非磁性層と接するように前記第一の非磁性層の前記ソース電極層側に設けられ、前記ソース電極層を構成する強磁性体の磁化方向と同方向に磁化した第二の強磁性層と、
を有することを特徴とするスピントランジスタ。 - 前記ソース電極層、前記第一の強磁性層及び前記第二の強磁性層のうち少なくとも一つは、Co、Fe、Ni、(La1−XSrX)MnO3(ただし、0.07≦X≦0.46)、SrFeMoO6、NiMnSb及びCo2MnSiからなる群から選ばれた少なくとも1種を含むことを特徴とする請求項1に記載のスピントランジスタ。
- 前記スピンフィルタ層は、
前記第二の強磁性層に接するように前記第二の強磁性層の前記ソース電極層側に設けられた第二の非磁性層をさらに有することを特徴とする請求項1又は2に記載のスピントランジスタ。 - 前記第一の非磁性層及び前記第二の非磁性層のうちの少なくとも一方は、MgO、Al2O3、MgAl2O4、ZnO、Cu/ZnO/Cu、TiO2、HfO2、Cu及びRuからなる群から選ばれた少なくとも1種を含むことを特徴とする請求項3に記載のスピントランジスタ。
- 前記ソース電極層と前記半導体との間に、スピン抵抗値を調整するためのスピン抵抗調整層をさらに備えることを特徴とする請求項1〜4のいずれか一項に記載のスピントランジスタ。
- 前記ソース電極層に対して前記ソース電極層の膜面方向に離間した位置に一対設けられ、前記ソース電極層及び前記スピンフィルタ層に対して、残留磁化によって発生した静磁界を前記ソース電極層の磁化方向と同方向に印加するバイアス磁界印加層をさらに備えることを特徴とする請求項1〜5のいずれか一項に記載のスピントランジスタ。
- 前記バイアス磁界印加層として、CoPt、CoPtTa及びCoCrTaからなる群から選ばれた少なくとも1種を含むことを特徴とする請求項6に記載のスピントランジスタ。
- スピン注入磁化反転によって前記ドレイン電極層の磁化方向を反転させるための磁化反転電極層が前記半導体にさらに設けられていることを特徴とする請求項1〜7のいずれか一項に記載のスピントランジスタ。
- 請求項8に記載のスピントランジスタを備え、前記ソース電極層の磁化方向と、前記ドレイン電極層の磁化方向とが平行の状態及び反平行の状態の2状態を1ビットに対応させたことを特徴とする半導体メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224630A JP5082688B2 (ja) | 2007-08-30 | 2007-08-30 | スピントランジスタ及び半導体メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224630A JP5082688B2 (ja) | 2007-08-30 | 2007-08-30 | スピントランジスタ及び半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009059820A JP2009059820A (ja) | 2009-03-19 |
JP5082688B2 true JP5082688B2 (ja) | 2012-11-28 |
Family
ID=40555315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007224630A Expired - Fee Related JP5082688B2 (ja) | 2007-08-30 | 2007-08-30 | スピントランジスタ及び半導体メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5082688B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4703660B2 (ja) * | 2008-01-11 | 2011-06-15 | 株式会社東芝 | スピンmos電界効果トランジスタ |
JP4966277B2 (ja) * | 2008-09-19 | 2012-07-04 | 株式会社東芝 | スピンmos電界効果トランジスタ |
JP5466859B2 (ja) * | 2009-02-19 | 2014-04-09 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP4908540B2 (ja) * | 2009-03-25 | 2012-04-04 | 株式会社東芝 | スピンmosfetおよびリコンフィギャラブルロジック回路 |
JP7003719B2 (ja) * | 2018-02-16 | 2022-02-04 | 日本電信電話株式会社 | 磁性材料および磁性素子 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4528660B2 (ja) * | 2005-03-31 | 2010-08-18 | 株式会社東芝 | スピン注入fet |
-
2007
- 2007-08-30 JP JP2007224630A patent/JP5082688B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009059820A (ja) | 2009-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4996390B2 (ja) | スピンfet及び磁気抵抗効果素子 | |
JP4455558B2 (ja) | スピンmosfet | |
JP4703660B2 (ja) | スピンmos電界効果トランジスタ | |
JP5580059B2 (ja) | スピン電界効果論理素子 | |
US11587708B2 (en) | Magnetic device with a hybrid free layer stack | |
JP2004179483A (ja) | 不揮発性磁気メモリ | |
JP2007194300A (ja) | スピンfet及びスピンメモリ | |
JP2006179891A (ja) | 電圧制御磁化反転記録方式のmram素子及びそれを利用した情報の記録及び判読方法 | |
JP5017135B2 (ja) | 半導体装置 | |
JP2009054960A (ja) | スピントランジスタ及び磁気メモリ | |
JP5082688B2 (ja) | スピントランジスタ及び半導体メモリ | |
JP2009064826A (ja) | スピントランジスタ及びその製造方法 | |
JP2006086476A (ja) | 磁気記録素子および磁気記録装置 | |
WO2015040928A1 (ja) | スピンmosfet | |
JP2008047706A (ja) | 半導体回路及びそれを用いた半導体装置 | |
US8233249B2 (en) | Magnetic tunnel junction transistor device | |
JP4997194B2 (ja) | スピントランジスタ、およびリコンフィギャラブル論理回路 | |
JP5075863B2 (ja) | スピントランジスタ、このスピントランジスタを備えたリコンフィギャラブル論理回路および磁気メモリ | |
JP5649605B2 (ja) | スピントランジスタおよびメモリ | |
JP4956514B2 (ja) | 半導体装置 | |
JP2009238918A (ja) | スピンフィルタ効果素子及びスピントランジスタ | |
US10311932B2 (en) | Magnetic memory device | |
JP2009105285A (ja) | スピンフィルタ効果素子及びスピントランジスタ | |
KR101642161B1 (ko) | 양방향 스위칭 동작을 수행하는 마그네틱 메모리 | |
JP2008166559A (ja) | スピントランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5082688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |