JP2009238918A - スピンフィルタ効果素子及びスピントランジスタ - Google Patents

Abstract

【課題】素子抵抗が低く、且つ、スピン偏極電子注入効率、又はスピン依存散乱効率の高いスピンフィルタ効果素子、及び、そのようなスピンフィルタ効果素子を用いたスピントランジスタを提供する。
【解決手段】本発明に係るスピントランジスタ１０は、強磁性層ＳＭを含む強磁性積層体を有するソース電極層３と、強磁性層ＤＭを含む強磁性積層体を有するドレイン電極層７と、ソース電極層３及びドレイン電極層７が設けられた半導体層９と、半導体層９に直接又はゲート絶縁層ＧＩを介して設けられたゲート電極層ＧＥとを備え、ソース電極層３とドレイン電極層７のうち少なくとも一方は、半導体層９と強磁性積層体ＳＭ、ＤＭとの間に介在する酸化物半導体層ＳＯ、ＤＯをさらに有し、酸化物半導体層ＳＯ、ＤＯは、半導体層９と、強磁性積層体との間のトンネル障壁を形成することを特徴とする。
【選択図】図１

Description

本発明は、スピンフィルタ効果素子及びスピントランジスタに関する。

近年、スピンエレクトロニクスに対する研究が注目されている。スピントランジスタは、電子のスピンを利用したトランジスタであり、新技術のイノベーションを起こすものとして期待されている。スピントランジスタは、新たな構造の記憶素子や、多機能の論理回路として利用することもでき、また、磁性体プロセスを用いて製造されることから、磁性素子の制御素子としての利用も考えられる。

例えば、下記特許文献１の図１１において、強磁性体からなるソース電極とドレイン電極との間に非磁性の半導体層を設け、この半導体層上にゲート絶縁層を介してゲート電極層を設けたスピントランジスタが開示されている。

この従来技術のスピントランジスタにおいては、ソース電極によってスピン偏極した電子が半導体層に注入される。即ち、ソース電極は通常の電極としての機能と、スピンフィルタ効果膜としての機能を兼ねており、半導体層と共にスピンフィルタ効果素子を構成している。

そして、半導体層のチャネルを通ってドレイン電極内に注入される電子は、その偏極の方向に依存して散乱される。換言すれば、ソース電極から半導体層内のチャネルに注入された電子は、半導体層とドレイン電極との界面でスピン依存散乱する。即ち、ドレイン電極は通常の電極としての機能と、特定の方向に偏極した電子を優先的に受け入れるスピンフィルタ効果膜としての機能とを兼ねており、半導体層と共にスピンフィルタ効果素子を構成している。そのため、ソース電極とドレイン電極の磁化方向が平行の場合には、ソース・ドレイン電極間の抵抗は小さくなり、反平行の場合にはその抵抗は大きくなる。

スピントランジスタの記憶素子等への応用を考えた場合、ソース電極とドレイン電極の磁化方向が平行の場合と反平行の場合における、ソース・ドレイン電極間の抵抗変化率（以下、「ソース・ドレイン電極間の磁気抵抗率」という。）は大きい程好ましい。そして、ソース・ドレイン電極間の磁気抵抗率は、ソース電極又はドレイン電極と半導体層とで構成されるスピンフィルタ効果素子のスピンフィルタ効果の強さ、言い換えると、ソース電極を含むスピンフィルタ効果素子のスピン偏極電子注入効率、及び、ドレイン電極を含むスピンフィルタ効果素子のスピン依存散乱効率に大きく依存する。

スピンフィルタ効果素子のスピン偏極電子注入効率、及びスピン依存散乱効率を向上させるための方法の一つとして、半導体層とスピンフィルタ膜との間にトンネル絶縁層を設ける方法が知られている（例えば、下記特許文献２）。この方法によれば、スピンフィルタ効果膜内でスピン偏極した電子がトンネル絶縁層をトンネルして半導体層内に移動する際（又は、半導体層内のスピン偏極電子がトンネル絶縁層をトンネルしてスピンフィルタ効果膜内に移動する際）にスピン情報を失う（スピン散乱する）確率を低減させることが可能であることが知られている。
特開２００４−１１１９０４号公報 特開２００４−１８６２７４号公報

しかしながら、上述のような従来のスピントランジスタにおいては、トンネル絶縁層を有するスピンフィルタ効果素子を利用しているため、素子抵抗が増大するという問題点があった。スピンフィルタ効果素子及びスピントランジスタの素子抵抗が増大すると、消費電力が増大したり、発熱量が多くなって素子が破壊されたりといった不具合が発生する場合がある。

本発明は、このような課題に鑑みてなされたものであり、素子抵抗が低く、且つ、スピン偏極電子注入効率、又はスピン依存散乱効率の高いスピンフィルタ効果素子、及び、そのようなスピンフィルタ効果素子を用いたスピントランジスタを提供することを目的とする。

上述の課題を解決するため、本発明に係るスピンフィルタ効果素子は、半導体層と、半導体層上に設けられた酸化物半導体層と、強磁性層を有し酸化物半導体層の半導体層側とは反対側に設けられた強磁性積層体とを備え、酸化物半導体層は、半導体層と、強磁性積層体との間のトンネル障壁を形成することを特徴とする。

本発明のスピンフィルタ効果素子によれば、強磁性層を有する強磁性積層体を備えているため、この強磁性積層体がスピンフィルタ効果を担うこととなる。そして、酸化物半導体層は、半導体層と強磁性積層体との間のトンネル障壁を形成しているため、強磁性積層体と半導体層との間に電圧を印加すると、これらの間にトンネル電流が流れる。さらに、トンネル障壁を酸化物半導体層で形成しているため、従来のように絶縁層でトンネル障壁を形成した場合と比較して、トンネル障壁高さが低くなる。そのため、素子抵抗が低く、且つ、スピン偏極電子注入効率又はスピン依存散乱効率の高いスピンフィルタ効果素子を得ることができる。

さらに、酸化物半導体層を構成する原子のうち、酸素原子以外の原子の電気陰性度は、半導体層を構成する半導体原子の電気陰性度よりも小さいことが好ましい。これにより、酸化物半導体層を構成する酸素原子が半導体層に移動する確率を低減させることができる。そのため、酸化物半導体層が半導体層によって還元されたり、酸化物半導体層を構成する原子のうち、酸素原子以外の原子が半導体層を構成する原子と結合したりする確率を低減させることができるため、酸化物半導体層の特性を安定化させることができる。また、半導体層が酸化物半導体層によって酸化される確率を低減させることができるため、半導体層の特性を安定化させることができる。その結果、特性の安定したスピンフィルタ効果素子が得られる。

また、本発明に係るスピントランジスタは、強磁性層を含む強磁性積層体を有するソース電極層と、強磁性層を含む強磁性積層体を有するドレイン電極層と、ソース電極層及びドレイン電極層が設けられた半導体層と、半導体層に直接又はゲート絶縁層を介して設けられたゲート電極層とを備え、ソース電極層とドレイン電極層のうち少なくとも一方は、半導体層と強磁性積層体との間に介在する酸化物半導体層をさらに有し、酸化物半導体層は、半導体層と、強磁性積層体との間のトンネル障壁を形成することを特徴とする。

本発明のスピントランジスタによれば、ゲート電極層に電圧を印加することにより、この電圧に対応して半導体層内にチャネルが形成されるため、ソース電極層から半導体層のチャネル内に流れ込むキャリアが増加する。そのため、通常の電界効果トランジスタと同様の機能を発揮する。また、この際、強磁性層を含む強磁性積層体を有するソース電極層はスピンフィルタ効果膜として機能するため、ソース電極層の磁化方向と同方向にスピン偏極したキャリアが半導体層に注入される。

そして、半導体層に注入されたスピン偏極キャリアは、ドレイン電極層に流れ込む。この際、強磁性層を含む強磁性積層体を有するドレイン電極層は、スピンフィルタ効果膜として機能するため、半導体層に注入されたスピン偏極キャリアは、半導体層とドレイン電極層との界面において、スピン依存散乱することとなる。

即ち、ソース電極層の磁化方向がドレイン電極層の磁化方向とは逆向きの場合、半導体層に注入されたスピン偏極キャリアは半導体層とドレイン電極層の界面において大部分が反射され、ドレイン電極層には流れ込みにくい。一方、ソース電極層の磁化方向がドレイン電極層の磁化方向と同一の場合、半導体層に注入されたスピン偏極キャリアは半導体層とドレイン電極層の界面を大部分が通過し、ドレイン電極層に流れ込み易い。そのため、ソース電極層とドレイン電極層の磁化方向が平行の場合と反平行の場合とでは、ソース・ドレイン電極層間の抵抗値が異なることとなる。

そして、本発明のスピントランジスタでは、酸化物半導体層は、半導体層と強磁性積層体との間のトンネル障壁を形成しているため、従来のように絶縁層でトンネル障壁を形成した場合と比較して、トンネル障壁高さが低くなる。そのため、素子抵抗が低く、且つ、スピン偏極電子注入効率の高いスピンフィルタ効果素子、及び／又は、スピン依存散乱効率の高いスピンフィルタ効果素子を用いたスピントランジスタが得られる。

さらに、酸化物半導体層を構成する原子のうち、酸素原子以外の原子の電気陰性度は、半導体層を構成する半導体原子の電気陰性度よりも小さいことが好ましい。これにより、酸化物半導体層を構成する酸素原子が半導体層に移動する確率を低減させることができる。そのため、酸化物半導体層が半導体層によって還元されたり、酸化物半導体層を構成する原子のうち、酸素原子以外の原子が半導体層を構成する原子と結合したりする確率を低減させることができるため、酸化物半導体層の特性を安定化させることができる。また、半導体層が酸化物半導体層によって酸化される確率を低減させることができるため、半導体層の特性を安定化させることができる。その結果、特性の安定したスピントランジスタが得られる。

さらに、酸化物半導体層は、その抵抗率が１０^−４Ωｃｍ以上、１０^５Ωｃｍ以下であることが好ましい。これにより、酸化物半導体層は、その抵抗値が１０^−４Ωｃｍ以上であるため、ソース電極層から半導体層へのスピン偏極電子注入効率が十分に高くすることができ、また、半導体層からドレイン電極層へ電子が移動する際のスピン依存散乱効果を高くすることができる。また、酸化物半導体層は、その抵抗値が１０^５Ωｃｍ以下であるため、スピントランジスタの素子抵抗を十分に低くすることができる。

さらに、半導体層はＳｉで構成されており、酸化物半導体層は、ＢｅＯ、ＺｎＯ、ＣｄＯ、及びＩｎ_２Ｏ_３のいずれかの化合物で形成されていることが好ましい。

さらに、ソース電極層とドレイン電極層のうち少なくとも一方が有する強磁性積層体は、酸化物半導体層と強磁性層との間に非磁性金属層をさらに含むことが好ましい。これにより、ソース電極層とドレイン電極層のうち少なくとも一方と半導体層との間において、抵抗値の整合性を高めることができる。その結果、ソース電極層から半導体層へ電子が移動する際のスピン偏極電子注入効率を高めること、及び／又は、半導体層からドレイン電極層へ電子が移動する際のスピン依存散乱効果を高めることができる。

さらに、非磁性金属層は、Ｃｕ、Ａｌ、及びＺｎのうちのいずれかの金属、又はいずれかを含む合金であることが好ましい。

さらに、ソース電極層とドレイン電極層のうち少なくとも一方の磁化方向は固定されていることが好ましい。これにより、ソース電極層とドレイン電極層のそれぞれの磁化方向の相対的な角度を変更させることが容易になる。その結果、ソース・ドレイン電極間の抵抗値を容易に変化させることが可能なスピントランジスタを得ることができる。

さらに、ソース電極層とドレイン電極層の保磁力は、互いに異なることが好ましい。これにより、ソース電極層とドレイン電極層のそれぞれの磁化方向の相対的な角度を変更させることによってソース・ドレイン電極間の抵抗値をより容易に変化させることが可能なスピントランジスタを得ることができる。

さらに、ソース電極層とドレイン電極層の少なくとも一方は、形状異方性によってその磁化方向が固定されていることが好ましい。これにより、ソース電極層とドレイン電極層の少なくとも一方を適切な形状になるように形成するだけで、その磁化方向を固定することができる。

また、ソース電極層とドレイン電極層の少なくとも一方は、強磁性層と接する反強磁性層をさらに含み、ソース電極層とドレイン電極層の少なくとも一方の磁化方向は、反強磁性層からの交換結合磁界によって固定されていることが好ましい。これにより、ソース電極層やドレイン電極層の形状に関わらず、その磁化方向を固定することができる。

本発明によれば、素子抵抗が低く、且つ、スピン偏極電子注入効率、又はスピン依存散乱効率の高いスピンフィルタ効果素子、及び、そのようなスピンフィルタ効果素子を用いたスピントランジスタが提供される。

以下、実施の形態に係るスピンフィルタ効果素子及びスピントランジスタについて、添付図面を参照しながら詳細に説明する。なお、各図面において、同一要素には同一符号を用いることとし、重複する説明は省略する。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。

図１は、本発明の実施形態に係るスピンフィルタ効果素子１１、１３を備えたスピントランジスタ１０の縦断面構成を示す模式図である。

本実施形態に係るスピントランジスタ１０は、半導体層９と、半導体層９に設けられたソース電極層３と、半導体層９に設けられたドレイン電極層７と、半導体層９にゲート絶縁層ＧＩを介して設けられたゲート電極層ＧＥとを備えている。スピントランジスタ１０の積層方向は、図１のＺ軸に沿った方向となる。

ソース電極層３は、強磁性層ＳＭと、半導体層９と強磁性層ＳＭとの間に介在する酸化物半導体層ＳＯとを有している。そして、酸化物半導体層ＳＯは、半導体層９と強磁性層ＳＭとの間のトンネル障壁を形成するように薄く形成されている。そのため、半導体層９と強磁性層ＳＭとの間に電圧を印加すると、これらの間にトンネル電流を流すことが可能となっている。なお、このトンネル電流は、後述のようにスピン偏極電子の移動によって生じるスピン偏極電流である。

ドレイン電極層７は、半導体層９上にソース電極層３と離間するように設けられており、ソース電極層３と同様の構成を有している。即ち、ドレイン電極層７は、強磁性層ＤＭと、半導体層９と強磁性層ＤＭとの間に介在する酸化物半導体層ＤＯとを有している。そして、酸化物半導体層ＤＯは、半導体層９と強磁性層ＤＭとの間のトンネル障壁を形成するように薄く形成されている。そのため、半導体層９と強磁性層ＤＭとの間に電圧を印加すると、これらの間にトンネル電流を流すことが可能となっている。なお、このトンネル電流は、後述のようにスピン偏極電子によるスピン偏極電流である。

ゲート電極層ＧＥは、半導体層９のソース電極層３及びドレイン電極層７が設けられた側とは反対側にゲート絶縁層ＧＩを介して設けられている。なお、ゲート電極層ＧＥは、半導体層９のソース電極層３及びドレイン電極層７が設けられた側に設けてもよく、また、ゲート絶縁層ＧＩを介さずに半導体層９とショットキー接触するように半導体層９に設けてもよい。

ソース電極層３とゲート電極層ＧＥとの間にはゲート電圧Ｖ_ＧＳが印加可能となっており、ソース電極層３とドレイン電極層７との間には、ドレイン電圧Ｖ_ＤＳが印加可能となっている。ゲート電圧Ｖ_ＧＳ及びドレイン電圧Ｖ_ＤＳの印加の有無は、それぞれ、ソース電極層３とゲート電極層ＧＥとの間に介在するスイッチＳＷ１及びソース電極層３とドレイン電極層７との間に介在するスイッチＳＷ２によって決定される。

ソース電極層３が有する強磁性層ＳＭの磁化方向ＳＭＭ（ソース電極層３の磁化方向ＳＭＭ）は、図１のＹ軸の正方向に沿った方向を向いており、後述のようにその方向に固定されている。また、ドレイン電極層７が有する強磁性層ＤＭの磁化方向ＤＭＭ（ドレイン電極層７の磁化方向ＤＭＭ）は、図１のＹ軸の負方向に沿った方向を向いており、後述のようにその方向に固定されており、磁化方向ＤＭＭは外部磁場の印加等によって１８０度反転可能となっている。

半導体層９を構成する材料としては、ＳｉやＧａＡｓ等の化合物半導体を用いることができる。なお、半導体層９の導電型はｎ型、ｐ型のいずれであってもよい。

酸化物半導体層ＳＯ、ＤＯを構成する材料は、酸化物半導体層ＳＯ、ＤＯを構成する原子のうち、酸素原子以外の原子の電気陰性度が、半導体層９を構成する半導体原子の電気陰性度よりも小さくなるように選択することが好ましい。例えば、半導体層９がＳｉで構成されている場合、酸化物半導体層ＳＯ、ＤＯは、Ｓｉよりも電気陰性度が小さいＢｅ、Ｚｎ、Ｃｄ、又はＩｎの酸化物であるＢｅＯ、ＺｎＯ、ＣｄＯ、又はＩｎ_２Ｏ_３で構成することが好ましい。また、酸化物半導体層ＳＯ、ＤＯは、上述のようにそれぞれ半導体層９と強磁性層ＳＭとの間、及び、半導体層９と強磁性層ＤＭとの間のトンネル障壁を形成する膜厚となっており、例えば１〜５ｎｍとなっている。また、酸化物半導体層ＳＯ、ＤＯを構成する材料は、その抵抗率が１０^−４Ωｃｍ以上、１０^５Ωｃｍ以下であることが好ましい。

強磁性層ＳＭ、ＤＭは、例えばＣｏＦｅ、ＮｉＦｅ、ＦｅＮｉＣｏ、ＣｏＦｅＢ等の強磁性金属で形成することができ、その厚さは例えば１０〜１００ｎｍである。なお、本実施形態においては、強磁性層ＳＭ及び強磁性層ＤＭは、それぞれ単独で強磁性積層体となる。また、強磁性層ＳＭ及び強磁性層ＤＭ上に、ソース電極層３及びドレイン電極層７を保護するための金属材料等からなる保護層をさらに設けてもよい。この場合、強磁性層ＳＭと保護層とで強磁性積層体となり、強磁性層ＤＭと保護層とで強磁性積層体となる。

ゲート電極層ＧＥは、例えば、Ａｕ、Ａｇ、又はＣｕ等の金属や、これらの金属を含む合金で形成することができ、その厚さは例えば５〜１０００ｎｍである。ゲート絶縁層ＧＩは、例えばＳｉＯ_２、ＡｌＯ_２等の非磁性の絶縁材料で形成することができる。

図２は、図１のＺ軸方向から見たスピントランジスタ１０の平面構成を示す図である。

図２に示すように、ソース電極層３は、Ｙ軸に沿った方向に延びた平面形状となっている。具体的には、ソース電極層３は、一定幅のソース電極層中間部３ａと、ソース電極層中間部３ａの長手方向の両端に接する２つのソース電極層先端部３ｂとを有している。ソース電極層３がこのような形状となっているため、ソース電極層３の磁化方向ＳＭＭは、ソース電極層３の長手方向に向くこととなる。さらに、ソース電極層３の長手方向の両端部には先鋭な形状のソース電極層先端部３ｂが形成されているため、ソース電極層３が有する強磁性層ＳＭ（図１参照）内には磁区が形成され難くなっている。そのため、ソース電極層３の磁化方向ＳＭＭは外部磁場が印加等されても、その向きが非常に変化し難くなっており、ソース電極層３の磁化方向ＳＭＭは固定されている。

即ち、ソース電極層３の磁化方向ＳＭＭは、ソース電極層３の形状異方性によって固定されている。なお、ソース電極層３の磁化方向ＳＭＭが、図２のＹ軸の正方向を向く場合と、Ｙ軸の負方向を向く場合の形状異方性エネルギーは同等となる。図２に示すようにソース電極層３の磁化方向ＳＭＭをＹ軸の正方向に向かせるには、例えば強い外部磁場をＹ軸の正方向に印加すればよい。その後、磁化方向ＳＭＭをＹ軸の負方向に向かせるには（磁化方向ＳＭＭを反転させるには）、例えば強い外部磁場をＹ軸の負方向に印加すればよい。

なお、本明細書において「磁性層の磁化方向が固定されている」とは、ノイズ磁界等によってはその磁化方向が変化しない状態を意味する。即ち、外部磁場の印加等を行っていない状態において磁性層の磁化方向は一定の方向を向いていることを意味する。そのため、磁性層の保磁力よりも大きな外部磁場を印加等すれば、磁性層の磁化方向を変更させることが可能である。また、ソース電極層３の保磁力の大きさは、例えば５０〜５００Oeとすることができる。

また、ドレイン電極層７は、ソース電極層３と同様にＹ軸に沿った方向に延びた平面形状となっている。しかし、ドレイン電極層７は、一定幅のドレイン電極層中間部７ａの長手方向の一方の端部にのみドレイン電極層先端部７ｂが接しており、他方の端部には矩形状のドレイン電極層矩形部７ｃが接している点でソース電極層３の形状と異なる。ドレイン電極層７がこのような形状となっているため、ドレイン電極層７の磁化方向ＤＭＭは、ドレイン電極層７の長手方向に固定されている。しかし、ドレイン電極層７が有する強磁性層ＤＭ（図１参照）のドレイン電極層矩形部７ｃの領域には磁区が形成され易くなる。そのため、ドレイン電極層７に外部磁場を印加等すると、ドレイン電極層７の磁化方向ＤＭＭは容易に反転することとなる。即ち、ソース電極層３とドレイン電極層７の保磁力は、互いに異なっており、ソース電極層３の保磁力は、ドレイン電極層７の保磁力よりも大きくなっている。ドレイン電極層７の保磁力の大きさは、例えば１０〜３００Oeとすることができる。

ソース電極層３のソース電極層中間部３ａの幅ｗ３ａは、例えば０．０５〜２μｍとすることができ、ソース電極層先端部３ｂの長さｈ３ｂは、例えば０．４〜５μｍとすることができる。また、ソース電極層３の長さｈ３は、例えば１〜１００μｍとすることができる。即ち、幅ｗ３ａと長さｈ７の比率は、２０〜１０００であり、この場合には十分に形状異方性を有し、磁化方向ＳＭＭを十分に固定することができる。

ドレイン電極層７のドレイン電極層中間部７ａの幅ｗ７ａは、例えば０．０５〜２μｍとすることができ、ドレイン電極層先端部７ｂの長さｈ７ｂは、例えば０．４〜５μｍとすることができる。また、ドレイン電極層矩形部７ｃの幅ｗ７ｃは、例えば１〜１０μｍとすることができ、ドレイン電極層矩形部７ｃの長さｈ７ｃは、例えば１〜２０μｍとすることができる。また、ドレイン電極層７の長さｈ７は、例えば１〜１００μｍとすることができる。即ち、幅ｗ７ａと長さｈ７の比率は、２０〜１０００であり、この場合には適切な強さで磁化方向ＤＭＭを固定することができる。

また、図２におけるスピントランジスタ１０のＩ−Ｉ矢印断面図は図１であり、図２におけるスピントランジスタ１０のＩＩＩ−ＩＩＩ矢印断面図は図３となる。図１〜図３に示すように、スピントランジスタ１０の積層方向（Ｚ軸に沿った方向）から見ると、ソース電極層３及びドレイン電極層７は、その一部において半導体層９と直接接触している。具体的には、ソース電極層３及びドレイン電極層７は、ソース電極層中間部３ａの一部とドレイン電極層中間部７ａの一部において、半導体層９と直接接触している。ソース電極層３及びドレイン電極層７のその他の部分は、ＳｉＯ_２等の絶縁材料からなるギャップ層８を介して半導体層９に設けられている。そのため、ソース電極層３から半導体層９に電子が移動する際、電子はソース電極層３のうち半導体層９と直接接触する部分のみから半導体層９内に移動する。同様に、半導体層９からドレイン電極層７に電子が移動する際、電子は半導体層９のうちドレイン電極層７と直接接触する部分のみからドレイン電極層７内に移動する。このように、ソース電極層３及びドレイン電極層７は、それらの長手方向の端部であるソース電極層先端部３ｂ、ドレイン電極層先端部７ｂ、及びドレイン電極層矩形部７ｃ以外の部分において、半導体層９と直接接触することが好ましい。

次に、図４及び図５を用いて、本実施形態のスピントランジスタ１０の動作について説明する。以下、半導体層９の導電型がｎ型の場合のスピントランジスタ１０の動作について説明する。

図４及び図５は、本実施形態に係るスピンフィルタ効果素子１１、１３を備えたスピントランジスタ１０の縦断面構成を示す模式図である。図４に示すスピントランジスタ１０は、図１に示すスピントランジスタ１０のスイッチＳＷ１及びスイッチＳＷ２をオンにしたものを示している。また、図５に示すスピントランジスタ１０は、図１に示すスピントランジスタ１０のスイッチＳＷ１及びスイッチＳＷ２をオンにし、さらに、ドレイン電極層７の磁化方向ＤＭＭを１８０度反転させたものを示している。

図４に示すように、スイッチＳＷ１をオンにすると、ソース電極層３とゲート電極層ＧＥとの間には、ゲート電極層ＧＥ側が負となるようにゲート電圧Ｖ_ＧＳが印加される。すると、半導体層９のゲート電極層ＧＥが設けられた側とは反対側の端部には、ｎチャネル９Ｃが形成される。

また、スイッチＳＷ２をオンにすると、ソース電極層３とドレイン電極層７との間には、ドレイン電極層７側が正となるようにドレイン電圧Ｖ_ＤＳが印加される。すると、酸化物半導体層ＳＯは半導体層９と強磁性層ＳＭとの間のトンネル障壁を形成しているため、半導体層９と強磁性層ＳＭとの間にトンネル電流が流れる。半導体層９と強磁性層ＳＭとの間に流れるトンネル電流の大きさは、ドレイン電圧Ｖ_ＤＳの大きさに依存するため、スピントランジスタ１０は通常の電界効果トランジスタと同様の機能を発揮する。また、この際、強磁性層ＳＭ内の電子ｅｍはソース電極層３の磁化の方向ＳＭＭと同方向にスピン偏極しているため、スピン偏極電子ｅｍが半導体層９内のｎチャネル９Ｃ内に移動する。即ち、半導体層９と強磁性層ＳＭとの間に流れるトンネル電流は、スピン偏極電子ｅｍの移動によって生じるスピン偏極電流である。そのため、強磁性層ＳＭはスピンフィルタ効果を担っており、ソース電極層３は半導体層９内にスピン偏極電子ｅｍを注入するスピンフィルタ効果膜として機能し、ソース電極層３と半導体層９とで、スピンフィルタ効果素子１１を構成している。

そして、酸化物半導体層ＤＯは半導体層９と強磁性層ＤＭとの間のトンネル障壁を形成しているため、半導体層９に注入されたスピン偏極電子ｅsは強磁性層ＤＭに流れ込む。即ち、強磁性層ＤＭと半導体層９との間に流れるトンネル電流は、スピン偏極電子ｅsの移動によって生じるスピン偏極電流である。しかし、ドレイン電極層７の磁化方向ＤＭＭとスピン偏極電子ｅsのスピン偏極方向とは反平行であるため、スピン偏極電子ｅsの大部分は半導体層９とドレイン電極層７の界面において反射され、スピン偏極電子ｅsのうちドレイン電極層７に流れ込む電子は僅かとなる。即ち、強磁性層ＤＭはスピンフィルタ効果を担っており、ドレイン電極層７は半導体層９内の電子のうち特定の方向にスピン偏極した電子を優先的に受け入れるスピンフィルタ効果膜として機能し、ドレイン電極層７と半導体層９とで、スピンフィルタ効果素子１３を構成している。

一方、図５に示すように、図４に示す状態からドレイン電極層７の磁化方向ＤＭＭを１８０度反転させると、スピン偏極電子ｅsのスピン偏極方向とドレイン電極層７の磁化方向ＤＭＭが平行になる。そのため、スピン偏極電子ｅsの大部分は半導体層９とドレイン電極層７の界面において反射されることなく、ドレイン電極層７に流れ込む。

そのため、スピントランジスタ１０は、ソース電極層３の磁化方向ＳＭＭとドレイン電極層７の磁化方向ＤＭＭが平行の場合と反平行の場合とでは、ソース電極層３−ドレイン電極層７間の抵抗値が異なることとなる。即ち、スピントランジスタ１０は、ソース電極層３の磁化方向ＳＭＭと、ドレイン電極層７の磁化方向ＤＭＭについて、磁気抵抗効果を発揮することとなる。

上述のスピントランジスタ１０の動作については、半導体層９の導電型がｎ型であるとして説明したが、半導体層９の導電型がｐ型であっても同様に考えることができる。半導体層９の導電型がｐ型の場合、上述の説明において、キャリアである電子はホールとなり、電圧の印加方向は逆となる。また、強磁性層ＳＭ、ＤＭ内や半導体層９内のホールのスピンの向きは、半導体層９の導電型がｎ型である場合とは逆になる。

上述のような本実施形態に係るスピンフィルタ効果素子１１，１３によれば、半導体層９と強磁性層ＳＭ、ＤＭとの間のトンネル障壁を、それぞれ酸化物半導体層ＳＯ、ＤＯで形成しているため（図１、図４及び図５参照）、従来のように絶縁層でトンネル障壁を形成した場合と比較して、トンネル障壁高さが低くなる。その結果、素子抵抗が低くなるため、消費電力が小さく、且つ、スピン偏極電子注入効率又はスピン依存散乱効率の高いスピンフィルタ効果素子１１，１３を得ることができる。

さらに、本実施形態のスピンフィルタ効果素子１１，１３では、好ましくは酸化物半導体層ＳＯ、ＤＯを構成する半導体原子の電気陰性度は、半導体層９を構成する原子のうち、酸素原子以外の原子の電気陰性度よりも小さくなるように、酸化物半導体層ＳＯ、ＤＯ及び半導体層９を構成する材料を選択している。この場合、酸化物半導体層ＳＯ、ＤＯを構成する酸素原子が半導体層９に移動する確率を低減させることができる。そのため、酸化物半導体層ＳＯ、ＤＯが半導体層９によって還元されたり、酸化物半導体層ＳＯ、ＤＯを構成する原子のうち、酸素原子以外の原子が半導体層９を構成する原子と結合したりする確率を低減させることができるため、酸化物半導体層ＳＯ、ＤＯの特性を安定化させることができる。また、半導体層９が酸化物半導体層ＳＯ、ＤＯによって酸化される確率を低減させることができるため、半導体層９の特性を安定化させることができる。その結果、特性の安定したスピンフィルタ効果素子１１，１３が得られる。

また、上述のような本実施形態に係るスピントランジスタ１０（図１、図４及び図５参照）によれば、酸化物半導体層ＳＯ、ＤＯは、それぞれ半導体層９と強磁性層ＳＭ、ＤＭとの間のトンネル障壁を形成しているため、従来のように絶縁層でトンネル障壁を形成した場合と比較して、トンネル障壁高さが低くなる。その結果、素子抵抗が低くなるため、消費電力が小さく、且つ、スピン偏極電子注入効率の高いスピンフィルタ効果素子、及び、スピン依存散乱効率の高いスピンフィルタ効果素子１１、１３を用いたスピントランジスタ１０が得られる。

さらに、本実施形態に係るスピントランジスタ１０においては、好ましくは、酸化物半導体層ＳＯ、ＤＯを構成する原子のうち、酸素原子以外の原子の電気陰性度は、半導体層９を構成する半導体原子の電気陰性度よりも小さくなるように、酸化物半導体層ＳＯ、ＤＯ及び半導体層９を構成する材料を選択している。この場合、酸化物半導体層ＳＯ、ＤＯを構成する酸素原子が半導体層９に移動する確率を低減させることができる。そのため、酸化物半導体層ＳＯ、ＤＯが半導体層９によって還元されたり、酸化物半導体層ＳＯ、ＤＯを構成する原子のうち、酸素原子以外の原子が半導体層９を構成する原子と結合したりする確率を低減させることができるため、酸化物半導体層ＳＯ、ＤＯの特性を安定化させることができる。また、半導体層９が酸化物半導体層ＳＯ、ＤＯによって酸化される確率を低減させることができるため、半導体層９の特性を安定化させることができる。その結果、特性の安定したスピントランジスタ１０が得られる。

本実施形態に係るスピントランジスタ１０においては、好ましくは、酸化物半導体層ＳＯ、ＤＯは、その抵抗率が１０^−４Ωｃｍ以上、１０^５Ωｃｍ以下としている。酸化物半導体層ＳＯ、ＤＯが抵抗値が１０^−４Ωｃｍ以上である場合、ソース電極層３から半導体層９へのスピン偏極電子注入効率が十分に高くなり、また、半導体層９からドレイン電極層７へ電子が移動する際のスピン依存散乱効果を高くすることができる。また、酸化物半導体層ＳＯ、ＤＯの抵抗値が１０^５Ωｃｍ以下である場合、スピントランジスタ１０の素子抵抗を十分に低くすることができる。

また、本実施形態に係るスピントランジスタ１０においては、ソース電極層３の磁化方向ＳＭＭとドレイン電極層７の磁化方向ＤＭＭは、それぞれ固定されている（図２参照）。また、好ましくは、ソース電極層３とドレイン電極層７の保磁力は、互いに異なるように、それぞれの磁化方向ＳＭＭ、ＤＭＭを固定している。そのため、ソース電極層３の磁化方向ＳＭＭとドレイン電極層７の磁化方向の相対的な角度を変更させることが容易となっている。その結果、ソース電極層３−ドレイン電極層７間の抵抗値をより容易に変化させることが可能なスピントランジスタ１０を得ることができる。

さらに、本実施形態に係るスピントランジスタ１０においては、ソース電極層３の磁化方向ＳＭＭとドレイン電極層７の磁化方向ＤＭＭは、それぞれ形状異方性によって固定されている（図２参照）。そのため、ソース電極層３とドレイン電極層７を適切な形状になるように形成するだけで、それぞれの磁化方向ＳＭＭ、ＤＭＭを固定することが可能となっている。

本実施形態においては、ソース電極層３の磁化方向ＳＭＭとドレイン電極層７の磁化方向ＤＭＭの双方がそれぞれ固定されているが、一方のみ固定されていてもよい。

また、本実施形態に係るスピントランジスタ１０においては、スピントランジスタ１０の積層方向（Ｚ軸に沿った方向）から見ると、ソース電極層３及びドレイン電極層７は、ソース電極層中間部３ａの一部とドレイン電極層中間部７ａの一部において半導体層９と直接接触している（図２参照）。これにより、ソース電極層３の強磁性層ＳＭのうち、磁区が安定している部分、即ち、強磁性層ＳＭのソース電極層中間部３ａからのみ半導体層９内にスピン偏極電子を注入することができる。そのため、ソース電極層３から半導体層９へ電子が移動する際のスピン偏極電子注入効率をより高めることが可能となっている。同様に、本実施形態に係るスピントランジスタ１０においては、ドレイン電極層７の強磁性層ＤＭのうち、磁区が安定している部分、即ち、強磁性層ＤＭのドレイン電極層中間部７ａのみに対して、半導体層９から電子を移動させることができる。そのため、半導体層９からドレイン電極層７へ電子が移動する際のスピン依存散乱効果を高めることができる。

上述の実施形態においては、ソース電極層３については、ソース電極層中間部３ａの一部が半導体層９と直接接触しているが、例えば、ソース電極層中間部３ａの一部及び一方のソース電極層先端部３ｂが半導体層９と直接接触していてもよい。同様に上述の実施形態においては、ドレイン電極層７については、ドレイン電極層中間部７ａの一部が半導体層９と直接接触しているが、例えば、ドレイン電極層中間部７ａの一部及びソース電極層先端部７ｂが半導体層９と直接接触していてもよい。

次に、本実施形態に係るスピンフィルタ効果素子及びスピントランジスタの変形例について説明する。

図６は、本実施形態の変形例に係るスピンフィルタ効果素子、及びスピントランジスタの一部の縦断面構成を示す模式図である。

図６（Ａ）に示すように、ソース電極層３ｘは、酸化物半導体層ＳＯと強磁性層ＳＭとの間に非磁性金属層ＳＲをさらに有していてもよい。この非磁性金属層ＳＲは、例えば、Ｃｕ、Ａｌ、及びＺｎのうちのいずれかの金属、又はいずれかを含む合金で形成することができる。また、非磁性金属層ＳＲの厚さは、例えば０．２ｎｍ以上１ｎｍ以下とすることができる。スピンフィルタ効果素子１１ｘ及びスピントランジスタが有するソース電極層３ｘをこのような構成にすることにより、ソース電極層３ｘと半導体層９との間において、抵抗値の整合性を高めることができる。その結果、ソース電極層３ｘから半導体層９へ電子が移動する際のスピン偏極電子注入効率をより高めることが可能となる。なお、この場合、強磁性層ＳＭと非磁性金属層ＳＲとで強磁性積層体となる。

同様に、図６（Ｂ）に示すように、ドレイン電極層７ｘは、酸化物半導体層ＤＯと強磁性層ＤＭとの間に非磁性金属層ＤＲをさらに有していてもよい。この非磁性金属層ＤＲは、非磁性金属層ＳＲと同様の材質、膜厚とすることができる。スピンフィルタ効果素子１３ｘ及びスピントランジスタが有するソース電極層７ｘをこのような構成にすることにより、ドレイン電極層７ｘと半導体層９との間において、抵抗値の整合性を高めることができる。その結果、ドレイン電極層７ｘから半導体層９へ電子が移動する際のスピン偏極電子注入効率をより高めることが可能となる。なお、この場合、強磁性層ＤＭと非磁性金属層ＤＲとで強磁性積層体となる。また、ソース電極層３ａ及びドレイン電極層７ｘの双方が、それぞれ非磁性金属層ＳＲ及び非磁性金属層ＤＲを有していてもよく、また、ソース電極層３ｘ及びドレイン電極層７ｘの一方のみが、非磁性金属層ＳＲ又は非磁性金属層ＤＲを有していてもよい。

図７は、本実施形態の他の態様の変形例に係るスピンフィルタ効果素子、及びスピントランジスタの一部の縦断面構成を示す模式図である。

図７（Ａ）に示すように、ソース電極層３ｙは、さらに強磁性層ＳＭと接する反強磁性層ＳＡを有していてもよい。この反強磁性層ＳＡは、例えば、ＰｔＭｎ、ＩｒＭｎ、及びＲｈＭｎ等で形成することができる。また、反強磁性層ＳＡの厚さは、例えば５ｎｍ以上１０ｎｍ以下とすることができる。スピンフィルタ効果素子１１ｙ及びスピントランジスタが有するソース電極層３ｙをこのような構成にすることにより、磁場中アニール処理を行うと反強磁性層ＳＡと強磁性層ＳＭとの間には交換結合磁界ＳＡＪが働くため、磁化方向ＳＭＭは固定される。その結果、ソース電極層３ｙの形状に関わらず、その磁化方向ＳＭＭを固定することができる。なお、この場合、反強磁性層ＳＡと強磁性層ＳＭと非磁性金属層ＳＲとで強磁性積層体となる。また、この場合、ソース電極層３ｙは、非磁性金属層ＳＲを有していなくてもよい。

同様に、図７（Ｂ）に示すように、ドレイン電極層７ｙは、さらに強磁性層ＤＭと接する反強磁性層ＤＡを有していてもよい。この反強磁性層ＤＡは、反強磁性層ＳＡと同様の材質、膜厚とすることができる。スピンフィルタ効果素子１３ｙ及びスピントランジスタが有するドレイン電極層７ｙをこのような構成にすることにより、磁場中アニール処理を行うと反強磁性層ＤＡと強磁性層ＤＭとの間には交換結合磁界ＤＡＪが働くため、磁化方向ＤＭＭは固定される。その結果、ドレイン電極層７ｙの形状に関わらず、その磁化方向ＤＭＭを固定することができる。なお、この場合、反強磁性層ＤＡと強磁性層ＤＭと非磁性金属層ＤＲとで強磁性積層体となる。また、この場合、ドレイン電極層７ｙは、非磁性金属層ＤＲを有していなくてもよい。また、ソース電極層３ｙ及びドレイン電極層７ｙの双方が、それぞれ反強磁性層ＳＡ及び反強磁性層ＤＡを有していてもよく、また、ソース電極層３ｙ及びドレイン電極層７ｙの一方のみが、反強磁性層ＳＡ又は反強磁性層ＤＡを有していてもよい。

上述のように、ソース電極層３ｙ及びドレイン電極層７ｙが、それぞれ反強磁性層ＳＡ及び反強磁性層ＤＡによって、その磁化方向ＳＭＭ、ＤＭＭが固定されている場合、ソース電極層３ｙ及びドレイン電極層７ｙの形状の自由度が増すという利点がある。例えば、図８に示すように、ソース電極層３ｙ及びドレイン電極層７ｙの形状は、スピントランジスタ１０の積層方向（Ｚ軸に沿った方向）から見て、正方形状にすることができる。また、ソース電極層３ｙ及びドレイン電極層７ｙの形状は、矩形状、円形状、又は楕円状等にすることもできる。

以下、本発明の効果をより一層明らかなものとするため、実施例を用いて説明する。

実施例として５種類スピントランジスタの試料を作成した。それぞれの実施例の試料は、上述の実施形態における酸化物半導体層ＳＯ、ＤＯの材質のみが異なるようにした。具体的な作成方法は以下の通りである。

まず、ＳＯＩ基板を用意し、表面の自然酸化膜層をフッ酸によって除去した。その後、後の工程でソース電極層及びドレイン電極層の一部がＳｉ表面と直接接触するように（図２参照）、ＳＯＩ基板表面の矩形状の領域以外の部分に、ギャップ層としてのＳｉＯ_２膜を２５０ｎｍ成膜した。そして、ＳＯＩ基板全面に、酸化物半導体層（１．６ｎｍ）、強磁性層としてのＣｏＦｅ（１０ｎｍ）、保護層としてのＲｕ（２ｎｍ）／Ｔａ（２ｎｍ）をこの順にスパッタリング法によって積層した。酸化物半導体層としては、５つの実施例ごとにそれぞれ、ＢｅＯ、ＺｎＯ、ＣｄＯ、Ｉｎ_２Ｏ_３、及びＳｎＯ_２とした。

その後、パターニングを行い、酸化物半導体層／ＣｏＦｅ／Ｒｕ／Ｔａ積層膜の一部をイオンミリングによって除去することによって、図２に示すソース電極層３及びドレイン電極層７と同様な形状のソース電極層及びドレイン電極層を形成した。ソース電極層の形状としては、ｈ３＝２０μｍ、ｈ３ｂ＝２μｍ、ｗ３ａ＝０．５μｍとした。また、ドレイン電極層の形状としては、ｈ７＝２０μｍ、ｗ７ｃ＝ｈ７ｃ＝５μｍ、ｈ７ｂ＝２μｍ、ｗ７ａ＝０．７５μｍとした。

続いて、ソース電極層及びドレイン電極層に電圧を印加するためのＣｕ配線を施し、各層の結晶化促進のために２７０度３時間のアニール処理を行った。

このようにして作製した５種類の実施例のそれぞれについて、ソース電極層及びドレイン電極層の長手方向に外部磁界を印加しながらソース電極層とドレイン電極層間の抵抗値を四端子法によって測定し、ソース電極層とドレイン電極層間の室温における磁気抵抗率を求めた。図９〜図１３にその測定結果を示す。図９〜図１３は、酸化物半導体層にそれぞれＢｅＯ、ＺｎＯ、ＣｄＯ、Ｉｎ_２Ｏ_３、及びＳｎＯ_２を用いた実施例についての磁気低効率の測定結果であり、横軸は印加磁界（外部磁界）、縦軸は磁気抵抗効果率（ＭＲ）を示している。

図９〜図１３に示すように、いずれの実施例においても磁気抵抗効果が観測された。ＭＲの最大値は、図９〜図１３の順にそれぞれ２．３％、１．７％、０．４２％、０．７７％、０．３１％となった。また、いずれの実施例においても、正方向に磁界を印加した場合、印加磁界が０〜１４５Ｏｅ付近までは素子抵抗が印加磁界に略比例する傾向が見られた。また、印加磁界が１４５Ｏｅを超えた付近で、素子抵抗の増大が見られた。印加磁界をさらに増加させると、素子抵抗は再び増加したが、印加磁界が３２５Ｏｅを越えた付近で、素子抵抗の急激な減少が見られた。また、負方向に磁界を印加した場合も同様の傾向が見られた。即ち、印加磁界が０〜−１４５Ｏｅ付近までは素子抵抗が印加磁界に略比例する傾向が見られた。また、印加磁界が−１４５Ｏｅを超えた付近で、素子抵抗の増大が見られた。印加磁界をさらに増加させると、素子抵抗は再び増加したが、印加磁界が−３２５Ｏｅを越えた付近で、素子抵抗の急激な減少が見られた。

これらの結果より、各実施例のソース電極層の保磁力は約３２５Ｏｅであり、約３２５Ｏｅ（又は−３２５Ｏｅ）の磁界を印加することにより、ソース電極層の強磁性層の磁化方向が反転することがわかった。また、ドレイン電極層の保磁力は約１４５Ｏｅであり、約１４５Ｏｅ（又は−１４５Ｏｅ）の磁界を印加することにより、ドレイン電極層の強磁性層の磁化方向が反転することがわかった。即ち、ソース電極層及びドレイン電極層の形状を図２に示すような形状にすることによって、ソース電極層及びドレイン電極層がそれぞれ有する強磁性層の磁化方向は形状異方性によって固定され、その固定の強さ（保磁力）には差が生じることがわかった。

図１４は、上述の各実施例について、電気陰性度とＭＲの関係を示す図である。図１４の横軸は、各実施例の酸化物半導体層を構成する原子のうち、酸素原子以外の原子の電気陰性度を示し、縦軸は、各実施例のＭＲの大きさを示している。図１４より、酸化物半導体層を構成する原子のうち、酸素原子以外の原子の電気陰性度が、半導体層を構成する半導体原子であるＳｉの電気陰性度よりも小さい場合（酸化物半導体層を構成する原子のうち、酸素原子以外の原子がＺｎ、Ｂｅ、Ｃｄ、又はＩｎである場合）、酸化物半導体層を構成する原子のうち、酸素原子以外の原子の電気陰性度が、半導体層を構成する半導体原子であるＳｉの電気陰性度よりも大きい場合（酸化物半導体層を構成する原子のうち、酸素原子以外の原子がＳｎである場合）と比較して、特にＭＲが大きくなることがわかった。

本発明の実施形態に係るスピンフィルタ効果素子を備えたスピントランジスタの縦断面構成を示す模式図である。 図１のＺ軸方向から見たスピントランジスタの平面構成を示す図である。 図２におけるスピントランジスタのＩＩＩ−ＩＩＩ矢印断面図である。 本実施形態に係るスピンフィルタ効果素子を備えたスピントランジスタの縦断面構成を示す模式図である。 本実施形態に係るスピンフィルタ効果素子を備えたスピントランジスタの縦断面構成を示す模式図である。 本実施形態の変形例に係るスピンフィルタ効果素子、及びスピントランジスタの一部の縦断面構成を示す模式図である。 本実施形態の変形例に係るスピンフィルタ効果素子、及びスピントランジスタの一部の縦断面構成を示す模式図である。 本実施形態の変形例に係るスピンフィルタ効果素子、及びスピントランジスタの平面構成を示す模式図である。 実施例についての、磁気抵抗率の印加磁界依存性を示す図である。 実施例についての、磁気抵抗率の印加磁界依存性を示す図である。 実施例についての、磁気抵抗率の印加磁界依存性を示す図である。 実施例についての、磁気抵抗率の印加磁界依存性を示す図である。 実施例についての、磁気抵抗率の印加磁界依存性を示す図である。 実施例についての、磁気抵抗率と、酸化物半導体層を構成する半導体原子の電気陰性度との関係を示す図である。

符号の説明

３・・・ソース電極層、７・・・ドレイン電極層、１０・・・スピントランジスタ、１１，１３・・・スピンフィルタ効果素子、ＧＥ・・・ゲート電極層、ＧＩ・・・ゲート絶縁層、ＳＯ、ＤＯ・・・酸化物半導体層、ＳＭ、ＤＭ・・・強磁性層、ＳＭＭ、ＤＭＭ・・・磁化方向。

Claims (12)

1. 半導体層と、
   前記半導体層上に設けられた酸化物半導体層と、強磁性層を有し前記酸化物半導体層の前記半導体層側とは反対側に設けられた強磁性積層体と、
   を備え、
   前記酸化物半導体層は、前記半導体層と、前記強磁性積層体との間のトンネル障壁を形成することを特徴とするスピンフィルタ効果素子。
2. 前記酸化物半導体層を構成する原子のうち、酸素原子以外の原子の電気陰性度は、前記半導体層を構成する半導体原子の電気陰性度よりも小さいことを特徴とする請求項１に記載のスピンフィルタ効果素子。
3. 強磁性層を含む強磁性積層体を有するソース電極層と、
   強磁性層を含む強磁性積層体を有するドレイン電極層と、
   前記ソース電極層及び前記ドレイン電極層が設けられた半導体層と、
   前記半導体層に直接又はゲート絶縁層を介して設けられたゲート電極層と、
   を備え、
   前記ソース電極層と前記ドレイン電極層のうち少なくとも一方は、前記半導体層と前記強磁性積層体との間に介在する酸化物半導体層をさらに有し、
   前記酸化物半導体層は、前記半導体層と、前記強磁性積層体との間のトンネル障壁を形成することを特徴とするスピントランジスタ。
4. 前記酸化物半導体層を構成する原子のうち、酸素原子以外の原子の電気陰性度は、前記半導体層を構成する半導体原子の電気陰性度よりも小さいことを特徴とする請求項３に記載のスピントランジスタ。
5. 前記酸化物半導体層は、その抵抗率が１０^−４Ωｃｍ以上、１０^５Ωｃｍ以下であることを特徴とする請求項３又は４に記載のスピントランジスタ。
6. 前記半導体層はＳｉで構成されており、前記酸化物半導体層は、ＢｅＯ、ＺｎＯ、ＣｄＯ、及びＩｎ_２Ｏ_３のいずれかの化合物で形成されていることを特徴とする請求項３〜５のいずれか一項に記載のスピントランジスタ。
7. 前記ソース電極層と前記ドレイン電極層のうち少なくとも一方が有する前記強磁性積層体は、前記酸化物半導体層と前記強磁性層との間に非磁性金属層をさらに含むことを特徴とする請求項３〜６のいずれか一項に記載のスピントランジスタ。
8. 前記非磁性金属層は、Ｃｕ、Ａｌ、及びＺｎのうちのいずれかの金属、又はいずれかを含む合金であることを特徴とする請求項７に記載のスピントランジスタ。
9. 前記ソース電極層と前記ドレイン電極層のうち少なくとも一方の磁化方向は固定されていることを特徴とする請求項３〜８のいずれか一項に記載のスピントランジスタ。
10. 前記ソース電極層と前記ドレイン電極層の保磁力は、互いに異なることを特徴とする請求項９に記載のスピントランジスタ。
11. 前記ソース電極層と前記ドレイン電極層の少なくとも一方は、形状異方性によってその磁化方向が固定されていることを特徴とする請求項９又は１０に記載のスピントランジスタ。
12. 前記ソース電極層と前記ドレイン電極層の少なくとも一方は、前記強磁性層と接する反強磁性層をさらに含み、前記ソース電極層と前記ドレイン電極層の少なくとも一方の磁化方向は、前記反強磁性層からの交換結合磁界によって固定されていることを特徴とする請求項９又は１０に記載のスピントランジスタ。
    

Images