JPWO2015076187A1 - 磁気抵抗効果素子、Ｓｐｉｎ−ＭＯＳＦＥＴ、磁気センサ及び磁気ヘッド - Google Patents

磁気抵抗効果素子、Ｓｐｉｎ−ＭＯＳＦＥＴ、磁気センサ及び磁気ヘッド Download PDF

Info

Publication number
JPWO2015076187A1
JPWO2015076187A1 JP2015549123A JP2015549123A JPWO2015076187A1 JP WO2015076187 A1 JPWO2015076187 A1 JP WO2015076187A1 JP 2015549123 A JP2015549123 A JP 2015549123A JP 2015549123 A JP2015549123 A JP 2015549123A JP WO2015076187 A1 JPWO2015076187 A1 JP WO2015076187A1
Authority
JP
Japan
Prior art keywords
layer
ferromagnetic layer
ferromagnetic
channel layer
magnetoresistive effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015549123A
Other languages
English (en)
Other versions
JP6037050B2 (ja
Inventor
智生 佐々木
智生 佐々木
亨 及川
亨 及川
勇人 小池
勇人 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Application granted granted Critical
Publication of JP6037050B2 publication Critical patent/JP6037050B2/ja
Publication of JPWO2015076187A1 publication Critical patent/JPWO2015076187A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Magnetic Heads (AREA)

Abstract

【課題】半導体を用いたスピン伝導素子において、従来のＧＭＲ素子やＴＭＲ素子に比べて素子抵抗が大きくなってしまい、大きな磁気抵抗比を得ることが困難であるという問題があった。【解決手段】半導体チャンネル層３と、半導体チャンネル層３上に第１強磁性層１２Ａと、第１強磁性層１２Ａから離間して設置された第２強磁性層１２Ｂと、第１強磁性層１２Ａ及び第２強磁性層１２Ｂから離間して設置された非磁性の第１参照電極２０を備え、第２強磁性層１２Ｂから第１強磁性層１２Ａへ半導体チャンネル層３を介して電流が入力され、第２強磁性層１２Ｂと第１参照電極２０の間の電圧を出力する磁気抵抗効果素子。

Description

本発明は、磁気抵抗効果素子、Ｓｐｉｎ−ＭＯＳＦＥＴ、磁気センサ及び磁気ヘッドに関するものである。
スピン偏極電流とは、電荷に伴う電流にスピンの自由度が付加された電流を指し、電荷の自由度とスピンの自由度を同時に保持した電流を指している。非磁性層を介して強磁性電極間にスピン偏極電流を通過させて生じる磁気抵抗はその効果が大きいことから巨大磁気抵抗効果（ＧＭＲ）と呼ばれ、この効果を利用した磁気ヘッド及びセンサなどの応用製品がある。また、非磁性層の代わりにトンネル層を使用した構造ではトンネル磁気抵抗効果（ＴＭＲ）と呼ばれ、ＧＭＲを超える特性が得られることが知られている。これらの素子は強磁性電極同士のスピンの相対角によって出力を生じる受動素子である。ここではこの受動素子のことを磁気抵抗効果素子とする。非磁性層を半導体とした場合には、磁気抵抗効果だけではなく半導体における増幅機能があるため、スピントロニクスにおける能動素子に注目が集まっている。特許文献１，２では、半導体にスピン偏極電流を通過させることによって生じる磁気抵抗効果を利用したＳｐｉｎ−ＭＯＳＦＥＴが提案されている。
非磁性層を２つの強磁性層で挟みこむ構造において巨大な磁気抵抗比を得るためには２つの要素があることが知られている。一つが強磁性層のスピンに起因した磁気抵抗を大きくし、抵抗を増大させることである。もう一つが磁気抵抗を引き起こす素子自体の抵抗を下げることである。また、磁気抵抗比（ＭＲＲ）はＭＲＲ＝（ＲＡＰ−ＲＰ）／ＲＰ×１００と表される。ＲＡＰは２つの強磁性層の磁化の向きが反平行の場合の素子の抵抗であり、ＲＰは２つの強磁性層の磁化の向きが平行の場合の素子の抵抗を表す。また、スピン起因した磁気抵抗ΔＲはＲＡＰとＲＰの差によって、ΔＲ＝ＲＡＰ−ＲＰと表される。すなわち、ＲＰが小さく、ＲＡＰが大きい場合に大きな磁気抵抗比が得られることが解る。
磁気抵抗効果素子では非磁性層が素子抵抗における重要な役割を果たす場合が多い。一般的に、ＧＭＲを用いる場合には非磁性層に金属材料を用いるため、素子抵抗が低い。言い換えれば、ＲＰが小さくなる。逆に、ＴＭＲを用いる場合には非磁性層にトンネル絶縁材料を用いるため、素子抵抗が高い。言い換えれば、ＲＰが高くなる。しかしながら、ΔＲはＴＭＲの方がＧＭＲに比べて大きな値が得られることが知られている。結果として、ＴＭＲの方がＧＭＲよりも巨大な磁気抵抗比を得られることが知られている。
非磁性層が半導体材料からなる場合には、上記の場合よりもさらに複雑になる。その理由は半導体材料がスピンを伝導しやすい材料と考えられており、非磁性層が金属からなる場合よりも高いΔＲが得られるからである。また、非磁性層がトンネル絶縁材料からなる場合よりもＲＰが小さくなり、高い磁気抵抗比が得られる可能性がある。また、非磁性層が半導体材料からなることで能動素子としても機能させることが可能である。
抵抗を下げる方法としてはそれぞれの層の抵抗値を下げる方法が考えられるが、一般的に材料を変更するとスピンによる散乱が変化してしまい必ずしも磁気抵抗比が上がるとは限らない。また、電流の流れる経路が強磁性層、トンネル層、半導体層、トンネル層と強磁性層の順において、半導体層と強磁性層の界面の電圧を測定する方法が考えられる。しかしながら、非特許文献２によると、この方法では回路全体の抵抗を半分程度に減少させることができるが、スピンに起因した出力も半分に成ってしまい、磁気抵抗比を増大できないという問題があった。
国際公開ＷＯ２００４／０８６６２５号公報 特開２００６−３２９１５号公報 特開２０１０−２８７６６６号公報
Ｔ．Ｓａｓａｋｉ， Ｔ． Ｏｉｋａｗａ， Ｔ． Ｓｕｚｕｋｉ， Ｍ． Ｓｈｉｒａｉｓｈｉ， Ｙ． Ｓｕｚｕｋｉ， ａｎｄ Ｋ． Ｎｏｇｕｃｈｉ， ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ ９８， ２６２５０３ （２０１１） Ｔ．Ｋｉｍｕｒａ， Ｊ． Ｈａｍｒｌｅ， ａｎｄ Ｙ． Ｏｔａｎｉ， Ｋ． Ｔｓｕｋａｇｏｓｈｉ ａｎｄ Ｙ． Ａｏｙａｇｉ， ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ ８５ （２００４） ３５０１ Ｂ． Ｈｕａｎｇ， Ｄ． Ｊ． Ｍｏｎｓｍａ ａｎｄ Ｉ． Ａｐｐｅｌｂａｕｍ， ＰＨＹＳＩＣＡＬ ＲＥＶＩＥＷ ＬＥＴＴＥＲＳ９９， １７７２０９ （２００７） Ａ．Ｆｅｒｔ ａｎｄ Ｈ． Ｊａｆｆｒｅｓ， Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ ＶＯＬＵＭＥ ６４， １８４４２０ （２００１）
非特許文献１に記載されているように非磁性層に半導体材料を用いて磁気抵抗効果を得るためには強磁性層と半導体層の間にトンネル層を挿入することが有効である。特に、半導体の代表的な材料であるシリコンを半導体層に用いた場合には、強磁性層、半導体層の間にトンネル層を挿入した方法において効果的な磁気抵抗効果を得ることができている。この手法では電流の流れる経路が強磁性層、トンネル層、半導体層、トンネル層と強磁性層の順になっている。従来のＧＭＲ素子やＴＭＲ素子に比べて、最も抵抗の高いトンネル層が２層含まれるため素子抵抗が大きくなってしまい、大きな磁気抵抗比をえることが困難であるという問題があった。
問題を解決するためにはトンネル層を除去して、半導体層と強磁性層を直接接合させる方法がある。この場合、半導体層に一度注入されたスピンが強磁性層側に戻ってくるという効果があるため、大きな磁気抵抗効果を得ることは困難である。
大きなスピン蓄積を生じさせるために半導体層の不純物を減らし、半導体層の抵抗を増大させると大きな出力を得ることが期待できる。この場合でも、半導体層の抵抗が増大することによって回路の抵抗が増大してしまうため、大きな磁気抵抗比を得ることが困難である。
これらの問題を解決するためには半導体層とトンネル層の界面抵抗及び半導体層の抵抗が磁気抵抗比にできるだけ影響しない方法を検討する必要がある。しかしながら、一般的に使用される磁気抵抗効果を用いた非磁性層に半導体材料を用いた素子では、これらの問題を解決できなかった。
上述の課題を解決するため、本発明の磁気抵抗効果素子は、半導体チャンネル層と、半導体チャンネル層上に設置された第１強磁性層と、第１強磁性層と離間して前記半導体チャンネル層上に設置された第２強磁性層と、第１強磁性層および第２強磁性層から離間して前記半導体チャンネル層上に設置された第１参照電極を備え、前記第２強磁性層から前記第１強磁性層へ前記半導体チャンネル層を介して電流が入力され、前記第２強磁性層と前記第１参照電極の間の電圧を出力することを特徴とする。この特徴によって、第２強磁性層と半導体チャンネル層との間の抵抗変化のみを抽出することができる。第１強磁性層及び第２強磁性層の間の電圧を測定する場合は、第１強磁性層と第２強磁性層の間の半導体チャンネル層の抵抗や第１強磁性層と半導体チャンネル層との間の界面の抵抗による電圧降下を含む電圧が測定される。本発明の磁気抵抗効果素子では、測定される電圧に対応する素子抵抗が下がって見える分、高い磁気抵抗比を得ることができる。
さらに、本発明の磁気抵抗効果素子は、前記第１強磁性層と前記半導体チャンネル層との間に設置された第１トンネル層と、前記第２強磁性層と前記半導体チャンネル層との間に設置された第２トンネル層の少なくとも一方を備えることを特徴とする。強磁性層と半導体チャンネル層の間にトンネル層を設置することで、強磁性層と半導体チャンネル層の間の抵抗を調整し、最適な磁気抵抗比を得ることができる。
さらに、本発明の磁気抵抗効果素子は、前記第１トンネル層と前記第２トンネル層の両方を備えたことを特徴とする。両方備えることで、強磁性層と半導体チャンネル層の間の抵抗を調整し、より最適な磁気抵抗比を得ることができる。
さらに、本発明の磁気抵抗効果素子は、前記第１強磁性層と前記第２強磁性層の間隔が前記半導体チャンネル層のスピン輸送距離よりも短いことを特徴とする。第１強磁性層と第２強磁性層との間隔とは、第１強磁性層と第２強磁性層の半導体チャンネル層を介して最も近い部分の間の距離のことを指す。第１強磁性層と第２強磁性層の間を伝導する電子は半導体チャンネル層を介して第１強磁性層と第２強磁性層の最短距離を伝搬するので、少なくともこの最短距離よりも半導体チャンネル層のスピン輸送距離が長ければ、第１強磁性層と第２強磁性層の間を流れるスピン偏極電流は第１強磁性層と第２強磁性層との間隔をスピンの情報を保持したまま伝導することが可能である。
さらに、本発明の磁気抵抗効果素子は、前記第２強磁性層は、前記第１強磁性層と前記第１参照電極の間に設置されていることを特徴とする。この配置によって半導体チャンネル層の抵抗を無視することができる。
さらに、本発明の磁気抵抗効果素子は、前記第２強磁性層の保磁力は前記第１強磁性層の保磁力と異なることを特徴とする。保磁力が異なることで、第１強磁性層の磁化の向きと第２強磁性層の磁化の向きを容易に異ならせることができ、それぞれの磁化の向きの相対角に応じた抵抗値を得ることができ、これを情報として保持できる。また、第２強磁性層の保磁力が第１強磁性層の保磁力よりも大きい場合には、第２強磁性層を基準として、第１強磁性層の磁化の向きを第２強磁性層と半導体チャンネル層の間の抵抗として検出することができるため、素子に印加された外部磁場の大きさを検出することができる。
さらに、本発明の磁気抵抗効果素子は、前記半導体チャンネル層は、Ｓｉ，Ｇｅ，ＳｉＧｅ，ＧａＡｓ，ＩｎＡｓ，ＳｉＣ，Ｇｒａｐｈｅｎｅ，Ｇｒａｐｈｉｔｅ，Ｓｉｌｉｃｅｎｅのうちいずれか一種を含むことを特徴とする。また、半導体チャンネル層は、これらの材料のうちいずれか一種を主成分とすることが好ましい。主成分とは半導体チャンネル層として機能する元素の５０％以上を占めることを意味する。これらの材料はスピン寿命が長いため、長距離のスピン伝導及び高い磁気抵抗出力を得ることが可能である。さらに、これらの材料は工業的によく知られた材料であり、従来の設備にそのまま導入して生産することが可能である。
さらに、本発明の磁気抵抗効果素子は、前記半導体チャンネル層は、ＰＥＤＯＴ：ＰＳＳ（ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）とポリアニオンポリ（スチレンスルホン酸塩））を含むことを特徴とする。ＰＥＤＯＴ：ＰＳＳはスピン寿命が長いため、長距離のスピン伝導及び高い磁気抵抗出力を得ることが可能である。さらに、ＰＥＤＯＴ：ＰＳＳは塗布で形成できるため、フレキシブル基板や曲面などへの素子形成が可能である。従来の半導体基板は曲げなどの力に弱いが、本材料ではフレキシブル基板や平面以外の部分に半導体チャンネル層を形成できるため、低コストかつ低環境負荷で、曲げても破損しない素子を形成することができる。また、透明性を利用してディスプレイに利用できることに加えて、強磁性層による不揮発な情報保持によって、低消費電力で画像保持も可能である。
さらに、本発明の磁気抵抗効果素子は、前記半導体チャンネル層が、縦構造体と横構造体とをＴ字型に接続した構造を有し、前記縦構造体と前記横構造体との接続部上に前記第２強磁性層が設置され、前記横構造体上に前記第２強磁性層から離間して前記第１強磁性層が設置され、前記縦構造体上に前記第２強磁性層から離間して前記第１参照電極が設置されていることを特徴とする。半導体チャンネル層をＴ字型にすることで、スピン流のバックファイヤを抑制し、高い出力を得ることが可能である。スピン流のバックファイヤとは、電子にスピンの情報が付加されたスピン偏極電流の流れる方向と逆方向にスピン流が流れる現象であり、その分スピン偏極電流のスピン分極率が減少してしまう現象を指す。
さらに、本発明の磁気抵抗効果素子は、ＭＯＳＦＥＴをさらに備え、前記第２強磁性層と前記ＭＯＳＦＥＴのゲート電極とが電気的に接続され、前記第１参照電極と前記ＭＯＳＦＥＴのソース電極とが電気的に接続され、前記第２強磁性層と前記第１参照電極との間の電圧を前記ＭＯＳＦＥＴによって増幅することを特徴とする。ＭＯＳＦＥＴの増幅機能を利用することで出力が大きな素子として利用が可能となる。
本発明のＳｐｉｎ−ＭＯＳＦＥＴは、上記の磁気抵抗効果素子を用いたことを特徴とする。
本発明の磁気センサは、上記の磁気抵抗効果素子を用いたことを特徴とする。
本発明の磁気ヘッドは、上記の磁気抵抗効果素子を用いたことを特徴とする。
なお、本明細書では、第１強磁性層と第２強磁性層の磁化の向きが平行の場合に測定される磁気抵抗効果素子の抵抗ＲＰを「素子抵抗」と言う。また、第１強磁性層と第２強磁性層の磁化の向きが反平行の場合に測定される磁気抵抗効果素子の抵抗をＲＡＰとしたとき、ＲＡＰとＲＰの差であるΔＲ＝ＲＡＰ−ＲＰを「磁気抵抗」と言う。
本発明によれば、従来の半導体チャンネル層を用いた磁気抵抗効果素子に比べて、大きな磁気抵抗比を得ることが可能な磁気抵抗効果素子、その磁気抵抗効果素子を用いたＳｐｉｎ−ＭＯＳＦＥＴ、磁気センサおよび磁気ヘッドを提供することができる。
第１実施形態に係る磁気抵抗効果素子を示す断面図である。 第１実施形態に係る磁気抵抗効果素子をＳｐｉｎ−ＭＯＳＦＥＴとして使用する場合を示す断面図である。 図１ＡをＺ方向から眺めた図である。 第２実施形態に係る磁気抵抗効果素子を示す断面図である。 第３実施形態に係る磁気抵抗効果素子を示す断面図である。 第４実施形態に係る磁気抵抗効果素子を示す断面図である。 第５実施形態に係る磁気抵抗効果素子を示す断面図である。 第６実施形態に係る磁気抵抗効果素子を示す断面模式図である。 第７実施形態に係る磁気センサを示す断面図である。 第８実施形態に係る磁気抵抗効果素子を示す断面図である。 第８実施形態のシリコンチャンネル層の構造と第１強磁性層、第２強磁性層及び第１参照電極の関係を示した断面模式図である。 実施例１の磁気抵抗効果素子の測定結果を示す図である。 実施例２の磁気抵抗効果素子の測定結果を示す図である。 実施例３の磁気抵抗効果素子の測定結果を示す図である。 比較例１の磁気抵抗効果素子の測定結果を示す図である。 比較例２の磁気抵抗効果素子の測定結果を示す図である。 実施例４の磁気抵抗効果素子の電極間距離と磁気抵抗の関係を示す図である。 実施例１５の磁気抵抗効果素子におけるゲート電圧と磁気抵抗比の関係を示した図である。
以下、添付図面を参照しながら本発明の実施形態の例を詳細に説明する。以下の説明は本発明の実施形態の一部を例示するものであり、本発明はこれら実施形態に限定されるものではなく、形態が本発明の技術的思想を有するものである限り、本発明の範囲に含まれる。各実施形態における各構成及びそれらの組み合わせなどは一例であり、本発明の趣旨から逸脱しない範囲内で、構成の付加、省略、置換、およびその他の変更が可能である。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
図１Ａは、本発明の第１実施形態に係る磁気抵抗効果素子１００を示す断面図である。
磁気抵抗効果素子１００は、半導体チャンネル層３の材料としてシリコンを用いた場合において、シリコン基板１、シリコン酸化層２及び半導体チャンネル層３としてのシリコンチャンネル層７を備えている。シリコン酸化膜２及びシリコンチャンネル層７は、シリコン基板１上にこの順に設けられている。図１Ａに示すように、シリコンチャンネル層７の側壁は傾斜し、その表面は絶縁層８で覆われている。シリコンチャンネル層７の側面の傾斜角度θは、５０度〜６０度である。ここで、傾斜角度θとは、シリコンチャンネル層７の底部と側面のなす角度である。なお、シリコンチャンネル層７はウェットエッチングにより形成することができ、シリコンチャンネル層７の上面は（１００）面であることが好ましい。シリコン基板１、シリコン酸化膜２及びシリコンチャンネル層７には、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いることができる。さらに、磁気抵抗効果素子１００は、シリコンチャンネル層７上面に第１強磁性層１２Ａと第２強磁性層１２Ｂと第１参照電極２０を備えている。また、シリコンチャンネル層７上の第１強磁性層１２Ａと第２強磁性層１２Ｂと第１参照電極２０が備えられていない部分の表面は絶縁層８で覆われている。また、第１強磁性層１２Ａと第２強磁性層１２Ｂと第１参照電極２０の側壁は絶縁層８で覆われている。
絶縁層８により、第１強磁性層１２Ａ及び第２強磁性層１２Ｂを酸化による劣化から、保護することができる。絶縁層８は、シリコン酸化膜とすることができる。シリコン酸化膜は、保護膜として好適である。また、シリコン酸化膜は、シリコンからなるシリコンチャンネル層７上に容易に作製できる。
第１強磁性層１２Ａと第２強磁性層１２Ｂの間に電流源ＩＳが設置され、第２強磁性層１２Ｂからシリコンチャンネル層７を介して、第１強磁性層１２Ａに電流が入力される。第２強磁性層１２Ｂと第１参照電極２０の間に電圧計ＶＤが設置されており、磁気抵抗効果素子１００は、第２強磁性層１２Ｂと第１参照電極２０の間の電圧を出力する。
シリコンチャンネル層７は、スピンが伝導する層として機能する。シリコンチャンネル層７には、同一導電型を付与するための不純物が付与されており、シリコンチャンネル層７全体は、すべて同一導電型を有する。例えば、シリコンチャンネル層７をｐ型とする場合の不純物として、Ｂ、Ａｌ、Ｇａ、Ｉｎなどが挙げられる。例えば、シリコンチャンネル層７をｎ型とする場合の不純物として、Ｐ、Ａｓ、Ｓｂなどが挙げられる。
第１強磁性層１２Ａ及び第２強磁性層１２Ｂは、強磁性材料からなる。第１強磁性層１２Ａ及び第２強磁性層１２Ｂの材料として、例えば、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択される金属、当該群の元素を１以上含む合金、又は、当該群から選択される１以上の元素及びＢ、Ｃ、及びＮからなる群から選択される１以上の元素を含む合金が挙げられる。これらの材料は軟磁性材料であるため、第２強磁性層１２Ｂとしての機能を好適に実現することが可能である。また、これらの材料はスピン分極率の大きい強磁性材料であるため、第１強磁性層１２Ａとしての機能を好適に実現することが可能である。
第１参照電極２０は、非磁性の材料からなる。第１参照電極２０の材料としては、例えば、アルミニウムなどのシリコンチャンネル層７に対して仕事関数が近い材料が好ましい。仕事関数が近い非磁性材料を用いることで、第１参照電極２０とシリコンチャンネル層７の接合で生じるショットキー障壁を狭くすることができ、第１参照電極２０とシリコンチャンネル層７の間の界面の抵抗を下げることができる。
図２は、図１ＡをＺ方向から眺めた図であり、絶縁膜８に覆われたシリコンチャンネル層７がシリコン酸化膜２上に孤立した状態にある。また、シリコンチャンネル層７との通電可能な接続は第１強磁性層１２Ａ、第２強磁性層１２Ｂ及び第１参照電極２０を介して行うことが可能である。
本実施形態における磁気抵抗効果素子１００において電流が流れる経路と電圧を測定する経路で共通する部分は第２強磁性層１２Ｂと第２強磁性層１２Ｂの下の界面付近のシリコンチャンネル層７である。ＧＭＲ効果やＴＭＲ効果におけるスピン偏極電流では、スピンの散乱は強磁性層と非磁性層（トンネル層を含む）の界面で生じると考えられている。磁気抵抗効果素子１００ではシリコンチャンネル層７を介して第１強磁性層１２Ａと第２強磁性層１２Ｂの間に電流を印加しており、磁気抵抗効果素子１００は強磁性層によってスピン偏極を起こしたスピン偏極電流を使ったデバイスである。したがって、磁気抵抗効果素子１００は、第１強磁性層１２Ａと第２強磁性層１２Ｂの間で磁気抵抗効果が生じ、その内の第２強磁性層１２Ｂとシリコンチャンネル層７の間（第２強磁性層１２Ｂとシリコンチャンネル層７の界面付近）の抵抗変化が電圧として観測される素子に該当する。
第１強磁性層１２Ａと第２強磁性層１２Ｂの間隔は、シリコンチャンネル層７のスピン輸送距離よりも短いことが好ましい。スピン輸送距離とは電荷にスピンの情報が付加されたスピン偏極電流においてスピンの情報が伝わる距離の目安である。すなわち、スピン輸送距離とは、強磁性層の磁化反転に伴う磁気抵抗に対応して測定される出力電圧変化量が、強磁性電極間距離（第１強磁性層１２Ａと第２強磁性層１２Ｂとの間隔）がゼロの場合を基準として、半減する強磁性電極間距離を指している。例えば、純スピン流の場合において、上記の出力電圧変化量であるスピン出力ΔＶは次のように表される。
Figure 2015076187
 Ｐがシリコンチャンネル層７と第１強磁性層１２Ａ及び第２強磁性層１２Ｂの界面におけるスピン分極率、λＮがスピン拡散長、σがシリコンチャンネル層７の電気伝導率、Ａがシリコンチャンネル層７の断面積、Ｉは電流、ｄが強磁性電極間距離である。スピン偏極電流の場合にはこれに電場の効果が考慮した形で表される。例えば、非特許文献３には本発明と類似しているホットエレクトロンのスピン偏極電流を用いて電場の効果について記載されている。スピン偏極電流を用いる場合において、強磁性電極間距離とは第１強磁性層１２Ａと第２強磁性層１２Ｂの間の最近接の半導体チャンネル層７の経路距離のことを指す。第１強磁性層１２Ａと第２強磁性層１２Ｂの間を伝導する電子はシリコンチャンネル層７を介して第１強磁性層１２Ａと第２強磁性層１２Ｂの最短距離を伝搬するので、少なくともこの最短距離よりもシリコンチャンネル層７のスピン輸送距離が長ければ、第１強磁性層１２Ａと第２強磁性層１２Ｂの間を流れるスピン偏極電流は第１強磁性層１２Ａと第２強磁性層１２Ｂとの間隔をスピンの情報を保持したまま伝導することが可能である。
磁気抵抗効果素子１００において、第２強磁性層１２Ａは、第１強磁性層１２Ｂと第１参照電極２０の間に設置されている。第２強磁性層１２Ｂが、第１強磁性層１２Ａと第１参照電極２０の間に設置されていることによって、磁気抵抗効果素子１００では主にシリコンチャンネル層７と第２強磁性層１２Ｂの間（シリコンチャンネル層７と第２強磁性層１２Ｂの界面）の抵抗変化を検出することができる。この配置によってシリコンチャンネル層７の抵抗を無視することができる。
磁気抵抗効果素子１００において、第２強磁性層１２Ｂの保磁力は第１強磁性層１２Ａより小さくなっている。図２に示すように、シリコンチャンネル層７は、Ｙ方向を長軸とした直方体形状を有している。なお、シリコンチャンネル層７は略直方体形状でも良い。一般的にフォトプロセスなどで、厳密な直角を形成することが困難であり、形状に丸みを帯びる。より直角の形状を形成するために、フォトレジストの角に敢えて特別な形状を付加する方法も知られている。第１強磁性層１２Ａ及び第２強磁性層層１２Ｂは、それぞれＸ方向を長軸とした直方体形状を有している。磁気抵抗効果素子１００では、Ｙ方向における幅が、第１強磁性層１２Ａよりも第２強磁性層１２Ｂの方が大きくなっている。第１強磁性層１２Ａ及び第２強磁性層１２Ｂは、Ｘ方向とＹ方向のアスペクト比の違いによって、反転磁場の差が付けられている。このように、第１強磁性層１２Ａ及び第２強磁性層１２Ｂには、形状磁気異方性によって保磁力差が付けられており、第１強磁性層１２Ａは、第２強磁性層１２Ｂよりも保磁力が大きい。さらに、電圧を検出する第２強磁性層１２Ｂとシリコンチャンネル層７の間の界面の面積が、第１強磁性層１２Ａとシリコンチャンネル層７の間の界面の面積よりも大きいため、第２強磁性層１２Ｂとシリコンチャンネル層７の間の界面の抵抗の方が第１強磁性層１２Ａとシリコンチャンネル層７の間の界面の抵抗よりも小さくなる。また、第２強磁性層１２Ｂとシリコンチャンネル層７の間の界面に掛かる電流密度が第１強磁性層１２Ａとシリコンチャンネル層７の間の界面よりも小さくなるため、電流に対する磁気抵抗効果が大きくなる。よって、第２強磁性層１２Ｂとシリコンチャンネル層７の間の界面抵抗が下がり、スピン出力が増大することから従来よりも大きな磁気抵抗比を得ることができる。
第１強磁性層１２Ａ及び第２強磁性層１２Ｂに形状磁気異方性によって保磁力差を付けるのではなく、例えば、第１強磁性層１２Ａ上に反強磁性層を更に備えても良い。反強磁性層は、第１強磁性層１２Ａの磁化の向きを固定するものとして機能する。反強磁性層が第１強磁性層１２Ａと交換結合することにより、第１強磁性層１２Ａの磁化方向に一方向異方性を付与することが可能となる。この場合、反強磁性層を設けない場合よりも、高い保磁力を一方向に有する第１強磁性層１２Ａが得られる。反強磁性層に用いられる材料は、第１強磁性層１２Ａに用いられる材料に合わせて選択される。例えば、反強磁性層として、Ｍｎを用いた反強磁性を示す合金、具体的にはＭｎと、Ｐｔ，Ｉｒ，Ｆｅ，Ｒｕ，Ｃｒ，Ｐｄ，及びＮｉのうちから選ばれる少なくとも一つの元素とを含む合金が挙げられる。具体的には、例えば、ＩｒＭｎ、ＰｔＭｎが挙げられる。また、第１強磁性層１２Ａ上に反強磁性層を設けず、第２強磁性層１２Ｂ上に反強磁性層を備えることで、第２強磁性層１２Ｂの保磁力を第１強磁性層１２Ａより大きくすることもできる。
シリコンチャンネル層７を介して第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間に電流を流し、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの磁化の向きの相対角によって磁気抵抗効果を観測することができる。第２強磁性層１２Ｂの保磁力が第１強磁性層１２Ａの保磁力と異なることで、第１強磁性層１２Ａの磁化の向きと第２強磁性層１２Ｂの磁化の向きを容易に異ならせることができ、それぞれの磁化の向きの相対角に応じた抵抗値を得ることができ、これを情報として保持できる。また、第２強磁性層１２Ｂの保磁力が第１強磁性層１２Ａの保磁力よりも大きい場合には、第２強磁性層１２Ｂを基準として、第１強磁性層１２Ａの磁化の向きを第２強磁性層１２Ｂとシリコンチャンネル層７の間の抵抗として検出することができるため、素子に印加された外部磁場の大きさを検出することができる。
本実施形態では半導体チャンネル層３の材料としてシリコンを用いているが、半導体チャンネル層３の材料はシリコンに限定されるものではない。例えば、半導体チャンネル層３の材料として、Ｇｅ，ＳｉＧｅ，ＧａＡｓ，ＩｎＡｓ，ＳｉＣ，Ｇｒａｐｈｅｎｅ，Ｇｒａｐｈａｉｔｅ，Ｓｉｌｉｃｅｎｅのうちいずれか一種を含むことが好ましい。また、半導体チャンネル層３は、これらの材料のうちいずれか一種を主成分とすることが好ましい。主成分とは半導体チャンネル層として機能する元素の５０％以上を占めることを意味する。これらの材料はスピン寿命が長いため、長距離のスピン伝導及び高い磁気抵抗出力を得ることが可能である。さらに、これらの材料は工業的によく知られた材料であり、従来の設備にそのまま導入して生産することが可能である。
半導体チャンネル層３は、ＰＥＤＯＴ：ＰＳＳ（ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）とポリアニオンポリ（スチレンスルホン酸塩））を含むことが好ましい。ＰＥＤＯＴ：ＰＳＳはスピン寿命が長いため、長距離のスピン伝導及び高い磁気抵抗出力を得ることが可能である。さらに、ＰＥＤＯＴ：ＰＳＳは塗布で形成できるため、フレキシブル基板や曲面などへの素子形成が可能である。従来の半導体基板は曲げなどの力に弱いが、本材料ではフレキシブル基板や平面以外の部分に半導体チャンネル層３が形成できるため、低コストかつ低環境負荷で、曲げても破損しない素子を形成することができる。また、透明性を利用してディスプレイに利用できることに加えて、強磁性層による不揮発な情報保持によって、低消費電力で画像保持も可能である。
磁気抵抗効果素子１００はＳｐｉｎ−ＭＯＳＦＥＴ、スピントランジスタ、メモリ又は論理回路等に適用することができる。特に、Ｓｐｉｎ−ＭＯＳＦＥＴであることが好ましい。Ｓｐｉｎ−ＭＯＳＦＥＴとは、ＭＯＳＦＥＴのソース電極とドレイン電極に強磁性材料を用いたデバイスであり、ソース電極とドレイン電極のそれぞれの強磁性材料の磁化の向きの相対角の変化によって、素子の抵抗が変化するデバイスである。Ｓｐｉｎ−ＭＯＳＦＥＴの最大の特徴は，ソース電極とドレイン電極の磁化の状態に応じた不揮発な情報保持と再構成可能な出力特性である。特に，ＣＭＯＳ集積回路における重要な問題の１つであるスタティックパワーを大きく削減できる新規なアーキテクチャを実現できる。
磁気抵抗効果素子１００をＳｐｉｎ−ＭＯＳＦＥＴとして使用する場合の一例について説明する。第１強磁性層１２Ａをソース電極とし、第２強磁性層１２Ｂをドレイン電極とし、シリコン基板１をゲート電極とする。図１Ｂに示すように、シリコン基板１と第２強磁性層１２Ｂとの間に電圧源ＶＳを接続し、シリコン酸化膜２及び第２強磁性層１２Ｂを介してシリコンチャンネル層７にゲート電圧を印加することで、磁気抵抗効果素子１００をＭＯＳＦＥＴとして機能させることができる。
シリコンチャンネル層７にゲート電圧が印加される方法はこの方法に限定されない。シリコン基板１をゲート電極とするかわりに、シリコンチャンネル層７上部にゲート電極（トップゲート電極）を設置してシリコンチャンネル層７にゲート電圧が印加されるようにしてもよい。
以下、磁気抵抗効果素子１００の動作を説明する。図１Ａ及び図２の第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間にシリコンチャンネル層７を介して電流が流れるように電流源ＩＳを配置する。第２強磁性層１２Ｂと第１参照電極２０の間に電圧計ＶＤを配置する。電子は強磁性体である第１強磁性層１２Ａから、非磁性のシリコンチャンネル層７へ流れ、さらに、第２強磁性層１２Ｂに流れる。注入された電子は第１強磁性層１２Ａの磁化方向に対応したスピン情報を保持したスピン偏極電流となり、シリコンチャンネル層７を伝導して第２強磁性層１２Ｂに到達する。第２強磁性層１２Ｂと第１参照電極２０の間の電圧を測定することで、第２強磁性層１２Ｂの磁化方向とスピン偏極電流のスピンの向きの相対角の変化に対応した電圧変化としてのスピン出力が得られる。この場合、得られるスピン出力は、第１強磁性層１２Ａと第２強磁性層１２Ｂの間の電圧の変化を測定したときと同じスピン出力であるが、測定される電圧は、シリコンチャンネル層７の抵抗や第１強磁性層１２Ａとシリコンチャンネル層７の界面の抵抗による電圧降下を含まない電圧となる。結果として、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間の電圧を測定する場合は、第１強磁性層１２Ａと第２強磁性層１２Ｂの間のシリコンチャンネル層７の抵抗や第１強磁性層１２Ａとシリコンチャンネル層７との間の界面の抵抗による電圧降下を含む電圧が測定されるが、その場合よりも、磁気抵抗効果素子１００では、測定される電圧に対応する素子抵抗が下がって見える分、高い磁気抵抗比を得ることができる。非特許文献２に示されているように、半導体チャンネル層７の材料が金属の場合にはこのような効果は観測されない。
（第２実施形態）
本発明の第２実施形態に係る磁気抵抗効果素子２００について、第１実施形態の磁気抵抗効果素子１００と異なる部分について説明する。第１実施形態の磁気抵抗効果素子１００と構成が同じ部分については同一の符号を用いて説明を適宜省略する。図３は第２実施形態の磁気抵抗効果素子２００を示す断面図である。磁気抵抗効果素子２００は、第１実施形態の磁気抵抗効果素子１００にトンネル層を設置したものである。第１強磁性層１２Ａとシリコンチャンネル層７との間に第１トンネル層８１Ａを設置し、第２強磁性層１２Ｂとシリコンチャンネル層７との間に第２トンネル層８１Ｂを設置した。
第１強磁性層１２Ａとシリコンチャンネル層７との間に第１トンネル層８１Ａが挿入され、第２強磁性層１２Ｂとシリコンチャンネル層７との間に第２トンネル層８１Ｂが挿入されていることが好ましいが、第１トンネル層８１Ａと第２トンネル層８１Ｂのどちらか一方が挿入されている形態でも良い。
抵抗の増大を抑制し、トンネル絶縁層として機能させる観点から、第１トンネル層８１Ａ及び第２トンネル層８１Ｂの膜厚は、３ｎｍ以下であることが好ましい。また、第１トンネル層８１Ａ及び第２トンネル層８１Ｂの膜厚は、トンネル絶縁層として機能させる観点から、１原子層厚を考慮して、０．４ｎｍ以上であることが好ましい。第１トンネル層８１Ａ及び第２トンネル層８１Ｂの材料として、例えば、酸化マグネシウムが用いられる。第１トンネル層８１Ａ及び第２トンネル層８１Ｂの材料に酸化マグネシウムを用いることにより、スピン注入効率が良くなる。これは単結晶のトンネル層のスピンフィルタ効果を用いた場合には磁気抵抗効果が著しく大きいためである。半導体チャンネル層３の材料がシリコンの場合には特に、第１トンネル層８１Ａ及び第２トンネル層８１Ｂの材料として酸化マグネシウムや非磁性のスピネル酸化膜が好ましい。強磁性層と半導体チャンネル層の間にトンネル層を設置することで、強磁性層と半導体チャンネル層の間の抵抗を調整し、最適な磁気抵抗比を得ることができる。
（第３実施形態）
本発明の第３実施形態に係る磁気抵抗効果素子３００について、第１実施形態の磁気抵抗効果素子１００と異なる部分について説明する。第１実施形態の磁気抵抗効果素子１００と構成が同じ部分については同一の符号を用いて説明を適宜省略する。図４は第３実施形態の磁気抵抗効果素子３００を示す断面図である。磁気抵抗効果素子３００は、第１実施形態の磁気抵抗効果素子１００にトンネル層を設置したものである。第２強磁性層１２Ｂとシリコンチャンネル層７との間に第２トンネル層８１Ｂを設置し、第１強磁性層１２Ａと半導体チャンネル層７との間にはなにも設置しなかった。磁気抵抗効果素子３００においてスピン偏極電流はトンネル層を１回通過する。電圧を出力する端子は第２実施形態の磁気抵抗効果素子２００と同様であるが、磁気抵抗効果素子３００ではスピン偏極電流が流れる経路の抵抗が第１トンネル層８１Ａの分だけ低い。回路抵抗に比例してジョンソンノイズを生じるため、磁気抵抗効果素子３００は第２実施形態の磁気抵抗効果素子２００よりもノイズが低くなる。
（第４実施形態）
本発明の第４実施形態に係る磁気抵抗効果素子４００について、第２実施形態の磁気抵抗効果素子２００と異なる部分について説明する。第２実施形態の磁気抵抗効果素子２００と構成が同じ部分については同一の符号を用いて説明を適宜省略する。図５は第４実施形態の磁気抵抗効果素子４００を示す断面図である。磁気抵抗効果素子４００は、第２実施形態の磁気抵抗効果素子２００に第２参照電極２１を設置したものである。第２参照電極２１は非磁性材料からなり、第１参照電極２０と同様の材料を用いることができる。磁気抵抗効果素子４００は、シリコンチャンネル層７を介した第１強磁性層１２Ａと第２強磁性層１２Ｂの磁気抵抗効果を評価する上で、様々な評価が可能な素子である。
一つは一般的な磁気抵抗の測定が可能である。第１強磁性層１２Ａと第２強磁性層１２Ｂの間にシリコンチャンネル層７を介して電流を入力すると、第１強磁性層１２Ａと第２強磁性層１２Ｂの間にスピン偏極電流が流れる。第１強磁性層１２Ａと第２強磁性層１２Ｂの間の抵抗の変化を電圧で検出することが可能である。
もう一つは第１強磁性層１２Ａ及び第２強磁性層１２Ｂとシリコンチャンネル層７の間の界面抵抗のみをそれぞれ検出する磁気抵抗の測定が可能である。第１強磁性層１２Ａと第２強磁性層１２Ｂの間にシリコンチャンネル層７を介して電流を入力し、第２強磁性層１２Ｂと第１参照電極２０の間で電圧を出力させる。これによって、第２強磁性層１２Ｂとシリコンチャンネル層７の間の界面抵抗を測定することができる。同様に、第１強磁性層１２Ａと第２強磁性層１２Ｂの間にシリコンチャンネル層７を介して電流を入力し、第１強磁性層１２Ａと第２参照電極２１の間で電圧を出力させる。これによって、第１強磁性層１２Ａとシリコンチャンネル層７の間の界面抵抗を測定することができる。
（第５実施形態）
本発明の第５実施形態に係る磁気抵抗効果素子５００について、第２実施形態の磁気抵抗効果素子２００と異なる部分について説明する。第２実施形態の磁気抵抗効果素子２００と構成が同じ部分については同一の符号を用いて説明を適宜省略する。図６は第５実施形態の磁気抵抗効果素子５００を示す断面図である。磁気抵抗効果素子５００は第２実施形態の磁気抵抗効果素子２００に対し、第１参照電極２０の配置が異なる。磁気抵抗効果素子５０では、シリコンチャンネル層７上に、第１強磁性層１２Ａ、第１参照電極２０と第２強磁性層１２Ｂがこの順に設置されている。その他は第２実施形態と同様である。磁気抵抗効果素子５００は、第２強磁性層１２Ｂから第１強磁性層１２Ａへシリコンチャンネル層７を介して電流が入力され、第２強磁性層１２Ｂと第１参照電極２０の間で電圧を出力する。第２実施形態の磁気抵抗効果素子２００との差異は第１参照電極１２Ａの配置が異なることから、出力する電圧により第２強磁性層１２Ｂとシリコンチャンネル層７の間の界面抵抗だけでなく、第２強磁性層１２Ｂと第１参照電極２０の間のシリコンチャンネル層７の抵抗が観測される点である。
（第６実施形態）
本発明の第６実施形態に係る磁気抵抗効果素子６００について、第２実施形態の磁気抵抗効果素子２００と異なる部分について説明する。第２実施形態の磁気抵抗効果素子２００と構成が同じ部分については同一の符号を用いて説明を適宜省略する。図７は第６実施形態の磁気抵抗効果素子６００を示す断面模式図である。磁気抵抗効果素子６００は第２実施形態の磁気抵抗効果素子２００に対し、さらに出力増幅用のＭＯＳＦＥＴ３０を備えている。磁気抵抗効果素子６００では、第２強磁性層１２ＢとＭＯＳＦＥＴ３０のゲート電極とが電気的に接続され、第１参照電極２０とＭＯＳＦＥＴ３０のソース電極とが電気的に接続され、第２強磁性層１２Ｂと第１参照電極２０との間の電圧をＭＯＳＦＥＴ３０によって増幅するようになっている。磁気抵抗効果素子６００は、ＭＯＳＦＥＴ３０の増幅機能を利用することで出力が大きな素子として利用が可能となる。
（第７実施形態）
第７実施形態では、磁気センサに適した素子形態についての例を示す。本発明の第７実施形態に係る磁気センサ７００について、第２実施形態の磁気抵抗効果素子２００と異なる部分について説明する。第２実施形態の磁気抵抗効果素子２００と構成が同じ部分については同一の符号を用いて説明を適宜省略する。第２実施形態の磁気抵抗効果素子２００との違いは、磁気センサ７００は磁気シールドを備えている点と、第１強磁性層１２Ａが磁気センサ７００に外部磁場の磁束が進入する側に位置している点である。磁気センサを磁気ヘッドとして扱う場合には磁気媒体に最も近い端面に強磁性層が位置する。
図８は、第７実施形態に係る磁気センサ７００を示す断面図である。
磁気センサ７００は、半導体チャンネル層としてシリコンを用いた場合において、下部磁気シールド１０上に、下地絶縁層８０及び半導体チャンネル層としてのシリコンチャンネル層７を備えている。下部磁気シールド１０、下地絶縁層８０及びシリコンチャンネル層７はこの順に積層されている。下地絶縁層８０は例えば、酸化シリコンや窒化シリコンなどの化学的に安定な材料が好ましい。シリコンチャンネル層７上の外部磁場Ｂの磁束が進入する方向の端に、第１強磁性層１２Ａが設置されている。シリコンチャンネル層７と第１強磁性層１２Ａの間には第１トンネル層８１Ａが挿入され、スピンフィルタとして機能する。第１強磁性層１２Ａ上には第１上部磁気シールド１１Ａが設置されている。第１強磁性層１２Ａと第１上部磁気シールド１１Ａの間にはキャップ層１５が設置され、キャップ層１５は第１強磁性層１２Ａと第１上部磁気シールド１１Ａの間の磁気相関を断ち切り、さらに、第１強磁性層１２Ａと第１上部磁気シールド１１Ａの間の元素の拡散を抑制する機能を保持する。キャップ層１５の材料は、例えば、ＴａやＲｕなどが好ましい。同様に、シリコンチャンネル層７上の第１強磁性層１２Ａと離れた位置に第２強磁性層１２Ｂが設置されている。シリコンチャンネル層７と第２強磁性層１２Ｂの間には第２トンネル層８１Ｂが挿入され、スピンフィルタとして機能する。第２強磁性層１２Ｂ上には、反強磁性層１３、キャップ層１５、第２上部磁気シールド１１Ｂが設置されている。下部磁気シールド１０、第１上部磁気シールド１１Ａおよび第２上部磁気シールド１１Ｂの材料は、例えばパーマロイなどの軟磁性材料が好ましい。下部磁気シールド１０、第１上部磁気シールド１１Ａおよび第２上部磁気シールド１１Ｂは、Ｚ方向成分を含んだ磁束が磁気センサ７００に侵入することを防ぐ効果がある。また、第２上部磁気シールド１１Ｂは特に第２強磁性層１２Ｂの磁化の方向が、外部の磁場によって影響を受けにくくする効果がある。反強磁性層１３は第２強磁性層１２Ｂの磁化の向きを保持するための結合膜として機能する。シリコンチャンネル層７上の第２強磁性層１２Ｂを挟んで、第１強磁性層１２Ａの逆の位置に第１参照電極２０が設置されている。
第１強磁性層１２Ａの保磁力は第２強磁性層１２Ｂの保磁力よりも小さくなっている。外部磁場Ｂは第１強磁性層１２Ａの磁化方向の変化によって観測されるため、第１強磁性層１２Ａの磁化方向が外部磁場Ｂによって容易に動くことが好ましい。逆に、第２強磁性層１２Ｂは外部磁場Ｂによってできるだけ影響を受けないことが好ましい。第１強磁性層１２Ａの磁化方向の変化は、スピン偏極電流により磁化情報が伝達され、第１強磁性層１２Ａと第２強磁性層１２Ｂの磁化方向の相対角の変化による第２強磁性層１２Ｂとシリコンチャンネル層７の界面の間の抵抗変化として観測できる。
第１強磁性層１２Ａと第２強磁性層１２Ｂの間に電流源ＩＳが設置され、第２強磁性層１２Ｂからシリコンチャンネル層７を介して、第１強磁性層１２Ａに電流が入力される。第２強磁性層１２Ｂと第１参照電極２０の間に電圧計ＶＤが設置されており、磁気センサ７００は、第２強磁性層１２Ｂと第１参照電極２０Ａの間の電圧を出力する。
磁気センサ７００は、磁気記録媒体から情報を読み取る磁気ヘッドの読み取り素子部分に用いることができる。この場合、第１強磁性層１２Ａは、シリコンチャンネル層７の磁気記録媒体に最も近い端部に設置されることが好ましい。
（第８実施形態）
本発明の第８実施形態に係る磁気抵抗効果素子８００および磁気抵抗効果素子８００を用いた磁気センサ９００について、第２実施形態の磁気抵抗効果素子２００および第７実施形態の磁気センサ７００と異なる部分について説明する。第２実施形態の磁気抵抗効果素子２００と構成が同じ部分については同一の符号を用いて説明を適宜省略する。図９は第８実施形態に係る磁気抵抗効果素子８００および磁気センサ９００を示す、図１０のＡ−Ａ線に沿った断面図である。図１０は、磁気抵抗効果素子８００および磁気センサ９００のシリコンチャンネル層７の構造と第１強磁性層１２Ａ、第２強磁性層１２Ｂ及び第１参照電極２０の関係を示した、図９のＣ−Ｃ線に沿ったＺ方向から見た断面模式図である。磁気抵抗効果素子８００および磁気センサ９００では、シリコンチャンネル層７が一直線ではなく、縦構造体７Ａと横構造体７Ｂとからなり、縦構造体７Ａと横構造体７ＢとがＴ字型に接続した構造になっている。第２強磁性層１２Ｂは縦構造体７Ａと横構造体７Ｂとの接続部７Ｃ上に設置され、第１強磁性層１２Ａは、横構造体７Ｂ上に第２強磁性層から離間して設置されている。さらに、第１参照電極２０は、縦構造体７Ａ上に第２強磁性層１２Ｂから離間して設置されている。より具体的には、第１参照電極２０は、縦構造体７Ａの両端上に設置されている。また、第２強磁性層１２Ｂと第１参照電極２０との間に配置された電圧計ＶＤは、縦構造体７Ａの両端に設置されている第１参照電極２０の両方に接続されている。電圧計ＶＤは、どちらか一方の第１参照電極２０と接続されるようにしてもよい。シリコンチャンネル層７をＴ字型にすることで、スピン流のバックファイヤを抑制し、高い出力を得ることが可能である。
以下、第１実施形態から第８実施形態に基づいて本発明をより具体的に説明するが、本発明は以下の実施例１から１７に限定されるものではない。
（実施例１）
シリコン基板１、シリコン酸化層２（厚さ２００ｎｍ）、及びシリコンチャンネル層７（厚さ１００ｎｍ）からなるＳＯＩ基板を準備した。フォトリソグラフィー法により、ＳＯＩ基板にアライメントマークを作成した。
まず、シリコンチャンネル層７にイオン注入を行った。イオン注入はシリコンチャンネル層７の表面の不純物濃度を決定するために実施した。具体的には、シリコンチャンネル層７の表面に、ｎ型の導電性を付与するための不純物イオン注入を行った。不純物として、リンを用い、５ｋｅＶのエネルギーを用いた。そして、アニールにより不純物を拡散させて、シリコンチャンネル層７のシリコン膜の電子濃度の調整を行った。アニール温度は９００℃であり、保持時間は１分以下とした。シリコンチャンネル層７の表面の最大の不純物濃度が２×１０２０ｃｍ−３となるようにした。但し、シリコンチャンネル層７の表面とは、シリコンチャンネル層７の最表面から深さ数十ｎｍまでの領域を指している。上記の方法でシリコンチャンネル層７の表面の最大の不純物濃度が２×１０２０ｃｍ−３となっているが、不純物濃度が最大に成っている部分は、シリコンチャンネル層７の最表面から５ｎｍ前後の深さの部分となっている。なお、シリコンチャンネル層７の最表面とは、シリコンチャンネル層７と外界の接する１原子レベルの面を指す。
その後、洗浄により、シリコンチャンネル層７の表面の付着物、有機物、及び酸化膜の除去をした。洗浄液として、イソプロピルアルコール、アセトン、純水、フッ酸を用いた。
次に、シリコンチャンネル層７の最表面の不純物濃度が最大になるようにシリコンチャンネル層７のエッチングを行った。エッチングはイオンミリングによって実施した。シリコンチャンネル層７へのダメージを低減させるため、イオンビームの入射角を調整して、イオンミリングを行った。イオンビームをシリコンチャンネル層とほぼ平行に入射し、イオンビームの発散角の成分で緩やかにシリコンをエッチングした。この方法でシリコンチャンネル層７の最表面を５ｎｍ削った。その後、処理基板を大気中に２４時間以上放置し、シリコン表面を自然酸化させた。
シリコンチャンネル層７の最表面の不純物濃度が最大になるようにシリコンチャンネル層７のエッチングを行う方法はこの方法に限定されない。例えば、酸化と酸化膜除去を薬液で行いシリコンチャンネル層７をエッチングする方法もある。または、化学機械研磨（ＣＭＰ）を用いる方法もある。
フッ酸を用いて、シリコン表面の自然酸化膜を除去した後、鉄膜（厚さ１０ｎｍ）、チタン膜及びタンタル膜をこの順にＭＢＥ法により成膜した。なお、チタン膜及びタンタル膜は、鉄膜の酸化による特性劣化を抑制するためのキャップ層である。チタン膜及びタンタル膜はアモルファスであるため、鉄膜の結晶性への影響は少ない。
図１Ａ及び図２の記載にあるように、第１強磁性層１２Ａ、第２強磁性層１２Ｂ及び第１参照電極２０の部分を含み、Ｙ方向が長軸となるような長方形の形にレジストが残るようにパターニングを行った。この時のレジストのサイズは２３μｍ×８０μｍとした。イオンミリングでシリコンチャンネル層７が露出するまでシリコンの自然酸化膜を削った後、シリコンの異方的なエッチング法を用いてレジスト下のシリコンチャンネル層以外の部分を取り除いた。但し、アライメントマークが残るように予めアライメントマークを処理しておいた。シリコンチャンネル層７の側面は異方的エッチングにより（１１１）面が露出しており、シリコンチャンネル層７の側面の傾斜角度は、図１のようにＺ方向に対しておよそ５５度の角度となる。また、得られたシリコンチャンネル層７の側面を酸化させて、シリコン酸化膜による絶縁層８を形成した。
第１強磁性層１２Ａ、第２強磁性層１２Ｂ及び第１参照電極２０の部分にレジストのパターニングを行った。その後、シリコンチャンネル層７、鉄膜、チタン膜及びタンタル膜をイオンミリングにより削った。なお、シリコンチャンネル層７はシリコンチャンネル層７と鉄膜の界面から４５ｎｍを削った。磁気異方性の差をつけるため、第１強磁性層１２Ａのサイズは２１μｍ×０．３μｍとし、第２強磁性層１２Ｂのサイズは２１μｍ×２μｍとし、第１参照電極２０のサイズは２１μｍ×２１μｍとした。なお、第１強磁性層１２Ａと第２強磁性層１２Ｂの電極間距離及び第２強磁性層１２Ｂと第１参照電極２０の電極間距離はそれぞれ２０μｍとした。第１強磁性層１２Ａ、第２強磁性層１２Ｂ及び露出したシリコンチャンネル層の側壁には絶縁層８として酸化シリコンを形成した。上記のレジストを除去後、第１参照電極２０の部分のみレジストが残らないようにパターニングを行った。その後、シリコンチャンネル層７、鉄膜、チタン膜及びタンタル膜をイオンミリングにより削った。なお、シリコンチャンネル層７は表面に鉄膜が残留しないようにするため、３ｎｍを削った。その後、第１参照電極２０としてアルミニウム膜５０ｎｍとタンタル膜５０ｎｍを形成し、レジストを除去し、第１参照電極２０の側壁に絶縁層８として酸化シリコンを形成した。この状態を示したのが図１Ａ及び図２である。
作製した素子の第１強磁性層１２Ａ、第２強磁性層１２Ｂ及び第１参照電極２０の上部に金の配線を用いて各測定器への配線を行った。
実施例１の磁気抵抗効果素子の測定結果を図１１に示す。実施例１では第１強磁性層１２Ａと第２強磁性層１２Ｂの間に電流源ＩＳを設置し、第２強磁性層１２Ｂからシリコンチャンネル層７を介して第１強磁性層１２に電流を流した。また、第２強磁性層１２Ｂと第１参照電極２０の間に電圧計ＶＤを設置し、第２強磁性層１２Ｂと第１参照電極２０の間の電圧の変化を測定した。測定は第１強磁性層１２Ａ及び第２強磁性層１２Ｂの磁化容易軸方向に磁場を掃引しながら測定を行った。なお、実施例１の素子では第１強磁性層１２Ａと第２強磁性層１２Ｂの長軸がＺ方向であり、この方向に磁場を掃引した。電流は３ｍＡの定電流であり、電圧の変化を測定した。図１１は、測定した電圧を抵抗値に置き換えたものを縦軸に、磁場を横軸に示したグラフである。後述する図１２〜図１５についても同様である。まず、初めにＺ方向に−８００Ｏｅの磁場を実施例１の磁気抵抗効果素子に印可する。印可された磁場を徐々に変化させてＺ方向に８００Ｏｅとする過程において、１００Ｏｅの磁場で磁気抵抗の急激な増大を観測し、さらに、２５０Ｏｅの磁場で磁気抵抗の急激な減少を観測した。また、−８００〜１００Ｏｅの磁場領域の抵抗値と２５０〜８００Ｏｅの磁場領域の抵抗値は同等であった。同様にして、Ｚ方向に８００Ｏｅの磁場を実施例１の磁気抵抗効果素子に印可する。印可された磁場を徐々に変化させてＺ方向に−８００Ｏｅとする過程において、−１００Ｏｅの磁場で磁気抵抗の急激な増大を観測し、さらに、−２５０Ｏｅの磁場で磁気抵抗の急激な減少を観測した。また、８００〜−１００Ｏｅの磁場領域の抵抗値と−２５０〜−８００Ｏｅの磁場領域の抵抗値は同等であった。このような磁場と抵抗を示す実験において、図１１のような角型の波形が現れることは強磁性体の磁化方向の変化に伴って抵抗が変化する磁気抵抗効果を示す典型的な例である。ノイズを考慮して求めた最低抵抗値と最高抵抗値を用いて、磁気抵抗比を決定した。実施例１では０．３％の磁気抵抗比が得られた。
（実施例２）
実施例２の磁気抵抗効果素子の素子構造は図３の第２実施形態に示したものである。実施例２の磁気抵抗効果素子が実施例１の磁気抵抗効果素子と異なる点は、第１強磁性層１２Ａ及び第２強磁性層１２Ｂとシリコンチャンネル層７の間に、トンネル層が設置されている点である。
素子の作製方法は実施例１と同様である。但し、鉄膜をシリコンチャンネル層７上に積層する前に、シリコンチャンネル層７上に、酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜し、第１強磁性層１２Ａ及び第２強磁性層１２Ｂを形成した。また、第１参照電極２０の部分のみレジストが残らないようにパターニングを行った。その後、シリコンチャンネル層、酸化マグネシウム膜、鉄膜、チタン膜及びタンタル膜をイオンミリングにより削った。なお、シリコンチャンネル層７は表面に鉄膜が残留しないようにするため、３ｎｍを削った。その後、アルミニウム膜５０ｎｍとタンタル膜５０ｎｍを形成し、レジストを除去した。
実施例２の磁気抵抗効果素子の測定結果を図１２に示す。実施例２では第１強磁性層１２Ａと第２強磁性層１２Ｂの間に電流源ＩＳを設置し、第２強磁性層１２Ｂからシリコンチャンネル層７を介して第１強磁性層１２Ａに電流を流した。また、第２強磁性層１２Ｂと第１参照電極２０の間に電圧計ＶＤを設置し、第２強磁性層１２Ｂと第１参照電極２０の間の電圧の変化を測定した。磁場を掃引する方法は実施例１と同じである。電流は３ｍＡの定電流であり、電圧の変化を測定した。ノイズを考慮して求めた最低抵抗値と最高抵抗値を用いて、磁気抵抗比を決定した。実施例２では５％の磁気抵抗比が得られた。
（実施例１と実施例２の比較）
実施例１において図１１に示されているように、磁気抵抗効果が観測されている。同様に、実施例２においても図１２に示されているように、磁気抵抗効果が観測されている。実施例１と実施例２の差異はシリコンチャンネル層と強磁性層の間のトンネル層の有無である。実施例２ではトンネル層が設置されているため、素子の抵抗は実施例１よりも高い。しかしながら、磁気抵抗比は実施例２の方が高い結果が得られている。すなわち、トンネル層を挿入することで、磁気抵抗比が特別に増大することを示している。一般的な金属を積層した場合の磁気抵抗効果素子においてはトンネル層を強磁性層間に挿入することによって、巨大な磁気抵抗比を得ることは良く知られている現象である。しかしながら、非磁性の半導体チャンネル層にスピンを伝導させた場合については、巨大な磁気抵抗比が得られることはこれまでに知られていない。
（実施例３）
実施例３の磁気抵抗効果素子は第３実施形態に基づいた素子である。実施例３は実施例１と類似した方法で素子作製したが、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの部分の積層構造が実施例１と異なる。シリコンチャンネル層上に鉄膜（厚さ１０ｎｍ）、チタン膜、及びタンタル膜をこの順にＭＢＥ法により成膜し、イオンミリングによって第１強磁性層１２Ａと第２強磁性層１２Ｂに相当する部分を形成する部分までは実施例１と同じ方法で作製した。
次に、第２強磁性層１２Ｂに相当する部分以外にフォトレジストを形成した。その後、イオンミリングによって第２強磁性層１２Ｂに相当する部分の鉄層を露出させた。純水で希釈した塩酸で露出させた鉄層をエッチングし、シリコンチャンネル層７を露出させた。露出させシリコンチャンネル層７の表面をフッ酸で洗浄した後、その部分に酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜し、その後、鉄膜（厚さ１０ｎｍ）、チタン膜、及びタンタル膜をこの順にＭＢＥ法により成膜した。最後に、フォトレジストを除去することで、第２強磁性層１２Ｂを形成した。その後の素子形成の方法は実施例１と同様である。
実施例３の磁気抵抗効果素子の測定結果を図１３に示す。実施例３では第１強磁性層１２Ａと第２強磁性層１２Ｂの間に電流源ＩＳを設置し、第２強磁性層１２Ｂからシリコンチャンネル層７を介して第１強磁性層１２Ａに電流を流した。また、第２強磁性層１２Ｂと第１参照電極２０の間に電圧計ＶＤを設置し、第２強磁性層１２Ｂと第１参照電極２０の間の電圧の変化を測定した。磁場を掃引する方法は実施例１と同じである。電流は３ｍＡの定電流であり、電圧の変化を測定した。ノイズを考慮して求めた最低抵抗値と最高抵抗値を用いて、磁気抵抗比を決定した。実施例３では０．３１％の磁気抵抗比が得られた。
（比較例１）
比較例１として、電圧計ＶＤの接続位置を除いて第４実施形態で示した構造の磁気抵抗効果素子を作製した。比較例１の素子は実施例２の素子と同様に作製したが、実施例２の第１参照電極２０を形成する際に、第２参照電極２１も形成した。但し、第１強磁性層１２Ａと第２強磁性層１２Ｂの間に電流源ＩＳと電圧計ＶＤを設置し、第１強磁性層１２Ａと第２強磁性層１２Ｂの間の電圧の変化を測定した。電流の向き及びその他の測定方法は実施例２と同様とした。比較例１の磁気抵抗効果素子の測定結果を図１４に示す。比較例１では０．１４％の磁気抵抗比が得られた。
（比較例２）
比較例２の磁気抵抗効果素子として、電圧計ＶＤの接続位置を除いて比較例１の素子を用いて測定を行った。第１強磁性層１２Ａと第２強磁性層１２Ｂの間に電流源ＩＳを設置し、第１強磁性層１２Ａと第２参照電極２１の間に電圧計ＶＤを設置して第１強磁性層１２Ａと第２参照電極２１の間の電圧の変化を測定した。電流の向き及びその他の測定方法は実施例２と同様とした。比較例２の磁気抵抗効果素子の測定結果を図１５に示す。比較例２では磁気抵抗比が観測されなかった。
（実施例２、比較例１と比較例２の比較）
実施例２と、比較例１及び比較例２とは第２参照電極２１の有無の点で素子構造が異なるが、第１強磁性層１２Ａと第２強磁性層１２Ｂの間に電流を入力し、スピン偏極電流が流れる点においては全く同じである。また、いずれの方法でもスピン偏極電流は第１強磁性層１２Ａと第２強磁性層１２Ｂの間に流れている。しかしながら、実施例２、比較例１および比較例２で電圧計の配置が異なっており、抵抗を測定している箇所が異なる。実施例２ではシリコンチャンネル層７と第２強磁性層１２Ｂとの間の界面抵抗を測定している。比較例１では第１強磁性層１２Ａと第２強磁性層１２Ｂとの間の全抵抗を測定している。比較例２ではシリコンチャンネル層７と第１強磁性層１２Ａとの間の界面抵抗を測定している。
表１に実施例２、比較例１と比較例２で求められた結果を表１に示す。
Figure 2015076187
実施例２と比較例１では得られた磁気抵抗が同じ大きさである。逆に、比較例２では磁気抵抗が観測されなかった。これにより、シリコンチャンネル層７を介した強磁性層間の磁気抵抗は第２強磁性層１２の界面で生じていることが解る。すなわち、従来の磁気抵抗の測定方法である比較例１よりも実施例２の方が、磁気抵抗は同じであるが、素子抵抗が実施例２の方が小さいため、磁気抵抗比は実施例２の方が大きくなる。結果として、実施例２は比較例１に対して磁気抵抗比で１０倍以上の効果があることがわかる。また、非特許文献２から、チャンネル層が金属材料であった場合には、チャンネル層と第１強磁性層の界面とチャンネル層と第２強磁性層の界面の両方で同様の磁気抵抗効果が観測されていることが明らかである。すなわち、実施例１及び実施例２の効果はチャンネル層の材料が半導体材料の場合に限定される現象であることがわかった。
（実施例４）
実施例４の磁気抵抗効果素子は実施例２と同様に作製した。但し、第１強磁性層１２Ａと第２強磁性層１２Ｂの電極間距離ｄを１〜１００μｍの範囲で変化させた。磁気抵抗の測定を実施例２の磁気抵抗効果素子の測定と同様の条件で行った。
図１６に電極間距離と磁気抵抗の関係を示した。電極間距離が７０μｍ以上では磁気抵抗を観測することが出来なかった。図１６より電極間距離が離れるほど、磁気抵抗の値が減少する傾向が観測できる。電極間距離が短い領域では磁気抵抗が最大８Ωであり、電極間距離がおよそ２５μｍで磁気抵抗が４Ωになることがわかる。したがって、シリコンチャンネル層７のスピン輸送距離はおよそ２５μｍであることがわかった。また、スピン輸送距離の前後で電極間距離に対する磁気抵抗の変化が大きくなっており、スピン輸送距離よりも短い電極間距離で使用する事がよいことがわかった。
（実施例５）
図６は実施例５の磁気抵抗効果素子の構造図である。実施例５の磁気抵抗効果素子は実施例２と同様の方法で作製した。実施例２と同様に、第１強磁性層１２Ａ及び第２強磁性層１２Ｂとシリコンチャンネル層７の間にトンネル層を設置した。また、実施例２における第２強磁性層１２Ｂと第１参照電極２０の位置を逆にし、第１参照電極２０が第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間に配置されるようにした。
磁気抵抗比の測定の結果、０．３％の磁気抵抗比が得られた。実施例１，２と同様に磁気抵抗比は観測されたが、実施例２よりも磁気抵抗比が低かった。これは、第１参照電極２０が第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間に配置されたことで、第２強磁性層１２Ｂと第１参照電極２０の間のシリコンチャンネル層７の抵抗が素子抵抗の一部となってしまったことが原因に挙げられる。また、第１参照電極２０がシリコンチャンネル層７を流れるスピン偏極電流の一部を吸収してしまったことも、磁気抵抗比の低下に繋がったと考えられる。
（実施例６）
実施例６の磁気抵抗効果素子を実施例２と同様の方法で作製した。但し、半導体チャンネル層３の材料としてＧｅを用いた。基板はＧｅとＧｅＯ２を積層させたＧＯＩ（Ｇｅｒｍａｎｉｕｍ Ｏｎ Ｉｎｓｕｌａｔｅｒ）構造であり、膜厚の構成は実施例１と同様に、ＧｅＯ２の厚さが２００ｎｍ、Ｇｅの厚さが１００ｎｍである。半導体チャンネル層３となるゲルマニウムチャンネル層に、ゲルマニウムチャンネル層の表面の最大の電子濃度が２×１０１９ｃｍ−３になるように不純物添加を行った。鉄膜をゲルマニウムチャンネル層上に積層する前に、ゲルマニウムチャンネル層上に、酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜した。また、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間の電極間距離は１μｍとした。
実施例２と同様に磁気抵抗比を測定した結果、０．８％の磁気抵抗比が得られた。
（実施例７）
実施例７の磁気抵抗効果素子を実施例２と同様の方法で作製した。但し、半導体チャンネル層３の材料としてＳｉＧｅを用いた。基板はＳｉＧｅとＳｉＯ２を積層させたＳＧＯＩ（ＳｉＧｅ Ｏｎ Ｉｎｓｕｌａｔｅｒ）構造であり、膜厚の構成は実施例２と同様に、ＳｉＯ２の厚さが２００ｎｍ、Ｇｅの厚さが１００ｎｍである。なお、ＳｉＧｅのシリコンとゲルマニウムの比は元素比で、シリコン８０％とゲルマニウム２０％とした。半導体チャンネル層３となるシリコンゲルマニウムチャンネル層に、シリコンゲルマニウムチャンネル層の表面の最大の電子濃度が２×１０２０ｃｍ−３になるように不純物添加を行った。鉄膜をシリコンゲルマニウムチャンネル層上に積層する前に、シリコンゲルマニウムチャンネル層上に、酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜した。また、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間の電極間距離は１μｍとした。
実施例２と同様に磁気抵抗比を測定した結果、３．８％の磁気抵抗比が得られた。
（実施例８）
実施例８の磁気抵抗効果素子を実施例２と同様の方法で作製した。但し、半導体チャンネル層３の材料としてガリウム砒素（ＧａＡｓ）を用いた。基板はＧａＡｓ（００１）上にｉ−ＧａＡｓ（２５０ｎｍ）／ｎ−−ＧａＡｓ（Ｓｉ＝３×１０１６ｃｍ−３ ａｎｄ ２５００ｎｍ）／ｎ＋−ＧａＡｓ（Ｓｉ＝３×１０１８ｃｍ−３ ａｎｄ ３０ｎｍ）をＭＢＥ法によって結晶成長させて、作製した。なお、半導体チャンネル層３はｎ−−ＧａＡｓ（Ｓｉ＝３×１０１６ｃｍ−３ ａｎｄ ２５００ｎｍ）である。鉄膜をガリウム砒素チャンネル層上に積層する前に、ガリウム砒素チャンネル層上に、酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜した。また、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間の電極間距離は１μｍとした。
実施例２と同様に磁気抵抗比を測定した結果、２．９％の磁気抵抗比が得られた。
（実施例９）
実施例９の磁気抵抗効果素子を実施例２と同様の方法で作製した。但し、半導体チャンネル層３の材料としてインジウム砒素（ＩｎＡｓ）を用いた。鉄膜をインジウム砒素チャンネル層上に積層する前に、インジウム砒素チャンネル層上に、酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜した。また、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間の電極間距離は１μｍとした。
実施例２と同様に磁気抵抗比を測定した結果、０．５％の磁気抵抗比が得られた。
（実施例１０）
実施例１０の磁気抵抗効果素子を実施例２と同様の方法で作製した。但し、半導体チャンネル層３の材料として炭化シリコン（ＳｉＣ）を用いた。鉄膜を炭化シリコン層上に積層する前に、炭化シリコン層上に、酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜した。また、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間の電極間距離は１μｍとした。
実施例２と同様に磁気抵抗比を測定した結果、０．６％の磁気抵抗比が得られた。
（実施例１１）
実施例１１の磁気抵抗効果素子を実施例２と同様の方法で作製した。但し、半導体チャンネル層３の材料としてグラフェン（Ｇｒａｐｈｅｎｅ）を用いた。基板は熱酸化膜付きシリコン基板を用いた。グラフェンは別途、ニッケル基板上に結晶成長させたものを、熱酸化膜付きシリコン基板に貼り付けて素子形成を行った。鉄膜をグラフェン層上に積層する前に、グラフェン層上に、酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜した。また、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間の電極間距離は１μｍとした。
実施例２と同様に磁気抵抗比を測定した結果、４．２％の磁気抵抗比が得られた。
（実施例１２）
実施例１２の磁気抵抗効果素子を実施例２と同様の方法で作製した。但し、半導体チャンネル層３の材料としてグラファイト（Ｇｒａｐｈｉｔｅ）を用いた。基板は熱酸化膜付きシリコン基板を用いた。グラファイトは別途、気相成長させたものを、熱酸化膜付きシリコン基板に貼り付けて素子形成を行った。鉄膜をグラファイト層上に積層する前に、グラファイト層上に、酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜した。また、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間の電極間距離は１μｍとした。
実施例２と同様に磁気抵抗比を測定した結果、０．９％の磁気抵抗比が得られた。
（実施例１３）
実施例１３の磁気抵抗効果素子を実施例２と同様の方法で作製した。但し、半導体チャンネル層３の材料としてシリセン（Ｓｉｌｉｃｅｎｅ）を用いた。基板は熱酸化膜付きシリコン基板を用いた。シリセンは別途、二硼化ジリコニウム基板上に結晶成長させたものを、熱酸化膜付きシリコン基板に貼り付けて素子形成を行った。鉄膜をシリセン層上に積層する前に、シリセン層上に、酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜した。また、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間の電極間距離は１μｍとした。
実施例２と同様に磁気抵抗比を測定した結果、３．２％の磁気抵抗比が得られた。
（実施例１４）
実施例１４の磁気抵抗効果素子を実施例２と同様の方法で作製した。但し、半導体チャンネル層３の材料としてＰＥＤＯＴ：ＰＳＳを用いた。基板は熱酸化膜付きシリコン基板を用いた。ＰＥＤＯＴ：ＰＳＳは熱酸化膜付きシリコン基板上にスピンコートによる塗布で形成した。鉄膜をＰＥＤＯＴ：ＰＳＳ層上に積層する前に、ＰＥＤＯＴ：ＰＳＳ層上に、酸化マグネシウム膜（厚さ０．８ｎｍ）を超高真空電子ビーム蒸着法により成膜した。また、第１強磁性層１２Ａ及び第２強磁性層１２Ｂの間の電極間距離は１μｍとした。
実施例２と同様に磁気抵抗比を測定した結果、０．３％の磁気抵抗比が得られた。
（実施例１５）
実施例２の磁気抵抗効果素子を用いて素子にゲート電圧を印加し、ゲート電圧と磁気抵抗比の関係を評価した。図１Ｂに示すように、シリコン基板１と第２強磁性層１２Ｂとの間に電圧源ＶＳを接続し実施例２の磁気抵抗効果素子にバックゲートによる電圧印加を行った。実施例２の磁気抵抗効果素子では第２強磁性層１２Ｂからシリコンチャンネル層７を介して第１強磁性層１２Ａに電流が流れる。したがって、第１強磁性層１２Ａはソース電極であり、第２強磁性層１２Ｂはドレイン電極である。印加電流は３ｍＡであり、磁場は±８００Ｏｅを用いた。ゲート電圧は−１２５〜＋１７５Ｖとした。その他の測定条件は実施例２と同様にして磁気抵抗比を測定した。
図１７は実施例２の磁気抵抗効果素子におけるゲート電圧と磁気抵抗比の関係を示した図である。ゲート電圧の変化に対応して磁気抵抗比が変化していることがわかる。また、ゲート電圧によって半導体チャンネル層３の抵抗率が増大する場合において、磁気抵抗比も増大する傾向が観測されている。単純に考えると、スピンに関係した抵抗は半導体チャンネル層３の抵抗率と比例の関係を示し、半導体チャンネル層３の抵抗率が増大すると、スピンに関係した抵抗も増大する。同時に、半導体チャンネル層３の抵抗も増大してしまうが、実施例２の出力電圧の測定方法では検出する電圧のバックグラウンドが半導体チャンネル層３の抵抗の影響を受けにくいため、スピンに関係した抵抗の増大が磁気抵抗比の増大に繋がったと考えることができる。
Ｓｐｉｎ−ＭＯＳＦＥＴは特許文献１、２によると、トランジスタのソース・ドレイン電極が強磁性体から成る。ソース・ドレイン電極の間の磁気抵抗効果による抵抗変化によってＳｐｉｎ−ＭＯＳＦＥＴが形成される。実施例１５は特許文献１、２と類似しているが、新たに非磁性体から成る第１参照電極２０を設置し、ドレイン電極と半導体チャンネル層３との間の界面の抵抗変化をのみを抽出した。実施例１５と特許文献１、２を比較すると、実施例１５では界面抵抗が一つであるのに対して、特許文献１、２では界面抵抗２つと半導体チャンネル層の抵抗がバックグラウンドの抵抗になる。単純に、少なくとも実施例１５では特許文献１、２よりもシグナルとバックグラウンドの比（Ｓ／Ｎ）が２倍以上の改善が見込める。特許文献１、２と同様の測定方法が比較例１であり、磁気抵抗比の測定結果からわかるように、実施例１５の磁気抵抗効果素子と同じ実施例２では比較例１よりもＳ／Ｎが約３６倍改善している。また、実施例１５は特許文献１、２と同様に通常のＭＯＳＦＥＴ動作に加えて、磁気抵抗を生じ、ゲート電圧によっても磁気抵抗比を変調できることが確認できている。よって、実施例１５は特許文献１、２と構造上の違いがあるものの、同じ物理現象で動作し、特許文献１、２よりも高いＳ／Ｎで動作させることが可能なＳｐｉｎ−ＭＯＳＦＥＴである。
（実施例１６）
図７は実施例１６の磁気抵抗効果素子の素子図である。実施例１６の磁気抵抗効果素子は第６実施形態の磁気抵抗効果素子に基づくものであり、実施例２の磁気抵抗効果素子に対して別個にＭＯＳＦＥＴと電気的な配線が加えられている。実施例１６の磁気抵抗効果素子は、第２強磁性層１２ＢとＭＯＳＦＥＴ３０のゲート電極とが電気的に接続され、第１参照電極２０とＭＯＳＦＥＴ３０のソース電極とが電気的に接続され、第２強磁性層１２Ｂと第１参照電極２０との間の電圧をＭＯＳＦＥＴ３０によって増幅する。
第１強磁性層１２Ａと第２強磁性層１２Ｂの間にシリコンチャンネル層７を介して３ｍＡの電流を印加した。シリコンチャンネル層７と第２強磁性層１２Ｂとの間の出力が、ＭＯＳＦＥＴ３０に印加されてＭＯＳＦＥＴ３０に流れる電流が変化する。ＭＯＳＦＥＴ３０に印加されるゲート電圧は第１強磁性層１２Ａと第２強磁性層１２Ｂの磁化方向が平行の場合が０．３Ｖ、第１強磁性層１２Ａと第２強磁性層１２Ｂの磁化方向が反平行の場合が０．３１５Ｖとなった。第１強磁性層１２Ａと第２強磁性層１２Ｂの磁化方向の相対角の変化によって、ＭＯＳＦＥＴ３０の出力において１０倍の出力増幅が確認された。
（実施例１７）
実施例１７は第７実施形態に基づいた磁気センサ及び磁気ヘッドの例である。
本実施例では基板としてＡｌｔｉｃ基板を用いた。Ａｌｔｉｃ基板上に下部磁気シールド１０（ＮｉＦｅ１００ｎｍ）、下地絶縁層８０（ＳｉＯ２ ３ｎｍ）、シリコンチャンネル層７（Ｓｉ １０ｎｍ）、第１トンネル層８１Ａおよび第２トンネル層８１Ｂ（ＭｇＯ １ｎｍ）、第１強磁性層１２Ａおよび第２強磁性層１２Ｂ（ＣｏＦｅ ５ｎｍ）、反強磁性層１３（ＩｒＭｎ １４ｎｍ）及びキャップ層１５（Ｔａ ３ｎｍ）を形成した。その後、反強磁性層１３の磁気異方性を固定するために、３ｋＯｅ、２５０℃、３時間のアニールを実施した。
短冊状（２０×２００ｎｍ）にフォトマスクを形成し、イオンミリングで下部磁気シールド１０が残るように積層膜を削った。削った場所は絶縁層８（ＳｉＯ２ １０ｎｍ）で覆い、積層膜の側壁が露出しないようにした。短冊状の積層膜上の長尺方向の一方の端部に第１強磁性層１２Ａとなる場所のマスク（２０×２０ｎｍ）、他方の端部に第１参照電極２０となる場所のマスク（２０×５０ｎｍ）、及び第１強磁性層１２Ａとなる場所のマスクから長尺方向に４０ｎｍの位置に第２強磁性層１２Ｂとなる場所のマスク（２０×４０ｎｍ）を設置した。その後、イオンミリングにてシリコンチャンネル層７が露出するまで削り、削った場所は絶縁層８（ＳｉＯ２ １０ｎｍ）で覆い、積層膜の側壁が露出しないようにした。
次に、第１強磁性層１２Ａ上以外の場所にフォトレジストを形成し、第１強磁性層１２Ａが露出するまでイオンミリングを行った。その後、第１強磁性層１２Ａ上及び第２強磁性層１２Ａ上の反強磁性層１３上にキャップ層１５（Ｔａ ３ｎｍ）を形成した。続いて、第１参照電極２０となる場所以外の場所にフォトレジストを形成し、シリコンチャンネル層７が露出するまでイオンミリングを実施し、第１参照電極２０としてアルミニウム（Ａｌ ５ｎｍ）を形成した。
第１強磁性層１２Ａ上にリフトオフ法によって、第１上部磁気シールド層１１Ａを形成した。同様に、第２強磁性層１２Ｂ上にリフトオフ法によって、第２上部磁気シールド層１２Ｂを形成した。その後、配線用のパッドを形成し、図８のように回路の配線を実施した。
作製した素子基板を加工し、素子一つ一つを切り出した。第１強磁性層１２Ａが基板側面に露出するように研磨し、研磨した部分に絶縁層を形成した。磁気ヘッドのスライダーに加工した素子を設置し、配線を施して、磁気記録媒体上を浮上させて信号を読み取ることによって磁気ヘッドとして機能することを確認した。
（実施例１８）
図９は第８実施形態及び実施例１８の磁気抵抗効果素子の素子構造図である。図１０は図９のＣ−Ｃ線に沿った断面図である。実施例１８の磁気抵抗効果素子は実施例１７と同様の方法で素子を作製した。但し、実施例１７においてシリコンチャンネル層７が短冊状ではなく、縦構造体７Ａ（８０×２０ｎｍ）と横構造体７Ｂ（２０×２００ｎｍ）とをＴ字型に接続した構造になるようにした。第２強磁性層１２Ｂは縦構造体７Ａと横構造体７Ｂとの接続部７Ｃ上に設置されるようにした。第１強磁性層１２Ａは、横構造体７Ｂの端部上に第２強磁性層１２Ｂから離間して設置した。さらに、第１参照電極２０は縦構造体７Ａの両端上に設置した。
配線の構造も実施例１７と同様であるが、第２強磁性層１２Ｂと第１参照電極２０の間の配線は、両端の第１参照電極２０と第２強磁性層１２Ｂとの間で行った。
実施例１７と同様の評価を実施したところ、実施例１８は実施例１７よりも高いＳ／Ｎで動作させることが可能であった。この理由は２つの点が考えられる。一つの点はスピン流のバックファイヤの効果である。第２強磁性層１２Ｂからシリコンチャンネル層７にスピン偏極電流を流し、シリコンチャンネル層７内である方向にスピン偏極電流が流れると、スピン偏極電流とは逆方向で、かつ、電流が流れていない部分でスピン流が流れる。実施例１７では第１強磁性層１２Ａ、第２強磁性層１２Ｂ及び第１参照電極２０が一直線に並んでおり、第１参照電極２０側にスピン流のバックファイヤが生じる状態になっている。実施例１８では第２強磁性層１２Ｂが縦構造体７Ａと横構造体７Ｂとの接続部７Ｃ上に設置されているため、スピン流のバックファイヤが生じてもすぐにシリコンチャンネル層７は途切れてしまうため、スピン流は第２強磁性層１２Ｂ直下に蓄積しやすくなる。この効果によって、スピンに関与する出力がわずかに増大する。もう一つの点は、実施例１８では第２強磁性層１２Ｂ内の電圧降下を測定しないことである。通常、電流は第２強磁性層１２Ｂの積層方向と垂直方向に電流がながれているため、積層面内には電圧変化が生じない。しかしながら、第２強磁性層１２Ｂとシリコンチャンネル層７の間には第２トンネル層８１Ｂが設置されている。第２トンネル層８１Ｂは均一に形成されているが、非常にわずかな膜厚の均一性のムラがトンネル電流の不均一性に寄与しやすい。この第２トンネル層８１Ｂにおけるトンネル電流の不均一性が第２強磁性層１２Ｂの積層面内に電圧の差を生じてしまう。第２強磁性層１２Ｂに対して第１参照電極２０の両方から電圧を検出することによって第２強磁性層１２Ｂの積層面内の電圧の差を平均化して評価することが可能になるため、余計な電圧降下を検出しなくて済む。この２点は実施例１８が実施例１７よりも高いＳ／Ｎで動作できたことの原因と考えられる。
１…シリコン基板、２…シリコン酸化膜、３…半導体チャンネル層、７…シリコンチャンネル層、７Ａ…縦構造体、７Ｂ…横構造体、７Ｃ…接続部、８…絶縁層、１１Ａ…第１上部磁気シールド層、１２Ｂ…第２上部磁気シールド層、１２Ａ…第１強磁性層、１２Ｂ…第２強磁性層、１３…反強磁性層、１４…ゲート電極、１５…キャップ層、２０…第１参照電極、２１…第２参照電極、３０…出力増幅用ＭＯＳＦＥＴ、８１Ａ…第１トンネル層、８１Ｂ…第２トンネル層、１００，２００，３００，４００，５００，６００，８００…磁気抵抗効果素子、７００，９００…磁気センサ、ＩＳ…電流源、ＶＳ…電圧源、ＶＤ…電圧計、８０…下地絶縁層

Claims (13)

  1. 半導体チャンネル層と、
    前記半導体チャンネル層上に設置された第１強磁性層と、
    前記第１強磁性層と離間して前記半導体チャンネル層上に設置された第２強磁性層と、
    前記第１強磁性層および前記第２強磁性層から離間して前記半導体チャンネル層上に設置された非磁性の第１参照電極を備え、
    前記第２強磁性層から前記第１強磁性層へ前記半導体チャンネル層を介して電流が入力され、
    前記第２強磁性層と前記第１参照電極との間の電圧を出力することを特徴とする磁気抵抗効果素子。
  2. 前記第１強磁性層と前記半導体チャンネル層との間に設置された第１トンネル層と、
    前記第２強磁性層と前記半導体チャンネル層との間に設置された第２トンネル層の少なくとも一方を備えたことを特徴とする請求項１に記載の磁気抵抗効果素子。
  3. 前記第１トンネル層と前記第２トンネル層の両方を備えたことを特徴とする請求項２に記載の磁気抵抗効果素子。
  4. 前記第１強磁性層と前記第２強磁性層の間隔が前記半導体チャンネル層のスピン輸送距離よりも短いことを特徴とする請求項１〜３のいずれか一項に記載の磁気抵抗効果素子。
  5. 前記第２強磁性層は、前記第１強磁性層と前記第１参照電極との間に設置されていることを特徴とする請求項１〜４のいずれか一項に記載の磁気抵抗効果素子。
  6. 前記第２強磁性層の保磁力は前記第１強磁性層の保磁力と異なることを特徴とする請求項１〜５のいずれか一項に記載の磁気抵抗効果素子。
  7. 前記半導体チャンネル層はＳｉ，Ｇｅ，ＳｉＧｅ，ＧａＡｓ，ＩｎＡｓ，ＳｉＣ，Ｇｒａｐｈｅｎｅ，Ｇｒａｐｈｉｔｅ，Ｓｉｌｉｃｅｎｅのうちいずれか一種を含むことを特徴とする請求項１〜６のいずれか一項に記載の磁気抵抗効果素子。
  8. 前記半導体チャンネル層は、ＰＥＤＯＴ：ＰＳＳを含むことを特徴とする請求項１〜６のいずれか一項に記載の磁気抵抗効果素子。
  9. 前記半導体チャンネル層が、
    縦構造体と横構造体とをＴ字型に接続した構造を有し、
    前記縦構造体と前記横構造体との接続部上に前記第２強磁性層が設置され、
    前記横構造体上に前記第２強磁性層から離間して前記第１強磁性層が設置され、
    前記縦構造体上に前記第２強磁性層から離間して前記第１参照電極が設置されていることを特徴とする請求項１〜８のいずれか一項に記載の磁気抵抗効果素子。
  10. ＭＯＳＦＥＴをさらに備え、
    前記第２強磁性層と前記ＭＯＳＦＥＴのゲート電極とが電気的に接続され、
    前記第１参照電極と前記ＭＯＳＦＥＴのソース電極とが電気的に接続され、
    前記第２強磁性層と前記第１参照電極との間の電圧を前記ＭＯＳＦＥＴによって増幅することを特徴とする請求項１〜９のいずれか一項に記載の磁気抵抗効果素子。
  11. 請求項１〜１０のいずれか一項に記載の磁気抵抗効果素子を用いたＳｐｉｎ−ＭＯＳＦＥＴ。
  12. 請求項１〜１０のいずれか一項に記載の磁気抵抗効果素子を用いた磁気センサ。
  13. 請求項１〜１０のいずれか一項に記載の磁気抵抗効果素子を用いた磁気ヘッド。
JP2015549123A 2013-11-20 2014-11-14 磁気抵抗効果素子、Ｓｐｉｎ−ＭＯＳＦＥＴ、磁気センサ及び磁気ヘッド Active JP6037050B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013239735 2013-11-20
JP2013239735 2013-11-20
PCT/JP2014/080132 WO2015076187A1 (ja) 2013-11-20 2014-11-14 磁気抵抗効果素子、Ｓｐｉｎ－ＭＯＳＦＥＴ、磁気センサ及び磁気ヘッド

Publications (2)

Publication Number Publication Date
JP6037050B2 JP6037050B2 (ja) 2016-11-30
JPWO2015076187A1 true JPWO2015076187A1 (ja) 2017-03-16

Family

ID=53179452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015549123A Active JP6037050B2 (ja) 2013-11-20 2014-11-14 磁気抵抗効果素子、Ｓｐｉｎ−ＭＯＳＦＥＴ、磁気センサ及び磁気ヘッド

Country Status (5)

Country Link
US (1) US9728713B2 (ja)
EP (1) EP3073532B1 (ja)
JP (1) JP6037050B2 (ja)
CN (1) CN105745760B (ja)
WO (1) WO2015076187A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3076438A4 (en) * 2013-11-20 2017-07-05 TDK Corporation Magnetoresistive element, spin mosfet, and spin-transport element
WO2016158926A1 (ja) 2015-03-31 2016-10-06 Tdk株式会社 磁気抵抗効果素子
EP3979346A1 (en) 2015-03-31 2022-04-06 TDK Corporation Magnetoresistive effect element
JP2017188182A (ja) * 2016-03-30 2017-10-12 Tdk株式会社 磁気抵抗効果素子および磁気センサ
US10141501B2 (en) 2016-03-30 2018-11-27 Tdk Corporation Magnetoresistive element
KR101753342B1 (ko) * 2016-04-14 2017-07-04 한국과학기술연구원 상온 작동 스핀제어전자소자
US9934798B1 (en) * 2016-09-28 2018-04-03 Seagate Technology Llc Lateral spin valve reader with vertically-integrated two-dimensional semiconducting channel
CN106816529B (zh) * 2017-01-22 2019-01-29 北京航空航天大学 一种应用相变材料作为隧穿层的自旋电子器件
JP6814965B2 (ja) 2017-03-06 2021-01-20 パナソニックＩｐマネジメント株式会社 半導体エピタキシャルウェハ、半導体素子、および半導体素子の製造方法
CN110447114A (zh) * 2017-03-23 2019-11-12 英特尔公司 自旋电子装置、双工器、收发器和电信装置
FI20175553A (fi) * 2017-06-14 2018-12-15 Spindeco Tech Oy Sähkölaitteen tehonsyöttö- tai signaalijohtoon kytkettävissä oleva lisäyksikkö tai -kaapeli
JP6424999B1 (ja) * 2018-02-28 2018-11-21 Tdk株式会社 スピン素子の安定化方法及びスピン素子の製造方法
JP2019179824A (ja) 2018-03-30 2019-10-17 Tdk株式会社 磁気抵抗効果素子、磁気センサー及びスピントランジスタ
JP2019179823A (ja) 2018-03-30 2019-10-17 Tdk株式会社 磁気抵抗効果素子、磁気センサー及びスピントランジスタ
JP2020047844A (ja) 2018-09-20 2020-03-26 Tdk株式会社 半導体素子、磁気抵抗効果素子、磁気センサ及びスピントランジスタ
CN114899310B (zh) * 2022-05-10 2024-03-29 西安交通大学 一种石墨烯三维霍尔磁传感器的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545013B2 (en) 2003-03-26 2009-06-09 Japan Science And Technology Agency Reconfigurable logic circuit using a transistor having spin-dependent transfer characteristics
US7411235B2 (en) 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
JP4744934B2 (ja) 2004-06-16 2011-08-10 株式会社東芝 スピントランジスタ
JP4966277B2 (ja) * 2008-09-19 2012-07-04 株式会社東芝 スピンｍｏｓ電界効果トランジスタ
KR101598542B1 (ko) * 2009-01-13 2016-02-29 삼성전자주식회사 스핀 전계효과 트랜지스터를 이용한 논리소자
JP5347735B2 (ja) * 2009-06-09 2013-11-20 Ｔｄｋ株式会社 半導体スピンデバイス
JP5326841B2 (ja) 2009-06-10 2013-10-30 Ｔｄｋ株式会社 スピン伝導素子
JP5338714B2 (ja) * 2010-02-24 2013-11-13 Ｔｄｋ株式会社 磁気センサー、磁気検出装置、及び磁気ヘッド
JP2011222546A (ja) * 2010-04-02 2011-11-04 Tdk Corp スピン伝導素子
JP5655689B2 (ja) * 2011-04-21 2015-01-21 Tdk株式会社 スピン伝導素子
JP2013012554A (ja) * 2011-06-28 2013-01-17 Handotai Rikougaku Kenkyu Center:Kk 半導体装置
JP5649605B2 (ja) * 2012-03-26 2015-01-07 株式会社東芝 スピントランジスタおよびメモリ

Also Published As

Publication number Publication date
US9728713B2 (en) 2017-08-08
JP6037050B2 (ja) 2016-11-30
EP3073532B1 (en) 2020-02-26
CN105745760B (zh) 2019-03-15
CN105745760A (zh) 2016-07-06
US20160284982A1 (en) 2016-09-29
WO2015076187A1 (ja) 2015-05-28
EP3073532A4 (en) 2017-07-12
EP3073532A1 (en) 2016-09-28

Similar Documents

Publication Publication Date Title
JP6037050B2 (ja) 磁気抵抗効果素子、Ｓｐｉｎ−ＭＯＳＦＥＴ、磁気センサ及び磁気ヘッド
US8269294B2 (en) Spin transport device
JP5121597B2 (ja) 磁気抵抗素子
RU2595588C2 (ru) Магнитный записывающий элемент
US7203090B2 (en) High output nonvolatile magnetic memory
JP4919682B2 (ja) 導電制御デバイス
US9401419B2 (en) Spin transport device
JP2004186274A (ja) スピン注入素子及びスピン注入素子を用いた磁気装置
US9110124B2 (en) Magnetic sensor and magnetic detection apparatus
KR20060048611A (ko) 반강자성/강자성 교환 결합 구조체에 의해 수직 자기바이어싱되는 초거대 자기저항 센서
JP2010239011A (ja) スピン注入構造及びそれを用いたスピン伝導デバイス
US8324672B2 (en) Spin transport device
JP6037051B2 (ja) 磁気抵抗効果素子、Ｓｐｉｎ−ＭＯＳＦＥＴおよびスピン伝導素子
JP2004014806A (ja) 磁気抵抗素子および磁気メモリ
JP2009238918A (ja) スピンフィルタ効果素子及びスピントランジスタ
US11968907B2 (en) Magnetoresistive memory device including a magnetoresistance amplification layer
JP2010238956A (ja) スピン伝導デバイス
Huh et al. Electrical Detection of Spin Hall Effect in a Two-Dimensional Electron Gas
JP2018032459A (ja) 磁気抵抗効果素子および磁気センサ
JP2011082460A (ja) スピン伝導素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R150 Certificate of patent or registration of utility model

Ref document number: 6037050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150