KR101753342B1 - 상온 작동 스핀제어전자소자 - Google Patents

상온 작동 스핀제어전자소자 Download PDF

Info

Publication number
KR101753342B1
KR101753342B1 KR1020160045820A KR20160045820A KR101753342B1 KR 101753342 B1 KR101753342 B1 KR 101753342B1 KR 1020160045820 A KR1020160045820 A KR 1020160045820A KR 20160045820 A KR20160045820 A KR 20160045820A KR 101753342 B1 KR101753342 B1 KR 101753342B1
Authority
KR
South Korea
Prior art keywords
transmission channel
spin
source electrode
drain electrode
electrode
Prior art date
Application number
KR1020160045820A
Other languages
English (en)
Inventor
장준연
박태언
민병철
구현철
한석희
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020160045820A priority Critical patent/KR101753342B1/ko
Priority to US15/487,695 priority patent/US10014396B2/en
Application granted granted Critical
Publication of KR101753342B1 publication Critical patent/KR101753342B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H01L43/02—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H01L43/08—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 상온 작동 스핀제어전자소자는, 기판 상에 위치하고, 제1 방향으로 긴 형상을 가지며, 제1 방향에 수직인 제2 방향으로 절단된 단면이 삼각형인 저차원 나노구조를 포함하는 전송채널, 기판 상에 위치하고 전송채널과 교차되며, 전송채널의 일부를 덮는 소스 전극, 그리고 기판 상에서 소스 전극과 이격되어 위치하고, 전송채널과 교차되며, 전송채널의 일부를 덮는 드레인 전극을 포함한다.

Description

상온 작동 스핀제어전자소자{SPIN CONTROL ELECTRONIC DEVICE OPERABLE AT ROOM TEMPERATURE}
상온 작동 스핀제어전자소자가 제공된다.
실리콘 기반 반도체 소자는 지속적인 집적도의 향상으로 더 이상 소형화가 불가능한 물리적 및 나노공정 기술의 한계에 부딪히고 있다. 이에 따라 새로운 개념의 전자소자 개발이 강하게 요구되고 있다.
전자의 두 가지 물리적 특성인 전하와 스핀을 함께 이용하는 스핀트로닉스(spintronics) 소자가 차세대 반도체 소자로 크게 각광을 받고 있고, 실제 전자의 스핀 방향에 따라 소자의 저항을 변화할 수 있는 스핀 전계효과트랜지스터(spin field effect transistor, 이하 스핀 FET)가 최근 개발되었다.
스핀 FET는 소스 전극과 드레인 전극이 강자성체로 구성되어 있다는 점을 제외하면 기존 실리콘 기반 트랜지스터(MOSFET) 구조와 동일하며 스핀의 방향을 조절함으로써 저항을 변화시키므로 동작 속도가 빠르고 전력 소모가 적은 장점을 갖는다.
스핀 FET의 작동원리는 소스 전극에서 분극된 스핀 전자를 전송채널에 주입하고 전송채널 내에서 이동하는 전자의 스핀 방향을 조절하는 것이다. 외부 자기장에 대한 소스 전극의 자화 방향과 드레인 전극의 자화 방향은 고정되어 있고, 게이트 전극의 전기장을 이용하여 전송채널에 주입된 전자들의 스핀 방향을 평행 또는 반평행으로 제어한다. 이때, 드레인 전극에 도착하는 전자들의 스핀 방향이 드레인 전극의 자화 방향과 평행하면 저항 값이 작고, 반평행하게 되면 저항 값이 크다.
종래의 스핀 FET는 매우 낮은 스핀 전자 주입률, 짧은 스핀완화거리, 소스 전극 및 드레인 전극과 채널 사이의 큰 계면 저항, 그리고 높은 신호 대 잡음비(signal to noise ratio)로 인해 현재는 약 77K 이하의 극저온에서만 동작이 이루어질 수 있다.
본 발명의 한 실시예에 따른 상온 작동 스핀제어전자소자는 소스 전극으로부터 전송채널로의 스핀 전자의 주입률 및 전송채널에서 드레인 전극으로의 스핀 전자의 주입률을 향상시키기 위한 것이다.
본 발명의 한 실시예에 따른 상온 작동 스핀제어전자소자는 소스 전극 및 드레인 전극과 전송채널 사이의 계면 저항을 감소시키기 위한 것이다.
본 발명의 한 실시예에 따른 상온 작동 스핀제어전자소자는 상온에서도 작동할 수 있도록 하기 위한 것이다.
상기 과제 이외에도 구체적으로 언급되지 않은 다른 과제를 달성하는 데 본 발명에 따른 실시예가 사용될 수 있다.
본 발명의 일 실시예에 따른 상온 작동 스핀제어전자소자는, 기판 상에 위치하고, 제1 방향으로 긴 형상을 가지며, 제1 방향에 수직인 제2 방향으로 절단된 단면이 삼각형인 저차원 나노구조를 포함하는 전송채널, 기판 상에 위치하고 전송채널과 교차되며, 전송채널의 일부를 덮는 소스 전극, 그리고 기판 상에서 소스 전극과 이격되어 위치하고, 전송채널과 교차되며, 전송채널의 일부를 덮는 드레인 전극을 포함한다.
여기서, 소스 전극에서 스핀 분극된 전자가 전송채널에 주입되고, 스핀 분극된 전자가 전송채널을 통해 상기 드레인 전극에 도달하며, 스핀 분극된 전자의 자화 방향과 드레인 전극의 자화 방향이 이루는 각도에 따라 저항 값이 상이하다.
기판 상에서 소스 전극을 기준으로 드레인 전극과 반대 쪽에 이격되어 위치하고, 전송채널과 교차하며, 전송채널의 일부를 덮는 입력전극, 그리고 기판 상에서 드레인 전극을 기준으로 소스 전극과 반대쪽에 이격되어 위치하고, 전송채널과 교차하며, 전송채널의 일부를 덮는 출력전극을 더 포함할 수 있다.
저차원 나노구조는 4족 반도체, 3-5 족 화합물 반도체, 금속 및 반금속(half metal) 중 하나 이상을 포함하는 나노선(nanowire)이거나, 카본나노튜브(carbon nanotube) 또는 그래핀(graphine)을 포함하는 흑연계 나노구조일 수 있다.
전송채널의 제2 방향으로의 길이는 10 내지 1000 nm 일 수 있다.
전송채널은 두 개의 {112} 결정면과 한 개의 {001} 결정면을 포함할 수 있다.
전송채널의 {112} 결정면에서의 스핀 주입률이 전송채널의 {001} 결정면에서의 스핀 주입률보다 클 수 있다.
소스 전극과 전송채널 사이, 그리고 드레인 전극과 전송채널 사이 각각에 위치하는 절연막을 더 포함할 수 있다.
절연막은 Al2O3, MgO, TaOx 및 SiO2 중 하나 이상을 포함하고, 절연막의 두께는 0.5 내지 3.0 nm 일 수 있다.
소스 전극 및 드레인 전극 각각은, CoFe, Co, CoFeB, Ni, NiFe, GaMnAs, InMnAs, GeMn, GaMnN, GaMnP 및 ZnMnO 중 하나 이상의 강자성체를 포함하거나, La(1-x)SrxMnO3(LSMO) 또는 CrO2 중 하나의 반금속을 포함하거나, Pd/CoFe 다층구조 또는 Pt/CoPt 다층구조를 포함할 수 있다.
소스 전극 및 상기 드레인 전극 각각은 직사각형 형태를 갖고, 소스 전극의 제2 방향으로의 길이가 제1 방향으로의 길이보다 길고, 드레인 전극의 제2 방향으로의 길이가 제1 방향으로의 길이보다 길 수 있다.
소스 전극 중 전송채널과 중첩된 부분의 제1 방향으로의 길이가 제2 방향으로의 길이보다 길고, 드레인 전극 중 전송채널과 중첩된 부분의 제1 방향으로의 길이가 제2 방향으로의 길이보다 길 수 있다.
상온 작동 스핀제어전자소자에 외부 자기장이 인가된 경우, 소스 전극 중 전송채널과 중첩된 부분의 자화 방향은 외부 자기장의 방향과 평행하지 않을 수 있다.
제1 방향으로의 소스 전극과 드레인 전극 사이의 거리는 10 nm 내지 5 ㎛ 일 수 있다.
본 발명의 한 실시예에 따른 상온 작동 스핀제어전자소자는 소스 전극으로부터 전송채널로의 스핀 전자의 주입률 및 전송채널에서 드레인 전극으로의 스핀 전자의 주입률을 향상시킬 수 있고, 소스 전극 및 드레인 전극과 전송채널 사이의 계면 저항을 감소시킬 수 있으며, 상온에서도 작동할 수 있다.
도 1은 일 실시예에 따른 상온 작동 스핀제어전자소자의 사시도이다.
도 2는 일 실시예에 따른 상온 작동 스핀제어전자소자에 외부자기장이 인가된 경우 소스 전극 및 드레인 전극의 자화방향을 나타내는 도면이다.
도 3은 일 실시예에 따른 상온 작동 스핀제어전자소자에 y 축에 평행한 외부 자기장이 인가되는 경우, 소스 전극 및 드레인 전극의 자화 방향을 계산하여 나타낸 도면이다.
도 4는 일 실시예에 따른 상온 작동 스핀제어전자소자의 전송채널의 단면을 나타내는 투과전자현미경 사진들이다.
도 5는 일 실시예에 따른 상온 작동 스핀제어전자소자에서 y-축 방향으로 외부 자기장을 ±3 kOe 인가하면서 측정한 전압신호를 나타내는 그래프이다.
도 6은 도 5의 낮은 자기장 영역(±0.15~±0.25 kOe)을 확대하여 나타내는 그래프이다.
도 7은 x 축 방향의 자기장이 인가된 스핀 소자에서 측정한 전압신호를 나타내는 그래프이다.
도 8은 y 축 방향의 자기장이 인가된 II형 스핀 소자에서 측정한 전압신호를 나타내는 그래프이다.
도 9는 I 형 스핀 소자를 이용하여 y 축 방향의 인가 자기장 하에서 약 10K 부터 약 300K까지의 온도에서 측정한 전압 신호를 나타내는 그래프이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면부호가 사용되었다. 또한 널리 알려져 있는 공지기술의 경우 그 구체적인 설명은 생략한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명의 실시예에 따른 상온 작동 스핀제어전자소자(lateral spin device)에 대하여 설명한다. 본 명세서에서 스핀 소자는 스핀 밸브 소자, 스핀 FET 또는 스핀 메모리 소자일 수 있다. 또한 제1 방향은 도면들에 도시된 x 방향일 수 있고, 제2 방향은 도면들에 도시된 y 방향일 수 있다.
도 1은 일 실시예에 따른 상온 작동 스핀제어전자소자의 사시도이다.
도 1을 참조하면, 일 실시예에 따른 상온 작동 스핀제어전자소자는, 기판(10) 상에 위치하고, 제1 방향으로 긴 형상을 가지며, 제1 방향에 수직인 제2 방향으로 절단된 단면이 삼각형인 저차원 나노구조를 포함하는 전송채널(11), 기판(10) 상에 위치하고 전송채널(11)과 교차되며, 전송채널(11)의 일부를 덮는 소스 전극(12), 그리고 기판(10) 상에서 소스 전극(source electrode, 12)과 이격되어 위치하고, 전송채널(11)과 교차되며, 전송채널(11)의 일부를 덮는 드레인 전극(drain electrode, 13)을 포함한다.
여기서, 기판(10)은 예를 들어 Si을 포함할 수 있다.
저차원 나노구조는 4족 반도체, 3-5 족 화합물 반도체, 금속 및 반금속(half metal) 중 하나 이상을 포함하는 나노선(nanowire)일 수 있다. 4족 반도체는 예를 들어 Si 나 Ge 등일 수 있고, 3-5 족 화합물 반도체는 예를 들어 GaN, AlN, InGaN, GaAs, InAs, InSb, 그리고 GaInAs 등일 수 있으며, 금속은 예를 들어 Au, Pt, Ag, Al, Cu, 그리고 Sb 중 하나 이상일 수 있다.
또한, 저차원 나노구조는 카본나노튜브(carbon nanotube) 또는 그래핀(graphine)을 포함하는 흑연계 나노구조일 수도 있다.
전술한 저차원 나노구조를 포함하는 전송채널(11)은 제1 방향(x 방향)으로 긴 형태를 가질 수 있다. 하나의 스핀 소자 내에서 전송채널(11)의 제1 방향으로의 길이는 제2 방향(y 방향)으로의 길이(폭)에 비해 매우 길 수 있다. 또한 전송채널(11)의 제2 방향으로의 길이(폭)는 약 10 내지 약 1000 nm 일 수 있다. 이러한 범위 내에서 스핀 전자의 전달 효율이 크게 향상될 수 있다.
전송채널(11)을 제2 방향으로 절단한 단면은, 예를 들어, 삼각형 형태를 가질 수 있다. 여기서, 전송채널은 두 개의 {112} 결정면과 한 개의 {001} 결정면을 포함할 수 있다. 본 명세서의 결정면 표시는 밀러 지수(miller's indices)에 의한 것이다.
절단면이 삼각형 형상을 갖는 전송채널(11)의 구조로 인해, 실시예들에 따른 스핀 소자의 스핀 주입률이 크게 향상되고, 동작 속도가 향상될 수 있으며, 전력소모가 감소하는 등 소자 특성이 더욱 향상될 수 있고, 스핀 소자가 상온(약 25 ℃ 내외)에서도 동작할 수 있게 된다.
소스 전극(12)은 전송채널(11)에 분극된 전자를 주입시키는 입력부로서, 전송채널(11)과 교차되고, 전송채널(11)의 일부를 덮을 수 있다.
소스 전극(12)은 CoFe, Co, CoFeB, Ni, NiFe, GaMnAs, InMnAs, GeMn, GaMnN, GaMnP 및 ZnMnO 중 하나 이상의 강자성체를 포함하거나, La(1-x)SrxMnO3(LSMO) 또는 CrO2 등과 같이 스핀 분극이 100% 발생하는 반금속을 포함하거나, 수직자기특성(Perpendicular magnetization)을 갖는 Pd/CoFe 다층구조 또는 Pt/CoPt 다층구조를 포함할 수 있다.
소스 전극(12)의 제2 방향으로의 길이는 제1 방향으로의 길게 형성될 수 있다. 이러한 장평비(종횡비)로 인하여 소스 전극(12)이 전송채널(11)과 중첩되지 않은 부분은 인가된 자기장과 평행한 자기 모멘트를 가질 수 있다.
전송채널(11)이 나노선이나 흑연계 나노구조의 저차원 나노구조로 형성되는 경우, 자성체를 포함하는 소스 전극(12)의 고유의 전도도와 전송채널(11)의 고유의 전도도 사이에 불일치로 인해 스핀 주입 효율이 감소될 수 있다.
이러한 스핀 주입률 감소를 최소화하기 위해 전송채널(11)과 소스 전극(12) 사이에는 추가적으로 절연막(16)이 위치할 수 있다. 절연막(16)은 예를 들어, Al2O3, MgO, TaOx 및 SiO2 중 하나 이상을 포함할 수 있고, 쇼키 배리어(schottky barrier) 또는 터널링 배리어(tunneling barrier)로서의 기능을 수행할 수 있고, 전송채널(11)과 소스 전극(12) 사이의 계면 저항이 감소할 수 있으며, 소스 전극(12)으로부터 분극된 전자가 보다 용이하게 전송채널(11)로 주입될 수 있다.
절연막(16)의 두께는 약 0.5 내지 약 3 nm 정도의 두께를 가질 수 있다. 이러한 범위 내에서, 스핀 주입율이 더욱 향상될 수 있다.
드레인 전극(13)은 전송채널(11)로부터 전자를 공급 받아 전자의 스핀의 방향에 따라 전압을 출력하는 기능을 수행하고, CoFe, Co, CoFeB, Ni, NiFe, GaMnAs, InMnAs, GeMn, GaMnN, GaMnP 및 ZnMnO 중 하나 이상의 강자성체를 포함하거나, La(1-x)SrxMnO3(LSMO) 또는 CrO2 등과 같이 스핀 분극이 100% 발생하는 반금속을 포함하거나, 수직자기특성(Perpendicular magnetization)을 갖는 Pd/CoFe 다층구조 또는 Pt/CoPt 다층구조를 포함할 수 있다.
드레인 전극(13)의 제2 방향으로의 길이는 제1 방향으로의 길게 형성될 수 있다.
또한 자성체를 포함하는 드레인 전극(13)의 고유의 전도도와 전송채널(11)의 고유의 전도도 사이에 불일치로 인해 발생할 수 있는 스핀 주입 효율 감소를 최소화하기 위해서, 전송채널(11)과 드레인 전극(13) 사이에는 추가적으로 절연막(16)이 위치할 수 있다. 절연막(16)은 예를 들어, Al2O3, MgO, TaOx 및 SiO2 중 하나 이상을 포함할 수 있고, 이로 인해 전송채널(11)과 드레인 전극(13) 사이의 계면 저항이 감소할 수 있으며, 스핀 전자가 보다 용이하게 드레인 전극(13)으로 주입될 수 있다. 또한 절연막(16)의 두께는 약 0.5 내지 약 3 nm 정도의 두께를 가질 수 있고, 이러한 범위 내에서 스핀 주입율이 더욱 향상될 수 있고, 동작 속도가 향상될 수 있으며, 전력소모가 감소할 수 있다.
소스 전극(12) 및 드레인 전극(13) 각각은 직사각형 형태를 가질 수 있다. 예를 들어, 소스 전극(12)의 제2 방향(y 방향)으로의 길이가 제1 방향(x 방향)으로의 길이보다 길고, 드레인 전극(13)의 제2 방향으로의 길이가 제1 방향으로의 길이보다 길 수 있다. 소스 전극(12)의 장평비(종횡비)와 드레인 전극(13)의 장평비를 상이하게 설계함으로써 두 전극(12, 13)의 보자력을 서로 상이하게 만들 수 있다. 이러한 장평비로 인한 형상이방성 이외에도 소스 전극(12)과 드레인 전극(13)의 두께를 조절하여 보자력을 조절할 수도 있다.
도 2는 일 실시예에 따른 상온 작동 스핀제어전자소자에 외부자기장이 인가된 경우 소스 전극 및 드레인 전극의 자화방향을 나타내는 도면이다. 구체적으로 도 2는 스핀 소자에 제2 방향(y 방향)으로 외부자기장이 가해진 경우에 있어서, 소스 전극(12)에서 전송채널(11)과 중첩된 부분의 자화 방향(도면에서 D1), 그리고 드레인 전극(13)에서 전송채널(11)과 중첩된 부분의 자화 방향(도면에서 D2)을 나타낸다.
도 3은 일 실시예에 따른 상온 작동 스핀제어전자소자에 y 축에 평행한 외부 자기장이 인가되는 경우, 소스 전극(12)의 자화 방향 및 드레인 전극(13)의 자화 방향을 계산하여 나타낸 도면이다. 도 3의 자화 방향들은 마이크로 자화 특성을 예측할 수 있는 OOMFF 시물레이션법을 이용하여 계산된 것으로, 빨간색 요소들은 제1 방향(+x 방향)으로 정렬된 자화 방향을 나타내고, 파란색 요소들은 제-1 방향(-x 방향)으로 정렬된 자화 방향을 나타낸다.
도 2 및 도 3을 참조하면, 소스 전극(12)과 드레인 전극(13)은 제1 방향(x 방향)으로는 좁고 제2 방향(y 방향)으로는 길게 제작되어 장평비로 인한 형상자기이방성을 가질 수 있다. 이로 인해 y 방향의 외부자기장이 인가되면, 용이자화축인 y 방향으로 자화 방향이 정렬되어야 하지만, 실제 측정결과 D1과 같이 x 방향의 자화가 관찰되었다. 다시 말해서, D1의 방향과 D2의 방향이 평행(0°) 또는 반평행(180°)이 아닌 수직 관계(90°)이고, 이는 기존의 스핀 소자에서는 볼 수 없는 독특한 자화 구조이다. 다만, D1은 소스 전극(12)에서 전송채널(11)과 중첩된 부분의 자화 방향을 의미하고, D2는 드레인 전극(13)에서 전송채널(11)과 중첩된 부분의 자화 방향을 의미하며, D1 및 D2 모두 전송채널(11)과 중첩되지 않은 부분의 자화 방향을 의미하지 않음에 유의하여야 한다.
소스 전극(12)은 단면이 삼각형인 나노구조를 포함하는 전송채널(11) 위에 접촉되어 있는 부분(21)과 편평한 기판(10) 위에 있는 부분(22)으로 구분될 수 있고, 드레인 전극(13) 또한 전송채널(11) 위에 접촉되어 있는 부분(21)과 편평한 기판(10) 위에 있는 부분(22)으로 구분될 수 있다.
전송채널(11) 위에 있는 소스/드레인 전극 부분(21)은 y 방향의 자기장에도 불구하고 x 방향으로 정렬된 자기 방향을 가질 수 있고, 편평한 소스/드레인 전극 부분(22)은 자기 이방성에 따라 인가 자기장과 평행한 자기모멘트를 가질 수 있다.
y 방향으로 자른 절단면이 삼각형인 전송채널(11) 위에 형성된 소스/드레인 전극 부분(21)은, 편평한 부분(22)과 달리 제1 방향(x 방향)으로 긴 형상 이방성을 가지며, 이로 인해 제2 방향(y 방향)의 인가 자기장에서도 제1 방향(x 방향)의 자기 방향을 가질 수 있다. 소스 전극(12) 및 드레인 전극(13) 모두 제2 방향으로의 길이가 제1 방향으로의 길이보다 긴 형상을 갖지만, 소스 전극(12) 및 드레인 전극(13)에서 전송채널(11)을 덮는 부분(21)의 경우에는 제1 방향으로의 길이가 제2 방향으로의 길이보다 긴 형상을 갖는다. 이러한 자화 특성으로 인해 편평한 기존의 스핀 소자와는 상이한 전압 특성을 가질 수 있고, 상온에서도 동작할 수 있게 될 수 있다.
기존의 스핀 소자의 경우, 편평한 반도체 박막을 전송채널로서 포함하고, 소스/드레인 전극이 편평하며, 전극과 전송채널이 접촉하고 있는 결정면도 모두 동일하다. 반면, 실시예들에 따른 스핀 소자의 경우, 삼각형의 절단면을 갖는 나노구조를 포함하는 전송채널(11)을 이용함으로써, 전송채널(11)과 접촉하고 있는 소스/드레인 전극(12, 13)의 형상이 편평하지 않고, 소스/드레인 전극(12, 13)과 접촉하는 전송채널(11)의 결정면이 상이하므로, 기존의 스핀 소자와 상이한 스핀 신호가 나타날 수 있다.
상온 작동 스핀제어전자소자 하나의 면적은 약 30 내지 약 400 ㎛2 일 수 있고, 스핀 소자의 상온에서의 스핀 주입률은 약 10 % 이상일 수 있다. 따라서, 소형 장치에 적합하고, 상온에서도 동작할 수 있다.
상온 작동 스핀제어전자소자는 기판(10) 상에서 소스 전극(12)을 기준으로 드레인 전극(13)과 반대 쪽에 이격되어 위치하고, 전송채널(11)과 교차하며, 전송채널(11)의 일부를 덮는 입력전극(14), 그리고 기판(10) 상에서 드레인 전극(13)을 기준으로 소스 전극(12)과 반대쪽에 이격되어 위치하고, 전송채널(11)과 교차하며, 전송채널(11)의 일부를 덮는 출력전극(15)을 더 포함할 수 있다.
상온 작동 스핀제어전자소자의 측정 방법을 예를 들어 설명하면, 전류가 입력전극 (14)에서 소스 전극(12)으로 흐르고, 소스 전극(12)의 자화 방향(D1)과 동일한 자화 방향으로 스핀 분극된 전자가 전송채널(11)내로 주입된다. 반면, 소스 전극(12)의 자화 방향(D1)과 반대 방향의 자화 방향을 갖는 차지(charge) 전자는 회로 구성에 따라 입력전극(14)으로 확산된다. 스핀 전자는 스핀 확산에 의해 소스 전극(12)을 중심으로 드레인 전극(13) 방향 및 입력전극(14) 방향으로 동일하게 이동한다. 이와 같은 회로 연결 방식을 비편재방법(non-local method)라 한다.
전송채널(11)에 주입된 스핀 전자는 드레인 전극(13) 쪽으로 확산되어 드레인 전극(13)의 자화 방향(D2)과의 상관 관계에 따라 전압 차이를 출력하게 된다. 스핀 전자의 자화 방향이 드레인 전극(13)의 자화 방향(D2)과 이루는 각도에 따라 저항 값이 상이하게 되고, 출력전극(15)은 이를 측정할 수 있다. 예를 들어, 스핀 전자의 자화 방향이 드레인 전극(13)의 자화 방향이 평행(0°)일 때 측정되는 저항 또는 전압의 크기는 낮을 수 있고, 반평행(180°) 또는 90° 일 때의 저항 또는 전압은 높게 나타날 수 있다.
제1 방향으로의 소스 전극(12)과 드레인 전극(13) 사이의 거리는 10 nm 내지 5 ㎛ 일 수 있고, 이러한 범위 내에서 소자의 스핀 주입률이 더욱 향상되고, 동작 속도가 향상될 수 있으며, 전력소모가 감소하는 등 소자 특성이 더욱 향상될 수 있다.
이하에서, 스핀 소자는 비편재스핀밸브 (non-local spin valve)이고, 스핀 소자의 전송채널(11)은 절단면이 삼각형 형상이고 삼각형의 한 변의 길이가 대략 80 nm인 단결정의 GaN 을 포함하며, 소스/드레인 전극(12, 13)은 CoFeB의 강자성체를 포함할 수 있다.
도 4는 일 실시예에 따른 상온 작동 스핀제어전자소자의 전송채널의 단면을 나타내는 투과전자현미경 사진들이다. 투과전자현미경 사진들은 GaN 전송채널(11)이 전극(12, 13)과 중첩되어 있는 부분을 관찰한 사진들이다. 여기서 전송채널(11)의 제2 방향으로의 단면은 삼각형이고, 전송채널(11)은 두 개의 {112} 결정면과 한 개의 {001} 결정면을 포함한다.
도 4를 참조하면, 상온 작동 스핀제어전자소자는 전극(12, 13)과 전송채널(11)의 접촉 결정면에 따라 두가지 소자 형태로 나눌 수 있다.
왼쪽의 도면은 GaN 전송채널(11)의 {112} 면과 {001} 면이 전극(12, 13)과 접촉하고 있고, 이를 I 형 소자로 분류한다. 또한 오른쪽의 도면은 두 개의 {112} 면이 전극(12, 13)와 접촉하고 있고, 이를 II 형 소자로 분류한다.
전송채널의 {112} 결정면에서의 스핀 주입률은 전송채널의 {001} 결정면에서의 스핀 주입률보다 클 수 있다. 이로 인해, 두 개의 {112} 면이 전극(12, 13)과 접촉하고 있는 II 형 소자에서의 스핀 주입률이 I 형 소자에서의 스핀 주입률에 비해 클 수 있다.
도 5는 일 실시예에 따른 상온 작동 스핀제어전자소자에서 자화 용이축(magnetic easy axis) 방향 (y축 방향)으로 외부 자기장을 ±3 kOe 인가하면서 비접촉 방법으로 측정한 전압신호를 나타낸 도면이다.
측정된 비접촉 전압의 변화는 소스/드레인 전극(12, 13)의 국부 자화 방향인 D1과 D2가 이루는 각도를 반영한다. 따라서 측정된 전압을 바탕으로 y축 방향에 수직인 x-z 평면상의 소스/드레인 전극(12, 13)의 국부 자화 방향들(D1과 D2)을 유추 할 수 있다.
예를 들어, 두 자성체(소스/드레인 전극)의 자화 방향이 평행일 때 측정되는 저항 또는 전압의 크기는 낮을 수 있고, 반평행 또는 90도 일 때의 저항 또는 전압은 피크형태로 높게 나타날 수 있다.
박막을 이용한 기존의 스핀 소자에서는 피크전압 이외에 배경전압 (base voltage, 도면에서 진한 실선으로 표시된 곡선)는 외부자기장의 크기에 관계없이 0 V의 일정 값을 가지지만, 실시예들에 따른 소자에서는 매우 상이한 배경전압 형태를 보인다. 이는 전송채널(11)과 접촉한 두 자성체의 국부적 자화 방향 변화, 그리고 접촉하고 있는 전송채널(11)의 결정면의 크기에 따라 스핀 주입률이 다르기 때문에 나타나는 결과이다.
도 5에 도시된 바와 같이, 측정된 전압의 크기가 지속적으로 변화 하는 것을 관찰 할 수 있다. 이는 Hanle 효과로 설명할 수 있다. Hanle 효과는 소스 전극(12)의 자화 방향(D1)과 동일한 자화 방향을 가지는 스핀 분극된 전자들이 스핀 방향에 수직인 외부 자기장에 의하여 스핀 세차(spin precession) 운동을 하게 되는 것을 의미하고, 이러한 스핀 세차 운동에 따라 측정되는 전압(또는 저항)의 크기가 변화될 수 있다.
도 6은 도 5에서 두 자성체(소스/드레인 전극)의 자화 반전이 일어나는 낮은 자기장 영역(±0.15~±0.25 kOe)을 확대한 것으로, 인가 자기장의 크기 변화에 따라 두 자성체(12, 13)의 자화 방향이 평행에서 반평행 또는 반평행에서 평행으로 전환되어 급격한 전압 변화(움푹 파인 부분)가 일어남을 알 수 있다. 역으로 이러한 급격한 전압 변화로부터 소스/드레인 전극(12, 13)의 자화 상태의 변화를 알 수 있고, 또한 외부 자기장의 조절을 통해 소스/드레인 전극(12, 13)의 자화 상태가 조절될 수 있다는 것을 알 수 있다.
도 7은 x 축 방향의 자기장이 인가된 I형 스핀 소자에서 측정한 전압신호를 나타낸다. 여기서 I형 스핀 소자는 도 4와 관련된 부분에서 설명된 소자이다.
도 7의 배경전압(진한 실선으로 표시됨) 곡선은 인가 자기장의 방향이 바뀜에 따라 도 5의 y 축 인가 자기장에서의 배경전압 곡선의 다른 형태를 갖고, 소스/드레인 전극(12, 13)의 자화 변환 거동에 따른 피크 전압 또한 상이한 형태를 갖는 것을 알 수 있다.
도 8은 y 축 방향의 자기장이 인가된 II형 스핀 소자에서 측정한 전압신호를 나타낸다. 여기서 II형 스핀 소자는 도 4와 관련된 부분에서 설명된 소자이다.
동일한 y 축 방향의 인가 자기장임에도 불구하고 도 5의 I형 소자와는 상이한 배경전압 및 피크 전압 형태를 갖는 것을 볼 수 있다.
y 축 방향의 인가 자기장 하에서 전송채널(11) 위에 형성된 자성체(12, 13)의 자화 거동은 도 3에서 도시된 바와 같이 동일함에도 불구하고 측정된 스핀 전압의 크기나 형태가 다른 것은 조밀면 (close packed plane)인 {112} 계면에서의 스핀 주입이 {100} 계면에서의 스핀 주입보다 용이한 것에 기인한다.
예를 들면, I 형 소자의 경우는 대부분의 스핀이 왼쪽의 {112} 계면으로 주입되는 반면 II 형 소자에서는 양쪽의 {112} 면에서의 스핀 주입률이 동일할 수 있다.
도 8 내부에 나타낸 소자 단면의 개략도를 참조하면, y 방향 인가 자기장(31)하에서 자성체(12, 13)의 자화 방향은 진한 실선의 화살표(32)로 표시된다. 양쪽의 {112} 면으로부터 주입된 스핀의 Z축 성분은 동일한 크기이나 방향이 달라 소멸되고, 주입된 스핀의 자화 방향(33)은 y 방향과 평행하다.
반면 I 형 소자는 왼쪽의 {112} 면에서의 스핀 주입률이 오른쪽의 {100} 면에서의 스핀 주입률보다 크기 때문에, 주입된 스핀의 자화 방향(33)이 {112} 면에서 주입된 전자에 의해 결정될 수 있다. 또한 이는 상쇄되지 않으므로 스핀 전자의 자화 방향은 y 방향의 성분 및 z 방향의 성분을 모두 갖고 있다. 이로 인해, 소스/드레인 전극(12, 13)과 접촉하고 있는 단결정 전송채널(11) 계면의 결정면에 따라 스핀 주입률이 상이해질 수 있다.
도 9는 I 형 스핀 소자를 이용하여 y 축 방향의 인가 자기장 하에서 약 10K 부터 약 300K까지의 온도에서 측정한 전압 신호를 나타낸다.
도 9를 참조하면, 온도의 상승에 따라 스핀 전압의 급격한 변화(움푹 파인 부분)의 크기는 감소하나 상온까지 뚜렷한 전압 신호가 관찰되는 것을 알 수 있다. 상온에서의 스핀 주입률은 10% 이상이며 II 형 소자에서도 마찬가지로 10% 이상의의 스핀 주입률을 측정하였다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 기판 11: 전송채널
12: 소스 전극 13: 드레인 전극
14: 입력전극 15: 출력전극
16: 절연막

Claims (13)

  1. 기판 상에 위치하고, 제1 방향으로 긴 형상을 가지며, 상기 제1 방향에 수직인 제2 방향으로 절단된 단면이 삼각형인 저차원 나노구조를 포함하는 전송채널,
    상기 기판 상에 위치하고 상기 전송채널과 교차되며, 상기 전송채널의 일부를 덮는 소스 전극, 그리고
    상기 기판 상에서 상기 소스 전극과 이격되어 위치하고, 상기 전송채널과 교차되며, 상기 전송채널의 일부를 덮는 드레인 전극,
    을 포함하고,
    상기 소스 전극에서 스핀 분극된 전자가 전송채널에 주입되고, 상기 스핀 분극된 전자가 상기 전송채널을 통해 상기 드레인 전극에 도달하며, 상기 스핀 분극된 전자의 자화 방향과 상기 드레인 전극의 자화 방향이 이루는 각도에 따라 저항 값이 상이한 상온 작동 스핀제어전자소자.
  2. 제1항에서,
    상기 기판 상에서 상기 소스 전극을 기준으로 상기 드레인 전극과 반대 쪽에 이격되어 위치하고, 상기 전송채널과 교차하며, 상기 전송채널의 일부를 덮는 입력전극, 그리고
    상기 기판 상에서 상기 드레인 전극을 기준으로 상기 소스 전극과 반대쪽에 이격되어 위치하고, 상기 전송채널과 교차하며, 상기 전송채널의 일부를 덮는 출력전극을 더 포함하는 상온 작동 스핀제어전자소자.
  3. 제1항에서,
    상기 저차원 나노구조는 4족 반도체, 3-5 족 화합물 반도체, 금속 및 반금속(half metal) 중 하나 이상을 포함하는 나노선(nanowire)이거나, 카본나노튜브(carbon nanotube) 또는 그래핀(graphine)을 포함하는 흑연계 나노구조인 상온 작동 스핀제어전자소자.
  4. 제1항에서,
    상기 전송채널의 상기 제2 방향으로의 길이는 10 내지 1000 nm 인 상온 작동 스핀제어전자소자.
  5. 제4항에서,
    상기 전송채널은 두 개의 {112} 결정면과 한 개의 {001} 결정면을 포함하는 상온 작동 스핀제어전자소자.
  6. 제5항에서,
    상기 전송채널의 {112} 결정면에서의 스핀 주입률이 상기 전송채널의 {001} 결정면에서의 스핀 주입률보다 큰 상온 작동 스핀제어전자소자.
  7. 제1항에서,
    상기 소스 전극과 상기 전송채널 사이, 그리고 상기 드레인 전극과 상기 전송채널 사이 각각에 위치하는 절연막을 더 포함하는 상온 작동 스핀제어전자소자.
  8. 제7항에서,
    상기 절연막은 Al2O3, MgO, TaOx 및 SiO2 중 하나 이상을 포함하고, 상기 절연막의 두께는 0.5 내지 3.0 nm 인 상온 작동 스핀제어전자소자.
  9. 제1항에서,
    상기 소스 전극 및 상기 드레인 전극 각각은,
    CoFe, Co, CoFeB, Ni, NiFe, GaMnAs, InMnAs, GeMn, GaMnN, GaMnP 및 ZnMnO 중 하나 이상의 강자성체를 포함하거나, La(1-x)SrxMnO3(LSMO) 또는 CrO2 중 하나의 반금속을 포함하거나, Pd/CoFe 다층구조 또는 Pt/CoPt 다층구조를 포함하는 상온 작동 스핀제어전자소자.
  10. 제1항에서,
    상기 소스 전극 및 상기 드레인 전극 각각은 직사각형 형태를 갖고,
    상기 소스 전극의 상기 제2 방향으로의 길이가 상기 제1 방향으로의 길이보다 길고, 상기 드레인 전극의 상기 제2 방향으로의 길이가 상기 제1 방향으로의 길이보다 긴 상온 작동 스핀제어전자소자.
  11. 제10항에서,
    상기 소스 전극 중 상기 전송채널과 중첩된 부분의 상기 제1 방향으로의 길이가 상기 제2 방향으로의 길이보다 길고, 상기 드레인 전극 중 상기 전송채널과 중첩된 부분의 상기 제1 방향으로의 길이가 상기 제2 방향으로의 길이보다 긴 상온 작동 스핀제어전자소자.
  12. 제11항에서,
    상기 상온 작동 스핀제어전자소자에 외부 자기장이 인가된 경우, 상기 소스 전극 중 상기 전송채널과 중첩된 부분의 자화 방향은 상기 외부 자기장의 방향과 평행하지 않은 상온 작동 스핀제어전자소자.
  13. 제10항에서,
    상기 제1 방향으로의 상기 소스 전극과 상기 드레인 전극 사이의 거리는 10 nm 내지 5 ㎛ 인 상온 작동 스핀제어전자소자.
KR1020160045820A 2016-04-14 2016-04-14 상온 작동 스핀제어전자소자 KR101753342B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160045820A KR101753342B1 (ko) 2016-04-14 2016-04-14 상온 작동 스핀제어전자소자
US15/487,695 US10014396B2 (en) 2016-04-14 2017-04-14 Spin control electronic device operable at room temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160045820A KR101753342B1 (ko) 2016-04-14 2016-04-14 상온 작동 스핀제어전자소자

Publications (1)

Publication Number Publication Date
KR101753342B1 true KR101753342B1 (ko) 2017-07-04

Family

ID=59356727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160045820A KR101753342B1 (ko) 2016-04-14 2016-04-14 상온 작동 스핀제어전자소자

Country Status (2)

Country Link
US (1) US10014396B2 (ko)
KR (1) KR101753342B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101905069B1 (ko) * 2017-08-03 2018-10-08 한국과학기술연구원 나노 자성체의 자화 방향 측정 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112968058B (zh) * 2021-02-04 2022-07-26 电子科技大学 一种离子调控型自旋波晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005174960A (ja) 2003-12-05 2005-06-30 National Institute Of Advanced Industrial & Technology 二重ゲート電界効果トランジスタ
KR100650416B1 (ko) 2005-04-02 2006-11-27 한국과학기술연구원 하이브리드형 자성체/반도체 나노선 스핀소자 및 그제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100619300B1 (ko) * 2005-09-14 2006-09-06 한국과학기술연구원 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터
KR100709395B1 (ko) * 2006-06-23 2007-04-20 한국과학기술연구원 강자성체를 이용한 스핀 트랜지스터
KR100855105B1 (ko) * 2007-06-14 2008-08-29 한국과학기술연구원 수직자화를 이용한 스핀 트랜지스터
KR101084019B1 (ko) * 2010-05-12 2011-11-16 한국과학기술연구원 상보성 스핀 트랜지스터 논리회로
JP5736836B2 (ja) * 2011-02-23 2015-06-17 Tdk株式会社 スピン伝導型磁気センサ
KR101283934B1 (ko) * 2011-12-06 2013-07-16 한국과학기술연구원 스핀 주입을 이용한 상보성 논리소자
EP2610913A1 (en) * 2011-12-30 2013-07-03 Hitachi Ltd. Spin-based device
KR101737956B1 (ko) * 2012-08-14 2017-05-19 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 스핀 편극 트랜지스터 소자
EP2919274B1 (en) * 2012-11-08 2018-04-18 Japan Science and Technology Agency Lateral spin valve element
CN105745760B (zh) * 2013-11-20 2019-03-15 Tdk株式会社 磁阻效应元件、Spin-MOSFET、磁传感器以及磁头

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005174960A (ja) 2003-12-05 2005-06-30 National Institute Of Advanced Industrial & Technology 二重ゲート電界効果トランジスタ
KR100650416B1 (ko) 2005-04-02 2006-11-27 한국과학기술연구원 하이브리드형 자성체/반도체 나노선 스핀소자 및 그제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101905069B1 (ko) * 2017-08-03 2018-10-08 한국과학기술연구원 나노 자성체의 자화 방향 측정 방법

Also Published As

Publication number Publication date
US10014396B2 (en) 2018-07-03
US20170301778A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
US10886460B2 (en) Magnetic tunnel junction device with spin-filter structure
Rüster et al. Very large magnetoresistance in lateral ferromagnetic (Ga, Mn) As wires with nanoconstrictions
KR100832583B1 (ko) 누설자장을 이용한 스핀 트랜지스터
KR100855105B1 (ko) 수직자화를 이용한 스핀 트랜지스터
CN101026188B (zh) 单电荷隧道器件
KR100709395B1 (ko) 강자성체를 이용한 스핀 트랜지스터
JP4845937B2 (ja) スピンｍｏｓｆｅｔおよびこのスピンｍｏｓｆｅｔを用いたリコンフィギュラブル論理回路
Saito et al. Spin injection, transport, and read/write operation in spin-based MOSFET
US20150311305A1 (en) Spin mosfet
Saito et al. Spin-based MOSFET and its applications
KR101753342B1 (ko) 상온 작동 스핀제어전자소자
JP5260810B1 (ja) 整流装置、トランジスタおよび整流方法
US10355046B1 (en) Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
CN108352446B (zh) 磁隧道二极管和磁隧道晶体管
KR101873695B1 (ko) 스핀필터 구조체를 포함하는 자기 터널 접합 소자
KR101905069B1 (ko) 나노 자성체의 자화 방향 측정 방법
US10243021B1 (en) Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
Sahoo et al. Spin-orbit torque: Moving towards two-dimensional van der Waals heterostructures
Sverdlov et al. Magnetic field dependent tunneling magnetoresistance through a quantum well between ferromagnetic contacts
KR101417956B1 (ko) 스핀토크를 이용한 측면형 스핀 소자
Shen Beyond-Cmos Devices: Logic, Interconnects and Memory
Modarresi The Spin Field-Effect Transistor: Can It Be Realized?
Lin Experimental studies of asymmetric dipolar coupling effect and graphene spin transfer torque
Patrignani et al. CURRENT AMPLIFICATION IN SPIN-DEPENDENT TRANSISTOR

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant