JP5260810B1 - 整流装置、トランジスタおよび整流方法 - Google Patents

整流装置、トランジスタおよび整流方法 Download PDF

Info

Publication number
JP5260810B1
JP5260810B1 JP2013502951A JP2013502951A JP5260810B1 JP 5260810 B1 JP5260810 B1 JP 5260810B1 JP 2013502951 A JP2013502951 A JP 2013502951A JP 2013502951 A JP2013502951 A JP 2013502951A JP 5260810 B1 JP5260810 B1 JP 5260810B1
Authority
JP
Japan
Prior art keywords
magnetic field
electrons
dimensional channel
spin
external magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013502951A
Other languages
English (en)
Other versions
JPWO2013027712A1 (ja
Inventor
誠 好田
淳作 新田
研介 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2013502951A priority Critical patent/JP5260810B1/ja
Application granted granted Critical
Publication of JP5260810B1 publication Critical patent/JP5260810B1/ja
Publication of JPWO2013027712A1 publication Critical patent/JPWO2013027712A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

半導体からなり電子が走行する一次元チャネル１８と、前記一次元チャネルに電界を印加することにより、前記一次元チャネルを走行する電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行する方向と交差する方向に生成させる電極２６と、前記一次元チャネルに外部磁場を生成する外部磁場生成部３８と、を具備する整流装置。

Description

本発明は、整流装置、トランジスタおよび整流方法に関し、特に、スピン軌道相互作用を用いた整流装置、トランジスタおよび整流方法に関する。
スピンを用いたスピンエレクトロニクスはその実用化が期待されている。スピンエレクトロニクスの分野において、強磁性体の磁化方向によるメモリ機能を有する装置が開発されている。また、非特許文献１では、スピン軌道相互作用に起因する有効磁場を活用したスピン電界効果トランジスタが提案されている。このようなスピンエレクトロニクスの分野においては、スピン偏極率の高いスピンインジェクタが求められる。
APPl. Phys. Lett. 56, 665 (1990)
このようなスピンエレクトロニクスの分野においては、一方方向に電子を流すとスピン偏極率の電子が得られるが、反対方向には電子が流れない整流装置が求められている。このような整流装置を用いスピンの整流を行なうことができる。本発明は、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置および整流方法、並びにそれらを用いたトランジスタを提供することを目的とする。
本発明は、半導体からなり電子が走行する一次元チャネルと、前記一次元チャネルに電界を印加することにより、前記一次元チャネルを走行する電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行する方向と交差する方向に生成させる電極と、前記一次元チャネルに外部磁場を生成する外部磁場生成部と、を具備することを特徴とする整流装置である。本発明によれば、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置を提供することができる。
上記構成において、前記一次元チャネルは量子ポイントコンタクトである構成とすることができる。
上記構成において、前記外部磁場生成部は、前記外部磁場を、前記有効磁場の方向または前記有効磁場と反対方向に生成する構成とすることができる。
上記構成において、前記一次元チャネルは、閃亜鉛鉱型結晶構造を有する構成とすることができる。
上記構成において、前記一次元チャネルは、（００１）面または（１１０）面上に形成されている構成とすることができる。
上記構成において、前記一次元チャネルは、前記電子が走行する方向に対し両側からくびれた箇所に形成される半導体である構成とすることができる。
上記構成において、前記一次元チャネルの前記くびれた箇所の両側に空乏層を形成するサイドゲートを具備する構成とすることができる。
本発明は、上記整流装置を含むトランジスタである。
上記構成において、前記一次元チャネルに電子を注入するソースと、前記一次元チャネルから電子を受けるドレインと、を具備し、前記電極はゲート電極である構成とすることができる。
本発明は、半導体からなり電子が走行している一次元チャネルに、電界を印加することにより、前記一次元チャネルを走行している電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行している方向と交差する方向に生成させるステップと、前記一次元チャネルに外部磁場を生成するステップと、を含むことを特徴とする整流方法である。本発明によれば、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流方法を提供することができる。
本発明によれば、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置および整流方法、並びにそれらを用いたトランジスタを提供することができる。
図１（ａ）は、実施例１に係る整流装置の上面図、図１（ｂ）は、図１（ａ）のＸ−Ｘ断面図、図１（ｃ）は、図１（ａ）のＹ−Ｙ断面図である。 図２は、実施例１に係る整流装置の平面模式図である。 図３（ａ）および図３（ｂ）は、量子ポイントコンタクトを走行する電子に加わる有効磁場を説明する図である。 図４は、サンプルの半導体積層構造を示す図である。 図５（ａ）は、サイドゲート電圧に対するソース−ドレイン間のコンダクタンス、図５（ｂ）は、サイドゲート電圧に対するスピン偏極率を示す図である。 図６（ａ）および図６（ｂ）は、実施例１に係る整流装置の原理を説明する図である。 図７（ａ）および図７（ｂ）は、電子の走行方向に依存したスピン分裂準位の模式図である。 図８（ａ）および図８（ｂ）は、実施例２に係るトランジスタの原理を説明する図である。 図９（ａ）および図９（ｂ）は、電子の走行方向に依存したスピン分裂準位の模式図である。 図１０（ａ）および図１０（ｂ）は、実施例３の動作を説明する平面模式図である。
以下、本発明の実施例を、図面を参照に説明する。
図１（ａ）は、実施例１に係る整流装置の上面図、図１（ｂ）は、図１（ａ）のＸ−Ｘ断面図、図１（ｃ）は、図１（ａ）のＹ−Ｙ断面図である。図１（ａ）から図１（ｃ）のように、（００１）面半導体基板１０上に、半導体層１１として障壁層１２、井戸層１４および障壁層１６が順に形成されている。半導体層１１には、基板１０まで達する溝３０が形成されている。井戸層１４のバンドギャップを障壁層１２および１６より小さくすることにより、電子を井戸層１４付近に閉じ込めることができる。これにより、井戸層１４内には二次元チャネルが形成される。井戸層１４に接するようにソース２０およびドレイン２２が形成されている。
溝３０は、ソース２０からドレイン２２に走行する電子が通過する一次元チャネル１８が形成されるように、半導体層１１の両側面からＶ字状に形成されている。これにより、半導体層１１（特に井戸層１４）にくびれが形成される。このように、井戸層１４により二次元チャネルを形成し、溝３０によりくびれからなる一次元チャネル１８を形成する。障壁層１６上には絶縁膜２４が形成されている。絶縁膜２４上には、金属からなるゲート電極２６が形成されている。ゲート電極２６は、一次元チャネル１８に電界を印加する。溝３０によりチャネルから分離された半導体層１１の領域３４には、サイドゲート３２が接触している。サイドゲート３２により、領域３４の半導体層１１にサイドゲート電圧を印加することができる。さらに、一次元チャネル１８に外部磁場Ｂｅｘを印加する外部磁場生成部３８が設けられている。外部磁場生成部３８としては、磁化した強磁性体を用いることができる。また、電流により外部磁場を生成するものでもよい。
図２は、実施例１に係る整流装置の平面模式図である。図２には、半導体層１１、ソース２０、ドレイン２２およびサイドゲート３２が図示されている。図２の左から右方向（ソース２０からドレイン２２方向）を＋Ｘ方向、の下から上方向を＋Ｙ方向、奥行きから手前方向を＋Ｚ方向とする。サイドゲート３２は、図１（ａ）の領域３４と一体に図示している。ドレイン２２にはソース２０に対しドレイン電圧Ｖｄｓが印加される。サイドゲート３２には、ソース２０に対しサイドゲート電圧ＶＳＧが印加されている。正のドレイン電圧Ｖｄｓを印加することにより、ソース２０からドレイン２２に電子が走行する。負のドレイン電圧Ｖｄｓを印加することにより、ドレイン２２からソース２０に電子が走行する。なお、このとき、ドレイン２２およびソース２０は実質的にはそれぞれソースおよびドレインとして機能する。負のサイドゲート電圧ＶＳＧを印加することにより、溝３０付近の半導体層１１（特に井戸層１４）に空乏層３６が形成される。空乏層３６間に一次元チャネル１８が形成される。サイドゲート電圧ＶＳＧの大きさにより、一次元チャネル１８の幅を調整することができる。一次元チャネル１８として振舞うには、一次元チャネル１８の幅は、フェルミ波長程度以下の幅であり、５０ｎｍ〜１００ｎｍ以下の幅とすることが好ましい。図２のように、チャネルの幅が１００ｎｍ程度以下であり、チャネル方向のくびれの長さが５００ｎｍ程度以下のポイント状に形成された一次元チャネル１８を量子ポイントコンタクトという。
図３（ａ）および図３（ｂ）は、量子ポイントコンタクトを走行する電子に加わる有効磁場を説明する図である。図３（ａ）のように、ドレイン電圧Ｖｄｓが正であり、電子４０が＋Ｘ方向に走行している。ゲート電極２６により、一次元チャネルに＋Ｚ方向の電界Ｅが印加されている。この場合、一次元チャネル１８を走行（矢印４４）する電子４０には＋Ｙ方向に有効磁場Ｂαが印加される。このように半導体におけるスピン軌道相互作用は電子に対し有効磁場として作用する。有効磁場は、電子が走行することにより受ける磁場である。例えば、閃亜鉛鉱型結晶構造を有する化合物半導体にはラシュバスピン軌道相互作用とドレッセルハウススピン軌道相互作用との２種類が存在している。ドレッセルハウススピン軌道相互作用の強さβは、電子が走行する方向によって定まり、電界によらず一定である。ラシュバスピン軌道相互作用の強さαは、電界により可変である。図３（ａ）および図３（ｂ）の有効磁場Ｂαはラシュバスピン軌道相互作用により生成されるものである。有効磁場Ｂαの大きさは、電子の走行速度が速くなると大きくなる。一次元チャネル１８を通過した電子４２は、有効磁場Ｂαにより＋Ｙ方向にスピン偏極（矢印４１ａ）する。
一次元チャネル１８を通過する電子を有効磁場Ｂαを用いスピン偏極させることにより、スピン偏極率を向上させることができる。一般に、２次元または３次元に走行する電子は、格子振動等の散乱によりドリフト速度により走行する。このため、電子に作用する有効磁場Ｂαは小さい。一方、量子ポイントコンタクトにおける一次元チャネル１８を走行する電子は、電子の平均自由工程がくびれの長さより十分長くなる。この場合、電子は一次元チャネル１８を弾道的に通過する。これにより、電子はフェルミ速度により一次元チャネル１８を走行する。フェルミ速度はドリフト速度の１００倍以上である。このため、一次元チャネル１８においては、電子に作用する有効磁場Ｂαを大きくすることができる。よって、電子４２のスピン偏極率を大きくすることができる。
図３（ｂ）のように、ドレイン電圧Ｖｄｓが負であり電子４０が−Ｘ方向に走行している。電子４０が−Ｘ方向に走行する場合、一次元チャネル１８において有効磁場Ｂαは−Ｙ方向に生成される。よって、電子４２は−Ｙ方向にスピン偏極（矢印４１ｂ）する。電子４２のスピン偏極率を向上できるのは、図３（ａ）と同様である。なお、ゲート電極２６に印加される電圧を反転し、一次元チャネル１８に印加される電界を−Ｚ方向とすると、有効磁場Ｂαの方向は、逆となる。すなわち、ドレイン電圧Ｖｄｓ＞０の場合有効磁場Ｂαの方向は−Ｙ方向となり、電子４２は−Ｙ方向にスピン偏極される。ドレイン電圧Ｖｄｓ＜０の場合有効磁場Ｂαの方向は＋Ｙ方向となり、電子４２は＋Ｙ方向にスピン偏極される。
スピン偏極率を測定するためサンプルを作成した。図４は、サンプルの半導体積層構造を示す図である。基板１０から順に、バッファ層５０、障壁層１２、第１半導体層５２、第２半導体層５４、第３半導体層５６および障壁層１６が積層されている。第１半導体層５２から第３半導体層５６が井戸層１４に対応する。基板１０は半絶縁性ＩｎＰ基板であり、（００１）面を主面としている。バッファ層５０は、膜厚が２００ｎｍでアンドープのＩｎ０．５２Ａｌ０．４８Ａｓ層と、電子濃度が４×１０１８ｃｍ−３で膜厚が６ｎｍのＩｎ０．５２Ａｌ０．４８Ａｓ層である。障壁層１２は、膜厚が１５ｎｍでアンドープのＩｎ０．５２Ａｌ０．４８Ａｓ層である。第１半導体層５２は膜厚が５ｎｍでアンドープの（Ｉｎ０．５３Ｇａ０．４７Ａｓ）０．４１（ＩｎＰ）０．５９層である。第２半導体層５４は、膜厚が５ｎｍでアンドープのＩｎ０．８Ｇａ０．２Ａｓ層である。第３半導体層５６は、膜厚が３ｎｍでアンドープの（Ｉｎ０．５２Ａｌ０．４８Ａｓ）０．３（Ｉｎ０．５３Ｇａ０．４７Ａｓ）０．７層である。障壁層１６は、膜厚が２５ｎｍでアンドープのＩｎ０．５２Ａｌ０．４８Ａｓ層である。Ｉｎ０．５３Ａｌ０．４７ＡｓおよびＩｎ０．５３Ｇａ０．４７Ａｓは、ＩｎＰと格子整合するため、第２半導体層５４以外はＩｎＰと格子整合し、図４の半導体積層構造は、格子歪の少ない構造となる。
絶縁膜２４は、原子層堆積装置を用い形成された、膜厚が１５０ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）である。ゲート電極２６は、絶縁膜２４側から膜厚が１０ｎｍのＣｒ膜、膜厚が２００ｎｍのＡｕ膜である。ソース２０およびドレイン２２は、膜厚が２００ｎｍのＡｕＧｅＮｉ膜である。サイドゲート３２は、障壁層１６の上に形成された膜厚が２００ｎｍのＡｕＧｅＮｉ膜である。溝３０は、幅が約４００ｎｍであり、図１（ａ）の幅Ｗ１が４００ｎｍ、幅Ｗ２が８００ｎｍとなるように形成する。
作製したサンプルを用い、Ｆａｎｏ因子からスピン偏極率を測定した。ドレイン電圧Ｖｄｓは１０μＶ、ゲート電圧は１．７Ｖとした。測定温度は３．６Ｋである。図５（ａ）は、サイドゲート電圧ＶＳＧに対するソース−ドレイン間のコンダクタンスＧ、図５（ｂ）は、サイドゲート電圧ＶＳＧに対するスピン偏極率を示す図である。量子ポイントコンタクトにおいては、電気伝導が離散化される。コンダクタンスＧが（２ｅ２／ｈ）を単位として整数倍のところにステップ構造があらわれる。コンダクタンスＧが１×（２ｅ２／ｈ）の場合は、量子ポイントコンタクトの部分に電子が伝導するチャネルが一本のみ存在すること示している。この状態において、電子の有効磁場が働くと、アップッスピンまたはダウンスピンのみが通過することになる。よって、コンダクタンスＧは０．５×（２ｅ２／ｈ）となる。
図５（ａ）のように、サイドゲート電圧ＶＳＧが、−３．２６Ｖから−３．１７Ｖの範囲において、（２ｅ２／ｈ）で規格化したコンダクタンスＧがほぼ０．５となっている。これは、量子ポイントコンタクトがアップスピンまたはダウンスピンのみの一次元チャネルとして機能していることを示している。図５（ｂ）のように、一次元チャネル１８として機能しているサイドゲート電圧ＶＳＧが、−３．２６Ｖから−３．１７Ｖの範囲において、０．５〜０．７と高いスピン偏極率が得られる。以上のように、強磁性体を用いず高い偏極率の電子を生成することができる。
図６（ａ）および図６（ｂ）は、実施例１に係る整流装置の原理を説明する図である。図７（ａ）および図７（ｂ）は、電子の走行方向に依存したスピン分裂準位の模式図である。図６（ａ）および図６（ｂ）のように、外部磁場生成部３８により、−Ｙ方向に外部磁場Ｂｅｘが生成されている。図６（ａ）のように、ドレイン電圧Ｖｄｓが正であり、電子が＋Ｘ方向に走行している。この場合、電子４０に加わる有効磁場Ｂαは＋Ｙ方向である。図７（ａ）のように、外部磁場Ｂｅｘが０の場合、電子４０は有効磁場Ｂαにより準位がスピン分離する。この場合、＋Ｙ方向にスピン偏極したスピン準位Ｅ１が−Ｙ方向にスピン偏極したスピン準位Ｅ２に対し低くなる。外部磁場Ｂｅｘが−Ｙ方向に印加された場合（すなわちＢｅｘ＜０の場合）、外部磁場Ｂｅｘの方向が有効磁場Ｂαの方向とは反対となる。このため、Ｂｅｘ＝０に比べ、スピン準位Ｅ１は高くなり、スピン準位Ｅ２は低くなる。外部磁場Ｂｅｘが印加されることにより、スピン準位Ｅ１が高くなるエネルギーΔＥは、１／２ｇμＢＢｅｘである。ここで、ｇはｇ因子、μＢは透磁率である。
図６（ｂ）のように、ドレイン電圧Ｖｄｓが負であり、電子が−Ｘ方向に走行している。この場合、電子４０に加わる有効磁場Ｂαは−Ｙ方向である。図７（ｂ）のように、外部磁場Ｂｅｘが０の場合、電子４０は有効磁場Ｂαにより準位がスピン分離する。この場合、−Ｙ方向のスピン準位Ｅ２がＹ方向のスピン準位Ｅ１に対し低くなる。外部磁場Ｂｅｘ＜０が印加された場合、外部磁場Ｂｅｘの方向が有効磁場Ｂαの方向と同じである。このため、Ｂｅｘ＝０に比べ、スピン準位Ｅ２は低くなり、スピン準位Ｅ１は高くなる。外部磁場Ｂｅｘが印加されることにより、スピン準位Ｅ２が低くなるエネルギーΔＥは、１／２ｇμＢＢｅｘである。
図７（ａ）においては、電子４０は有効磁場ＢαによりＹ方向にスピン偏極する（図６（ａ）参照）。しかし、外部磁場Ｂｅｘにより、＋Ｙ方向のスピン準位Ｅ１のエネルギーが高くなる。例えば、スピン準位Ｅ１がフェルミ準位ＥＦより高くなる。このため、−Ｙ方向にスピン偏極した電子のＸ方向への走行は妨げられる。一方、図７（ｂ）においては、電子４０は有効磁場Ｂαにより−Ｙ方向にスピン偏極する（図６（ｂ）参照）。外部磁場Ｂｅｘにより、−Ｙ方向のスピン準位Ｅ２のエネルギーが低くなる。例えば、スピン準位Ｅ２がフェルミ準位ＥＦより低くなる。このため、電子の−Ｘ方向への走行は促進される。このように、同じ電圧を印加しても電子スピンの方向により電子の流れ易さが異なるスピンラチェット状態を実現できる。以上のように、実施例１の整流装置は、−Ｘ方向に電子を流すと−Ｙ方向にスピン偏極（図６（ｂ）の矢印４１ｂ）したスピン偏極率の高い電子が得られるが、＋Ｘ方向には電子が流れない整流装置となる。また、ゲート電極２６に印加する電圧を反転し、一次元チャネル１８における電界を−Ｚ方向とすることにより、Ｘ方向に電子を流すとＹ方向にスピン偏極したスピン偏極率の高い電子が得られるが、−Ｘ方向には電子が流れない整流装置となる。
実施例１によれば、ゲート電極２６が、一次元チャネル１８に電界を印加することにより、一次元チャネル１８を走行する電子にスピン軌道相互作用に起因する有効磁場Ｂαを電子が走行する方向に交差する方向に生成させる。外部磁場生成部３８が、一次元チャネル１８に外部磁場Ｂｅｘを生成させる。これにより、図６（ａ）から図７（ｂ）を用い説明したように、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置が得られる。
一次元チャネル１８は、図２のように、量子ポイントコンタクトを用い形成することができる。
外部磁場生成部３８が生成する外部磁場Ｂｅｘは、有効磁場Ｂαに対し直交していないことが好ましい。これにより、ΔＥを大きくでき、より整流特性を向上できる。特に、外部磁場Ｂｅｘは、図７（ｂ）のように有効磁場Ｂαの方向または図７（ａ）のように有効磁場Ｂαと反対方向に生成することが好ましい。これにより、図７（ａ）および図７（ｂ）のΔＥを最も大きくでき、より整流特性を向上できる。
ラシュバスピン軌道相互作用を用いるため、一次元チャネル１８は、閃亜鉛鉱型結晶構造を有することが好ましい。特に、III−Ｖ族化合物半導体であることが好ましい。例えば、一次元チャネル１８としてＧａＡｓ、ＩｎＡｓ、ＡｌＡｓ、ＧａＰ、ＩｎＰ、ＡｌＰ、ＧａＳｂ、ＩｎＳｂ、ＡｌＳｂ、ＧａＮ、ＩｎＮおよびＡｌＮを用いることができる。また、これらの混晶を用いることができる。また、一次元チャネル１８として、II−IV族化合物半導体を用いることもできる。
一次元チャネル１８が閃亜鉛鉱型結晶構造を有する場合、有効磁場Ｂαを得るため（００１）面、（１１０）面、またはこれらの面に等価な面上に形成されていることが好ましい。一次元チャネル１８における電子の走行方向は、面内方向のいずれの方向でもよい。
図２のように、一次元チャネル１８は、電子が走行する方向に対し両側からくびれた箇所に形成される半導体である。このように、半導体層１１（特に井戸層１４）にくびれを設けることにより量子ポイントコンタクトを形成することができる。
さらに、井戸層１４のくびれた箇所の両側に空乏層を形成するサイドゲート３２を設ける。これにより、くびれた箇所の両側の空乏層のより、図５（ａ）のように、一次元チャネル１８を形成することができる。
実施例１に係る整流装置を用いれば、例えば量子コンピューティングにおける量子ビットの初期化に用いることができる。量子コンピューティングにおいては、最初に電子スピンを一方向に揃えて（これを初期化という）から計算を行なう。量子コンピューティングにおいては、例えば量子ビットを１量子ビットとして用いられる。量子ビットの中にスピン偏極した電子を注入するには、量子ビットと同程度のサイズ（例えば数１００ｎｍ）のスピン注入源を用いることが好ましい。例えば、強磁性体を用い半導体にスピン注入を行なう場合、数１００ｎｍサイズでのスピン注入は実現されていない。実施例１においては、１００ｎｍ程度の一次元チャネルによりスピン注入できることから、スピンの方向が揃った電子を量子ビットに注入することができる。これにより、本整流装置を例えば量子コンピューティングにおける量子ビットの初期化に用いることができる。
さらに、実施例１に係る整流装置は、例えばスピン電界効果トランジスタなどに用いることもできる。スピン電界効果トランジスタにおいては、強磁性体を用い半導体にスピン注入を行なう。このため、強磁性体と半導体との高品位ヘテロ接合を形成することになる。よって、高度な薄膜形成技術を要する。一方、本整流装置においては、半導体のみを用いスピン偏極を生成することができる。よって、本整流装置は、強磁性体を用いる場合に比べ、より半導体デバイスに適したスピン偏極源となる。さらに、本整流装置においては、スピン整流効果を利用することにより、ランダムエネルギー変化を利用して、スピンが揃った電流を生成できるため、省電力スピン偏極源として利用することもできる。
実施例１に係る整流装置をスピントランジスタとして用いる例を説明する。図８（ａ）および図８（ｂ）は、実施例２に係るトランジスタの原理を説明する図である。図９（ａ）および図９（ｂ）は、電子の走行方向に依存したスピン分裂準位の模式図である。図８（ａ）および図８（ｂ）を参照し、ゲート電極２６により、一次元チャネルに−Ｚ方向の電界Ｅが印加されている。外部磁場生成部３８により、−Ｙ方向に外部磁場Ｂｅｘが生成されている。図８（ａ）のように、ドレイン電圧Ｖｄｓが正であり、電子４０が＋Ｘ方向に走行している。この場合、電子４０に加わる有効磁場Ｂαは−Ｙ方向である。
図９（ａ）のように、外部磁場Ｂｅｘが０の場合、電子４０は有効磁場Ｂαにより準位がスピン分離する。この場合、−Ｙ方向にスピン偏極したスピン準位Ｅ２が＋Ｙ方向にスピン偏極したスピン準位Ｅ２に対し低くなる。外部磁場Ｂｅｘが−Ｙ方向に印加された場合（Ｂｅｘ＜０の場合）、外部磁場Ｂｅｘの方向が有効磁場Ｂαの方向と同じとなる。このため、Ｂｅｘ＝０に比べ、スピン準位Ｅ２はΔＥ低くなり、スピン準位Ｅ１は高くなる。
図８（ｂ）のように、ドレイン電圧Ｖｄｓが負であり、電子が−Ｘ方向に走行している。この場合、電子４０に加わる有効磁場Ｂαは＋Ｙ方向である。図９（ｂ）のように、外部磁場Ｂｅｘが０の場合、電子４０は有効磁場Ｂαにより準位がスピン分離する。この場合、＋Ｙ方向のスピン準位Ｅ１が−Ｙ方向のスピン準位Ｅ２に対し低くなる。外部磁場Ｂｅｘ＜０が印加された場合、外部磁場Ｂｅｘの方向は有効磁場Ｂαの方向とは反対である。このため、Ｂｅｘ＝０に比べ、スピン準位Ｅ１はΔＥ高くなり、スピン準位Ｅ２は低くなる。
ゲート電極２６により、一次元チャネルに−Ｚ方向の電界Ｅが印加されている場合は、図８（ａ）、図９（ａ）のように、外部磁場Ｂｅｘにより、−Ｙ方向のスピン準位Ｅ２のエネルギーがフェルミ準位ＥＦより低くなる。このため、−Ｙ方向にスピン偏極（矢印４１ｂ）した電子４２のＸ方向への走行が促進される。一方、図８（ｂ）、図９（ｂ）のように、外部磁場Ｂｅｘにより、＋Ｙ方向のスピン準位Ｅ１のエネルギーがフェルミ準位ＥＦより高くなる。これにより、＋Ｙ方向にスピン偏極した電子のＸ方向への走行は妨げられる。
以上のように、実施例２によれば、ソース２０が一次元チャネル１８に電子を注入し、ドレイン２２が一次元チャネル１８から電子を受ける場合（すなわちＶｄｓ＞０の場合）、ゲート電極２６に負の電圧を印加すると、図６（ａ）および図７（ａ）のように、ソース２０からドレイン２２へ−Ｙ方向のスピンを有する電子の走行が抑制される。一方、ゲート電極に正の電圧を印加すると、図８（ａ）および図９（ａ）のように、ソース２０からドレイン２２へ−Ｙ方向にスピン偏極した（矢印４１ｂ）電子４２が走行する。このように、ゲート電圧により、−Ｙ方向にスピン偏極した電子の流れをオンまたはオフするトランジスタを実現することができる。
実施例２のトランジスタを２つ用いた例を説明する。図１０（ａ）および図１０（ｂ）は、実施例３の動作を説明する平面模式図である。図１０（ａ）および図１０（ｂ）中のクロスは半導体層１１上にゲート電極２６が形成されていることを示している。図１０（ａ）および図１０（ｂ）に示すように、実施例２において説明したトランジスタ６０および６２が複数接続されている。２つのトランジスタ６０および６２のソース２０は共有されている。
図１０（ａ）に示すように、ソース２０とドレイン２２との間に正のドレイン電圧Ｖｄｓを印加する。これにより、トランジスタ６０においては−Ｘ方向に、トランジスタ６２においてはＸ方向に電子が移動しようとする。ゲート電極２６に正の電圧Ｖｇｓを印加する。外部磁場Ｂｅｘが−Ｙ方向に印加されている場合、図８（ａ）および図８（ｂ）を用い説明したように、トランジスタ６０においては、−Ｘ方向に電子４０は流れない。一方、トランジスタ６２においては、Ｘ方向に−Ｙ方向にスピン偏極した電子が流れる。よって、トランジスタ６０は遮断状態となる。トランジスタ６２は導通状態となり、スピン偏極した電子がソース２０からドレイン２２に流れる。
図１０（ｂ）に示すように、ソース２０とドレイン２２との間に正のドレイン電圧Ｖｄｓを印加し、かつゲート電極２６に負の電圧Ｖｇｓを印加する。外部磁場Ｂｅｘが−Ｙ方向に印加されている場合、図６（ａ）および図６（ｂ）を用い説明したように、トランジスタ６０においては、−Ｘ方向に−Ｙ方向にスピン偏極した電子４２が流れる。トランジスタ６２においては、Ｘ方向に電子４０は流れない。よって、トランジスタ６２は遮断状態となる。トランジスタ６０は導通状態となり、スピン偏極した電子がソース２０からドレイン２２に流れる。
実施例３によれば、実施例２に係るトランジスタを複数用いることにより、簡単に、１入力２出力のスイッチ回路を実現できる。実施例３以外にも、実施例１の整流装置を用いることにより様々な電子回路を実現することができる。
以上、実施例１を用いたトランジスタおよび複数のトランジスタの例を説明したが、トランジスタは、実施例１に係る整流装置を備えていれば他の構成でもよい。また、実施例１の整流装置は、磁気センサ等に用いることもできる。さらに、実施例１から３は、モニタ、テレビジョン等の家庭用電気機器、通信機器およびコンピュータ等の電子機器を構成する電子部品として使用できる。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１１ 半導体層
１８ 一次元チャネル
２０ ソース
２２ ドレイン
２６ ゲート電極
３２ サイドゲート
３８ 外部磁場生成部
６０、６２ トランジスタ

Claims (10)

  1. 半導体からなり電子が走行する一次元チャネルと、
    前記一次元チャネルに電界を印加することにより、前記一次元チャネルを走行する電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行する方向と交差する方向に生成させる電極と、
    前記一次元チャネルに外部磁場を生成する外部磁場生成部と、
    を具備することを特徴とする整流装置。
  2. 前記一次元チャネルは量子ポイントコンタクトであることを特徴とする請求項１記載の整流装置。
  3. 前記外部磁場生成部は、前記外部磁場を、前記有効磁場の方向または前記有効磁場と反対方向に生成することを特徴とする請求項１記載の整流装置。
  4. 前記一次元チャネルは、閃亜鉛鉱型結晶構造を有することを特徴とする請求項１から３のいずれか一項記載の整流装置。
  5. 前記一次元チャネルは、（００１）面または（１１０）面上に形成されていることを特徴とする請求項４記載の整流装置。
  6. 前記一次元チャネルは、前記電子が走行する方向に対し両側からくびれた箇所に形成される半導体であることを特徴とする請求項１から５のいずれか一項記載の整流装置。
  7. 前記一次元チャネルの前記くびれた箇所の両側に空乏層を形成するサイドゲートを具備することを特徴とする請求項６記載の整流装置。
  8. 請求項１から７のいずれか一項記載の整流装置を含むトランジスタ。
  9. 前記一次元チャネルに電子を注入するソースと、
    前記一次元チャネルから電子を受けるドレインと、を具備し、
    前記電極はゲート電極であることを特徴とする請求項８記載のトランジスタ。
  10. 半導体からなり電子が走行している一次元チャネルに、電界を印加することにより、前記一次元チャネルを走行している電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行している方向と交差する方向に生成させるステップと、
    前記一次元チャネルに外部磁場を生成するステップと、
    を含むことを特徴とする整流方法。
JP2013502951A 2011-08-22 2012-08-21 整流装置、トランジスタおよび整流方法 Active JP5260810B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013502951A JP5260810B1 (ja) 2011-08-22 2012-08-21 整流装置、トランジスタおよび整流方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011180767 2011-08-22
JP2011180767 2011-08-22
PCT/JP2012/071025 WO2013027712A1 (ja) 2011-08-22 2012-08-21 整流装置、トランジスタおよび整流方法
JP2013502951A JP5260810B1 (ja) 2011-08-22 2012-08-21 整流装置、トランジスタおよび整流方法

Publications (2)

Publication Number Publication Date
JP5260810B1 true JP5260810B1 (ja) 2013-08-14
JPWO2013027712A1 JPWO2013027712A1 (ja) 2015-03-19

Family

ID=47746451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013502951A Active JP5260810B1 (ja) 2011-08-22 2012-08-21 整流装置、トランジスタおよび整流方法

Country Status (6)

Country Link
US (1) US9450176B2 (ja)
EP (1) EP2736080B1 (ja)
JP (1) JP5260810B1 (ja)
KR (1) KR101421075B1 (ja)
CN (1) CN103718303B (ja)
WO (1) WO2013027712A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791943B (zh) * 2016-09-30 2022-09-13 英特尔公司 具有单电子晶体管检测器的量子点器件
FR3068518B1 (fr) * 2017-06-28 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de controle d'un dispositif quantique a qubit de spin
WO2019002761A1 (fr) * 2017-06-28 2019-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de controle d'un dispositif quantique a qubit de spin
CN108100992B (zh) * 2017-12-20 2019-05-28 郑州云海信息技术有限公司 一种纳米环的量子纠缠态获取方法及其装置
WO2022094107A1 (en) * 2020-10-29 2022-05-05 The Regents Of The University Of California Spin-orbit rectifier for weak radio frequency energy harvesting

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032570A (ja) * 2004-07-14 2006-02-02 Nippon Telegr & Teleph Corp <Ntt> スピンフィルタ及びスピン状態分離方法
JP2011071255A (ja) * 2009-09-25 2011-04-07 Japan Science & Technology Agency 電子スピン共鳴生成装置および電子スピン共鳴の生成方法
JP2011082388A (ja) * 2009-10-08 2011-04-21 Saitama Univ スピントロニクス装置及び論理演算素子

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204132A (en) * 1976-08-11 1980-05-20 Agency Of Industrial Science & Technology, Ministry Of International Trade & Industry Highly sensitive Hall element
JPS5426369U (ja) * 1977-07-25 1979-02-21
US4276555A (en) * 1978-07-13 1981-06-30 International Business Machines Corporation Controlled avalanche voltage transistor and magnetic sensor
US4488164A (en) * 1982-06-10 1984-12-11 At&T Bell Laboratories Quantized Hall effect switching devices
US5497015A (en) * 1988-11-12 1996-03-05 Sony Corporation Quantum interference transistor
EP0517647A3 (en) * 1991-06-04 1993-07-21 Fujitsu Limited Quantum semiconductor device that uses a quantum point contact for producing a quantum mechanical carrier wave with directivity
JP2701633B2 (ja) * 1991-12-09 1998-01-21 日本電気株式会社 半導体装置
JPH05315598A (ja) * 1992-05-08 1993-11-26 Fujitsu Ltd 半導体装置
JP3257034B2 (ja) * 1992-06-03 2002-02-18 ソニー株式会社 化合物半導体装置とその製造方法
JPH06244216A (ja) * 1992-12-21 1994-09-02 Mitsubishi Electric Corp Ｉｐｇトランジスタ及びその製造方法，並びに半導体集積回路装置及びその製造方法
GB9311111D0 (en) * 1993-05-28 1993-07-14 Hitachi Europ Ltd Quantum structure devices
JP3621367B2 (ja) * 2001-09-17 2005-02-16 株式会社東芝 スピントランジスタ
KR100658025B1 (ko) * 2002-01-15 2006-12-15 아사히 가세이 덴시 가부시끼가이샤 화합물 반도체 적층 구조체, 홀 소자 및 홀 소자의 제조방법
KR20050081125A (ko) * 2004-02-11 2005-08-18 최중범 두 양자비트 양자전산 게이트
US7135697B2 (en) * 2004-02-25 2006-11-14 Wisconsin Alumni Research Foundation Spin readout and initialization in semiconductor quantum dots
US7492022B2 (en) * 2004-02-27 2009-02-17 University Of Iowa Research Foundation Non-magnetic semiconductor spin transistor
JP2006066603A (ja) 2004-08-26 2006-03-09 Nippon Telegr & Teleph Corp <Ntt> 原子核スピン状態制御装置及び検出装置
KR100619300B1 (ko) 2005-09-14 2006-09-06 한국과학기술연구원 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터
EP1830410A1 (en) 2006-02-24 2007-09-05 Hitachi, Ltd. Single-charge tunnelling device
KR100709395B1 (ko) * 2006-06-23 2007-04-20 한국과학기술연구원 강자성체를 이용한 스핀 트랜지스터
KR100855105B1 (ko) * 2007-06-14 2008-08-29 한국과학기술연구원 수직자화를 이용한 스핀 트랜지스터
JP4496242B2 (ja) 2007-08-29 2010-07-07 株式会社東芝 スピントランジスタ及び磁気メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032570A (ja) * 2004-07-14 2006-02-02 Nippon Telegr & Teleph Corp <Ntt> スピンフィルタ及びスピン状態分離方法
JP2011071255A (ja) * 2009-09-25 2011-04-07 Japan Science & Technology Agency 電子スピン共鳴生成装置および電子スピン共鳴の生成方法
JP2011082388A (ja) * 2009-10-08 2011-04-21 Saitama Univ スピントロニクス装置及び論理演算素子

Also Published As

Publication number Publication date
EP2736080A4 (en) 2015-06-24
JPWO2013027712A1 (ja) 2015-03-19
WO2013027712A1 (ja) 2013-02-28
US9450176B2 (en) 2016-09-20
EP2736080A1 (en) 2014-05-28
US20140166985A1 (en) 2014-06-19
CN103718303A (zh) 2014-04-09
CN103718303B (zh) 2015-05-20
KR101421075B1 (ko) 2014-07-18
KR20140029547A (ko) 2014-03-10
EP2736080B1 (en) 2017-02-01

Similar Documents

Publication Publication Date Title
Hamaya et al. Spin transport and relaxation in germanium
Dushenko et al. Gate-tunable spin-charge conversion and the role of spin-orbit interaction in graphene
KR100832583B1 (ko) 누설자장을 이용한 스핀 트랜지스터
US20050263751A1 (en) Non-magnetic semiconductor spin transistor
KR100709395B1 (ko) 강자성체를 이용한 스핀 트랜지스터
JP5260810B1 (ja) 整流装置、トランジスタおよび整流方法
Chen et al. Electric-field control of interfacial spin–orbit fields
US20150311305A1 (en) Spin mosfet
Marin et al. Tunnel-field-effect spin filter from two-dimensional antiferromagnetic stanene
van't Erve et al. Information processing with pure spin currents in silicon: Spin injection, extraction, manipulation, and detection
US8058676B2 (en) Spin transistor using double carrier supply layer structure
JP5237232B2 (ja) 電子スピン共鳴生成装置および電子スピン共鳴の生成方法
Ciorga Electrical spin injection and detection in high mobility 2DEG systems
KR101753342B1 (ko) 상온 작동 스핀제어전자소자
US8183611B2 (en) Spin transistor using N-type and P-type double carrier supply layer structure
Jiang et al. Tunneling magnetoresistance properties in ballistic spin field-effect transistors
Sun et al. Spin injection, relaxation, and manipulation in GaN-based semiconductors
JP5248446B2 (ja) 電子回路
Nitta et al. Electrical manipulation of spin precession in an InGaAs-Based 2DEG due to the Rashba Spin-Orbit Interaction
Ohya et al. Quantum-level control in a III–V-based ferromagnetic-semiconductor heterostructure with a GaMnAs quantum well and double barriers
Böer et al. Carrier Transport in Low-Dimensional Semiconductors
Munusami et al. Group III–V semiconductor high electron mobility transistor on Si substrate
JP2009200351A (ja) 半導体スピンデバイス及びスピンｆｅｔ
Nakane et al. Si-based Spin Metal-Oxide-Semiconductor Field-Effect Transistors with an Inversion Channel
Zhang et al. Large and controllable tunneling magnetoresistance in ferromagnetic/magnetic-semiconductor/ferromagnetic trilayers

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5260810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250