JP2004014806A

JP2004014806A - 磁気抵抗素子および磁気メモリ

Info

Publication number: JP2004014806A
Application number: JP2002166285A
Authority: JP
Inventors: Akihiro Odakawa; 小田川　明弘; Nozomi Matsukawa; 松川　望; Yasunari Sugita; 杉田　康成
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-06-06
Filing date: 2002-06-06
Publication date: 2004-01-15

Abstract

【課題】エネルギー変換効率に優れた実用的な磁気抵抗素子を提供する。
【解決手段】層の面内方向に互いに離間して配置された第１強磁性層１および第２強磁性層２と、これら強磁性層を電気的に接続する伝導層３と、強磁性と常磁性または反強磁性との間を転移可能であり、強磁性の状態で第１強磁性層１と磁気的に結合するように配置された磁性転移層５とを含む磁気抵抗素子とする。
【選択図】　図３

Description

【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗素子およびこれを用いた磁気デバイス、特に磁気メモリに関する。
【０００２】
【従来の技術】
磁性体が有するスピン情報を利用すると、不揮発メモリを実現できる。これまでに、非磁性層を介して交換結合した磁性膜よりなる人工格子膜が巨大磁気抵抗効果（ＧＭＲ）を示すことが発見され、ＧＭＲを用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）も提案されている。ＧＭＲでは、非磁性層にＣｕ等の導体を用いるが、非磁性層にＡｌ_２Ｏ_３等の絶縁体を用いたトンネル型ＧＭＲ膜（ＴＭＲ）の研究も盛んとなっている。
【０００３】
磁性体内の磁化状態は、交換エネルギー、結晶磁気異方性エネルギー、静磁エネルギー、外部磁場によるゼーマンエネルギーの和によって決定される。このうち、磁化反転を誘起するために制御可能な物理量は、静磁エネルギーとゼーマンエネルギーである。従来、ＧＭＲやＴＭＲを利用した磁気抵抗素子の磁化状態を電気的エネルギーにより制御するためには、線電流により発生する外部磁場が利用されてきた。
【０００４】
【発明が解決しようとする課題】
しかし、線電流による磁界発生のエネルギー変換効率は、１％程度に過ぎない。また、線電流により発生する磁界強度は距離に反比例する。磁気デバイスでは、通常、線電流を流すための導線と磁場を利用するための強磁性体等との間に絶縁体を配置する必要があるため、エネルギー変換効率は１％よりさらに低下するという課題がある。このため、線電流を用いずとも駆動する実用的な磁気デバイスが求められている。
【０００５】
【課題を解決するための手段】
上記課題を解決するべく、本発明の磁気抵抗素子は、層の面内方向に互いに離間して配置された第１強磁性層および第２強磁性層と、第１強磁性層と第２強磁性層とを電気的に接続する伝導層と、強磁性と常磁性または反強磁性との間を転移可能であり、強磁性の状態で第１強磁性層と磁気的に結合するように配置された磁性転移層とを含むことを特徴とする。
【０００６】
本発明の磁気抵抗効果素子では、磁性転移層（以下、単に「転移層」とする）を用いて強磁性層の磁化状態を制御することとしたため、エネルギー変換効率を改善できる。また、本発明では、一対の強磁性層を面内方向に離間して配置することとした。この配置により、強磁性層間を接続する伝導層の伝導状態を制御できる。
【０００７】
【発明の実施の形態】
以下、本発明の好ましい実施形態について説明する。
最初に本発明の磁気抵抗素子の作動原理を説明する。図１に示した磁気抵抗素子では、第１強磁性層１と第２強磁性層２とがこれらの層の面内方向に離間して配置され（換言すれば、面垂直方向に沿って観察したときに重ならないように配置され）、この２つの層を伝導層３が接続している。そして、両強磁性層１，２の磁化相対角に応じて変化する素子抵抗が、両強磁性層１，２にそれぞれ接続した電極１１，１２を利用して検出される。図１では、第２強磁性層（固定磁性層）２の磁化方向が一定であり、第１強磁性層（自由磁性層）１の磁化方向が反転する素子を示したが（矢印参照）、磁化方向の変化はこれに限らない。また、図１では、両強磁性層１，２の表面が同じ高さとなるように形成されているが、強磁性層の配置はこれに限らない。伝導層３の配置についても同様である。
【０００８】
自由磁性層１の磁化方向を変化させるためには、例えば図２に示したように、自由磁性層１上に、転移層５、絶縁層６および電極７をこの順に積層すればよい。この素子では、電源１３から電極７に電圧を印加することによって転移層５にキャリアが注入され、転移層５の磁性状態が変化する。例えば、キャリアの注入によって、常磁性または反強磁性の状態にあった転移層５に強磁性が誘起されると、これが転移層５と磁気的に結合した自由磁性層１に伝達され、その結果、両強磁性層１，２の間の磁化相対角が変化する。このように、本発明の好ましい形態では、転移層５が、絶縁層６を介して電極７に接続され、電極７の電位の変化により、強磁性と常磁性または反強磁性との間を転移する。
【０００９】
自由磁性層１の磁化方向を所定の方向に制御するために、例えば図３に示したように、磁化安定層８をさらに含ませてもよい。磁化安定層８は、転移層５に誘起された強磁性の磁化方向に一軸性を付与するために、強磁性の状態となった転移層５と磁気的に結合するように配置するとよい。磁化安定層８を用いると、転移層５を介して自由磁性層１の磁化方向を安定して制御できる。
【００１０】
磁化安定層８と転移層５とは、直接接触していてもよいが（図３）、他の層を介して磁気的に結合していてもよい。図４に示した素子では、磁化安定層８と転移層５との間に強磁性層９が配置されており、これら２つの層５，８は、この強磁性層９を介して磁気的に結合している。
【００１１】
なお、図４に示した素子では、固定磁性層２上に、磁化安定層１０を配置することにより、この磁性層の磁化方向に一軸性を付与している。このように、反強磁性層等の磁化安定層を用いて固定磁性層の磁化方向を安定化させてもよい。
【００１２】
転移層５は、自由磁性層１と磁気的に結合するように配置されていればよく、必ずしも自由磁性層上に形成する必要はない。例えば図５に示したように、転移層５は、面内方向に沿って自由磁性層１に隣接するように配置してもよい。磁化安定層８の配置についても、転移層５との磁気的結合が保たれている限り特に制限はない。磁化安定層８は、例えば図６に示したように、面内方向に沿って転移層５に隣接するように配置しても構わない。
【００１３】
以下、各層の好ましい材料について説明する。
転移層５は、いわゆる磁性半導体を主成分とすることが好ましい。母材となる半導体としては、化合物半導体が磁性を誘起する上で好適であり、具体的には、Ｉ−Ｖ族、Ｉ−ＶＩ族、ＩＩ−ＩＶ族、ＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＩＩＩ−Ｖ族、ＩＩＩ−ＶＩ族、ＩＶ−ＩＶ族、ＩＶ−ＶＩ族、Ｉ−ＩＩＩ−ＶＩ族、Ｉ−Ｖ−ＶＩ族、ＩＩ−ＩＩＩ−ＶＩ族、ＩＩ−ＩＶ−Ｖ族化合物、例えば、ＧａＡｓ、ＧａＳｅ、ＡｌＡｓ、ＩｎＡｓ、ＡｌＰ、ＡｌＳｂ、ＧａＰ、ＧａＳｂ、ＩｎＰ、ＩｎＳｂ、Ｉｎ_２Ｔｅ_３、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳｂ、ＨｇＳ、ＨｇＳｅ、ＨｇＴｅ、ＳｉＣ、ＧｅＳｅ、ＰｂＳ、Ｓｂ_２Ｓｅ_３、Ｍｇ_２Ｓｉ、Ｍｇ_２Ｓｎ、Ｍｇ_３Ｓｂ_２、ＴｉＯ_２、ＣｕＩｎＳｅ_２、ＺｎＩｎ_２Ｓｅ_４、ＣｄＳｎＡｓ_２、ＡｇＩｎＴｅ_２、ＡｇＳｂＳｅ_２、ＧａＮ、ＡｌＮ、ＧａＡｌＮ、ＢＮ、ＡｌＢＮおよびＧａＩｎＮＡｓから選ばれる少なくとも１種が適している。この母材に、ＩＶａ〜ＶＩＩＩ族およびＩｂ族（新ＩＵＰＡＣ表示に基づくと４〜１１族）から選ばれる少なくとも１種の元素を添加した磁性半導体が転移層には適している。
【００１４】
磁性半導体としては、式ＱＤＡ（ただし、Ｑは、Ｓｃ，　Ｙ，ランタノイド，　Ｔｉ，　Ｚｒ，　Ｈｆ，　Ｖ，　Ｎｂ，　Ｔａ，　Ｃｒ，　Ｎｉおよび　Ｚｎから選ばれる少なくとも１種の元素、Ａは、Ｃ，　Ｎ，　Ｏ，　ＦおよびＳから選ばれる少なくとも１種の元素、Ｄは、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉから選ばれる少なくとも１種の元素）で示される化合物を用いてもよい。
【００１５】
磁性半導体としては、式ＭＬＸ（ただし、Ｍは、Ｂ、Ａｌ、ＧａおよびＩｎから選ばれる少なくとも１種の元素、Ｌは、ＮおよびＰから選ばれる少なくとも１種の元素、ＸはＩＶａ〜ＶＩＩＩ族およびＩｂ族から選ばれる少なくとも１種）で示される化合物を用いてもよい。
【００１６】
磁性半導体としては、式ＺｎＸＯ（ただし、Ｘは、ＩＶａ〜ＶＩＩＩ族およびＩｂ族から選ばれる少なくとも１種の元素、例えばＺｎＭｎＯ）で示される化合物を用いてもよい。
【００１７】
磁性半導体としては、式ＥＺＯ（ただし、ＥはＴｉ、Ｚｒ、Ｖ、Ｎｂ、Ｆｅ、Ｎｉ、Ａｌ、ＩｎおよびＳｎから選ばれる少なくとも１種の元素、Ｚは、元素Ｅを除くＩＶａ〜ＶＩＩＩ族およびＩｂ族から選ばれる少なくとも１種の元素）で示される化合物を用いてもよい。
【００１８】
磁性半導体として上記以外の材料を用いてもよい。このような材料としては、例えば、ＺｎＲＳ、ＺｎＲＳｅ、ＺｎＲＴｅ、ＭｎＡｓ、ＪＴｉＭｎＯ_３、ＲＦ_２、ＺｎＲＦ_２、ＣｄＭｎＴｅ、ＣｄＲＳｅ（ただし、Ｊは、Ｍｇ，　Ｃａ，　ＳｒおよびＢａから選ばれる少なくとも１種の元素、Ｒは、Ｍｎ，　Ｆｅ，　ＣｏおよびＮｉから選ばれる少なくとも１種の添加元素）が挙げられる。
【００１９】
転移体としては、外部電界によりメタ磁性転移をする材料（例えば、Ａｕ_２Ｍｎ，　ＭｎＳｉ，　ＦｅＳｉ，　Ｃｏ（Ｓ_１−ＸＳｅ_Ｘ）_２（ただし、０≦ｘ≦０．５），　Ｌ’（Ｃｏ_１−ＸＡｌ_Ｘ）_２（ただし、０≦ｘ≦０．５、Ｌ’は、Ｙ，　ＬａおよびＬｕから選ばれる少なくとも１種）、ＨｆＴａＦｅ，　Ｌａ（Ｆｅ_１−ＸＳｉ_Ｘ）_１３Ｈ_Ｙ）（ただし、０≦ｘ≦０．５、０≦ｙ≦１）を用いてもよい。
【００２０】
強磁性層１，２には、従来から知られている材料を特に制限なく使用できる。例えば、▲１▼Ｆｅ，　Ｃｏ，　Ｎｉ，　ＦｅＣｏ合金，　ＮｉＦｅ合金、ＣｏＮｉ合金、ＮｉＦｅＣｏ合金；▲２▼ＦｅＮ，　ＦｅＴｉＮ，　ＦｅＡｌＮ，　ＦｅＳｉＮ，　ＦｅＴａＮ，　ＦｅＣｏＮ，　ＦｅＣｏＴｉＮ，　ＦｅＣｏ（Ａｌ，Ｓｉ）Ｎ，　ＦｅＣｏＴａＮ等の窒化物、酸化物、炭化物、硼化物またはフッ化物磁性体に代表され、式ＴＧＡ’（ただし、Ｔは、Ｆｅ，　ＣｏおよびＮｉから選ばれる少なくとも１種の元素、　Ｇは、Ｍｇ，　Ｃａ，　Ｔｉ，　Ｚｒ，　Ｈｆ，　Ｖ，　Ｎｂ，　Ｔａ，　Ｃｒ，　Ａｌ，　Ｓｉ，　Ｍｇ，　ＧｅおよびＧａから選ばれる少なくとも１種の元素、Ａ’は、Ｎ，　Ｂ，　Ｏ，　ＦおよびＣから選ばれる少なくとも１種の元素）で示される化合物；▲３▼式（Ｃｏ，　Ｆｅ）Ｍ’（ただし、Ｍ’は、Ｔｉ，　Ｚｒ，　Ｈｆ，　Ｖ，　Ｎｂ，　Ｔａ，　ＣｕおよびＢから選ばれる少なくとも１種の元素）；▲４▼ＦｅＣｒ、ＦｅＳｉＡｌ，　ＦｅＳｉ，　ＦｅＡｌ，　ＦｅＣｏＳｉ，　ＦｅＣｏＡｌ，　ＦｅＣｏＳｉＡｌ，　ＦｅＣｏＴｉ，　Ｆｅ（Ｎｉ）（Ｃｏ）Ｐｔ，　Ｆｅ（Ｎｉ）（Ｃｏ）Ｐｄ，　Ｆｅ（Ｎｉ）（Ｃｏ）Ｒｈ，　Ｆｅ（Ｎｉ）（Ｃｏ）Ｉｒ，　Ｆｅ（Ｎｉ）（Ｃｏ）Ｒｕ，　ＦｅＰｔ等に代表され、式ＴＱ’（ただし、ＴはＦｅ，　Ｃｏ，およびＮｉから選ばれる少なくとも１種の元素、Ｑ’は、Ｃｕ，　Ａｇ，　Ａｕ，　Ｐｄ，　Ｐｔ，　Ｒｈ，　Ｉｒ，　Ｒｕ，　Ｏｓ，　Ｒｕ，　Ｓｉ，　Ｇｅ，　Ａｌ，　Ｇａ，　Ｃｒ，　Ｍｏ，　Ｗ，　Ｖ，　Ｎｂ，　Ｔａ，　Ｔｉ，　Ｚｒ，　Ｈｆ，　Ｌａ，　Ｃｅ，　Ｐｒ，　Ｎｄ，　Ｐｍ，　Ｓｍ，　Ｅｕ，　Ｇｄ，　Ｔｂ，　Ｄｙ，　Ｈｏ，　Ｅｒ，　Ｔｍ，　ＹｂおよびＬｕから選ばれる少なくとも１種の元素）で示される化合物、を用いることができる。
【００２１】
強磁性層１，２には、Ｆｅ_３Ｏ_４、式Ｘ’ＭｎＳｂ（ただし、Ｘ’は、Ｎｉ，　ＣｕおよびＰｔから選ばれる少なくとも１種の元素）で示される化合物、ＬａＳｒＭｎＯ，　ＬａＣａＳｒＭｎＯ，　ＣｒＯ_２に代表されるハーフメタル材料を用いてもよい。
【００２２】
強磁性層１，２には、キャリアの注入によって磁性誘起した磁性半導体を用いてもよい。具体的には、磁性半導体にホールキャリアまたは電子キャリアをドーピングすることにより、強磁性を発現させるとよい。図５および図６に示すように、強磁性層１，２と転移層５とを面内方向に隣接して配置する場合は、これら２つの層となる部分を磁性半導体により同時に形成し、この磁性半導体の一部にのみホール（または電子）キャリアをドーピングして強磁性層（強磁性領域）１，２を形成しても構わない。この場合、ドーピングにより強磁性を発現させない領域が転移層（転移領域）５として利用される。
【００２３】
図６に示すように、さらに磁化安定層８を隣接して配置する場合には、この層となる部分も上記磁性半導体により同時に形成し、この部分に、強磁性発現のためにドーピングしたキャリアとは逆のキャリア（ホールキャリアをドーピングした場合には電子キャリア）をドーピングして、反強磁性を発現させてもよい。図６では、ホールキャリアをドーピングして（ｐ^＋）強磁性を発現させ、電子キャリアをドーピングして（ｎ^＋）反強磁性を発現させた例を示したが、磁性半導体の種類等によっては、キャリアの種類はこの逆となる。
【００２４】
このように、本発明の好ましい形態では、強磁性層１，２および転移層５が同種の磁性半導体を含み、強磁性層１，２がキャリアの注入により磁性誘起される。また、本発明の好ましい別の形態では、強磁性層１，２、転移層５に加えて磁化安定層８が同種の磁性半導体を含み、強磁性層１，２に第１キャリア（例えばホールキャリア）が注入されて強磁性が誘起され、磁化安定層８に第２キャリア（例えば電子キャリア）が注入されて反強磁性が誘起される。
【００２５】
強磁性層１，２には、ペロブスカイト型酸化物、フェライト等のスピネル型酸化物、ガーネット型酸化物等の酸化物強磁性体を用いてもよい。
【００２６】
伝導層３には、バリスティックな伝導を可能とする伝導体を用いることが好ましい。バリスティック効果によりスピン散乱を小さくするためには、伝導層の厚みおよび幅は、ともに１００　ｎｍ以下が好適である。室温近傍での動作を考慮すると、伝導層の厚みおよび幅は、ともに５０　ｎｍ以下が好ましい。
【００２７】
バリスティックな伝導を可能とする伝導体として、半導体をヘテロ積層して得られる２次元電子ガス領域を用いてもよい。また、細線伝導体として機能する炭素チューブを用いても構わない。炭素チューブは単層から多層まで種々存在するが、伝導体として機能すればいずれを用いてもよい。さらに、１００　ｎｍ以下、特に数ｎｍ〜数十ｎｍまでの厚みおよび幅、さらに好ましくは１μｍ以下の長さ、に加工し、高濃度キャリアドープした（例えばキャリア濃度を１０^１７〜１０^２１／ｃｍ^３とした）Ｓｉ細線を用いてもよい。
【００２８】
従来は、スピン情報を直接伝送するためには、ごく薄いトンネルバリアにおける偏極スピントンネル現象が利用されていたが（ＴＭＲ素子）、これでは、伝送スピンを直接制御する回路を構成することはできない。しかし、バリスティックな伝導を可能とする伝導体を用いると、伝送スピンを直接制御する回路を構成することが可能となる。この回路は、例えば図７および図８に示したように、バリスティック伝導層３０上に、絶縁層（ゲート絶縁膜）３１および電極（ゲート電極）３２をこの順に形成することにより実現できる。このようなＭＯＳ型の素子とすると、電源２５からゲート電極３２に電圧を印加することにより、スピンキャリアの伝導を乱すことができる。スピンキャリアの伝導は、電圧の印加による伝導層内におけるキャリアの誘起によっても変化させることができる。スピンキャリアの伝導の変化は、両強磁性層１，２にそれぞれ接続した電極（ドレイン電極、ソース電極）２１，２２間の抵抗変化として検出できる。
【００２９】
即ち、本発明は、その別の側面において、層の面内方向に互いに離間して配置された第１強磁性層および第２強磁性層と、第１強磁性層と第２強磁性層とを電気的に接続する伝導層と、この伝導層に絶縁層を介して積層された電極とを含み、この電極への電圧の印加により、上記伝導層におけるスピンキャリアの伝導度（バリスティック効果）が変化する磁気抵抗素子を提供する。
【００３０】
伝導層３におけるスピンキャリアの制御は、強磁性層１，２の磁化相対角の変化とともに利用してもよい。ドレイン電極２１とソース電極２２との間の抵抗は、強磁性層１，２の磁化相対角に影響される。両強磁性層１，２の磁化方向が同じであっても（図７）異なっていても（図８）、伝導層３におけるスピンキャリアの伝導を乱すと抵抗値が上がるため、磁気抵抗変化が顕著となる。この動作を利用すると、所望の磁気抵抗変化を得ることが容易となる。強磁性層における磁化方向の制御は、上記のように転移層５を含む積層体を用いればよい（図９）。
【００３１】
絶縁層６は、非導電性であればよく、この層には、絶縁体または半導体であれば特に制限なく使用できる。絶縁層６には、例えば、Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒを含むＩＩａ〜ＶＩａ族、Ｌａ，Ｃｅを含むランタノイド、およびＺｎ，Ｂ，Ａｌ，Ｇａ，Ｓｉを含むＩＩｂ〜ＩＶｂ族から選ばれる少なくとも１種の元素と、Ｆ，　Ｏ，　Ｃ，　ＮおよびＢから選ばれる少なくとも１種の元素との化合物、あるいはポリイミドやフタロシアニン系の有機材料が適している。ゲート絶縁膜３１にも、上記と同様の材料を用いればよい。
【００３２】
電極７には、導電体であれば特に制限なく使用できるが、抵抗率が１００μΩ・ｃｍ以下の材料、例えばＣｕ，Ａｌ，Ａｇ，Ａｕ，ＰｔおよびＴｉＮから選ばれる少なくとも１種が好適である。ゲート電極３２にも、上記と同様の材料を用いればよい。
【００３３】
磁化安定層８は、反強磁性層、高保磁力層および積層フェリ磁性層から選ばれる少なくとも１種を含むことが好ましい。積層フェリ磁性層は、反強磁性層と積層して用いてもよい。
【００３４】
高保磁力層には、ＣｏＰｔ，　ＦｅＰｔ，　ＣｏＣｒＰｔ，　ＣｏＴａＰｔ，　ＦｅＴａＰｔ，　ＦｅＣｒＰｔ等の保磁力が１００　Ｏｅ（７．９６　ｋＡ／ｍ）以上である磁性体が好適である。反強磁性層としては、例えばＰｔＭｎ、ＰｔＰｄＭｎ、ＦｅＭｎ、ＩｒＭｎ、ＮｉＭｎ等のＭｎ含有反強磁性体を用いることができる。積層フェリ磁性層は、磁性体と非磁性体の多層構造体であり、磁性体としてはＣｏまたはＣｏを含んだＦｅＣｏ，　ＣｏＦｅＮｉ，　ＣｏＮｉ，　ＣｏＺｒＴａ，　ＣｏＺｒＢ，　ＣｏＺｒＮｂ合金等が、非磁性体としてはＣｕ，　Ａｇ，　Ａｕ，　Ｒｕ，　Ｒｈ，　Ｉｒ，　Ｒｅ，　Ｏｓもしくはこれら金属の合金、または酸化物等が、それぞれ適している。
【００３５】
上記で説明した各素子は、従来から公知の製法、通常の薄膜プロセスと微細加工プロセスとにより作製できる。各層は、パルスレーザデポジション（ＰＬＤ）、イオンビームデポジション（ＩＢＤ）、クラスターイオンビーム、ＲＦ、ＤＣ、ＥＣＲ、ヘリコン、ＩＣＰまたは対向ターゲット等の各種スパッタリング法、ＭＢＥ、イオンプレーティング法等により成膜すればよい。また、これらＰＶＤ法に代えて、ＣＶＤ法を用いてもよく、メッキ法、ゾルゲル法等の成膜法を適用してもよい。また、微細加工は、半導体プロセス、ＧＭＲヘッド作製プロセス等で用いられるイオンミリング、ＲＩＥ、ＦＩＢ等の物理的・化学的エッチング法と、ステッパー、ＥＢ法等を用いたフォトリソグラフィー技術とを組み合わせて実施すればよい。また、電極等の表面平坦化のために、ＣＭＰ、クラスターイオンビームエッチング等を適用してもよい。
【００３６】
以下、本発明の磁気抵抗素子を用いた磁気デバイスの例として、磁気メモリの好ましい形態について説明する。
【００３７】
この磁気メモリは、磁気抵抗素子と、この磁気抵抗素子に情報を記録するための情報記録用導体線（記録線）と、この情報を読み出すための情報読出用導体線（読出線）とを含んでおり、例えば、図１０に示したように、複数の磁気抵抗素子をマトリクス状（行列状）に配置して構成される。図１０に示した例では、記録線（記録線１，記録線２）の交点に素子が配置され、記録の対象として素子Ｍが選択されている。
【００３８】
この磁気メモリには、素子の磁化状態を個別に読み取るために、素子ごとに、ＦＥＴに代表されるスイッチ素子、整流素子等の非線形素子を配置するとよい。非線形素子として、バリスタやトンネル素子を用いても構わない。ただし、図１１に示したように、素子ごとに非線形素子を配置せず、単に、記録線（ワード線４１とビット線４２）の交点に素子を配置してもよい。この場合、情報の読み出し時には、複数の素子に電流が流れるため、読み出しの精度を保つためには素子数を１００００以下とすることが好ましい。なお、この素子では、ワード線４１およびセンス線４３と磁気抵抗素子との電気的接続のためにオーミック電極４８が、ビット線４２との接続のために伝導体４４がそれぞれ形成されている。
【００３９】
この磁気メモリへの情報の書き込み／読み出しの例を、図１２に基づいて説明する。図１２（ａ）に示したように、書き込み時には、ワード線４１とビット線４２との間に所定の電圧Ｖｇを印加する（Ｖｇ≠０）。これにより、転移層５に磁性が誘起され、自由磁性層１に磁化情報が書き込まれる。この書き込み動作は、電圧駆動であり、動作上問題のない範囲で発生したリーク電流を除けば、ワード線４１およびビット線４２に積極的に電流を流す必要はない。ただし、自由磁性層１における磁化回転をアシストするために、これらの線に電流を流しても構わない。図１２（ａ）には、ワード線４１に電流を流した場合に生じる磁界４７を示した。このように、本発明の磁気メモリでは、必要に応じて、情報記録用導体線を用いて記録磁界を発生させてもよい。
【００４０】
図１２（ｂ）に示したように、情報の読み出し時には、センス線４３に電圧を印加してスイッチ素子（ＦＥＴ）４５をｏｎ状態に移行し、ビット線４２とセンス線４３との間の抵抗が読み取られる。情報の書き込み時を除いては、ワード線４１とビット線４２との間の電位は等しくしておけばよい（Ｖｇ＝０）。
【００４１】
図１３（ａ）（ｂ）に、スイッチ素子４５に代えて整流素子４６を用いたメモリにおける動作例を示す。
【００４２】
図１４に示すように、情報の読み出しには、比較用抵抗素子を用いて差分を検出することが好ましい。配線抵抗を含めた比較用抵抗素子からの出力（Ｖｒｅｆ）との差をとることにより、配線抵抗および素子基準抵抗をキャンセルできるため、高Ｓ／Ｎ化が容易となる。図１４では、前値増幅器および主増幅器を用いた回路例を示したが、検出回路はこれに限らない。
【００４３】
図１５および図１６に磁気メモリ（磁気ランダムアクセスメモリ：ＭＲＡＭ）の配線例を示す。図１５では、素子Ｚ１に情報が書き込まれている状態が示されており、図１６では、同じく素子Ｚ１から情報が読み出されている状態が示されている。これらの図に示したように、素子の選択は、例えばパストランジスタにより行えばよい。図１４に示した比較用抵抗素子は、例えば図１７に示したように配置するとよい。図１７に示したＭＲＡＭでは、Ｍ行Ｎ列のマトリクス状に磁気抵抗素子（Ｚ１１・・・ＺＭＮ）が配置されており、Ｎ個の各素子列にそれぞれ対応するように、Ｎ個の比較抵抗素子（Ｒ１・・・ＲＮ）が配置されている。このＭＲＡＭでは、作動増幅器を用いて、電圧Ｖと電圧Ｖｒｅｆとの差分を検出するとよい。
【００４４】
【実施例】
以下、実施例により本発明をさらに詳細に説明するが、本発明は下記実施例により制限を受けるものでない。なお、以下の実施例において、ドーピング量を示す％表示はすべて原子％であり、全体に対する割合を示す。
【００４５】
（実施例１）
半絶縁性のＧａＡｓ（００１）基板上に多元分子線エピタクシー手法を用い、以下の要領で２つのサンプルを作製した。まず、図１８（ａ）に示す積層体を作製するために、以下の多層膜を基板１００上に成膜した。
【００４６】
＜サンプル１−１＞
ノンドープＧａＡｓ（３００）／ＧａＡｓＳ（５０）／ＧａＭｎＡｓ（１５）
＜サンプル１−２＞
ノンドープＧａＡｓ（３００）／ＧａＡｓＳ（５０）／ＧａＣｏＡｓ（１５）
【００４７】
多層膜は、基板に近い側から順に記載されており（左側が基板側）、カッコ内の数値は単位をｎｍとする膜厚である（以下において同様）。
【００４８】
なお、ノンドープＧａＡｓ層は、約５００〜７００℃の基板温度で成膜し、ＧａＡｓＳ層、ＧａＭｎＡｓ層、ＧａＣｏＡｓ層は、それぞれ約２００〜３００℃の基板温度で低温成長させた。
【００４９】
この多層膜に、積層体にＥＢ（電子ビーム）加工およびフォトリソグラフィー法により加工を施して、図１８（ａ）に示した積層体とした。ここで、ノンドープＧａＡｓ層はバッファー層１１０として、ＧａＡｓＳ（Ｓドーピング量：２５％）層は伝導層１０３として、ＧａＭｎＡｓ（Ｍｎドーピング量：７％）層またはＧａＣｏＡｓ（Ｃｏドーピング量：５．５％）層は磁性半導体１０１，１０２として形成されている。ただし、２つの磁性半導体では、ドーピングにより強磁性が発現している。なお、磁性半導体をともにサンプル１−１または１−２により構成してもよい。
【００５０】
次に、図１８（ｂ）に示した積層体を得るため、両サンプルとも、さらに、
ＧａＭｎＡｓ（２５）／ＧａＭｎＡｓ（８０）／ＧａＺｎＡｓ（５０）／ＧａＡｌＡｓ（１００）／Ａｕ（１００）／Ｔａ（２５）
を成膜した。
【００５１】
具体的には、２層のＧａＭｎＡｓ層、ＧａＺｎＡｓ層、ＧａＡｌＡｓ層は約２００〜３００℃の基板温度で低温成長させて成膜し、その後、いわゆるｉｎ−ｓｉｔｕ搬送により高真空を保った状態で試料移動を行い、室温下におけるスパッタ法によりＡｕ層およびＴａ層を堆積した。
【００５２】
ここで、ＧａＭｎＡｓ（２５）（Ｍｎドーピング量：７％）層は転移層１０５、ＧａＭｎＡｓ（８０）（Ｍｎドーピング量：１％）層は絶縁層（半絶縁層）１０６、ＧａＺｎＡｓ（Ｚｎドーピング量：２％）層およびＧａＡｌＡｓ（Ａｌドーピング量：２％）層は伝導層（図示せず）、Ａｕ／Ｔａ層は電極１０７としてそれぞれ形成されている。なお、ＧａＡｌＡｓ層とのコンタクトにはＡｕを用いてオーミック接触を確保した。
【００５３】
こうして作製した素子の動作を以下により確認した。まず、両磁性半導体１０１，１０２にそれぞれ電気的に接続された端子（Ｐ端子、Ｆ端子）間に外部磁界を印加して磁気抵抗効果を検出した。その結果、予め付与された磁気異方性（形状異方性も含む）および飽和磁化の差によって、保磁力差型の磁気抵抗特性（Ｒ−Ｈ特性）が明瞭に得られた。この素子では、磁性半導体１０１が相対的に保磁力が弱く磁化が回転しやすい自由層として機能していた。
【００５４】
次いで、電極１０７に接続された端子（Ｂ端子）と強磁性層１０２に接続され端子（Ｆ端子）との間に電圧を印加して、転移層１０５にキャリアを注入して磁性誘起を行った。このとき、Ｂ−Ｆ端子間に電圧を印加しながら、温度範囲４〜３７０　ＫにおいてＰ−Ｆ端子間の電気特性を測定した。その結果、印加した電圧が±６００Ｖ以下のときに（−６００　Ｖ≦Ｖｇ≦６００　Ｖ）、およそ１５０　Ｋ以下の温度範囲で磁気抵抗効果が確認された。電圧の絶対値が一度６００　Ｖを超えると磁気抵抗変化が小さくなった。このことは、ＧａＭｎＡｓで構成した絶縁層の耐圧限界により素子の一部が変質したためと考えられる。
【００５５】
この温度範囲では、（半）絶縁層１０６であるＧａＭｎＡｓ（８０）層は半絶縁性を有しており、電圧を印加しない場合（Ｖｇ＝０）、転移層１０５であるＧａＭｎＡｓ（２５）層は他の測定によれば常磁性を示す。同じく他の測定により、この転移層は、正の電圧印加により常磁性または反強磁性を、負の電圧印加により強磁性を発現することがこれまでの検討から予測されている。実際、負の電圧印加を行ったときと正の電圧印加を行ったときとでは、Ｐ−Ｆ端子間の抵抗に差異が現れた。この差異は、転移層１０５がホールキャリアの注入により強磁性誘起され、磁性層１０１（ＧａＭｎＡｓ層またはＧａＣｏＡｓ層）との磁気結合が生じ、その結果、両磁性層１０１，１０２の磁化方向の相対角が変化したためと解釈される。なお、誘起された強磁性は僅かながら一方向に磁化固定された振る舞いを示した。これは、ＧａＭｎＡｓ（８０）層が磁化安定層としても作用したためと推察される。
【００５６】
以上より、外部磁界を用いずに磁化反転可能な磁気抵抗素子の基本動作が確認された。
【００５７】
さらに図１８（ｂ）に示した構成において、磁性層１０２上に、反強磁性体としてＮｉＯ、ＭｎＡｓ、ＰｔＭｎの各層を積層した。いずれの場合にも、Ｐ−Ｆ端子間の磁気抵抗特性はスピンバルブ型素子に特徴的な磁気抵抗特性を示した。これは、磁性層１０２が反強磁性体と磁気的に結合し、磁化方向が固定されたためと考えられる。このように、磁性層１０２を固定磁性層とすると、磁性層１０１は自由磁性層となる。
【００５８】
（実施例２）
半絶縁性のＧａＡｓ（００１）基板上に多元分子線エピタクシー手法を用い、実施例１と同様にして２つのサンプルを作製した。本実施例で作製したサンプルは、図１９に示したように、磁性半導体１０２上にも磁性半導体１０１上と同じ多層膜を形成した以外は、実施例１で作製した積層体（図１８（ｂ））と同じ積層構成を有する。ただし、本実施例では、以下に示すように、磁性半導体１０１，１０２の膜厚を５　ｎｍとした。
【００５９】
＜サンプル２−１＞
ノンドープＧａＡｓ（３００）／ＧａＡｓＳ（５０）／ＧａＭｎＡｓ（５）／ＧａＭｎＡｓ（２５）／ＧａＭｎＡｓ（８０）／ＧａＺｎＡｓ（５０）／ＧａＡｌＡｓ（１００）／Ａｕ（１００）／Ｔａ（２５）
＜サンプル２−２＞
ノンドープＧａＡｓ（３００）／ＧａＡｓＳ（５０）／ＧａＣｏＡｓ（５）／ＧａＭｎＡｓ（２５）／ＧａＭｎＡｓ（８０）／ＧａＺｎＡｓ（５０）／ＧａＡｌＡｓ（１００）／Ａｕ（１００）／Ｔａ（２５）
【００６０】
こうして作製した素子においても、Ｐ−Ｆ端子間において、外部磁界を印加することにより磁気抵抗効果が確認された。その結果、予め付与された磁気異方性（形状も含む）および飽和磁化の差によって、保磁力差型の磁気抵抗特性（Ｒ−Ｈ特性）が明瞭に得られた。この素子では、磁性半導体１０１が相対的に保磁力が弱く磁化が回転しやすい自由層として機能していた。
【００６１】
次いで、Ａ−Ｐ端子間およびＢ−Ｆ端子間にそれぞれ電圧を印加することにより、両転移層１０５にキャリアを注入して磁性誘起を行った。このとき、両端子間に電圧を印加しながら、温度範囲４〜３７０　ＫにおいてＰ−Ｆ端子間の電気特性を測定した。その結果、印加した電圧が±６００　Ｖ以下のときに（−６００　Ｖ≦Ｖｇ１（Ｖｇ２）≦６００　Ｖ）、およそ１５０　Ｋ以下の温度範囲で磁気抵抗効果が確認された。
【００６２】
この素子においても、端子ＡまたはＢから、負の電圧印加を行ったときと正の電圧印加を行ったときとでは、Ｐ−Ｆ端子間の抵抗に差異が現れた。また、誘起された強磁性は僅かながら一方向に磁化固定された振る舞いを示した。この素子では、Ｂ−Ｆ端子間に電圧を印加して磁性誘起した場合と、Ａ−Ｐ端子間に電圧を印加して磁性誘起した場合とでは、Ｐ−Ｆ端子間の磁気抵抗特性である互いの保磁力差が変化した。これを利用すると、メモリの多値化を実現できる。
【００６３】
（実施例３）
半絶縁性のＧａＡｓ（００１）基板上に多元分子線エピタクシー手法を用い、以下の要領で２つのサンプルを作製した。図２０に示した積層体を作製するために、以下の多層膜を基板１００上に成膜した。
【００６４】
＜サンプル３−１＞
ノンドープＣｄＴｅ（３００）／ｎ−ＣｄＭｎＴｅ（１００）／ＣｒＡｓ（５０）／ＧａＭｎＡｓ（２５）／ＧａＭｎＡｓ（８０）／ＧａＺｎＡｓ（５０）／ＧａＡｌＡｓ（１００）／Ａｕ　（１００）／Ｐｔ（２５）
＜サンプル３−２＞
ノンドープＣｄＴｅ（３００）／ｎ−ＣｄＭｎＴｅ（１００）／ＭｎＴｅ（５０）／ノンドープＣｄＭｎＴｅ（１５）／ＭｎＳｅ（３０）／ノンドープＣｄＴｅ（８０）／ｎ−ＣｄＴｅ／Ａｕ（１００）／Ｐｔ（２５）
【００６５】
なお、ＣｄＭｎＴｅ層へのｎ型ドーピングにはヨウ素（Ｉ）を用いた。また、ノンドープＣｄＴｅ層は約５００〜７００℃の基板温度で成膜し、ｎ−ＣｄＭｎＴｅ層以降でＡｕ層の前までの各層は、約２００〜３００℃の基板温度で低温成長させた。その後、ｉｎ−ｓｉｔｕ搬送により高真空を保って試料移動を行い、室温下のスパッタ法によりＡｕ層およびＰｔ層を堆積した。
【００６６】
次いで、積層体にＥＢ加工およびフォトリソグラフィー法により加工を施して、図２０に示した積層体とした。ここで、ノンドープＣｄＴｅ層はバッファ層１１０として、ｎ−ＣｄＭｎＴｅ（Ｍｎドーピング量：５−８０％）層は磁性半導体１１４として設けられている。ノンドープＣｄＴｅ　／　ｎ−ＣｄＭｎＴｅ界面では、２ＤＥＧ（２次元電子ガス）層１１３の形成が予測されている。
【００６７】
また、ＣｒＡｓ層またはＭｎＴｅ層は磁性半導体１０１，１０２として、ＧａＭｎＡｓ（２５）層（Ｍｎドーピング量：７％）またはノンドープＣｄＭｎＴｅ層は転移層１０５として、ＧａＭｎＡｓ（８０）層（Ｍｎドーピング量：１％）またはノンドープＣｄＴｅ層は（半）絶縁層１０６として設けられている。なお、＜サンプル３−１＞におけるＧａＺｎＡｓ（５０；Ｚｎ置換量：２％）／ＧａＡｌＡｓ（１００；Ａｌ置換量：２％）層は伝導層（図示省略）として、＜サンプル３−２＞におけるｎ−ＣｄＴｅ層は伝導層として設けられている。また、ＭｎＳｅは磁性半導体であるが、ここでは転移層１０５に接する強磁性層（図４：９）として設けられている。Ａｕ／Ｐｔ層は電極１０７であり、オーミック接触のためにＡｕを、リソグラフィーの相性からＰｔ層を配している。
【００６８】
こうして作製した素子についても、実施例２で作製した素子と同様の動作が確認できた。２ＤＥＧ（２次元電子ガス）層１１３がスピン伝導路として機能したと考えられる。このように、伝導層は、強磁性層１０１，１０２に直接接触している必要はない。
【００６９】
（実施例４）
本実施例では、図２１（ａ）〜（ｅ）に示した手順に従って磁気抵抗素子を作製した。ＳＯＩ　（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）／ＳｉＯ_２基板２００，２１０を用い、Ｓｉの細線を作製した。まず、ＳＯＩ層を熱酸化してＳＯＩ（２０）／ＳｉＯ_２（２５）を形成した。ここで、ＳｉＯ_２（２５）自体をレジスト体として利用し、ＥＢ（電子ビーム）加工を施し、５〜５０　ｎｍの幅を有する細線パターン描画を行った。この際の描画に用いたドーズ量は１〜１０　Ｃ／ｃｍ^２であった。現像にはバッファードフッ酸（ＨＦ：　０．２ｍｏｌ／ｌ、ＮＨ_４：　０．２ｍｏｌ／ｌ）を用いた。この後、ＲＩＥ（反応性イオンエッティング）を行って、ＳＯＩ層を加工し、再び、バッファードフッ酸を用いてレジスト体のＳｉＯ_２層を除去し、所望の５〜５０　ｎｍサイズのＳｉの細線を得た。この後、ＰＳＧ（リンケイ酸ガラス）を用い、８００℃、約１０分程度リンの熱拡散を行い、細線全体にリンをドープして導電性を与えた。この際のキャリア濃度は、１０^１７〜１０^２１／ｃｍ^３とした。こうして、伝導体２０３としてリンドープＳｉ細線配線を形成した基板を得た。
【００７０】
さらに、細線表面に、熱酸化によって１〜５　ｎｍ程度の絶縁酸化膜２１１を作製した（図２１（ａ））。次いで、薄いアモルファスＳｉ層を瞬時熱酸化して、径が２〜１０　ｎｍ程度のＳｉドットを細線上に形成した。これにより、単電子チャージングの効果が誘起され、バリスティック的あるいはコトンネル的な伝導効果が期待される。この微細加工部分に、有機レジストを堆積し、磁性層を堆積し、その後のリフトオフ工程等を経て、厚さ２０　ｎｍの磁性電極（強磁性層２０１，２０２；ＣｒＺｎＯまたはＣｏＴｉＯ_２）を配置した（図２１（ｂ））。さらに微細加工した伝導体部分に絶縁体２１２を堆積し、その上に多元スパッタを用いて以下のサンプルを作製した（図２１（ｃ））。以下には、上記強磁性層２０１，２０２も併せて示す。ここで、堆積絶縁体２１２の厚さは、強磁性層２０１，２０２を除く積層体よりも厚くした。
【００７１】
＜サンプル４−１＞
（ＣｒＺｎＯ（２０））／ＭｎＦｅＺｎＯ（２０）／ＣｏＦｅ（５）／ＰｔＭｎ（２０）／Ａｌ_２Ｏ_３（５０）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
＜サンプル４−２＞
（ＣｒＺｎＯ（２０））／ＭｎＦｅＺｎＯ（１５）／ＮｉＺｎＯ（５）／ＮｉＯ（５０）／ＭｇＺｎＯ（２０）／ＮｉＦｅ（５０）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
＜サンプル４−３＞
（ＣｒＺｎＯ（２０））／ＭｎＺｎＯ（２０）／ＣｏＺｎＯ（５）／Ａｌ_２Ｏ_３（５０）／ＣｏＦｅ（２５）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）＜サンプル４−４＞
（ＣｏＴｉＯ_２（２０））／ＭｎＴｉＯ_２（１５）／ＣｏＴｉＯ_２（５）／Ａｌ_２Ｏ_３（５０）／ＣｏＦｅ（２５）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
＜サンプル４−５＞
ＣｏＴｉＯ_２（２０）／ＭｎＴｉＯ_２（１５）／ＣｏＴｉＯ_２（５）／Ｃｒ_２Ｏ_３（５０）／ＣｏＦｅ（２５）／Ｔａ（３）／Ｃｕ（１００）／Ｔａ（２５）
【００７２】
このサンプル（図２１（ｃ））にフォトリソグラフィック加工等の工程を通じて、図２１（ｄ）に示すような形状を形成し、各端子を配置した（図２１（ｅ））。
【００７３】
ここで、＜サンプル４−１〜４−３＞におけるＣｒＺｎＯ層、＜サンプル４−４〜４−５＞におけるＣｏＴｉＯ_２層は、磁性電極（強磁性を発現させた磁性半導体）２０１，２０２である。＜サンプル４−１、４−２＞のＭｎＦｅＺｎＯ層、＜サンプル４−３＞のＭｎＺｎＯ層、＜サンプル４−４、４−５＞のＭｎＴｉＯ_２層は転移層２０５である。＜サンプル４−１＞のＣｏＦｅ層、＜サンプル４−２＞のＮｉＺｎＯ層、＜サンプル４−３＞のＣｏＺｎＯ層、＜サンプル４−４〜４−５＞のＣｏＴｉＯ_２層は強磁性層２０９である。さらに、＜サンプル４−１＞のＰｔＭｎ層、＜サンプル４−２＞のＮｉＯ層は磁化安定層（反強磁性層；図示省略）である。＜サンプル４−１，４−３〜４−４＞のＡｌ_２Ｏ_３層、＜サンプル４−２＞のＭｇＺｎＯ層、＜サンプル４−５＞のＣｒ_２Ｏ_３層は絶縁層（図示省略）である。＜サンプル４−１＞を除いては、この絶縁層上に強磁性層（ＮｉＦｅ層またはＣｏＦｅ層；図示省略）が配置されている。各サンプルにおいて、Ｔａ／Ｃｕ／Ｔａの積層体は、電極２０７として用いられている。
【００７４】
本実施例にて構成した磁気抵抗素子の動作を以下のように確認した。
まず、図２１（ｅ）にて示した、Ｐ−Ｆ端子間において、転移層２０５へ電圧を印加することによって磁気抵抗効果を検出した。Ａ−Ｐ端子間およびＢ−Ｆ端子間にそれぞれ電圧を印加することにより、転移層へのキャリア注入および誘起を図り、磁化状態の制御を行った。なお、測定は、Ａ−Ｐ端子間およびＢ−Ｆ端子間に電圧印加を行いながら、測定温度範囲が４〜３７０　ＫにてＰ−Ｆ端子間の電気特性測定を行った。測定の結果、磁気抵抗変化特性（Ｒ−Ｈ特性）が明瞭に得られた。この際、電圧印加を行うことで転移体の磁化を発現させたほうが磁化保持力が向上しているのが分かった。このことから、端子間の電圧印加を切り替えることで、高保磁力層−低保磁力層（自由磁性層）を切り替えられることが確認できた。
【００７５】
印加した電圧範囲は−６００Ｖ≦Ｖｇ１（Ｖｇ２）≦６００Ｖで、電圧印加がゼロの場合（Ｖｇ１（Ｖｇ２）＝０）では転移層は常磁性あるいはスピングラス状態であることが他の測定から期待され、また、正の電圧印加によっては常磁性、反強磁性またはスピングラス状態を、負の電圧印加によっては強磁性特性を発現することがこれまでの検討から期待される。実際、負の電圧印加を行った際に磁気抵抗素子部の抵抗と、正の電圧印加を行った際の磁気抵抗素子部の抵抗には差が現れた。このことから、本実施例では、Ｓｉ細線をスピン伝導層として用い得ることが示されただけでなく、電圧印加によって生じる転移層の磁性により、磁気抵抗素子としての特性を制御できることが確認された。
【００７６】
なお、ここでは、Ｓｉ細線を伝導体として用いたが、炭素チューブを用いても同様な構成により、同様な効果を確認できた。なお、この際の炭素チューブは、単層に限らず、多層の炭素チューブを用いても同様の効果が得られる。この際のチューブの幅は、２〜３０　ｎｍ程度が好ましい。
【００７７】
（実施例５）
実施例２で示した＜サンプル２−１＞を基本素子として、集積メモリを作製した。素子配列は、１６×１６素子のメモリを１ブロックとし合計８ブロックとした。サンプルの素子断面積は０．２μｍ×０．３μｍで、素子の平面形状は、図２２（ａ）に示した矩形とした。また、ワード線およびビット線等には全てＣｕを用いた。
【００７８】
ワード線とビット線と間の電圧印加およびワード線を用いた磁界印加を行うことにより、８つのブロックの８素子にそれぞれの自由磁性層の磁化反転を情報に応じて同時に書き込みを行い、８ビットずつの信号を記録した。次に、パストランジスタとして作製したＧａＡｓ上ＭＥＳ−ＦＥＴのゲートをそれぞれのブロックに付き１素子ずつＯＮし、センス電流をＰ−Ｆ間すなわちセンス線−ビット線間に流した。このとき、各ブロック内でのビット線、素子、及びＦＥＴに発生する電圧と、ダミー電圧をコンパレータにより比較し、それぞれの素子の出力電圧から、同時に８ビットの情報を読みとった。
【００７９】
自由磁性層の長軸と短軸の比を１．５：１（長軸は図２２の紙面左右方向で０．２μｍ）に保ちながら、自由磁性層の平面形状を図２２（ｂ）〜（ｅ）とした集積メモリを作製した。これらのメモリの記録に要する消費電力は、図２２（ｂ）〜（ｅ）の形状では図２２（ａ）の形状の約３／５〜１／２程度であった。自由磁性層の平面形状を、矩形ではなく、内角が９０°を上回る多角形（（ｄ）、（ｅ））、偶角部に丸みをつけた形状（（ｂ））、円ないし楕円（（ｃ））とすると、消費電力を抑制できる。
【００８０】
上記で作製したメモリ（例えば実施例５で作製した基本素子２００を含むメモリ）を用いれば、図２３に基本回路を示したような、メモリ機能を搭載したプログラマブルメモリ、あるいはリコンフィギュアブルメモリを作製できる。図２３において、Ｖｏ＝Ｖｉ×（Ｒｖ＋Ｒｃ）／（Ｒｉ＋Ｒｖ＋Ｒｃ）の関係が成立する。ここで、ＲｃはＦＥＴ２のｏｎ抵抗であり、Ｒｖは伝導層を介した２つの磁性層間の抵抗である。磁気抵抗素子の抵抗が互いの磁化が平行なときのＲｖをＲｖｐ、反平行なときのＲｖをＲｖａｐとし、反平行の時の抵抗が相対的に高いとすると、負荷回路とのゲ−ト電圧Ｖｄと、磁気抵抗素子の抵抗の関係を
Ｖｄ＜Ｖｏ＝　Ｖｉ×（Ｒｖａｐ　＋Ｒｃ）／（Ｒｉ＋Ｒｖａｐ＋Ｒｃ）
Ｖｄ＞Ｖｏ＝　Ｖｉ×（Ｒｖｐ　＋Ｒｃ）／（Ｒｉ＋Ｒｖｐ＋Ｒｃ）
のようにすることで、不揮発性リコンフィギュアブルメモリとして用いることができる。
【００８１】
例えば、負荷回路として論理回路を用いた場合は不揮発プログラマブル素子、負荷回路として表示回路を用いた場合は静止画像等の不揮発保存に使用でき、これら複数の機能を集積したシステムＬＳＩとして用いることもできる。なお、図２３のＦＥＴはそれぞれウエハ上に作製することが可能である。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、従来にはない新しい磁気抵抗素子を提供できる。この素子は、転移層を用いて磁気抵抗効果を発現させるため、従来の素子よりもエネルギー変換効率に優れたものとなる。この磁気抵抗素子は、磁気メモリに限らず、光磁気ディスク、ハードディスク、デジタルデータストリーマ（ＤＤＳ）、デジタルＶＴＲ等の磁気記録装置の磁気ヘッド（再生ヘッド）、各種磁気センサーのような磁気デバイスに応用できる。
【図面の簡単な説明】
【図１】本発明の磁気抵抗素子の動作原理を示す図である。
【図２】本発明の磁気抵抗素子の一例を示す断面図である。
【図３】本発明の磁気抵抗素子の別の一例を示す断面図である。
【図４】本発明の磁気抵抗素子のまた別の一例を示す断面図である。
【図５】本発明の磁気抵抗素子のさらに別の一例を示す断面図である。
【図６】本発明の磁気抵抗素子のさらに異なる一例を示す断面図である。
【図７】伝導層に電圧を印加するための電極を備えた磁気抵抗素子を示す断面図である。
【図８】図７の素子において、強磁性層の磁化方向が変化した状態を示す断面図である。
【図９】図７，図８に示した素子にさらに転移層等を積層した磁気抵抗素子を示す断面図である。
【図１０】本発明の磁気メモリの基本配線を示す図である。
【図１１】本発明の磁気メモリにおける磁気抵抗素子周辺の配線例を示す断面図である。
【図１２】本発明の磁気メモリにおける磁気抵抗素子周辺の別の配線例を示す断面図であり、書き込みの状態（ａ）と読み出しの状態（ｂ）を示す図である。
【図１３】本発明の磁気メモリにおける磁気抵抗素子周辺のまた別の配線例を示す断面図であり、書き込みの状態（ａ）と読み出しの状態（ｂ）を示す図である。
【図１４】本発明の磁気メモリの出力動作の一例を示す図である。
【図１５】本発明の磁気メモリの配線の例を示す図であり、書き込みの状態を示す図である。
【図１６】本発明の磁気メモリの配線の例を示す図であり、読み出しの状態を示す図である。
【図１７】本発明の磁気メモリの配線であって比較抵抗素子を配置した例を示す図である。
【図１８】実施例１で作製した磁気抵抗素子の構成を示す断面図である。
【図１９】実施例２で作製した磁気抵抗素子の構成を示す断面図である。
【図２０】実施例３で作製した磁気抵抗素子の構成を示す断面図である。
【図２１】実施例４で作製した磁気抵抗素子の構成を、その作製段階を含めて示す断面図である。
【図２２】実施例５で作製した磁気抵抗素子の自由磁性層の平面形状を示す図である。
【図２３】本発明の磁気抵抗素子を用いたメモリ機能を搭載したプログラマブルメモリ、あるいはリコンフィギュアブルメモリの基本回路を示す図である。
【符号の説明】
１　強磁性層（自由層）
２　強磁性層（固定層）
３　伝導層
５　転移層
６　絶縁層
７　電極
８　磁化安定層
９　強磁性層
１１，１２　端子（電極）
１３　電極
３０　伝導層
３１　ゲート絶縁膜
３２　ゲート電極

Claims

層の面内方向に互いに離間して配置された第１強磁性層および第２強磁性層と、前記第１強磁性層と前記第２強磁性層とを電気的に接続する伝導層と、強磁性と常磁性または反強磁性との間を転移可能であり、前記強磁性の状態で前記第１強磁性層と磁気的に結合するように配置された磁性転移層とを含む磁気抵抗素子。
強磁性の状態となった磁性転移層と磁気的に結合するように配置された磁化安定層をさらに含む請求項１に記載の磁気抵抗素子。
磁化安定層が、反強磁性層、高保磁力層および積層フェリ磁性層から選ばれる少なくとも１つを含む請求項２に記載の磁気抵抗素子。
磁化安定層と磁性転移層とが、強磁性層を介して磁気的に結合した請求項２または３に記載の磁気抵抗素子。
磁性転移層が絶縁層を介して電極に接続され、前記電極の電位の変化により、前記磁性転移層が強磁性と常磁性または反強磁性との間を転移する請求項１〜４のいずれかに記載の磁気抵抗素子。
伝導層が絶縁膜を介して電極に接続された請求項１〜５のいずれかに記載の磁気抵抗素子。
第１強磁性層と磁気的に結合するように配置された磁性転移層を第１磁性転移層として、第２強磁性層と磁気的に結合するように配置された第２磁性転移層をさらに含む請求項１〜６のいずれかに記載の磁気抵抗素子。
第１強磁性層と第１磁性転移層との磁気的結合および第２強磁性層と第２磁性転移層との磁気的結合に応じて、前記第１強磁性層と前記第２強磁性層との間の抵抗が３段階以上に変化する請求項７に記載の磁気抵抗素子。
伝導体の厚みおよび幅が共に１００ｎｍ以下である請求項１〜８のいずれかに記載の磁気抵抗素子。
請求項１〜９のいずれかに記載の磁気抵抗素子と、前記磁気抵抗素子に情報を記録するための情報記録用導体線と、前記情報を読み出すための情報読出用導体線とを含む磁気メモリ。