JP5582037B2 - 不揮発ロジック回路 - Google Patents

不揮発ロジック回路 Download PDF

Info

Publication number
JP5582037B2
JP5582037B2 JP2010548481A JP2010548481A JP5582037B2 JP 5582037 B2 JP5582037 B2 JP 5582037B2 JP 2010548481 A JP2010548481 A JP 2010548481A JP 2010548481 A JP2010548481 A JP 2010548481A JP 5582037 B2 JP5582037 B2 JP 5582037B2
Authority
JP
Japan
Prior art keywords
magnetization
layer
input
logic circuit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010548481A
Other languages
English (en)
Other versions
JPWO2010087269A1 (ja
Inventor
哲広 鈴木
俊輔 深見
聖万 永原
延行 石綿
直彦 杉林
昇 崎村
竜介 根橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010548481A priority Critical patent/JP5582037B2/ja
Publication of JPWO2010087269A1 publication Critical patent/JPWO2010087269A1/ja
Application granted granted Critical
Publication of JP5582037B2 publication Critical patent/JP5582037B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

本発明は、不揮発ロジック回路に関し、特に磁気抵抗素子を用いた不揮発ロジック回路に関する。
書き換え可能な論理デバイスであるリコンフィギャラブルロジック（Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ Ｌｏｇｉｃ）が知られている。そのようなリコンフィギャラブルロジックとして、例えば、基本論理ブロックをアレイ上に配し、論理の再構成が可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）が実用化されている。
そのＦＰＧＡの一例として、特開平９−１４８４４０号公報（対応米国特許ＵＳ５８２５２０３）に可変論理集積回路が開示されている。この可変論理集積回路は、論理機能を変更可能に構成された複数の可変論理ブロックと配線接続を変更可能に構成された複数の可変配線回路とを、半導体チップ上にて縦方向および横方向にそれぞれ互い違いに配置するとともに、上記可変論理ブロック上方には該可変論理ブロックには接続されず他の用途に用いられる配線を形成するようにしている。
関連する技術として特開２００６−３２９５１号公報（対応米国特許ＵＳ７０８４６９１）に単一極性型抵抗可変ＰＣＭＯレジスタ調整回路が開示されている。この単一極性型抵抗可変ＰＣＭＯレジスタ調整回路は、整合レジスタの抵抗値を参照レジスタの抵抗値に対し可逆的に調整する回路である。整合レジスタの材料は、単一極性型抵抗可変特性を有するプログラマブル抵抗材料で構成されている。回路が、参照レジスタと整合レジスタを備える抵抗ブリッジ回路網と、パルス帰還回路とを備えてなる。抵抗ブリッジ回路網は、参照レジスタと整合レジスタの抵抗状態を比較し、参照レジスタと整合レジスタとの間の差を示す比較信号を生成する。パルス帰還回路は、抵抗ブリッジ回路網に接続され、参照レジスタの抵抗値に対し整合レジスタの抵抗値を修正するために、比較信号に応じて単一極性の電気パルス信号を供給する。
特開平９−１４８４４０号公報 特開２００６−３２９５１号公報
上記特開平９−１４８４４０号公報に記載の可変論理集積回路のようなＦＰＧＡでは、構成情報はＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に格納される。そのため、電源オフ時にその構成情報を保持しておくために、別途、フラッシュメモリのような不揮発メモリを併せて設けておく必要がある。そのため、不揮発メモリの分だけ素子の面積が大きくなるという問題がある。
この併設する不揮発メモリによる面積増大の問題を解決する方法として、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような不揮発メモリで、そのＳＲＡＭを置き換えて不揮発ロジック回路とする方法が考えられる。しかし、ＦｅＲＡＭを用いる場合、書き換え回数に制限があるという問題がある。また、ＭＲＡＭを用いる場合、セルサイズが大きいという問題がある。
また、併設する不揮発メモリによる面積増大の問題を解決する他の方法として、論理素子とメモリとを兼ね備えた素子で、それら論理素子及びメモリを置き換えた不揮発ロジック回路とする方法が考えられる。この方法を実現することができれば、不揮発メモリでＳＲＡＭを置き換える上述の方法よりも素子をコンパクトに構成することが可能になる。
本方法の一例である特開２００６−３２９５１号公報の単一極性型抵抗可変ＰＣＭＯレジスタ調整回路は、Ｓｐｉｎ ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いた再構成可能な不揮発ロジック回路である。しかし、Ｓｐｉｎ ＭＯＳＦＥＴは、磁性体から半導体へのスピン注入効率の悪さから、室温での安定した動作が困難であるという問題がある。
本発明の目的は、室温で動作可能であり、論理素子とメモリとを兼ね備えた不揮発ロジック回路を提供することにある。
本発明の不揮発ロジック回路は、入力部と、コントロール部と、出力部とを具備する。入力部は、垂直磁気異方性を有し、磁化状態が変化可能な強磁性層を含む。コントロール部は、強磁性層を含む。出力部は、入力部及びコントロール部の近傍に設けられ、磁化状態が変化可能な磁気トンネル結合素子を含む。入力部の磁化状態は、入力データに対応して変化する。出力部の磁気トンネル結合素子の磁化状態は、入力部及びコントロール部の磁化状態に対応して変化する。
また、本発明の不揮発ロジック回路の動作方法において、不揮発ロジック回路は、垂直磁気異方性を有し、磁化状態が変化可能な強磁性層を含む入力部と、強磁性層を含むコントロール部と、前記入力部及び前記コントロール部の近傍に設けられ、磁化状態が変化可能な磁気トンネル結合素子を含む出力部とを具備する。そして、前記不揮発ロジック回路の動作方法は、前記コントロール部にコントロールデータを入力して、前記コントロール部の強磁性層の磁化状態を前記コントロールデータに対応するように設定するステップと、前記入力部に入力データを入力して、前記入力部の強磁性層の磁化状態を前記入力データに対応するように設定するステップと、前記コントロール部の強磁性体の磁化状態と前記入力部の強磁性体の磁化状態とに基づいて変化した前記出力部の磁気トンネル結合素子の磁化状態を読み出すステップとを具備する。
本発明により、室温で動作可能であり、論理素子とメモリとを兼ね備えた不揮発ロジック回路を提供することができる。
図１は、本発明の実施の形態に係る不揮発ロジック回路の原理を示す模式図である。 図２Ａは、本発明の第１の実施の形態に係る不揮発ロジック回路の構成を示す断面図である。 図２Ｂは、本発明の第１の実施の形態に係る出力部の他の構成例を示す断面図である。 図２Ｃは、本発明の第１の実施の形態に係る不揮発ロジック回路における主要部分の構造を模式的に示す平面図である。 図３Ａは、本発明の第１の実施の形態に係る不揮発ロジック回路の磁化状態の例を示す断面図である。 図３Ｂは、本発明の第１の実施の形態に係る不揮発ロジック回路の磁化状態の例を示す断面図である。 図３Ｃは、本発明の第１の実施の形態に係る不揮発ロジック回路の磁化状態の例を示す断面図である。 図３Ｄは、本発明の第１の実施の形態に係る不揮発ロジック回路の磁化状態の例を示す断面図である。 図３Ｅは、本発明の第１の実施の形態に係る不揮発ロジック回路の磁化状態の例を示す断面図である。 図３Ｆは、本発明の第１の実施の形態に係る不揮発ロジック回路の磁化状態の例を示す断面図である。 図３Ｇは、本発明の第１の実施の形態に係る不揮発ロジック回路の磁化状態の例を示す断面図である。 図３Ｈは、本発明の第１の実施の形態に係る不揮発ロジック回路の磁化状態の例を示す断面図である。 図４は、本発明の第１の実施の形態に係るセンス層のｘｙ面内での磁化の向きと、磁化のｘ方向成分との関係の一例を示す模式図である。 図５は、本発明の第１の実施の形態に係るセンス層の磁化のｘ成分と合成磁界のｘ方向成分との関係を示すグラフである。 図６は、本発明の第１の実施の形態に係る出力部の磁気トンネル接合の抵抗と合成磁界のｘ方向成分との関係を示すグラフである。 図７Ａは、本発明の第１の実施の形態に係る記憶層Ａの磁化方向とバイアス層の磁化方向と合成磁界との関係を示す表である。 図７Ｂは、本発明の第１の実施の形態に係る記憶層Ｂの磁化方向とバイアス層の磁化方向と合成磁界との関係を示す表である。 図８は、本発明の第１の実施の形態に係る出力部の磁気トンネル接合の抵抗と合成磁界のｘ方向成分との関係を示すグラフである。 図９Ａは、本発明の第１の実施の形態に係る記憶層Ａの磁化方向と、バイアス層の磁化方向と、入出力データとの関係を示す表である。 図９Ｂは、本発明の第１の実施の形態に係る記憶層Ｂの磁化方向と、バイアス層の磁化方向と、入出力データとの関係を示す表である。 図１０は、本発明の第１の実施の形態におけるデータの書き込み原理を説明する断面図である。 図１１は、本発明の第１の実施の形態におけるデータの読み出し原理を説明する断面図である。 図１２は、本発明の第１の実施の形態における論理ゲートの一例を示すブロック図である。 図１３は、本発明の第１の実施の形態に係る不揮発ロジック回路の他の構成例を示す断面図である。 図１４は、本発明の第２の実施の形態に係る不揮発ロジック回路の構成を示す断面図である。 図１５は、本発明の第３の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。 図１６は、本発明の第３の実施の形態に係る入力部３の構成及び動作を示す断面図である。 図１７は、本発明の第３の実施の形態に係る不揮発ロジック回路の状態の一例を示す斜視図である。 図１８は、本発明の第４の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。 図１９は、本発明の第４の実施の形態に係る不揮発ロジック回路の磁化状態を模式的に示す断面図である。 図２０Ａは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。 図２０Ｂは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成を示す断面図である。 図２１Ａは、本発明の第５の実施の形態に係る記憶層Ａ、Ｂ、バイアス層、及びセンス層の磁化方向の関係を示す表である。 図２１Ｂは、本発明の第５の実施の形態に係る記憶層Ａ、Ｂ、バイアス層、及びセンス層の磁化方向の関係を示す表である。 図２２は、本発明の第５の実施の形態における論理ゲートの一例を示すブロック図である。 図２３Ａは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の変形例を示す模式図である。 図２３Ｂは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の変形例を示す模式図である。 図２３Ｃは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の変形例を示す模式図である。 図２３Ｄは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の変形例を示す模式図である。 図２４Ａは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の他の変形例を説明する図である。 図２４Ｂは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の他の変形例を説明する図である。 図２４Ｃは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の他の変形例を説明する図である。 図２５Ａは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の更に他の変形例を示す模式図である。 図２５Ｂは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の更に他の変形例を示す模式図である。 図２６は、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の別の変形例を示す模式図である。 図２７は、本発明の実施の形態に係る不揮発ロジック回路の原理を示す模式図である。 図２８Ａは、本発明の第６の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。 図２８Ｂは、本発明の第６の実施の形態に係る不揮発ロジック回路の構成を示す断面図である。 図２９Ａは、本発明の第６の実施の形態に係る記憶層Ａ、バイアス層、及びセンス層の磁化方向の関係を示す表である。 図２９Ｂは、本発明の第６の実施の形態に係る記憶層Ａ、バイアス層、及びセンス層の磁化方向の関係を示す表である。 図３０は、本発明の第６の実施の形態における論理ゲートの一例を示すブロック図である。 図３１は、本発明の第７の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。 図３２Ａは、本発明の第７の実施の形態に係る各不揮発ロジック回路の記憶層Ａ、Ｂ、バイアス層、及びセンス層の磁化方向の関係を示す表である。 図３２Ｂは、本発明の第７の実施の形態に係る各不揮発ロジック回路の記憶層Ａ、Ｂ、バイアス層、及びセンス層の磁化方向の関係を示す表である。 図３３Ａは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。 図３３Ｂは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成を示す平面図である。 図３４Ａは、本発明の第８の実施の形態に係る磁化反転領域、及びセンス層の磁化方向の関係を示す表である。 図３４Ｂは、本発明の第８の実施の形態に係る磁化反転領域、及びセンス層の磁化方向の関係を示す表である。 図３５Ａは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の変形例を示す模式図である。 図３５Ｂは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の変形例を示す模式図である。 図３５Ｃは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の変形例を示す模式図である。 図３５Ｄは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の変形例を示す模式図である。 図３６Ａは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の他の変形例を説明する図である。 図３６Ｂは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の他の変形例を説明する図である。 図３６Ｃは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の他の変形例を説明する図である。 図３７Ａは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の更に他の変形例を説明する図である。 図３７Ｂは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の更に他の変形例を説明する図である。 図３８は、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の別の変形例を示す斜視図である。 図３９は、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の更に別の変形例を示す模式図である。 図４０Ａは、本発明の第９の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。 図４０Ｂは、本発明の第９の実施の形態に係る不揮発ロジック回路の構成を示す平面図である。 図４１Ａは、本発明の第９の実施の形態に係る磁化反転領域、及びセンス層の磁化方向の関係を示す表である。 図４１Ｂは、本発明の第９の実施の形態に係る磁化反転領域、及びセンス層の磁化方向の関係を示す表である。 図４２は、本発明の第１０の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。 図４３Ａは、本発明の第１０の実施の形態に係る各不揮発ロジック回路の磁化反転領域、及びセンス層の磁化方向の関係を示す表である。 図４３Ｂは、本発明の第１０の実施の形態に係る各不揮発ロジック回路の磁化反転領域、及びセンス層の磁化方向の関係を示す表である。
以下、本発明の不揮発ロジック回路の実施の形態に関して、添付図面を参照して説明する。
図１は、本発明の実施の形態に係る不揮発ロジック回路の原理を示す模式図である。この不揮発ロジック回路は、複数の入力部と、コントロール部と、出力部とを具備している。複数の入力部（この図では２個の場合を例示）は、垂直磁気異方性を有し、磁化状態が変化可能な強磁性層を含む。コントロール部は、強磁性層を含む（この図では面内磁気異方性の場合を例示）。出力部は、複数の入力部及びコントロール部の近傍に設けられ、磁化状態が変化可能な磁気トンネル結合素子を含む。複数の入力部の各々の磁化状態は、入力データに対応して変化する。出力部の磁気トンネル結合素子の磁化状態は、複数の入力部及びコントロール部の磁化状態に対応して変化する。すなわち、出力部の磁気トンネル結合素子の磁化状態は、複数の入力部及びコントロール部の磁化状態に対応して変動する漏洩磁界（Ｈ１、Ｈ２、Ｈ０）により変化する。この磁化状態の変化した磁気トンネル結合の抵抗値を検知することで、入力データに対応した出力データを得ることができる。この場合、コントロール部、複数の入力部及び出力部が論理素子とメモリとを兼ね備えた素子を構成している。以下、本発明の不揮発ロジック回路の実施の形態について詳細に説明する。
なお、図１では、２つの入力部及び１つのコントロール部の漏洩磁界（Ｈ１、Ｈ２、Ｈ０）により、出力部の磁気トンネル結合素子の磁化状態を制御しているが、本発明はこの例に限定されるものではない。すなわち、図１に示す原理図から理解されるように、１つの入力部を省略し、１つの入力部及び１つのコントロール部であっても、それらの漏洩磁界（Ｈ１、Ｈ０）により、出力部の磁気トンネル結合素子の磁化状態を制御可能である。更に、図１における元々のコントロール部を省略し、入力部の一つをコントロール部としても、それらの漏洩磁界（Ｈ１、Ｈ２）により、出力部の磁気トンネル結合素子の磁化状態を制御可能である。これらの場合、１つのコントロール部、１つの入力部及び１つの出力部が論理素子とメモリとを兼ね備えた素子を構成している。また、逆に入力部が３つ以上存在していてもよい。ただし、これらの詳細は後述される。
（第１の実施の形態）
１．不揮発ロジック回路の基本構成
以下、本発明の第１の実施の形態に係る不揮発ロジック回路の基本構成について説明する。図２Ａは、本発明の第１の実施の形態に係る不揮発ロジック回路の構成を示す断面図である。不揮発ロジック回路１は、入力部３、４と、出力部２と、コントロール部５とを具備している。
入力部３は、一例としてはスピン偏極電流書き込み型のＧＭＲ（Ｇｉａｎｔ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）素子である。入力部３は、＋ｚ方向に積層されたピン層３１、中間層３２、及び記憶層Ａ３３を備えている。ピン層３１は、中間層３２の一方の面に隣接して設けられ、記憶層Ａ３３は、中間層３２の他方の面に隣接して設けられている。
ピン層３１は、垂直磁気異方性（ｐｅｒｐｅｎｄｉｃｕｌａｒ ｍａｇｎｅｔｉｃ ａｎｉｓｏｔｒｏｐｙ）を有し、磁化の向きが固定された強磁性層である。ここで、垂直磁気異方性とは、この図の例において、ｘｙ平面に対して垂直なｚ方向の磁気異方性を有することをいう。以下、本明細書において同じである。ピン層３１の磁化の向きは、この図の例では−ｚ方向に固定されている。ピン層３１は、磁化を強固に固定するために、積層フェリ結合を有する複数の強磁性層から構成されている（強磁性層３１ａ、非磁性層３１ｂ、強磁性層３１ｃ）。強磁性層に反強磁性層を隣接させて、磁化を強固に固定してもよい。
記憶層Ａ３３は、磁化の向きが変化可能な強磁性層である。記憶層Ａ３３は、垂直磁気異方性を有することが好ましい。記憶層Ａ３３が垂直磁気異方性を有する強磁性層である場合、層厚が薄いほど、熱安定性を保ちつつ、書き込み電流を低減することが可能となるため、より素子の小型化が可能となる。記憶層Ａ３３の磁化の向きは、この図の例では＋ｚ方向及び−ｚ方向のいずれかの向きに反転可能である。記憶層Ａ３３には入力データが入力される。具体的には、入力データに対応した書き込み電流が供給される。記憶層Ａ３３の磁化の向きは、その書込み電流が入力部３をｚ方向に貫通したとき、ピン層３１のスピン電子との相互作用により反転される。それにより、この記憶層Ａ３３の磁化の向きに対応して入力データが記憶される。記憶層Ａ３３は、ＧＭＲ素子におけるフリー層ということができる。記憶層Ａ３３は、後述されるように出力部２と磁気的に結合している。そのため、記憶層Ａ３３の磁化の向きは、出力部２の磁化状態に影響を与える。
中間層３２は、ピン層３１と記憶層Ａ３３との間に設けられた非磁性膜である。
入力部４は、一例としてはスピン偏極電流書き込み型のＧＭＲ素子である。入力部４は、＋ｚ方向に積層されたピン層４１（強磁性層４１ａ、非磁性層４１ｂ、強磁性層４１ｃ）、中間層４２、及び記憶層Ｂ４３を備えている。これらは、それぞれ入力部３のピン層３１（強磁性層３１ａ、非磁性層３１ｂ、強磁性層３１ｃ）、中間層３２、及び記憶層Ａ３３と同じなので、その説明を省略する。
コントロール部５は、スピン偏極電流書き込み型のＧＭＲ素子である。コントロール部５は、＋ｚ方向に積層されたバイアス層５３、中間層５２、及びピン層５１を備えている。ピン層５１は、中間層５２の一方の面に隣接して設けられ、バイアス層５３は、中間層５２の他方の面に隣接して設けられている。
ピン層５１は、一例としては面内磁気異方性（ｉｎ−ｐｌａｎｅ ｍａｇｎｅｔｉｃ ａｎｉｓｏｔｒｏｐｙ）を有し、磁化の向きが固定された強磁性層である。ここで、面内磁気異方性とは、この図の例において、ｘｙ面に対して平行な方向の磁気異方性を有していることをいう。以下、本明細書において同じである。ピン層５１の磁化の向きは、この図の例では＋ｘ方向に固定されている。ピン層５１は、磁化を強固に固定するために、積層フェリ結合を有する複数の強磁性層から構成されている（強磁性層５１ａ、非磁性層５１ｂ、強磁性層５１ｃ）。強磁性層に反強磁性層を隣接させて、磁化を強固に固定してもよい。
バイアス層５３は、一例としては面内磁気異方性を有し、磁化の向きが変化可能な強磁性層である。バイアス層５３の磁化の向きは、この図の例では＋ｘ方向及び−ｘ方向のいずれかの向きに反転可能である。バイアス層５３には制御データが入力される。具体的には、制御データに対応した書き込み電流が供給される。バイアス層５３の磁化の向きは、その書込み電流がコントロール部５をｚ方向に貫通したとき、ピン層５１のスピン電子との相互作用により反転される。それにより、このバイアス層５３の磁化の向きに対応して制御データが記憶される。以下、バイアス層５３は、ＧＭＲ素子におけるフリー層ということができる。バイアス層５３は、後述されるように出力部２と磁気的に結合している。そのため、バイアス層５３の磁化の向きは、出力部２の磁化状態に影響を与える。
室温で動作可能であり、論理素子とメモリを兼ね備えた不揮発ロジック回路を実現する、という意味では、バイアス層５３は磁化が固定された強磁性層であってもよい。しかしながら、この場合は後述する論理種（ＮＡＮＤ、ＮＯＲ）の変更が不可能であるため、再構成可能な不揮発ロジック回路とするためには、磁化の向きが変更可能な強磁性層とする。
中間層５２は、ピン層５１とバイアス層５３との間に設けられた非磁性膜である。
出力部２は、ＴＭＲ（Ｔｕｎｎｅｌ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）素子である。出力部２は、＋ｚ方向に積層されたセンス層２３、バリア層２２、及びリファレンス層２１を備えている。リファレンス層２１は、バリア層２２の一方の面に隣接して設けられ、センス層２３は、バリア層２２の他方の面に隣接して設けられている。センス層２３、バリア層２２、及びリファレンス層２１は、磁気トンネル接合（ＭＴＪ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ）を形成している。
リファレンス層２１は、面内磁気異方性を有し、磁化の向きが磁化の向きが固定された強磁性層である。リファレンス層２１の磁化の向きは、この図の例では＋ｘ方向に固定されている。リファレンス層２１は、磁化を強固に固定するために、積層フェリ結合を有する複数の強磁性層から構成されていてもよいし（図示されず）、強磁性層に反強磁性層を隣接させて構成されていてもよい（図示されず）。
センス層２３は、面内磁気異方性を有し、磁化の向きが変化可能な強磁性層である。センス層２３の磁化の向きは、この図の例では＋ｘ方向及び−ｘ方向のいずれかの向きに反転可能である。センス層２３は、後述されるように記憶層Ａ３３、記憶層Ｂ４３、及びバイアス層５３と磁気的に結合している。そのため、センス層２３の磁化の向きは、記憶層Ａ３３、記憶層Ｂ４３、及びバイアス層５３の磁化状態（磁化の向き）により影響を受ける。ここで、センス層２３（出力部２）は、ｙ方向が磁化容易軸方向に、ｘ方向が磁化困難軸方向にそれぞれなるように形成される。そのため、センス層２３の磁化は、他の影響を受けない場合、ｙ方向に向き、ｘ方向成分を有さない。一方、記憶層Ａ３３、記憶層Ｂ４３、及びバイアス層５３の磁化状態の影響を受けた場合、その磁化状態に対応した向きに変化し、ｘ方向成分を有するようになる。すなわち、記憶層Ａ３３、記憶層Ｂ４３、及びバイアス層５３による合成磁場により、その磁化の向きが変化する。それにより、このセンス層２３の磁化の向きに対応して出力データが記憶される。
バリア層２２は、リファレンス層２１とセンス層２３との間に設けられた絶縁膜である。
なお、出力部２のセンス層２３とリファレンス層２１との位置関係は、上下方向（ｚ方向）に関して逆であっても良い。すなわち、入力部３、４側にリファレンス層２１、コントロール部５側にセンス層２３をそれぞれ設けても良い。更に、他の構成を有していても良い。例えば、図２Ｂは、本発明の第１の実施の形態に係る出力部の他の構成例を示す断面図である。この出力部２は、入力部３、４側及びコントロール部５側の両側にそれぞれリファレンス層２１を有し、それぞれバリア層２２を介して、中央のセンス層２３と積層されている。この場合、ＭＴＪ抵抗の値が２倍になるので検知がより容易になる。
ただし、入力部３、４及びコントロール部５は、ＴＭＲ素子であってもよい。この場合、ＴＭＲ素子はその抵抗値が低いものが好ましい。また、出力部２は、ＧＭＲ素子であってもよい。
垂直磁気異方性を有する記憶層Ａ３３、記憶層Ｂ４３は、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含むことが好ましい。さらにＰｔやＰｄを含むことで垂直磁気異方性を安定化することができる。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕ、Ｓｍなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的にはＣｏ、Ｃｏ−Ｐｔ、Ｃｏ−Ｐｄ、Ｃｏ−Ｃｒ、Ｃｏ−Ｐｔ−Ｃｒ、Ｃｏ−Ｃｒ−Ｔａ、Ｃｏ−Ｃｒ−Ｂ、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ−Ｂ、Ｃｏ−Ｖ、Ｃｏ−Ｍｏ、Ｃｏ−Ｗ、Ｃｏ−Ｔｉ、Ｃｏ−Ｒｕ、Ｃｏ−Ｒｈ、Ｆｅ−Ｐｔ、Ｆｅ−Ｐｄ、Ｆｅ−Ｃｏ−Ｐｔ、Ｆｅ−Ｃｏ−Ｐｄ、Ｓｍ−Ｃｏ、Ｇｄ−Ｆｅ−Ｃｏ、Ｔｂ−Ｆｅ−Ｃｏ、Ｇｄ−Ｔｂ−Ｆｅ−Ｃｏなどが例示される。この他、Ｆｅ、Ｃｏ、Ｎｉのうちから選択されるいずれか一つの材料を含む層と、異なる層とを交互に積層させることにより垂直方向の磁気異方性を発現させることもできる。具体的にはＣｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｎｉ、Ｆｅ／Ａｕを交互に積層させた積層膜などが例示される。また、ピン層３１、４１は、上記の強磁性材料や、ＰｔＭｎ、ＮｉＭｎ、ＦｅＭｎのような反強磁性材料を用いることができる。
面内磁気異方性を有するセンス層２３、バイアス層５３は、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含む強磁性体で形成される。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕなどを添加することにより、所望の磁気特性が発現されるように調整することができる。具体的にはＮｉ−Ｆｅ、Ｃｏ−Ｆｅ、Ｆｅ−Ｃｏ−Ｎｉ、Ｎｉ−Ｆｅ−Ｚｒ、Ｃｏ−Ｆｅ−Ｂ、Ｃｏ−Ｆｅ−Ｚｒ−Ｂなどが例示される。また、リファレンス層２１、ピン層５１は、上記の強磁性材料や、ＰｔＭｎ、ＮｉＭｎ、ＦｅＭｎのような反強磁性材料を用いることができる。
中間層３２、４２、５２には、様々な材料を用いることができる。例えばＡｌ、Ｃｒ、Ｃｕなどの導電体を用いることができる。また、Ｍｇ−Ｏのような絶縁体を用いてもよい。書き込みが行われる入力部３、４やコントロール部５に含まれる中間層３２、４２、５２は、後述されるように書き込み電流の経路上に存在する。一般的に、書き込み電流経路の抵抗は低いことが望ましい。この点では、抵抗の低い材料が好ましい。一方、中間層３２、４２、５２が一方のスピン偏極電子を優先的に通過させるようなフィルタリング効果を有していれば、書き込みに要する電流密度は低減される。この点では、Ｍｇ−Ｏが好適である。また、バリア層２２は、絶縁性の材料により形成されることが好ましい。具体的な材料としては、Ｍｇ−Ｏ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｎｉ−Ｏ、Ｈｆ−Ｏなどが例示される。ただし、半導体や金属を材料として用いることも可能である。
入力部３の記憶層Ａ３３及び入力部４の記憶層Ｂ４３は、その上側（＋ｚ方向側）において、ｘ方向に延伸するメタル層６の下側に接続されている。出力部２のセンス層２３は、その下側（−ｚ方向側）において、メタル層６の上側に接続されている。出力部２のリファレンス層２１は、その上側において、メタル層７の下側に接続されている。コントロール層５のバイアス層５３は、その下側において、メタル層７の上側に接続されている。メタル層６は、共通端子（Ｃｏｍ）６６に接続されている。メタル層７は、出力端子（Ｏｕｔ）６７に接続されている。入力部３のピン層３１は、第１入力端子（ＩＮ１）６３に接続されている。入力部４のピン層４１は、第２入力端子（ＩＮ２）６４に接続されている。コントロール部５のピン層５１は、制御端子（Ｃｏｎｔｒｏｌ）６５に接続されている。
なお、メタル層６、メタル層７、共通端子６６、出力端子６７、第１入力端子６３、第２入力端子６４、制御端子６５は、Ｃｕ、Ａｌ、Ｗに例示される半導体素子の通常の配線や端子（ビア）などに用いられる材料を用いることができる。
図２Ｃは、本発明の第１の実施の形態に係る不揮発ロジック回路における主要部分の構造を模式的に示す平面図である。本図は、入力部３、４（記憶層Ａ３３、記憶層Ｂ４３）、コントロール部５（バイアス層５３）、及び出力部２（センス層２３）の各々を、例えば、出力部２の底面を含むｘｙ平面に射影したとき、入力部３、４、コントロール部５、及び出力部２の各々の射影の重心Ｇ３、Ｇ４、Ｇ５、Ｇ２の位置を示している。すなわち、そのｘｙ平面における、入力部３、４、コントロール部５、及び出力部２のそれぞれの重心Ｇ３、Ｇ４、Ｇ５、Ｇ２の位置関係が示されている。ここでいう重心とは、そのｘｙ平面における幾何学的な意味での重心である。すなわち、幾何学形状の任意の点ｉの位置ベクトルがＲｉ＝（Ｘｉ，Ｙｉ）であるとき、重心の位置ベクトルＲｇ＝（Ｘｇ，Ｙｇ）は、Σｉ（Ｒｉ−Ｒｇ）＝０の関係を満たす。ここでΣｉは、ｉに関する総和を意味する。例えば、長方形や平行四辺形の場合、重心は対角線の交点であり、楕円形の場合、重心はその中心である。
図に示されるように、入力部３、４（記憶層Ａ３３、記憶層Ｂ４３）の重心Ｇ３、Ｇ４と出力部２（センス層２３）の重心Ｇ２とは、そのｘｙ平面においてずれている。つまり、そのｘｙ平面において、入力部３の重心Ｇ３は出力部２の重心Ｇ２から−ｘ方向に、入力部４の重心Ｇ４は出力部の重心Ｇ２から＋ｘ方向にそれぞれずれている。そして、入力部３、４と出力部２とは、ｘ方向において少なくとも一部がオーバーラップしていることが好ましい。すなわち、そのオーバーラップａ１、ａ２は、入力部３、４のｘ方向の幅をｂ１、ｂ２とすれば、０＜ａ１≦ｂ１／２、０＜ａ２≦ｂ２／２のような条件であることが好ましい。
また、図に示されるように、コントロール部５（バイアス層５３）の重心Ｇ５と出力部２（センス層２３）の重心Ｇ２とは、そのｘｙ平面において互いに近傍にある。そして、コントロール部５の重心Ｇ５と出力部２の重心Ｇ２とは概ね重なっていることが好ましい。すなわち、両重心間の距離ａ３は、コントロール部５と出力部２のｘ方向の幅をｂ３とすれば、０≦ａ３≦ｂ３／２のような条件であることが好ましい。
以上のような位置関係を有することにより、後述されるように、入力部３、４（記憶層Ａ３３、記憶層Ｂ４３）、及びコントロール部５（バイアス層５３）からの漏洩磁界が、出力部２（センス層２３）に影響を及ぼし、その磁化状態を変化させることが可能となる。なお、この図の例では、入力部３、４、コントロール部５、及び出力部２のｘｙ断面形状が矩形である。しかし、本発明はこの例に限定されるものではなく、後述される磁化状態の変化が可能であれば、他の断面形状を有していてもよい。
２．不揮発ロジック回路の磁化状態
次に、本発明の第１の実施の形態に係る不揮発ロジック回路の取り得る磁化状態について説明する。図３Ａ〜図３Ｈは、本発明の第１の実施の形態に係る不揮発ロジック回路の磁化状態の例を示す断面図である。まず、図３Ａ〜図３Ｄについて説明する。ただし、以下の説明において、図３Ａ〜図３Ｄに示す状態を、それぞれ状態α１〜状態α４と呼ぶことにする。状態α１〜状態α４は、コントロール部５のバイアス層５３の磁化の向きが＋ｘ方向である。
図３Ａに示すように、状態α１の場合、入力部３の記憶層Ａ３３の磁化は＋ｚ方向に向いている。入力部４の記憶層Ｂ４３の磁化は＋ｚ方向に向いている。コントロール部５のバイアス層５３の磁化は＋ｘ方向に向いている。したがって、記憶層Ａ３３は、上部（＋ｚ方向側の部分）から出て、センス層２３内を概ね＋ｘ方向に貫通し、下部（−ｚ方向側の部分）に戻る漏洩磁界Ｈｓｔ１を発生する。また、記憶層Ｂ４３は、上部から出て、センス層２３内を概ね−ｘ方向に貫通し、下部に戻る漏洩磁界Ｈｓｔ２を発生する。更に、バイアス層５３は、右部（＋ｘ方向側の部分）から出て、センス層２３内を概ね−ｘ方向に貫通し、左部（−ｘ方向側の部分）に戻る漏洩磁界Ｈｃｏｎｔｒｏｌを発生する。
図４は、本発明の第１の実施の形態に係るセンス層のｘｙ面内での磁化の向きと、磁化のｘ方向成分との関係の一例を示す模式図である。縦軸はｙ軸方向を示し、横軸はｘ軸方向を示す。センス層２３は、ｙ方向が磁化容易軸方向である。そのため、他の磁界の影響がない場合、センス層２３の磁化Ｍは、ｙ方向に向き、ｘ方向成分を有さない。しかし、センス層２３は、漏洩磁界Ｈｓｔ１と漏洩磁界Ｈｓｔ２と漏洩磁界Ｈｃｏｎｔｒｏｌとを合成した磁界Ｈｓの影響を受ける。このような合成磁界Ｈｓの影響を受ける場合、その合成磁界Ｈｓの向き及び大きさに応じて、センス層２３の磁化Ｍはｙ方向の向きから回転する。図の例では、その回転により、＋ｘ方向から角度θ（θ≠９０度）だけずれて、センス層２３の磁化Ｍ＝（Ｍｘ、Ｍｙ）＝（Ｍ・ｃｏｓθ、Ｍ・ｓｉｎθ）となる。すなわち、その合成磁界Ｈｓの大きさに対応したｘ成分Ｍｘを有するようになる。Ｍｘの範囲は、Ｍｘ１（θ＝０度）からＭｘ０（＝−Ｍｘ１；θ＝１８０度）である。図３Ａの場合、センス層２３の磁化Ｍは、−ｘ方向の成分を有する。その大きさ等については後述される。
同様に、図３Ｂに示すように、状態α２の場合、入力部３の記憶層Ａ３３の磁化は＋ｚ方向に向いている。入力部４の記憶層Ｂ４３の磁化は−ｚ方向に向いている。コントロール部５のバイアス層５３の磁化は＋ｘ方向に向いている。したがって、記憶層Ａ３３は、上部から出て、センス層２３内を概ね＋ｘ方向に貫通し、下部に戻る漏洩磁界Ｈｓｔ１を発生する。また、記憶層Ｂ４３は、下部から出て、センス層２３内を概ね＋ｘ方向に貫通し、上部に戻る漏洩磁界Ｈｓｔ２を発生する。更に、バイアス層５３は、右部から出て、センス層２３内を概ね−ｘ方向に貫通し、左部に戻る漏洩磁界Ｈｃｏｎｔｒｏｌを発生する。その結果、図４において説明したことと同様にして、図３Ｂの場合、合成磁界Ｈｓにより、センス層２３の磁化Ｍは＋ｘ方向の成分を有する。その大きさ等については後述される。
同様に、図３Ｃに示すように、状態α３の場合、入力部３の記憶層Ａ３３の磁化は−ｚ方向に向いている。入力部４の記憶層Ｂ４３の磁化は＋ｚ方向に向いている。コントロール部５のバイアス層５３の磁化は＋ｘ方向に向いている。したがって、記憶層Ａ３３は、下部から出て、センス層２３内を概ね−ｘ方向に貫通し、上部に戻る漏洩磁界Ｈｓｔ１を発生する。また、記憶層Ｂ４３は、上部から出て、センス層２３内を概ね−ｘ方向に貫通し、下部に戻る漏洩磁界Ｈｓｔ２を発生する。更に、バイアス層５３は、右部から出て、センス層２３内を概ね−ｘ方向に貫通し、左部に戻る漏洩磁界Ｈｃｏｎｔｒｏｌを発生する。その結果、図４において説明したことと同様にして、図３Ｃの場合、合成磁界Ｈｓにより、センス層２３の磁化Ｍは−ｘ方向の成分を有する。その大きさ等については後述される。
同様に、図３Ｄに示すように、状態α４の場合、入力部３の記憶層Ａ３３の磁化は−ｚ方向に向いている。入力部４の記憶層Ｂ４３の磁化は−ｚ方向に向いている。コントロール部５のバイアス層５３の磁化は＋ｘ方向に向いている。したがって、記憶層Ａ３３は、下部から出て、センス層２３内を概ね−ｘ方向に貫通し、上部に戻る漏洩磁界Ｈｓｔ１を発生する。また、記憶層Ｂ４３は、下部から出て、センス層２３内を概ね＋ｘ方向に貫通し、上部に戻る漏洩磁界Ｈｓｔ２を発生する。更に、バイアス層５３は、右部から出て、センス層２３内を概ね−ｘ方向に貫通し、左部に戻る漏洩磁界Ｈｃｏｎｔｒｏｌを発生する。その結果、図４において説明したことと同様にして、図３Ｄの場合、合成磁界Ｈｓにより、センス層２３の磁化Ｍは−ｘ方向の成分を有する。その大きさ等については後述される。
次に、図３Ｅ〜図３Ｈについて説明する。ただし、以下の説明において、図３Ｅ〜図３Ｈに示す状態を、それぞれ状態β１〜状態β４と呼ぶことにする。状態β１〜状態β４は、コントロール部５のバイアス層５３の磁化の向きが−ｘ方向である。
図３Ｅに示すように、状態β１の場合、入力部３の記憶層Ａ３３の磁化は＋ｚ方向に向いている。入力部４の記憶層Ｂ４３の磁化は＋ｚ方向に向いている。コントロール部５のバイアス層５３の磁化は−ｘ方向に向いている。したがって、記憶層Ａ３３は、上部から出て、センス層２３内を概ね＋ｘ方向に貫通し、下部に戻る漏洩磁界Ｈｓｔ１を発生する。また、記憶層Ｂ４３は、上部から出て、センス層２３内を概ね−ｘ方向に貫通し、下部に戻る漏洩磁界Ｈｓｔ２を発生する。更に、バイアス層５３は、左部（−ｘ方向側の部分）から出て、センス層２３内を概ね＋ｘ方向に貫通し、右部（＋ｘ方向側の部分）に戻る漏洩磁界Ｈｃｏｎｔｒｏｌを発生する。その結果、図４において説明したことと同様にして、図３Ｅの場合、合成磁界Ｈｓにより、記憶層Ａ３３の磁化は＋ｘ方向の成分を有する。その大きさ等については後述される。
同様に、図３Ｆに示すように、状態β２の場合、入力部３の記憶層Ａ３３の磁化は＋ｚ方向に向いている。入力部４の記憶層Ｂ４３の磁化は−ｚ方向に向いている。コントロール部５のバイアス層５３の磁化は−ｘ方向に向いている。したがって、記憶層Ａ３３は、上部から出て、センス層２３内を概ね＋ｘ方向に貫通し、下部に戻る漏洩磁界Ｈｓｔ１を発生する。また、記憶層Ｂ４３は、下部から出て、センス層２３内を概ね＋ｘ方向に貫通し、上部に戻る漏洩磁界Ｈｓｔ２を発生する。更に、バイアス層５３は、左部から出て、センス層２３内を概ね＋ｘ方向に貫通し、右部に戻る漏洩磁界Ｈｃｏｎｔｒｏｌを発生する。その結果、図４において説明したことと同様にして、図３Ｆの場合、合成磁界Ｈｓにより、記憶層Ａ３３の磁化は＋ｘ方向の成分を有する。その大きさ等については後述される。
同様に、図３Ｇに示すように、状態β３の場合、入力部３の記憶層Ａ３３の磁化は−ｚ方向に向いている。入力部４の記憶層Ｂ４３の磁化は＋ｚ方向に向いている。コントロール部５のバイアス層５３の磁化は−ｘ方向に向いている。したがって、記憶層Ａ３３は、下部から出て、センス層２３内を概ね−ｘ方向に貫通し、上部に戻る漏洩磁界Ｈｓｔ１を発生する。また、記憶層Ｂ４３は、上部から出て、センス層２３内を概ね−ｘ方向に貫通し、下部に戻る漏洩磁界Ｈｓｔ２を発生する。更に、バイアス層５３は、左部から出て、センス層２３内を概ね＋ｘ方向に貫通し、右部に戻る漏洩磁界Ｈｃｏｎｔｒｏｌを発生する。その結果、図４において説明したことと同様にして、図３Ｇの場合、合成磁界Ｈｓにより、記憶層Ａ３３の磁化は−ｘ方向の成分を有する。その大きさ等については後述される。
同様に、図３Ｈに示すように、状態β４の場合、入力部３の記憶層Ａ３３の磁化は−ｚ方向に向いている。入力部４の記憶層Ｂ４３の磁化は−ｚ方向に向いている。コントロール部５のバイアス層５３の磁化は−ｘ方向に向いている。したがって、記憶層Ａ３３は、下部から出て、センス層２３内を概ね−ｘ方向に貫通し、上部に戻る漏洩磁界Ｈｓｔ１を発生する。また、記憶層Ｂ４３は、下部から出て、センス層２３内を概ね＋ｘ方向に貫通し、上部に戻る漏洩磁界Ｈｓｔ２を発生する。更に、バイアス層５３は、左部から出て、センス層２３内を概ね＋ｘ方向に貫通し、右部に戻る漏洩磁界Ｈｃｏｎｔｒｏｌを発生する。その結果、図４において説明したことと同様にして、図３Ｈの場合、合成磁界Ｈｓにより、記憶層Ａ３３の磁化は＋ｘ方向の成分を有する。その大きさ等については後述される。
このように、漏洩磁界Ｈｓｔ１と漏洩磁界Ｈｓｔ２と漏洩磁界Ｈｃｏｎｔｒｏｌとを合成した合成磁界Ｈｓにより、センス層２３の磁化の向きが変化し、複数の種類のｘ方向の成分Ｍｘを取ることができるようになる。このとき、図３Ａ〜図３Ｄにおけるバイアス層５３からの漏洩磁界Ｈｃｏｎｔｒｏｌは、合成磁界Ｈｓにおけるバイアス的な磁界として機能している。また、図３Ｅ〜図３Ｈにおけるバイアス層５３からの漏洩磁界Ｈｃｏｎｔｒｏｌは、合成磁界Ｈｓにおけるバイアス的な磁界として機能している。
３．不揮発ロジック回路の動作原理
次に、本発明の第１の実施の形態に係る不揮発ロジック回路の動作原理について説明する。
図５は、本発明の第１の実施の形態に係るセンス層の磁化のｘ成分と合成磁界のｘ方向成分との関係を示すグラフである。縦軸はセンス層２３の磁化Ｍのｘ方向成分Ｍｘ、横軸は合成磁界Ｈｓのｘ方向成分Ｈｓｘをそれぞれ示す。磁界±Ｈｋは、センス層２３の飽和磁界を示している。既述のように、合成磁界Ｈｓに応じて、センス層２３の磁化Ｍはｘ方向成分Ｍｘを有するようになる。そのＭｘは、図に示されるように、合成磁界Ｈｓのｘ方向成分Ｈｓｘが−Ｈｋ≦Ｈｓｘ≦＋Ｈｋとなる範囲において、そのＨｓｘに概ね正比例する。そして、Ｍｘは、その範囲において、Ｍｘ０（＝−Ｍｘ１）≦Ｈｓｘ≦Ｍｘ１を取る。したがって、一つのＨｓｘに対応して、一つのＭｘを割り当てることができる。すなわち、印加されるＨｓｘに対応して、一つのデータをセンス層２３に書き込むことができる。
図６は、本発明の第１の実施の形態に係る出力部の磁気トンネル接合の抵抗と合成磁界のｘ方向成分との関係を示すグラフである。縦軸は出力部２の磁気トンネル接合（ＭＴＪ）の抵抗、横軸は合成磁界Ｈｓのｘ方向成分Ｈｓｘをそれぞれ示す。出力部２のＭＴＪの抵抗は、Ｈｓｘ＝−Ｈｋのとき最大のＲ１となる。ここで、Ｈｓｘ＝−Ｈｋとなるのは、図５からＭｘ＝Ｍｘ０＝−Ｍｘ１であり、図４からセンス層２３の磁化Ｍの向きが−ｘ方向のときである。すなわち、センス層２３の磁化Ｍの向きがリファレンス層２１の磁化の向きとの関係で反平行のときである。一方、ＭＴＪの抵抗は、Ｈｓｘ＝＋Ｈｋのとき最小のＲ０となる。ここで、Ｈｓｘ＝＋Ｈｋとなるのは、図５からＭｘ＝Ｍｘ１であり、図４からセンス層２３の磁化Ｍの向きが＋ｘ方向のときである。すなわち、センス層２３の磁化の向きがリファレンス層２１の磁化の向きとの関係で平行のときである。以上のことを考慮すれば、センス層２３にかかる磁界ＨｓｘによりＭＴＪ抵抗は以下のようにかける。
ＭＴＪ抵抗＝Ｒ１： Ｈｓｘ＜−Ｈｋ
ＭＴＪ抵抗＝（Ｒ０−Ｒ１）・Ｈｓｘ／２Ｈｋ＋（Ｒ０＋Ｒ１）／２： −Ｈｋ＜Ｈｓｘ＜＋Ｈｋ
ＭＴＪ抵抗＝Ｒ０： Ｈｓｘ＞＋Ｈｋ
したがって、Ｈｓｘを−Ｈｋ＜Ｈｓｘ＜＋Ｈｋの範囲に設定することで、一つのＨｓｘに対応して、一つＭＴＪ抵抗を割り当てることができる。それにより、印加されるＨｓｘに対応してセンス層２３に書き込まれたデータを、ＭＴＪ抵抗の値として読み出すことができる。
図７Ａ及び図７Ｂは、本発明の第１の実施の形態に係る記憶層Ａ、Ｂの磁化方向と、バイアス層の磁化方向と、合成磁界Ｈｓｘとの関係を示す表である。ただし、図７Ａは、コントロール部５のバイアス層５３の磁化の向きが＋ｘ方向の場合を示している。一方、図７Ｂは、バイアス層５３の磁化の向きが＋ｘ方向である場合を示している。
センス層２３に印加される合成磁界Ｈｓｘは、既述のように以下のように表される。
Ｈｓｘ＝記憶層Ａ３３からの漏洩磁界Ｈｓｔ１
＋記憶層Ｂ４３からの漏洩磁界Ｈｓｔ２
＋バイアス層５３からの漏洩磁界Ｈｃｏｎｔｒｏｌ
ここで、記憶層Ａ３３、記憶層Ｂ４３からの漏洩磁界（ｘ方向成分）の大きさをいずれもｓとし、バイアス層５３からの漏洩磁界（ｘ方向成分）の大きさをｂとする。そのとき、図３Ａ〜図３Ｄに示す状態α１〜状態α４については、記憶層Ａ及び記憶層Ｂ４３の磁化方向と、バイアス層５３の磁化方向と、合成磁界Ｈｓｘとの関係は図７Ａに示すようになる。図３Ｅ〜図３Ｈに示す状態β１〜状態β４については図７Ｂのようになる。
図７Ａに示すように、まず、状態α１については、記憶層Ａ３３の磁化は＋ｚ方向に、記憶層Ｂ４３の磁化は＋ｚ方向に、バイアス層５３の磁化は＋ｘ方向に向いている（図３Ａ参照）。したがって、記憶層Ａ３３の漏洩磁界Ｈｓｔ１は、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｓ）。また、記憶層Ｂ４３の漏洩磁界Ｈｓｔ２は、センス層２３内を概ね−ｘ方向に貫通する（＝−ｓ）。更に、バイアス層５３の漏洩磁界Ｈｃｏｎｔｒｏｌは、センス層２３内を概ね−ｘ方向に貫通する（＝−ｂ）。したがって、合成磁界Ｈｓｘは、−ｂ（＝＋ｓ−ｓ−ｂ）となる。
また、状態α２については、記憶層Ａ３３の磁化は＋ｚ方向に、記憶層Ｂ４３の磁化は−ｚ方向に、バイアス層５３の磁化は＋ｘ方向に向いている（図３Ｂ参照）。したがって、記憶層Ａ３３の漏洩磁界Ｈｓｔ１は、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｓ）。また、記憶層Ｂ４３の漏洩磁界Ｈｓｔ２は、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｓ）。更に、バイアス層５３の漏洩磁界Ｈｃｏｎｔｒｏｌは、センス層２３内を概ね−ｘ方向に貫通する（＝−ｂ）。したがって、合成磁界Ｈｓｘは、＋２ｓ−ｂ（＝＋ｓ＋ｓ−ｂ）となる。
また、状態α３については、記憶層Ａ３３の磁化は−ｚ方向に、記憶層Ｂ４３の磁化は＋ｚ方向に、バイアス層５３の磁化は＋ｘ方向に向いている（図３Ｃ参照）。したがって、記憶層Ａ３３の漏洩磁界Ｈｓｔ１は、センス層２３内を概ね−ｘ方向に貫通する（＝−ｓ）。また、記憶層Ｂ４３の漏洩磁界Ｈｓｔ２は、センス層２３内を概ね−ｘ方向に貫通する（＝−ｓ）。更に、バイアス層５３の漏洩磁界Ｈｃｏｎｔｒｏｌは、センス層２３内を概ね−ｘ方向に貫通する（＝−ｂ）。したがって、合成磁界Ｈｓｘは、−２ｓ−ｂ（＝−ｓ−ｓ−ｂ）となる。
また、状態α４については、記憶層Ａ３３の磁化は−ｚ方向に、記憶層Ｂ４３の磁化は−ｚ方向に、バイアス層５３の磁化は＋ｘ方向に向いている（図３Ｄ参照）。したがって、記憶層Ａ３３の漏洩磁界Ｈｓｔ１は、センス層２３内を概ね−ｘ方向に貫通する（＝−ｓ）。また、記憶層Ｂ４３の漏洩磁界Ｈｓｔ２は、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｓ）。更に、バイアス層５３の漏洩磁界Ｈｃｏｎｔｒｏｌは、センス層２３内を概ね−ｘ方向に貫通する（＝−ｂ）。したがって、合成磁界Ｈｓｘは、−ｂ（＝−ｓ＋ｓ−ｂ）となる。
同様にして、図７Ｂに示すように、まず、状態β１については、記憶層Ａ３３の磁化は＋ｚ方向に、記憶層Ｂ４３の磁化は＋ｚ方向に、バイアス層５３の磁化は−ｘ方向に向いている（図３Ｅ参照）。したがって、記憶層Ａ３３の漏洩磁界Ｈｓｔ１は、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｓ）。また、記憶層Ｂ４３の漏洩磁界Ｈｓｔ２は、センス層２３内を概ね−ｘ方向に貫通する（＝−ｓ）。更に、バイアス層５３の漏洩磁界Ｈｃｏｎｔｒｏｌは、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｂ）。したがって、合成磁界Ｈｓｘは、＋ｂ（＝＋ｓ−ｓ＋ｂ）となる。
また、状態β２については、記憶層Ａ３３の磁化は＋ｚ方向に、記憶層Ｂ４３の磁化は−ｚ方向に、バイアス層５３の磁化は−ｘ方向に向いている（図３Ｆ参照）。したがって、記憶層Ａ３３の漏洩磁界Ｈｓｔ１は、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｓ）。また、記憶層Ｂ４３の漏洩磁界Ｈｓｔ２は、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｓ）。更に、バイアス層５３の漏洩磁界Ｈｃｏｎｔｒｏｌは、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｂ）。したがって、合成磁界Ｈｓｘは、＋２ｓ＋ｂ（＝＋ｓ＋ｓ＋ｂ）となる。
また、状態β３については、記憶層Ａ３３の磁化は−ｚ方向に、記憶層Ｂ４３の磁化は＋ｚ方向に、バイアス層５３の磁化は−ｘ方向に向いている（図３Ｇ参照）。したがって、記憶層Ａ３３の漏洩磁界Ｈｓｔ１は、センス層２３内を概ね−ｘ方向に貫通する（＝−ｓ）。また、記憶層Ｂ４３の漏洩磁界Ｈｓｔ２は、センス層２３内を概ね−ｘ方向に貫通する（＝−ｓ）。更に、バイアス層５３の漏洩磁界Ｈｃｏｎｔｒｏｌは、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｂ）。したがって、合成磁界Ｈｓｘは、−２ｓ＋ｂ（＝−ｓ−ｓ＋−ｂ）となる。
また、状態β４については、記憶層Ａ３３の磁化は−ｚ方向に、記憶層Ｂ４３の磁化は−ｚ方向に、バイアス層５３の磁化は−ｘ方向に向いている（図３Ｈ参照）。したがって、記憶層Ａ３３の漏洩磁界Ｈｓｔ１は、センス層２３内を概ね−ｘ方向に貫通する（＝−ｓ）。また、記憶層Ｂ４３の漏洩磁界Ｈｓｔ２は、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｓ）。更に、バイアス層５３の漏洩磁界Ｈｃｏｎｔｒｏｌは、センス層２３内を概ね＋ｘ方向に貫通する（＝＋ｂ）。したがって、合成磁界Ｈｓｘは、＋ｂ（＝−ｓ＋ｓ＋ｂ）となる。
このように、記憶層Ａ３３の磁化状態、記憶層Ｂ４３の磁化状態、及びバイアス層５３の磁化状態の組み合わせに対応した状態α１〜状態α４（図７Ａ）及び状態β１〜状態β４（図７Ｂ）の各々に、各層からの漏洩磁界（ｘ方向成分）の合成磁界Ｈｓｘを対応させることができる。
図８は、本発明の第１の実施の形態に係る出力部の磁気トンネル接合の抵抗と合成磁界のｘ方向成分との関係を示すグラフである。縦軸は出力部２の磁気トンネル接合（ＭＴＪ）の抵抗、横軸は合成磁界Ｈｓのｘ方向成分Ｈｓｘをそれぞれ示す。図７Ａ〜図７Ｂで説明した上記状態α１〜状態α４及び状態β１〜状態β４における合成磁界Ｈｓｘに対して、図５及び図６で示したように、それぞれ一つのＭＴＪ抵抗が決定される。このとき、ＭＴＪ抵抗を読み出すためのＭＴＪ参照抵抗Ｒｒｅｆを図のように設定すれば、状態α１、α３、α４、β３を“１”に、状態α２、β１、β２、β４を“０”に、それぞれ対応させることができる。
図９Ａ及び図９Ｂは、本発明の第１の実施の形態に係る記憶層Ａ、Ｂの磁化方向と、バイアス層の磁化方向と、入出力データとの関係を示す表である。ただし、図９Ａは、コントロール部５のバイアス層５３の磁化の向きが＋ｘ方向の場合を示している。一方、図９Ｂは、バイアス層５３の磁化の向きが＋ｘ方向である場合を示している。
また、“ＩＮ１”は入力部３に入力（記憶）された第１入力データを示す。“ＩＮ１”は、記憶層Ａ３３の磁化方向の＋ｚ方向（上向き矢印）がデータ“１”に、−ｚ方向（下向き矢印）がデータ“０”にそれぞれ対応するように設定されている。ピン層３１（の強磁性層３１ａ）の磁化の向き（−ｚ方向）との関係でいえば、反平行がデータ“１”に、平行がデータ“０”にそれぞれ対応している。入力部３に各データを書き込む（入力する）方法については後述される。
一方、“ＩＮ２”は入力部４に入力（記憶）された第２入力データを示す。“ＩＮ２”は、記憶層Ｂ４３の磁化方向の＋ｚ方向がデータ“０”に、−ｚ方向がデータ“１”にそれぞれ対応するように設定されている。ピン層４１（の強磁性層４１ａ）の磁化の向き（−ｚ方向）との関係でいえば、反平行がデータ“０”に、平行がデータ“１”にそれぞれ対応している。入力部４に各データを書き込む（入力する）方法については後述される。
“Ｃｏｎｔｒｏｌ”はコントロール部５に入力（記憶）された制御データを示す。“Ｃｏｎｔｒｏｌ”は、バイアス層５３の磁化方向の＋ｘ方向（右向き矢印）がデータ“１”に、−ｘ方向（左向き矢印）がデータ“０”にそれぞれ対応するように設定されている。ピン層５１（の強磁性層５１ａ）の磁化の向きとの関係でいえば、平行がデータ“１”に、反平行がデータ“０”にそれぞれ対応している。入力部４に各データを書き込む（入力する）方法については後述される。
“状態”は、図３Ａ〜図３Ｄの状態α１〜状態α４、図３Ｅ〜図３Ｈの状態β１〜状態β４のいずれかを示す。“記憶層Ａ”は記憶層Ａ３３の磁化方向、“記憶層Ｂ”は記憶層Ｂ４３の磁化方向、“バイアス層Ｃ”はバイアス層５３の磁化方向をそれぞれ示している。“ＯＵＴ”は出力部２に書き込まれた出力データを示し、出力部２のＭＴＪ抵抗が図８のＭＴＪ参照抵抗Ｒｒｅｆより大きい場合にはデータ“１”、小さい場合にはデータ“０”となる。
図９Ａに示す不揮発ロジック回路１は、コントロール部５の制御データ（“Ｃｏｎｔｒｏｌ”）にデータ“１”が割り当てられている。すなわち、バイアス層５３（“バイアス層Ｃ”）が＋ｘ方向を向いている。この場合、二つの入力“ＩＮ１”及び“ＩＮ２”に対する出力“ＯＵＴ”の論理関係がＮＡＮＤとなっている。したがって、この不揮発ロジック回路１はＮＡＮＤ回路として機能する。これは、図３Ａ〜図３Ｄの不揮発ロジック回路１である。
一方、図９Ｂに示す不揮発ロジック回路１は、コントロール部５の制御データ（“Ｃｏｎｔｒｏｌ”）にデータ“０”が割り当てられている。すなわち、バイアス層５３（“バイアス層Ｃ”）が−ｘ方向を向いている。この場合、二つの入力“ＩＮ１”及び“ＩＮ２”に対する出力“ＯＵＴ”の論理関係がＮＯＲとなっている。したがって、この不揮発ロジック回路１はＮＯＲ回路として機能する。これは、図３Ｅ〜図３Ｈの不揮発ロジック回路１である。
このように、本実施の形態における不揮発ロジック回路１は、バイアス層５３（バイアス層Ｃ）の磁化状態を制御することにより、ＮＡＮＤ回路又はＮＯＲ回路として用いることができる。したがって、本実施の形態における不揮発ロジック回路１でＮＡＮＤ回路及びＮＯＲ回路を構成し、それらを組み合わせることにより、他の論理回路を組むことができる。
４．不揮発ロジック回路のデータ入出力原理
次に、本発明の第１の実施の形態に係る不揮発ロジック回路１のデータ入出力原理について説明する。不揮発ロジック回路１に対するデータの入力は、コントロール部５、入力部３、４のＧＭＲ素子（又はＴＭＲ素子）に対してデータを書き込むことで行う。一方、不揮発ロジック回路１からのデータの出力は、出力部２のＴＭＲ素子のデータの読み出しにより行う。以下詳細に説明する。
まず、コントロール部５、入力部３、４へのデータの書き込みについて説明する。
図１０は、本発明の第１の実施の形態におけるデータの書き込み原理を説明する断面図である。コントロール部５は、不揮発ロジック回路１の動作前に、事前に制御データが書き込まれる。その制御データが書き込まれることにより、不揮発ロジック回路１をＮＡＮＤ回路（図３Ａ〜図３Ｄ、図７Ａ、図９Ａ）及びＮＯＲ回路（図３Ｅ〜図３Ｈ、図７Ｂ、図９Ｂ）のいずれか一方に設定することができる。一方、入力部３、４は、不揮発ロジック回路１の動作時に、それぞれ第１入力データ及び第２入力データを供給される。
コントロール部５への制御データの書き込みは以下の方法で行う。既述のように、コントロール部５は、スピン偏極電流書き込み型のＧＭＲ素子である。コントロール部５に制御データを書き込む場合、制御端子（Ｃｏｎｔｒｏｌ）６５と出力端子（Ｏｕｔ）６７との間に書き込み電流Ｉｗを印加する。書き込み電流Ｉｗは、書き込みたい制御データ（バイアス層５３の磁化の向き）に対応した向きに流す。その場合、スピン電子は、書込み電流Ｉｗと逆向きに流れる。
この図の例では、バイアス層５３の磁化の向きを右向き（＋ｘ方向）にしたい場合、出力端子６７から制御端子６５に流す。この場合、スピン電子は制御端子６５から出力端子６７に流れる。その結果、ピン層５１の強磁性層５１ａとバイアス層５３との間の相互作用によるスピントルク効果により、バイアス層５３の磁化の向きは右向きになる。一方、バイアス層５３の磁化の向きを左向き（−ｘ方向）にしたい場合、制御端子６５から出力端子６７に流す。この場合、スピン電子は出力端子６７から制御端子６５に流れる。その結果、強磁性層５１ａとバイアス層５３との間の相互作用によるスピントルク効果により、バイアス層５３の磁化の向きは左向きになる。
一方、入力部３、４への入力データの書き込みは以下の方法で行う。入力部３は、スピン偏極電流書き込み型のＧＭＲ素子である。入力部３に第１入力データを書き込む場合、第１入力端子（ＩＮ１）６３と共通端子（Ｃｏｍ）６６との間に書き込み電流Ｉｗ１を印加する。書き込み電流Ｉｗ１は、書き込みたい第１入力データ（記憶層Ａ３３の磁化の向き）に対応した向きに流す。その場合、スピン電子は、書込み電流Ｉｗ１と逆向きに流れる。
この図の例では、記憶層Ａ３３の磁化の向きを上向き（＋ｚ方向）にしたい場合、第１入力端子６３から共通端子６６に流す。この場合、スピン電子は共通端子６６から第１入力端子６３に流れる。その結果、ピン層３１の強磁性層３１ａと記憶層Ａ３３との間の相互作用によるスピントルク効果により、記憶層Ａ３３の磁化の向きは上向きになる。一方、記憶層Ａ３３の磁化の向きを下向き（−ｚ方向）にしたい場合、共通端子６６から第１入力端子６３に流す。この場合、スピン電子は第１入力端子６３から共通端子６６に流れる。その結果、強磁性層３１ａと記憶層Ａ３３との間の相互作用によるスピントルク効果により、記憶層Ａ３３の磁化の向きは下向きになる。
更に、入力部４は、スピン偏極電流書き込み型のＧＭＲ素子である。入力部４に第２入力データを書き込む場合、第２入力端子（ＩＮ２）６４と共通端子（Ｃｏｍ）６６との間に書き込み電流Ｉｗ２を印加する。書き込み電流Ｉｗ２は、書き込みたい第２入力データ（記憶層Ｂ４３の磁化の向き）に対応した向きに流す。その場合、スピン電子は、書込み電流Ｉｗ２と逆向きに流れる。
この図の例では、記憶層Ｂ４３の磁化の向きを上向き（＋ｚ方向）にしたい場合、第２入力端子６４から共通端子６６に流す。この場合、スピン電子は共通端子６６から第２入力端子６４に流れる。その結果、ピン層４１の強磁性層４１ａと記憶層Ｂ４３との間の相互作用によるスピントルク効果により、記憶層Ｂ４３の磁化の向きは上向きになる。一方、記憶層Ｂ４３の磁化の向きを下向き（−ｚ方向）にしたい場合、共通端子６６から第２入力端子６４に流す。この場合、スピン電子は第２入力端子６４から共通端子６６に流れる。その結果、強磁性層４１ａと記憶層Ｂ４３との間の相互作用によるスピントルク効果により、記憶層Ｂ４３の磁化の向きは下向きになる。
以上のようにして、不揮発ロジック回路１に対するデータの入力が行われる。このデータ入力により、コントロール部５、入力部３、４はそれらのデータを反映した所望の磁化状態となる。その結果、図３Ａ〜図３Ｈに示すように、コントロール部５、入力部３、４からの漏洩磁界（合成磁界Ｈｓ）により、出力部２に出力データが書き込まれる。
次に、出力部２からのデータの読み出しについて説明する。
図１１は、本発明の第１の実施の形態におけるデータの読み出し原理を説明する断面図である。出力部２は、ＴＭＲ素子である。図３Ａ〜図３Ｈで説明したように、出力部２は、入力部３、４及びコントロール部５からの漏洩磁界（合成磁界Ｈｓ）により、入力部３、４及びコントロール部５の磁化状態の組み合わせに対応した磁化状態に変化している。すなわち、出力部２のセンス層２３の磁化は、制御データ、第１入力データ及び第２入力データの組み合わせに対応した向きに変化している。その結果、出力部２のＭＴＪ抵抗は、制御データ、第１入力データ及び第２入力データの組み合わせに対応した値になっている。この状態において、共通端子（Ｃｏｍ）６６と出力端子（Ｏｕｔ）６７との間に読み出し電流ＩＲを印加することにより、そのＭＴＪ抵抗の値を読み出すことができる。読出し電流ＩＲの向きは特に問わない。そのＭＴＪ抵抗は、本不揮発ロジック回路１の出力データとなる。なお、図示されないが、出力端子（Ｏｕｔ）６７の先は、書込み電流ＩＷの場合と読み出し電流ＩＲの場合とで異なる。
５．不揮発ロジック回路を用いた論理ゲート
続いて、不揮発ロジック回路を用いた論理ゲートについて説明する。
図１２は、本発明の第１の実施の形態における論理ゲートの一例を示すブロック図である。論理ゲート８０は、制御回路８１、不揮発ロジック回路１、ＭＴＪ参照素子８３、及び比較器８２を備える。
制御回路８１は、論理入力、論理制御値を電流に変換するためのスイッチを含む。制御回路８１は、制御データの供給に応答して、その制御データに対応する大きさ及び向きを有する書込み電流を生成して、不揮発ロジック回路１のコントロール部５（Ｃｏｎｔｒｏｌ）と出力端子（Ｏｕｔ）と間に供給する。また、第１入力データの供給に応答して、その第１入力データに対応する大きさ及び向きを有する書込み電流を生成して、不揮発ロジック回路１の入力部３（ＩＮ１）と共通端子（Ｃｏｍ）との間に供給する。同様に、第２入力データの供給に応答して、その第２入力データに対応する大きさ及び向きを有する書込み電流を生成して、不揮発ロジック回路１の入力部４（ＩＮ２）と共通端子（Ｃｏｍ）との間に供給する。更に、共通端子（Ｃｏｍ）と出力端子（Ｏｕｔ）と間に出力用の読み出し電流を流す。
不揮発ロジック回路１は、図１〜図１１を参照して説明した通りである。すなわち、制御回路８０による入力データに対応した書き込み電流の入力に基づいて、読み出し電流の供給により、出力データとしての出力電流（又は出力電圧）を出力する。ＭＴＪ参照素子８３は、例えば、ＭＴＪを有するＴＭＲ素子である。ＭＴＪ参照素子８３は、図８に示すＭＴＪ参照抵抗Ｒｒｅｆを有し、制御回路８０の制御によりＭＴＪ参照抵抗Ｒｒｅｆに対応した参照電流（又は参照電圧）を出力する。比較器８２は、不揮発ロジック回路１の出力データを示す出力電流（又は出力電圧）と参照電流（又は参照電圧）とを比較して、最終的な出力データを出力する。
具体的には、制御回路８１は、制御データの入力に応答して、不揮発ロジック回路１の制御端子（Ｃｏｎｔｒｏｌ）と出力端子（Ｏｕｔ）との間に書き込み電流を流す。その書き込み電流の向きは、コントロール部５（バイアス層５３）の磁化状態（磁化の向き）が、その制御データに対応する磁化状態（磁化の向き）になるような向きとする。同様に、制御回路８１は、第１入力データの入力に応答して、不揮発ロジック回路１の第１入力端子（ＩＮ１）と共通端子（Ｃｏｍ）との間に書き込み電流を流す。その書き込み電流の向きは、入力部３（記憶層Ａ３３）の磁化状態（磁化の向き）が、その第１入力データに対応する磁化状態（磁化の向き）になるような向きとする。また、制御回路８１は、第２入力データの入力に応答して、不揮発ロジック回路１の第２入力端子（ＩＮ２）と共通端子（Ｃｏｍ）との間に書き込み電流を流す。その書き込み電流の向きは、入力部４（記憶層Ｂ４３）の磁化状態（磁化の向き）が、その第２入力データに対応する磁化状態（磁化の向き）になるような向きとする。
６．不揮発ロジック回路の動作方法
次に、本発明の第１の実施の形態に係る不揮発ロジック回路の動作方法について説明する。
制御回路８１は、不揮発ロジック回路１の動作前に、コントロール部５に制御データを書き込む（ステップＳ１）。すなわち、制御端子（Ｃｏｎｔｒｏｌ）６５と出力端子（Ｏｕｔ）６７との間に書き込み電流Ｉｗを印加する。書き込み電流Ｉｗは、書き込みたい制御データ（バイアス層５３に磁化の向き）に対応した向きに流す。この動作により、不揮発ロジック回路１を所望の論理回路（例示：ＮＡＮＤ回路、ＮＯＲ回路）として設定することができる。
次に、制御回路８１は、所望の論理回路に設定された不揮発ロジック回路１の動作時に、入力部３に第１入力データを書き込む（ステップＳ２）。すなわち、第１入力端子（ＩＮ１）６３と共通端子（Ｃｏｍ）６６との間に書き込み電流Ｉｗ１を印加する。書き込み電流Ｉｗ１は、書き込みたい第１入力データ（記憶層Ａ３３に磁化の向き）に対応した向きに流す。
続いて、制御回路８１は、入力部４に第２入力データを書き込む（ステップＳ３）。すなわち、第２入力端子（ＩＮ２）６４と共通端子（Ｃｏｍ）６６との間に書き込み電流Ｉｗ２を印加する。書き込み電流Ｉｗ２は、書き込みたい第２入力データ（記憶層Ｂ４３に磁化の向き）に対応した向きに流す。
その後、制御回路８１は、出力部２に読み出し電流ＩＲを流すと共に、ＭＴＪ参照素子８３にも読み出し電流を流す（ステップＳ４）。すなわち、出力部２については、共通端子（Ｃｏｍ）６６と出力端子（Ｏｕｔ）６７との間に読み出し電流ＩＲを流す。一方、ＭＴＪ参照素子８３については、そのＭＴＪを貫通するように読み出し電流を流す。それらより、比較器８２は、不揮発ロジック回路１からの出力電流（又は出力電圧）とＭＴＪ参照素子８３からの出力電流（又は出力電圧）とを比較し、比較結果を最終的な出力データとして出力する（ステップＳ５）。
以上のようにして、不揮発ロジック回路１を所望の論理回路に設定すると共に、その不揮発ロジック回路１への入力データの入力、及びその不揮発ロジック回路１からの出力データの出力を実行することが可能となる。
本実施の形態の不揮発ロジック回路１は、コントロール部５に入力する制御データを変更することで、その論理を再構成することができる。すなわち、本実施の形態の不揮発ロジック回路１は、読書き分離型のスピン注入素子（コントロール部５、記憶部３、４）及びＭＴＪ（出力部２）を用いて、再構成可能な論理回路を実現することができる。
本実施の形態の不揮発ロジック回路は、構成情報（制御データ）をコントロール部５に格納している。このコントロール部５は、ＧＭＲ素子又はＴＭＲ素子を用いた不揮発メモリとみることができる。この不揮発メモリを用いることで、電源オフ時に構成情報を保持しておくＳＲＡＭを有する必要がない。したがって、ＦＰＧＡで問題となる併設する不揮発メモリによる面積増大を解決することができる。
また、本実施の形態の不揮発ロジック回路は、コントロール部５、記憶部３、４、出力部２がＧＭＲ素子又はＴＭＲ素子のような磁気抵抗素子を用いている。しかし、コントロール部５、記憶部３、４、及び出力部２は全体として論理素子と不揮発メモリとを兼ね備えた素子として機能している。そのため、磁気抵抗素子を用いていても、全体として素子のサイズを小さく抑えることができる。また、磁気抵抗素子は室温動作が可能であることから、本実施の形態の不揮発ロジック回路は室温で動作可能である。
以上のように、本発明では、素子の面積増大を抑えつつ、再構成可能な不揮発ロジック回路素子を提供することができる。
コントロール部５は、面内磁気異方性ではなく、入力部３、４と同様に垂直磁気異方性を有していても良い。図１３は、本発明の第１の実施の形態に係る不揮発ロジック回路の他の構成例を示す断面図である。この不揮発ロジック回路１は、コントロール部５のバイアス層５３及びピン層５１が垂直磁気異方性を有する強磁性層で形成されている点で図２Ａの不揮発ロジック回路と異なる。この場合、このバイアス層５３、中間層５２、及びピン層５１の構成は、入力部３、４の記憶層Ａ３３や記憶層Ｂ４３、中間層３２、４２、及びピン層３１、４１と同様の構成を有している。
また、コントロール部５と出力部２とのｘｙ面内の相対的な位置関係は、互いに＋ｘ方向又は−ｘ方向にずれている点で、図２Ａの不揮発ロジック回路と異なる。すなわち、コントロール部５（バイアス層５３）の重心Ｇ５は、図２Ｃに示される入力部３、４の重心Ｇ３、Ｇ４と同様に、出力部２（センス層２３）の重心Ｇ２に対して、ｘｙ平面においてずれている。つまり、ｘｙ平面において、コントロール部５の重心Ｇ５は出力部２の重心Ｇ２から＋ｘ方向又は−ｘ方向にずれている。そして、コントロール部５と出力部２とは、ｘ方向において少なくとも一部がオーバーラップしていることが好ましい。すなわち、そのオーバーラップａ３は、コントロール部５のｘ方向の幅ｂ３とすれば、０＜ａ３≦ｂ３／２のような条件であることが好ましい。
その他は、図２Ａに示す不揮発ロジック回路と同じであるので、その説明を省略する。この場合にも、図２Ａに示す不揮発ロジック回路と同様の効果を得ることが出来る。
また、図２Ａの構成、及び図１３の構成において、コントロール部５の制御データを第３入力データとすれば、これらの不揮発ロジック回路１は、３値入力の論理回路として用いることが出来る。
（第２の実施の形態）
本発明の第２の実施の形態に係る不揮発ロジック回路について説明する。図１４は、本発明の第２の実施の形態に係る不揮発ロジック回路の構成を示す断面図である。不揮発ロジック回路１は、入力部３、４と、出力部２と、コントロール部５とを具備している。この不揮発ロジック回路１は、メタル層６が入力部４と接続していない点で第１の実施の形態の不揮発ロジック回路１と異なる。それに伴い、入力部４用に、他のメタル層８及び共通端子（Ｃｏｍ２）６８が更に設けられている。
第１の実施の形態の不揮発ロジック回路１は、その動作において、入力部３に第１入力データを書き込む動作（ステップＳ２）と、入力部４に第２入力データを書き込む動作（ステップＳ３）とを同時に行うことが出来ない。これは、メタル層６が入力部３、４のいずれにも接続しているためである。しかし、本実施の形態の不揮発ロジック回路１は、メタル層６（及び共通端子（Ｃｏｍ１）６６）が入力部３の専用であり、メタル層８が共通端子（Ｃｏｍ２）６８が入力部４の専用である。そのため、入力部３に第１入力データを書き込む動作と、入力部４に第２入力データを書き込む動作とを同時に行うことが出来るので、その動作を高速にすることが出来る。
その他は、第１の実施の形態の不揮発ロジック回路と同じであるので、その説明を省略する。この場合にも、第１の実施の形態の不揮発ロジック回路と同様の効果を得ることが出来る。
（第３の実施の形態）
本発明の第３の実施の形態に係る不揮発ロジック回路について説明する。図１５は、本発明の第３の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。不揮発ロジック回路１は、入力部３、４と、出力部２と、コントロール部５とを具備している。この不揮発ロジック回路１は、入力部３、４がｙ方向に延伸する磁壁移動型の磁気記録層で構成されている点で第１の実施の形態の不揮発ロジック回路１と異なる。
以下、入力部３、４について説明する。ただし、入力部３、４の構成は同じであるので、以下特に入力部３について説明する。図１６は、本発明の第３の実施の形態に係る入力部３の構成及び動作を示す断面図である。入力部３は、垂直磁気異方性を有する強磁性層である。入力部３は、第１磁化固定領域３４ａ、第２磁化固定領域３４ｂ、及び磁化反転領域３５を有している。磁化反転領域３５は、第１磁化固定領域３４ａと第２磁化固定領域３４ｂとの間に挟まれている。第１磁化固定領域３４ａの磁化方向は、例えばハード層３８ａにより実質的に−ｚ方向に固定されている。第２磁化固定領域３４ｂの磁化方向は、例えばハード層３８ｂにより実質的に＋ｚ方向に固定されている。なお、図１６はハード層３８ａ、３８ｂがそれぞれ第１磁化固定領域３４ａ、第２磁化固定領域３４ｂに接する態様であるが、ハード層３８ａ、３８ｂは、それぞれ第１磁化固定領域３４ａ、第２磁化固定領域３４ｂの磁化方向を固定できればよいため、それぞれ第１磁化固定領域３４ａ、第２磁化固定領域３４ｂと接さずに近傍に配置される態様であってもよい。磁化反転領域３５の磁化方向は固定されておらず、−ｚ方向と＋ｚ方向との間で反転可能である。
磁化反転領域３５の磁化方向が＋ｚ方向の場合、第１磁化固定領域３４ａと磁化反転領域３５との間の境界近傍に、磁壁ＤＷが形成される。この入力部３の磁化状態は、以下、「第１磁化状態ＭＳ１」と参照される。一方、磁化反転領域３５の磁化方向が−ｚ方向の場合、第２磁化固定領域３４ｂと磁化反転領域３５との間の境界近傍に、磁壁ＤＷが形成される。この入力部３の磁化状態は、以下、「第２磁化状態ＭＳ２」と参照される。これら入力部３の磁化状態、すなわち、磁化反転領域３５の磁化方向は、書き込み電流をｙ方向に流すことにより変化させることができる。書き込み電流は、第１磁化固定領域３４ａに接続された第１入力端子（ＩＮ１ａ）６３ａと、第２磁化固定領域３４ｂに接続された第１入力端子（ＩＮ１ｂ）６３ｂとの間に流す。
具体的には、例えば、磁化状態を第１磁化状態ＭＳ１から第２磁化状態ＭＳ２に変化させるために、第１書き込み電流ＩＷ１が、第１入力端子（ＩＮ１ｂ）６３ｂから第１入力端子（ＩＮ１ａ）６３ａに流される。この場合、−ｚ方向のスピン偏極電子が、第１磁化固定領域３４ａから磁化反転領域３５に供給される。スピントルク効果により、磁壁ＤＷが駆動され、第１磁化固定領域３４ａ側から第２磁化固定領域３４ｂ側に移動する。その結果、磁化反転領域３５の磁化方向が−ｚ方向に反転し、第２磁化状態ＭＳ２が得られる。一方、磁化状態を第２磁化状態ＭＳ２から第１磁化状態ＭＳ１に変化させるために、第２書き込み電流ＩＷ２が、第１入力端子（ＩＮ１ａ）６３ａから第１入力端子（ＩＮ１ｂ）６３ｂに流される。この場合、＋ｚ方向のスピン偏極電子が、第２磁化固定領域３４ｂから磁化反転領域３５に供給される。スピントルク効果により、磁壁ＤＷが駆動され、第２磁化固定領域３４ｂ側から第１磁化固定領域３４ａ側に移動する。その結果、磁化反転領域３５の磁化方向が＋ｚ方向に反転し、第１磁化状態ＭＳ１が得られる。
このように、第１磁化固定領域３４ａと第２磁化固定領域３４ｂとの間を流れる書き込み電流により、磁壁ＤＷが移動する。これにより、磁化反転領域３５の磁化方向が反転し、入力部３の磁化状態が変化する。すなわち、入力部３に入力データが入力される。第１磁化状態ＭＳ１と第２磁化状態ＭＳ２のいずれが得られるかは、その書き込み電流の方向に依存する。言い換えれば、書き込み電流の方向を制御することにより、入力部３に入力する入力データを設定することができる。
なお、入力部４における第１磁化固定領域４４ａ、第２磁化固定領域４４ｂ、磁化反転領域４５、第２入力端子（ＩＮ２ａ）６４ａ、第２入力端子（ＩＮ２ｂ）６４ｂ、ハード層４８ａ、４８ｂは、入力部３における第１磁化固定領域３４ａ、第２磁化固定領域３４ｂ、磁化反転領域３５、第１入力端子（ＩＮ１ａ）６３ａ、第１入力端子（ＩＮ１ｂ）６３ｂ、ハード層３８ａ、３８ｂに対応する。
入力部３、４を構成する垂直磁気異方性を有する強磁性層は、第１の実施の形態における記憶層Ａ３３、記憶層Ｂ４３と同じ材料を用いることが出来る。また、ハード層３８ａ、３８ｂ、４８ａ、４８ｂは、ＰｔＭｎ、ＮｉＭｎ、ＦｅＭｎのような反強磁性材料を用いることができる。
入力部３、４と出力部２との位置関係は、本実施の形態における磁化反転領域３５、４５を第１の実施の形態における記憶層Ａ３３、記憶層Ｂ４３とみなした場合における図２Ｃに示すとおりである。
図１７は、本発明の第３の実施の形態に係る不揮発ロジック回路の状態の一例を示す斜視図である。ただし、本図において、分かり易さのために、コントロール層５、メタル層６、７、制御端子６５、共通端子６６、出力端子６７の記載は省略している。この図は、図２Ｃに示す状態α３、又は図３Ｃに示す状態β３を示している。このとき、入力部３は第２磁化状態ＭＳ２であり、入力部４は第１磁化状態ＭＳ１である。磁化反転領域３５からの漏洩磁界Ｈｓｔ１、及び磁化反転領域４５からの漏洩磁界Ｈｓｔ２は、出力部２のセンス層２３の磁化状態に影響を与えている。この磁化反転領域３５、４５の機能は、第１の実施の形態の入力部３、４における記憶層Ａ３３、４３と同様である。
その他の本実施の形態の不揮発性ロジック１の機能及び動作は、その入力部３、４の磁化反転領域３５、４５を、第１の実施の形態の入力部３、４における記憶層Ａ３３、４３とみなした場合と同様であるので、その説明を省略する。
なお、メタル層６は、入力部３、４と電気的に接続されていなくても良い。また、メタル層６が入力部３、４の少なくとも一方に接続されている場合、共通端子（Ｃｏｍ）６６を設けず、それら入力部の入力端子で代用することも可能である。
この場合も、第１の実施の形態と同様の効果を得ることが出来る。
また、この場合も、第２の実施の形態と同様に、入力部３、４に電流を供給する端子が互いに独立している。すなわち、入力部３に第１入力データを書き込む動作と、入力部４に第２入力データを書き込む動作とを同時に行うことが出来る。それにより、その動作を高速にすることが出来る。
（第４の実施の形態）
本発明の第４の実施の形態に係る不揮発ロジック回路について説明する。図１８は、本発明の第４の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。不揮発ロジック回路１は、入力部３、４と、出力部２と、他の入力部５、９とを具備している。この不揮発ロジック回路１は、出力部２の上部に入力部５、９を有している点で、出力部２の上部にコントロール部５を有している第１の実施の形態と異なる。すなわち、本実施の形態の不揮発ロジック回路１は４入力である点で、第１の実施の形態の２入力の不揮発ロジック回路１と異なる。
入力部５、９の構成は、上下反転した入力部３、４の構成と同様である。すなわち、入力部５は、記憶層Ｃ５８、中間層５７、ピン層５６を下側（−ｚ方向の側）からこの順で含んでいる。また、入力部９は、記憶層Ｄ９３、中間層９２、ピン層９１を下側からこの順で含んでいる。ただし、入力部３、４は出力部２の下側（−ｚ方向の側）においてｘ方向に並んでいるが、入力部５、９は出力部２の上側（＋ｚ方向の側）においてｙ方向に並んでいる。
図１９は、本発明の第４の実施の形態に係る不揮発ロジック回路の磁化状態を模式的に示す模式図である。出力部２（センス層２３）の磁化状態（磁化の向き）は、出力部３、４、５、９の記憶層Ａ３３、記憶層Ｂ４３、記憶層Ｃ５８、記憶層Ｄ９３からの漏洩磁界の組み合わせにより決まる。そして、出力は、出力部２のリファレンス層２１の磁化の向きとセンス層２３の磁化の向きとの相対角度により定まるＭＴＪ抵抗の値により決まる。ここで、図１８に示すように、記憶層Ｃ５８と記憶層Ｄ９３とがセンス層２３に及ぼす漏洩磁界の向きはｙ方向であり、記憶層Ａ３３及び記憶層Ｂ４３とがセンス層２３に及ぼす漏洩磁界の向きはｘ方向である。このように、両漏洩磁界の向きが相対的に角度を有することで、センス層２３の磁化をリファレンス層２１に対してより効率的に回転させることができる。
本実施の形態においても、第１の実施の形態と同様の効果を得ることが出来る。それに加えて、本実施の形態では、４入力素子を実現することが出来る。
なお、上記各実施の形態において、入力部３、４は垂直磁気異方性を有しているが、本発明はこの例に限定されることは無い。すなわち、センス層２３を＋ｘ方向又は−ｘ方向に貫く漏洩磁界成分を発生可能であれば、面内磁気異方性を有していてもよい。
（第５の実施の形態）
１．不揮発ロジック回路の基本構成
以下、本発明の第５の実施の形態に係る不揮発ロジック回路の基本構成について説明する。図２０Ａは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。図２０Ｂは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成を示す断面図である。不揮発ロジック回路３０１は、入力部３０３、３０４と、出力部３０２ａ、３０２ｂと、コントロール部３０５と、導体層３０６と、プラグ３０８とを具備している。
入力部３０３は、スピン偏極電流書き込み型のＧＭＲ素子又はＴＭＲ素子である。入力部３０３は、＋ｚ方向に積層されたピン層３３１、中間層３３２、及び記憶層Ａ３３３を備えている。ピン層３３１は、中間層３３２の一方の面に隣接して設けられ、記憶層Ａ３３３は、中間層３３２の他方の面に隣接して設けられている。中間層３３２は、ピン層３３１と記憶層Ａ３３３との間に設けられた非磁性膜である。
ピン層３３１は、垂直磁気異方性を有し、磁化の向きが固定された強磁性層である。ピン層３３１の磁化の向きは、この図の例では−ｚ方向に固定されている。ピン層３３１は、磁化を強固に固定するために、積層フェリ結合を有する複数の強磁性層から構成されていてもよい（図示されず）。強磁性層に反強磁性層を隣接させて、磁化を強固に固定してもよい（図示されず）。
記憶層Ａ３３３は、磁化の向きが変化可能な強磁性層である。記憶層Ａ３３３は、垂直磁気異方性を有することが好ましい。記憶層Ａ３３３が垂直磁気異方性を有する強磁性層である場合、層厚が薄いほど、熱安定性を保ちつつ、書き込み電流を低減することが可能となるため、より素子の小型化が可能となる。記憶層Ａ３３３の磁化の向きは、この図の例では＋ｚ方向及び−ｚ方向のいずれかの向きに反転可能である。記憶層Ａ３３３には入力データが入力される。具体的には、入力データに対応した書き込み電流が供給される。記憶層Ａ３３３の磁化の向きは、その書込み電流が入力部３０３をｚ方向に貫通したとき、ピン層３３１のスピン電子との相互作用により反転される。それにより、この記憶層Ａ３３３の磁化の向きに対応して入力データが記憶される。記憶層Ａ３３３は、ＧＭＲ素子やＴＭＲ素子におけるフリー層ということができる。記憶層Ａ３３３は、後述されるように出力部３０２ａのセンサ層３２３ａと磁気的に結合している。そのため、記憶層Ａ３３３の磁化の向きは、出力部３０２ａのセンサ層３２３ａの磁化状態に影響を与える。
入力部３０４は、スピン偏極電流書き込み型のＧＭＲ素子又はＴＭＲ素子である。入力部３０４は、＋ｚ方向に積層されたピン層３４１、中間層３４２、及び記憶層Ｂ３４３を備えている。これらは、それぞれ入力部３０３のピン層３３１、中間層３３２、及び記憶層Ａ３３３と同じなので、その説明を省略する。ただし、記憶層Ｂ３４３は、後述されるように出力部３０２ｂのセンサ層３２３ｂと磁気的に結合している。そのため、記憶層Ａ３４３の磁化の向きは、出力部３０２ｂのセンサ層３２３ｂの磁化状態に影響を与える。入力部３０４は、入力部３０３とｘ方向に平行に並んで設けられている。
コントロール部３０５は、スピン偏極電流書き込み型のＧＭＲ素子又はＴＭＲ素子である。コントロール部３０５は、＋ｚ方向に積層されたピン層３５１、中間層３５２、及びバイアス層３５３を備えている。これらは、それぞれ入力部３０３のピン層３３１、中間層３３２、及び記憶層Ａ３３３と同じなので、その説明を省略する。ただし、バイアス層３５３は、後述されるように出力部３０２ａのセンサ層３２３ａ及び出力部３０２ｂのセンサ層３２３ｂと磁気的に結合している。そのため、バイアス層３５３の磁化の向きは、出力部３０２ａのセンサ層３２３ａ及び出力部３０２ｂのセンサ層３２３ｂの磁化状態に影響を与える。コントロール部３０５は、入力部３０３と入力部３０４との間に、入力部３０３及び入力部３０４とｘ方向に平行に直線状に並んで設けられている。
コントロール部３０５において、室温で動作可能であり、論理素子とメモリを兼ね備えた不揮発ロジック回路を実現する、という意味では、バイアス層３５３は磁化が固定された強磁性層であってもよい。しかしながら、この場合は後述する論理種（例示：ＮＯＲ、ＡＮＤ）の変更が不可能であるため、再構成可能な不揮発ロジック回路とするためには、磁化の向きが変更可能な強磁性層とする。
出力部３０２ａは、ＴＭＲ素子である。出力部３０２ａは、＋ｚ方向に積層されたセンス層３２３ａ、バリア層３２２ａ、及びリファレンス層３２１ａを備えている。リファレンス層３２１ａは、バリア層３２２ａの一方の面に隣接して設けられ、センス層３２３ａは、バリア層３２２ａの他方の面に隣接して設けられている。出力部３０２ａのセンス層３２３ａ、バリア層３２２ａ、及びリファレンス層３２１ａは、磁気トンネル接合（ＭＴＪ）を形成している。バリア層３２２ａは、リファレンス層３２１ａ、とセンス層３２３ａとの間に設けられた絶縁膜である。
リファレンス層３２１ａは、面内磁気異方性を有し、磁化の向きが固定された強磁性層である。リファレンス層３２１ａの磁化の向きは、この図の例では＋ｙ方向に固定されている。リファレンス層３２１ａは、磁化を強固に固定するために、積層フェリ結合を有する複数の強磁性層から構成されていてもよい（図示されず）。強磁性層に反強磁性層を隣接させて構成されていてもよい（図示されず）。
センス層３２３ａは、面内磁気異方性を有し、磁化の向きが変化可能な強磁性層である。センス層３２３ａの磁化の向きは、この図の例では＋ｙ方向、＋ｘ方向及び−ｘ方向のいずれかの向きに回転可能である。センス層３２３ａは、後述されるように記憶層Ａ３３３及びバイアス層３５３と磁気的に結合している。そのため、センス層３２３ａの磁化の向きは、記憶層Ａ３３３及びバイアス層３５３の磁化状態（磁化の向き）により影響を受ける。
ここで、センス層３２３ａ（出力部３０２ａ）は、ｙ方向が磁化容易軸方向に、ｘ方向が磁化困難軸方向にそれぞれなるように形成されることが好ましい。磁気異方性は、形状異方性や材料異方性やリファレンス層からの漏洩磁界等により付与することができる。そのため、センス層３２３ａの磁化は、記憶層Ａ３３３及びバイアス層３５３の磁化方向が同じ場合（例示：いずれも＋ｚ方向）、＋ｙ方向に向く。一方、記憶層Ａ３３３及びバイアス層３５３の磁化方向が異なる場合（例示：記憶層Ａ３３３が＋ｚ方向、バイアス層３５３が−ｚ方向）、＋ｘ方向に向く。すなわち、記憶層Ａ３３３及びバイアス層３５３による合成磁場により、その磁化の向きが変化し、記憶される。
出力部３０２ｂは、ＴＭＲ素子である。出力部３０２ｂは、＋ｚ方向に積層されたセンス層３２３ｂ、バリア層３２２ｂ、及びリファレンス層３２１ｂを備えている。これらは、それぞれ出力部３０２ａのセンス層３２３ａ、バリア層３２２ａ、及びリファレンス層３２１ａと同じなので、その説明を省略する。ただし、センス層３２３ｂは、後述されるように記憶層Ｂ３４３及びバイアス層３５３と磁気的に結合している。そのため、センス層３２３ｂの磁化の向きは、記憶層Ｂ３４３及びバイアス層３５３の磁化状態（磁化の向き）により影響を受ける。センス層３２３ｂの磁化は、記憶層Ｂ３４３及びバイアス層３５３の磁化方向が同じ場合（例示：いずれも＋ｚ方向）、＋ｙ方向に向く。一方、記憶層Ｂ３４３及びバイアス層３５３の磁化方向が異なる場合（例示：記憶層Ｂ３４３が＋ｚ方向、バイアス層３５３が−ｚ方向）、−ｘ方向に向く。すなわち、記憶層Ｂ３４３及びバイアス層３５３による合成磁場により、その磁化の向きが変化し、記憶される。
記憶層Ａ３３３、記憶層Ｂ３４３、バイアス層３５３のような垂直磁気異方性を有する膜は、第１の実施の形態に記載の記憶層Ａ３３に用いられるような膜を用いることができる。また、ピン層３３１、３４１、３５１の膜は、第１の実施の形態に記載のピン層３１に用いられるような膜を用いることができる。また、センス層３２３ａ、３２３ｂのような面内磁気異方性を有する膜は、第１の実施の形態に記載のセンス層２３に用いられるような膜を用いることができる。また、リファレンス層３２１ａ、３２１ｂの膜は、第１の実施の形態に記載のピン層２１に用いられるような膜を用いることができる。更に、中間層３３２、３４２、３５２の膜は、第１の実施の形態に記載の中間層３２、４２、５２に用いられるような膜を用いることができる。また、バリア層３２２ａ、３２２ｂの膜は、第１の実施の形態に記載のバリア層２２に用いられるような膜を用いることができる。
入力部３０３の記憶層Ａ３３３、入力部３０４の記憶層Ｂ３４３、及びコントロール部３０５のバイアス層３５３は、その上側（＋ｚ方向側）において、ｘ方向に延伸する導体層３０６の下側に接続されている。出力部３０２ａ、３０２ｂのセンス層３２３ａ、３２３ｂは、その下側（−ｚ方向側）において、導体層３０６の上側に接続されている。導体層３０６は、その端部において、プラグ３０８に接続されている。入力部３０３のピン層３３１は、第１入力端子３６３に接続されている。入力部３０４のピン層３４１は、第２入力端子３６４に接続されている。コントロール部３０５のピン層３５１は、制御端子３６５に接続されている。なお、出力部３０２ａ、３０２ｂにおけるリファレンス層３２１ａ、３２１ｂには、それぞれ出力端子（図示されず）が接続されている。
導体層３０６、プラグ３０８、第１入力端子３６３、第２入力端子３６４、制御端子３６５、出力端子（図示されず）は、Ｃｕ、Ａｌ、Ｗに例示される半導体素子の通常の配線や端子（ビア）などに用いられる材料を用いることができる。
入力部３０３と入力部３０４とコントロール部３０５と出力部３０２ａ、３０２ｂのｘｙ平面で見た位置関係は、入力部３０３とコントロール部３０５との間に出力部３０２ａが配置され、コントロール部３０５と入力部３０４との間に出力部３０２ｂが配置され、それらがｘ方向に一直線上に並んでいることが好ましい。あるいは、以下のように設定することができる。
ここで、出力部３０２ａ（センス層３２３ａ）の重心は、入力部３０３（記憶層Ａ３３３）の重心及びコントロール部３０５（バイアス層３５３）の重心に対して、そのｘｙ平面においてずれている。つまり、そのｘｙ平面において、出力部３０２ａ（センス層３２３ａ）と入力部３０３（記憶層Ａ３３３）及びコントロール部３０５（バイアス層５３５）とを出力部３０２ａの底面を含む平面（ｘｙ平面）に射影したとき、出力部３０２ａ（センス層３２３ａ）の射影の重心の位置は、入力部３０３（記憶層Ａ３３３）の射影の重心の位置から＋ｘ方向に、コントロール部３０５（バイアス層５３５）の射影の重心の位置から−ｘ方向に、それぞれずれている。なお、重心の定義は第１の実施の形態の通りである（以下同じ）。
同様に、出力部３０２ｂ（センス層３２３ｂ）の重心は、入力部３０４（記憶層Ｂ３４３）の重心及びコントロール部３０５（バイアス層３５３）の重心に対して、そのｘｙ平面においてずれている。つまり、そのｘｙ平面において、出力部３０２ｂ（センス層３２３ｂ）と入力部３０４（記憶層Ｂ３４３）及びコントロール部３０５（バイアス層５３５）とを出力部３０２ｂの底面を含む平面（ｘｙ平面）に射影したとき、出力部３０２ｂ（センス層３２３ｂ）の射影の重心の位置は、入力部３０４（記憶層Ｂ３４３）の射影の重心の位置から−ｘ方向に、コントロール部３０５（バイアス層５３５）の射影の重心の位置から＋ｘ方向に、それぞれずれている。
以上のような位置関係を有することにより、後述されるように、入力部３０３、３０４（記憶層Ａ３３３、記憶層Ｂ３４３）、及びコントロール部３０５（バイアス層３５３）からの漏洩磁界が、出力部３０２ａ（センス層３２３ａ）、３０２ｂ（センス層３２３ｂ）に影響を及ぼし、その磁化状態を変化させることが可能となる。なお、図の例では、入力部３０３、３０４、コントロール部３０５、及び出力部３０２ａ、３０２ｂのｘｙ断面形状が矩形である。しかし、本発明はこの例に限定されるものではなく、後述される磁化状態の変化が可能であれば、他の断面形状（例示：楕円）を有していてもよい。
２．不揮発ロジック回路の動作原理
次に、本発明の第５の実施の形態に係る不揮発ロジック回路の動作原理について説明する。
図２１Ａ及び図２１Ｂは、本発明の第５の実施の形態に係る記憶層Ａ、Ｂ、バイアス層、及びセンス層の磁化方向の関係を示す表である。ただし、「Ａ」は入力部３０３（記憶層Ａ）に書き込まれる入力データを示す。「Ｂ」は入力部３０４（記憶層Ｂ）に書き込まれる入力データを示す。「ａ」は記憶層Ａ３３３の磁化方向を示す。「ｂ」は記憶層Ｂ３４３の磁化方向を示す。「ｌ」はバイアス層３５３の磁化方向を示す。「ｐ」はセンス層３２３ａの磁化方向を示す。「ｑ」はセンス層３２３ｂの磁化方向を示す。「ｏｕｔ」は出力データを示す。また、白丸にバツ印は−ｚ方向の磁化を示す。白丸に黒点印は＋ｚ方向の磁化を示す。上向き矢印は＋ｙ方向の磁化を示す。右向き矢印は＋ｘ方向の磁化を示す。左向き矢印は−ｘ方向の磁化を示す。
また、この図において、入力部３０３のピン層３３１と記憶層Ａ３３３の磁化方向が平行な場合、すなわち記憶層Ａ３３３の磁化方向が−ｚ方向の場合、入力部３０３の入力データを「０」とする。一方、反平行な場合、すなわち記憶層Ａ３３３の磁化方向が＋ｚ方向の場合、入力部３０３の入力データを「１」とする。入力部３０４（入力データとピン層３４１／記憶層Ｂ３４３の磁化方向との関係）、コントロール部３０５（制御データとピン層３５１／バイアス層３５３の磁化方向との関係）についても、入力部３０３と同様である。
図２１Ａについて説明する。図２１Ａは、コントロール部３０５のバイアス層３５３の磁化の向きが−ｚ方向（制御データ「０」）に予め設定されている場合を示している。
（１）ケースγ１
入力部３０３の入力データ（「Ａ」）は「０」であり、記憶層Ａ３３３の磁化の向き（「ａ」）は、−ｚ方向である。入力部３０４の入力データ（「Ｂ」）は「０」であり、記憶層Ｂ３４３の磁化の向き（「ｂ」）は、−ｚ方向である。コントロール部３０５の制御データは「０」であり、バイアス層３５３の磁化の向き（「ｌ」）は−ｚ方向である。このとき、出力部３０２ａのセンス層３２３ａには、入力部３０３による−ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部３０５による＋ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部３０２ａのセンス層３２３ａの磁化の向き（「ｐ」）は、両磁界が概ね打ち消し合うため、磁化容易軸方向である＋ｙ方向になる。同様に、このとき、出力部３０２ｂのセンス層３２３ｂには、入力部３０４による＋ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部３０５による−ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部３０２ｂのセンス層３２３ｂの磁化の向き（「ｑ」）は、両磁界が概ね打ち消し合うため、磁化容易軸方向である＋ｙ方向になる。その結果、出力部３０２ａのリファレンス層３２１ａとセンス層３２３ａの磁化方向は平行になり、出力部３０２ａのＭＴＪは低抵抗となる。同様に、出力部３０２ｂのリファレンス層３２１ｂとセンス層３２３ｂの磁化方向は平行になり、出力部３０２ｂのＭＴＪは低抵抗となる。この両出力部が低抵抗である場合の出力データ（「ｏｕｔ」）を「１」と設定する。
（２）ケースγ２
入力部３０３の入力データは「０」であり、記憶層Ａ３３３の磁化の向きは、−ｚ方向である。入力部３０４の入力データは「１」であり、記憶層Ｂ３４３の磁化の向きは、＋ｚ方向である。コントロール部３０５の制御データは「０」であり、バイアス層３５３の磁化の向きは−ｚ方向である。このとき、出力部３０２ａのセンス層３２３ａには、入力部３０３による−ｘ方向成分を有する磁界と、コントロール部３０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ａのセンス層３２３ａの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向である＋ｙ方向になる。一方、このとき、出力部３０２ｂのセンス層３２３ｂには、入力部３０４による−ｘ方向成分を有する磁界と、コントロール部３０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ｂのセンス層３２３ｂの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な−ｘ方向になる。その結果、出力部３０２ａのリファレンス層３２１ａとセンス層３２３ａの磁化方向は平行になり、出力部３０２ａのＭＴＪは低抵抗となる。一方、出力部３０２ｂのリファレンス層３２１ｂとセンス層３２３ｂの磁化方向は互いに９０度ずれた状態になり、出力部３０２ｂのＭＴＪは平行な場合と比較して高抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データを「０」と設定する。
（３）ケースγ３
入力部３０３の入力データは「１」であり、記憶層Ａ３３３の磁化の向きは、＋ｚ方向である。入力部３０４の入力データは「０」であり、記憶層Ｂ３４３の磁化の向きは、−ｚ方向である。コントロール部３０５の制御データは「０」であり、バイアス層３５３の磁化の向きは−ｚ方向である。このとき、出力部３０２ａのセンス層３２３ａには、入力部３０３による＋ｘ方向成分を有する磁界と、コントロール部３０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ａのセンス層３２３ａの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な＋ｘ方向になる。一方、このとき、出力部３０２ｂのセンス層３２３ｂには、入力部３０４による＋ｘ方向成分を有する磁界と、コントロール部３０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ｂのセンス層３２３ｂの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向である＋ｙ方向になる。その結果、出力部３０２ａのリファレンス層３２１ａとセンス層３２３ａの磁化方向は互いに９０度ずれた状態になり、出力部３０２ａのＭＴＪは平行な場合と比較して高抵抗となる。一方、出力部３０２ｂのリファレンス層３２１ｂとセンス層３２３ｂの磁化方向は平行になり、出力部３０２ｂのＭＴＪは低抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データを「０」と設定する。
（４）ケースγ４
入力部３０３の入力データは「１」であり、記憶層Ａ３３３の磁化の向きは、＋ｚ方向である。入力部３０４の入力データは「１」であり、記憶層Ｂ３４３の磁化の向きは、−ｚ方向である。コントロール部３０５の制御データは「０」であり、バイアス層３５３の磁化の向きは−ｚ方向である。このとき、出力部３０２ａのセンス層３２３ａには、入力部３０３による＋ｘ方向成分を有する磁界と、コントロール部３０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ａのセンス層３２３ａの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な＋ｘ方向になる。同様に、このとき、出力部３０２ｂのセンス層３２３ｂには、入力部３０４による−ｘ方向成分を有する磁界と、コントロール部３０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ｂのセンス層３２３ｂの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な−ｘ方向になる。その結果、出力部３０２ａのリファレンス層３２１ａとセンス層３２３ａの磁化方向は互いに９０度ずれた状態になり、出力部３０２ａのＭＴＪは平行な場合と比較して高抵抗となる。同様に、出力部３０２ｂのリファレンス層３２１ｂとセンス層３２３ｂの磁化方向は互いに９０度ずれた状態になり、出力部３０２ｂのＭＴＪは平行な場合と比較して高抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データを「０」と設定する。
以上のように、不揮発ロジック回路３０１は、入力データ「００」、「０１」、「１０」、「１１」に対して、それぞれ出力データ「１」、「０」、「０」、「０」を出力する。すなわち、コントロール部３０５に制御データ「０」が設定されている場合、不揮発ロジック回路３０１は、ＮＯＲ回路として動作することができる。
次に、図２１Ｂについて説明する。図２１Ｂは、コントロール部３０５のバイアス層３５３の磁化の向きが＋ｚ方向（制御データ「１」）に予め設定されている場合を示している。
（１）ケースδ１
入力部３０３の入力データ（「Ａ」）は「０」であり、記憶層Ａ３３３の磁化の向き（「ａ」）は、−ｚ方向である。入力部３０４の入力データ（「Ｂ」）は「０」であり、記憶層Ｂ３４３の磁化の向き（「ｂ」）は、−ｚ方向である。コントロール部３０５の制御データは「１」であり、バイアス層３５３の磁化の向き（「ｌ」）は＋ｚ方向である。このとき、出力部３０２ａのセンス層３２３ａには、入力部３０３による−ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部３０５による−ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部３０２ａのセンス層３２３ａの磁化の向き（「ｐ」）は、両磁界が概ね強め合うため、両磁界と略平行な−ｘ方向になる。同様に、このとき、出力部３０２ｂのセンス層３２３ｂには、入力部３０４による＋ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部３０５による＋ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部３０２ｂのセンス層３２３ｂの磁化の向き（「ｑ」）は、両磁界が概ね強め合うため、両磁界と略平行な＋ｘ方向になる。その結果、出力部３０２ａのリファレンス層３２１ａとセンス層３２３ａの磁化方向は互いに９０度ずれた状態になり、出力部３０２ａのＭＴＪは平行な場合と比較して高抵抗となる。同様に、出力部３０２ｂのリファレンス層３２１ｂとセンス層３２３ｂの磁化方向は互いに９０度ずれた状態になり、出力部３０２ｂのＭＴＪは平行な場合と比較して高抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データ（「ｏｕｔ」）を「０」と設定する。
（２）ケースδ２
入力部３０３の入力データは「０」であり、記憶層Ａ３３３の磁化の向きは、−ｚ方向である。入力部３０４の入力データは「１」であり、記憶層Ｂ３４３の磁化の向きは、＋ｚ方向である。コントロール部３０５の制御データは「１」であり、バイアス層３５３の磁化の向きは＋ｚ方向である。このとき、出力部３０２ａのセンス層３２３ａには、入力部３０３による−ｘ方向成分を有する磁界と、コントロール部３０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ａのセンス層３２３ａの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な−ｘ方向になる。一方、このとき、出力部３０２ｂのセンス層３２３ｂには、入力部３０４による−ｘ方向成分を有する磁界と、コントロール部３０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ｂのセンス層３２３ｂの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向の＋ｙ方向になる。その結果、出力部３０２ａのリファレンス層３２１ａとセンス層３２３ａの磁化方向は互いに９０度ずれた状態になり、出力部３０２ａのＭＴＪは平行な場合と比較して高抵抗となる。一方、出力部３０２ｂのリファレンス層３２１ｂとセンス層３２３ｂの磁化方向は平行になり、出力部３０２ｂのＭＴＪは低抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データを「０」と設定する。
（３）ケースδ３
入力部３０３の入力データは「１」であり、記憶層Ａ３３３の磁化の向きは＋ｚ方向である。入力部３０４の入力データは「０」であり、記憶層Ｂ３４３の磁化の向きは、−ｚ方向である。コントロール部３０５の制御データは「１」であり、バイアス層３５３の磁化の向きは＋ｚ方向である。このとき、出力部３０２ａのセンス層３２３ａには、入力部３０３による＋ｘ方向成分を有する磁界と、コントロール部３０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ａのセンス層３２３ａの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向の＋ｙ方向になる。一方、このとき、出力部３０２ｂのセンス層３２３ｂには、入力部３０４による＋ｘ方向成分を有する磁界と、コントロール部３０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ｂのセンス層３２３ｂの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な＋ｘ方向になる。その結果、出力部３０２ａのリファレンス層３２１ａとセンス層３２３ａの磁化方向は平行になり、出力部３０２ａのＭＴＪは低抵抗となる。一方、出力部３０２ｂのリファレンス層３２１ｂとセンス層３２３ｂの磁化方向は互いに９０度ずれた状態になり、出力部３０２ｂのＭＴＪは平行な場合と比較して高抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データを「０」と設定する。
（４）ケースδ４
入力部３０３の入力データは「１」であり、記憶層Ａ３３３の磁化の向きは＋ｚ方向である。入力部３０４の入力データは「１」であり、記憶層Ｂ３４３の磁化の向きは、＋ｚ方向である。コントロール部３０５の制御データは「１」であり、バイアス層３５３の磁化の向きは＋ｚ方向である。このとき、出力部３０２ａのセンス層３２３ａには、入力部３０３による＋ｘ方向成分を有する磁界と、コントロール部３０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ａのセンス層３２３ａの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向の＋ｙ方向になる。同様に、このとき、出力部３０２ｂのセンス層３２３ｂには、入力部３０４による−ｘ方向成分を有する磁界と、コントロール部３０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部３０２ｂのセンス層３２３ｂの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向の＋ｙ方向になる。その結果、出力部３０２ａのリファレンス層３２１ａとセンス層３２３ａの磁化方向は平行になり、出力部３０２ａのＭＴＪは低抵抗となる。同様に、出力部３０２ｂのリファレンス層３２１ｂとセンス層３２３ｂの磁化方向は平行になり、出力部３０２ｂのＭＴＪは低抵抗となる。この両出力部が低抵抗である場合の出力データを「１」と設定する。
以上のように、不揮発ロジック回路３０１は、入力データ「００」、「０１」、「１０」、「１１」に対して、それぞれ出力データ「０」、「０」、「０」、「１」を出力する。すなわち、コントロール部３０５に制御データ「１」が設定されている場合、不揮発ロジック回路３０１は、ＡＮＤ回路として動作することができる。
このように、本実施の形態における不揮発ロジック回路３０１は、バイアス層３５３の磁化状態を制御することにより、ＮＯＲ回路又はＡＮＤ回路として用いることができる。したがって、本実施の形態における不揮発ロジック回路３０１でＮＯＲ回路及びＡＮＤ回路を構成し、それらを組み合わせることにより、他の論理回路を組むことができる。
３．不揮発ロジック回路のデータ入出力原理
次に、本発明の第５の実施の形態に係る不揮発ロジック回路のデータ入出力原理について説明する。不揮発ロジック回路３０１に対するデータの入力は、コントロール部３０５、入力部３０３、３０４のＧＭＲ素子（又はＴＭＲ素子）に対してデータを書き込むことで行う。一方、不揮発ロジック回路３０１からのデータの出力は、出力部３０２ａ、３０２ｂのＴＭＲ素子のデータの読み出しにより行う。以下詳細に説明する。
まず、コントロール部３０５、入力部３０３、３０４へのデータの書き込みについて図２０Ａ、図２０Ｂを参照して説明する。コントロール部３０５は、不揮発ロジック回路１の動作前に、事前に制御データが書き込まれる。その制御データが書き込まれることにより、不揮発ロジック回路３０１をＮＯＲ回路及びＡＮＤ回路のいずれか一方に設定することができる。一方、入力部３０３、３０４は、不揮発ロジック回路３０１の動作時に、それぞれ第１入力データ及び第２入力データを供給される。
コントロール部３０５への制御データの書き込みは以下の方法で行う。既述のように、コントロール部３０５は、スピン偏極電流書き込み型のＧＭＲ素子である。コントロール部３０５に制御データを書き込む場合、制御端子３６５と例えばプラグ３０８との間に書き込み電流Ｉｗを印加する。書き込み電流Ｉｗは、書き込みたい制御データ（バイアス層３５３の磁化の向き）に対応した向きに流す。その場合、スピン電子は、書込み電流Ｉｗと逆向きに流れる。
この図の例では、バイアス層３５３の磁化の向きを＋ｚ方向にしたい場合、制御端子３６５からプラグ３０８に流す。この場合、スピン電子はプラグ３０８側から制御端子３６５側に流れる。その結果、ピン層３５１とバイアス層３５３との間の相互作用によるスピントルク効果により、バイアス層３５３の磁化の向きは＋ｚ方向になる。一方、バイアス層３５３の磁化の向きを−ｚ方向にしたい場合、プラグ３０８から制御端子３６５に流す。この場合、スピン電子は制御端子３６５側からプラグ３０８側に流れる。その結果、ピン層３５１とバイアス層３５３との間の相互作用によるスピントルク効果により、バイアス層３５３の磁化の向きは−ｚ方向になる。
一方、入力部３０３、３０４への入力データの書き込みは以下の方法で行う。入力部３０３、３０４は、スピン偏極電流書き込み型のＧＭＲ素子である。入力部３０３に第１入力データを書き込む場合、第１入力端子３６３と例えばプラグ３０８との間に書き込み電流Ｉｗ１を印加する。書き込み電流Ｉｗ１は、書き込みたい第１入力データ（記憶層Ａ３３３の磁化の向き）に対応した向きに流す。同様に、入力部３０４に第２入力データを書き込む場合、第２入力端子３６４と例えばプラグ３０８との間に書き込み電流Ｉｗ２を印加する。書き込み電流Ｉｗ２は、書き込みたい第２入力データ（記憶層Ｂ３４３の磁化の向き）に対応した向きに流す。これらの場合、スピン電子は、書込み電流Ｉｗ１、Ｉｗ２と逆向きに流れる。
具体的には、コントロール部３０５の場合と同様である。すなわち、この図の例では、記憶層Ａ３３３の磁化の向きを＋ｚ方向にしたい場合、第１入力端子３６３からプラグ３０８に流す。一方、記憶層Ａ３３３の磁化の向きを−ｚ方向にしたい場合、プラグ３０８から第１入力端子３６３に流す。同様に、記憶層Ｂ３４３の磁化の向きを＋ｚ方向にしたい場合、第２入力端子３６４からプラグ３０８に流す。一方、記憶層Ｂ３４３の磁化の向きを−ｚ方向にしたい場合、プラグ３０８から第２入力端子３６４に流す。
以上のようにして、不揮発ロジック回路３０１に対するデータの入力が行われる。このデータ入力により、コントロール部３０５、入力部３０３、３０４はそれらのデータを反映した所望の磁化状態となる。その結果、図２１Ａ〜図２１Ｂに示すように、コントロール部３０５、入力部３０３、３０４からの漏洩磁界（合成磁界）により、出力部３０２ａ、３０２ｂに出力データが書き込まれる。なお、書き込み電流ＩＷ、ＩＷ１、ＩＷ２の経路は、上記例に限定されるものではなく、コントロール部３０５、入力部３０３、３０４のバイアス層３５３、記憶層Ａ３３３、記憶層Ｂ３４３の磁化方向を変更可能であればよい。
次に、出力部３０２ａ、３０２ｂからのデータの読み出しについて図２０Ａ、図２０Ｂを参照して説明する。出力部３０２ａ、３０２ｂは、ＴＭＲ素子である。出力部３０２ａは入力部３０３及びコントロール部３０５からの漏洩磁界（合成磁界）により、出力部３０２ｂは入力部３０４及びコントロール部３０５からの漏洩磁界（合成磁界）により、それぞれその漏洩磁界に対応した磁化状態に変化している。すなわち、出力部３０２ａのセンス層３２３ａの磁化は制御データ及び第１入力データの組み合わせに対応した向き、出力部３０２ｂのセンス層３２３ｂの磁化は制御データ及び第２入力データの組み合わせに対応した向きに、それぞれ変化している。その結果、出力部３０２ａ、３０２ｂのそれぞれのＭＴＪの抵抗は、制御データ、第１入力データ及び第２入力データの組み合わせに対応した値になっている。この状態において、例えば、一方の出力端子（図示されず）と出力部３０２ａと導体層３０８と出力部３０２ｂと他の出力端子（図示されず）を通る経路で読み出し電流ＩＲを印加することにより、それらのＭＴＪの抵抗値を読み出すことができる。読出し電流ＩＲの向きは特に問わない。そのそれらＭＴＪの抵抗（出力部３０２ａと出力部３０２ｂの合計）に基づいて、本不揮発ロジック回路３０１の出力データが判定される。なお、読み出し電流ＩＲの経路は、上記例に限定されるものではなく、各出力部のＭＴＪの抵抗値が個別に又はまとめて計測できればよい。
４．不揮発ロジック回路を用いた論理ゲート
続いて、本発明の第５の実施の形態に係る不揮発ロジック回路を用いた論理ゲートの構成及び動作について説明する。図２２は、本発明の第５の実施の形態における論理ゲートの一例を示すブロック図である。論理ゲート３８０は、制御回路３８１、不揮発ロジック回路３０１、ＭＴＪ参照素子３８３、及び比較器３８２を備える。
制御回路３８１は、論理入力、論理制御値を電流に変換するためのスイッチを含む。制御回路３８１は、不揮発ロジック回路３０１の事前の設定動作として、制御データの供給に応答して、その制御データに対応する大きさ及び向きを有する書込み電流ＩＷを生成する。そして、端子Ｃｏｎｔｒｏｌ及び端子３９２を介して、不揮発ロジック回路３０１の制御端子３６５とコントロール部３０５と導体層３０６とプラグ３０８の経路に供給する。これにより、コントロール部３０５（バイアス層３５３）へ制御データを設定できる。その結果、不揮発ロジック回路３０１を所望の論理演算回路（例示：ＮＯＲ回路）に設定できる。
また、制御回路３８１は、不揮発ロジック回路３０１の動作として、まず、第１入力データの供給に応答して、その第１入力データに対応する大きさ及び向きを有する書込み電流ＩＷ１を生成する。そして、端子ＩＮ１及び端子３９２を介して、不揮発ロジック回路３０１の第１入力端子３６３と入力部３０３と導体層３０８とプラグ３０８の経路に供給する。次に、第２入力データの供給に応答して、その第２入力データに対応する大きさ及び向きを有する書込み電流ＩＷ２を生成する。そして、端子ＩＮ２及び端子３９２を介して、不揮発ロジック回路３０１の第２入力端子３６４と入力部３０４と導体層３０６とプラグ３０８の経路に供給する。これらにより、入力部３０３、３０４へ入力データ（第１入力データ、第２入力データ）を入力できる。その後、制御回路３８１は、読み出し電流ＩＲを生成する。そして、端子３９１及び端子３９２を介して、出力端子（図示されず）と出力部３０２ａと導体層３０６と出力部３０２ｂと他の出力端子（図示されず）の経路に流す。そのとき、出力部３０２ａ及び出力部３０２ｂのＭＴＪの抵抗値に対応する電圧（出力電圧）が端子Ｏｕｔから比較器３８２へ出力される。比較器３８２は、不揮発ロジック回路３０１からの出力電圧と、ＭＴＪ参照素子３８３からの参照電圧とを比較して、最終的な出力データを出力する。これにより、不揮発ロジック回路３０１は、入力データに対して所望の論理演算結果を示す出力データを出力することができる。
以上の構成及び動作により、不揮発ロジック回路３０１を所望の論理回路に設定すると共に、その不揮発ロジック回路３０１への入力データの入力、及びその不揮発ロジック回路３０１からの出力データの出力を実行することが可能となる。
本実施の形態の不揮発ロジック回路３０１は、コントロール部３０５に入力する制御データ（構成情報）を変更することで、その論理を再構成することができる。すなわち、本実施の形態の不揮発ロジック回路３０１は、ＧＭＲ（又はＴＭＲ）スピン注入素子（コントロール部３０５、記憶部３０３、３０４）及びＭＴＪ（出力部３０２ａ、３０２ｂ）を用いて、再構成可能な論理回路を実現することができる。
本実施の形態の不揮発ロジック回路は、構成情報（制御データ）をコントロール部３０５に格納している。このコントロール部３０５は、ＧＭＲ素子又はＴＭＲ素子を用いた不揮発メモリとみることができる。この不揮発メモリを用いることで、電源オフ時に構成情報を保持しておくＳＲＡＭを有する必要がない。したがって、ＦＰＧＡで問題となる併設する不揮発メモリによる面積増大を解決することができる。
また、本実施の形態の不揮発ロジック回路は、コントロール部３０５、記憶部３０３、３０４、出力部３０２ａ、３０２ｂがＧＭＲ素子又はＴＭＲ素子のような磁気抵抗素子を用いている。しかし、それらは全体として論理素子と不揮発メモリとを兼ね備えた素子として機能している。そのため、磁気抵抗素子を用いていても、全体として素子のサイズを小さく抑えることができる。また、磁気抵抗素子は室温動作が可能であることから、本実施の形態の不揮発ロジック回路は室温で動作可能である。
以上のように、本発明では、素子の面積増大を抑えつつ、再構成可能な不揮発ロジック回路素子を提供することができる。
本実施の形態において、参照電圧のレベルの設定を変更することで、不揮発ロジック回路３０１のロジックを変更することができる。例えば、図２１Ａにおいて、ケースγ４の出力を「０」とし、他のケースγ１〜γ３の出力を「１」と設定すれば、元々ＮＯＲ論理だったものをＮＡＮＤ論理とすることができる。この場合、出力部３０２ａ、３０２ｂのＭＴＪの抵抗値が最大の場合を「１」と設定し、それ以外を「０」と設定する。同様に、図２１Ｂにおいて、ケースδ１の出力を「０」とし、他のケースδ２〜δ４の出力を「１」と設定すれば、元々ＡＮＤ論理だったものをＯＲ論理とすることができる。この場合、出力部３０２ａ、３０２ｂのＭＴＪの抵抗値が最大の場合を「１」と設定し、それ以外を「０」と設定する。
本実施の形態において、コントロール部３０５は、入力部３０３と入力部３０４との間に設けられている。しかし、本実施の形態において、これら入力部３０３、３０４、コントロール部３０５の配列順序は自由である。それは、図２１Ａや図２１Ｂに示されるように、ケースγ１やケースδ４のような出力部３０２ａ、３０２ｂの磁化方向がいずれも＋ｙ方向の場合に出力データを「１」とし、他のケースの場合に出力データを「０」としているためである。その結果、結局、入力部３０３、３０４、コントロール部３０５の相対的な位置関係は関係なくなる。
また、本実施の形態において、出力部３０２ａ、３０２ｂと入力部３０３、３０４、コントロール部３０５との関係は、図２０Ａ及び図２０Ｂの場合に限定されるものではない。図２３Ａ〜図２３Ｄは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の変形例を示す模式図である。
例えば、図２３Ａに示すように、出力部３０２ａ、３０２ｂのセンス層３２３ａ、３２３ｂは、入力部３０３、３０４、コントロール部３０５に対して重なる（オーバーラップする）配置となってもよい。入力部３０３の記憶層Ａ３３３や入力部３０４の記憶層Ｂ３４３やコントロール部３０５のバイアス層３５３は、それらのエッジにおいて漏洩磁界が最大となる。そのため、重なる（オーバーラップする）配置とすることで、センス層３２３ａ、３２３ｂの感度をより高めることができる。この場合、各センス層のｘ方向の長さは、各入力部とコントロール部との間隔よりも大きくなっている。このとき、重なる（オーバーラップする）配置となる部分は、図２３Ｂに示すようにセンス層３２３ａ、３２３ｂだけであってもよいし、図２３Ｃに示すように出力部３０２ａ、３０２ｂ全体であってもよい。
また、図２３Ｄに示すように、出力部３０２ａ、３０２ｂのセンス層３２３ａ、３２３ｂは、入力部３０３、３０４、コントロール部３０５に対して＋ｙ方向にずれる配置となってもよい。各出力部を＋ｙ方向にずらすと、左右にある入力部及びコントロール部の磁化が互いに平行になった場合に、センス層の磁化を＋ｙ方向に向かせ易くなるというメリットがある。この場合にも、図２３Ｂや図２３Ｃのように重なる配置となっていてもよい。
また、本実施の形態において、出力部３０２ａ、３０２ｂのセンス層３２２ａ、３２２ｂの形状は、図２０Ａ及び図２０Ｂの場合に限定されるものではない。図２４Ａ〜図２４Ｃは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の他の変形例を説明する図である。図２４Ａに示すように、出力部３０２ａ、３０２ｂのセンス層は大きい１つのセンス層３２３であっても良い。この場合、センス層３２３は多磁区構造となる。そして、例えば図２１Ａにおける「ｐ」及び「ｑ」は、図２４Ｂ（図２１Ａに対応）に示すように、出力部３０２ａ、３０２ｂのそれぞれの位置に対応する磁区の磁化方向（破線の囲みで示す「ｐ」及び「ｑ」）となる。このように構成することで、出力部の製造を容易にすることができる。更に、図２４Ｃに示すように、リファレンス層も含めて出力部（ＭＴＪ全体）は大きい一つの出力部３０２であってもよい。この場合も、センス層３２３は図２４Ｂのような多磁区構造となる。このように構成することで、出力部の製造を更に容易にすることができる。これらの場合でも、出力部に対して読み出し電流を供給する／引き出す出力端子は、図２０Ａの場合と同様の箇所に２か所設ける。
また、本実施の形態において、入力部３０３、３０４、コントロール部３０５の各ピン層には、初期化用の磁化固定層（ハード層）が隣接して設けられていてもよい（図示されず）。ただし、磁化固定層の位置は、隣接されていれば任意である。
更に、本実施の形態において、不揮発ロジック回路３０１における各部の位置関係は、図２０Ａ及び図２０Ｂの場合に限定されるものではない。図２５Ａ及び図２５Ｂは、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の更に他の変形例を示す模式図である。図２５Ａに示すように、不揮発ロジック回路３０１において、入力部３０３、３０４、コントロール部３０５は、ｘｙ平面に対して反転し、ピン層３３１、３４１、３５１が導体層３０６に接していてもよい。また、図２５Ｂに示すように、入力部３０３、３０４、コントロール部３０５と出力部３０２ａ、３０２ｂとの上下（ｚ方向）関係は逆でもよい。
更に、本実施の形態において、不揮発ロジック回路３０１における各部の数は、図２０Ａ及び図２０Ｂの場合に限定されるものではない。図２６は、本発明の第５の実施の形態に係る不揮発ロジック回路の構成の別の変形例を示す模式図である。図２６に示されるように、入力部及び出力部は複数であってもよい。この図の例では、入力部３０７、３０９が追加され、出力部３０２ｃ、３０２ｄが追加されている。このとき、例えば、全ての入力部の記憶層とコントロール部のバイアス層とが＋ｚ方向（又は−ｚ方向）のとき、出力データが「１」で、それ以外は「０」とすれば、図２１Ａや図２１Ｂと同様に、ＮＯＲ演算やＡＮＤ演算などを実施することができる。
（第６の実施の形態）
以下、本発明の第６の実施の形態に係る不揮発ロジック回路について説明する。図２７は、本発明の実施の形態に係る不揮発ロジック回路の原理を示す模式図である。この不揮発ロジック回路は、一つの入力部と、コントロール部と、出力部とを具備している。入力部及びコントロール部は、垂直磁気異方性を有し、磁化状態が変化可能な強磁性層を含む。出力部は、入力部及びコントロール部の近傍に設けられ、磁化状態が変化可能な磁気トンネル結合素子を含む。入力部の磁化状態は、入力データに対応して変化する。出力部の磁気トンネル結合素子の磁化状態は、入力部及びコントロール部の磁化状態に対応して変化する。すなわち、出力部の磁気トンネル結合素子の磁化状態は、入力部及びコントロール部の磁化状態に対応して変動する漏洩磁界（Ｈ１、Ｈ０）により変化する。この磁化状態の変化した磁気トンネル結合の抵抗値を検知することで、入力データに対応した出力データを得ることができる。この場合、コントロール部、入力部及び出力部が論理素子とメモリとを兼ね備えた素子を構成している。
１．不揮発ロジック回路の基本構成
以下、本発明の第６の実施の形態に係る不揮発ロジック回路の基本構成について説明する。図２８Ａは、本発明の第６の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。図２８Ｂは、本発明の第６の実施の形態に係る不揮発ロジック回路の構成を示す断面図である。不揮発ロジック回路４０１は、入力部４０３と、出力部４０２と、コントロール部４０５と、導体層４０６と、プラグ４０８とを具備している。
不揮発ロジック回路４０１は、不揮発ロジック回路３０１（第５の実施の形態）と比較して、入力部及び出力部が１つずつ少ない他は、不揮発ロジック回路３０１と同様である。したがって、その説明を省略する。ただし、入力部４０３（ピン層４３１、中間層４３２、記憶層Ａ４３３）、出力部４０２（リファレンス層４２１、バリア層４２２、センス層４２３）、コントロール部４０５（ピン層４５１、中間層４５２、及びバイアス層３５３）、導体層４０６、及びプラグ４０８は、それぞれ入力部３０３（ピン層３３１、中間層３３２、記憶層Ａ３３３）、出力部３０２ａ（リファレンス層３２１ａ、バリア層３２２ａ、センス層３２３ａ）、コントロール部３０５（ピン層３５１、中間層３５２、及びバイアス層３５３）、導体層３０６、及びプラグ３０８に対応する。
２．不揮発ロジック回路の動作原理
次に、本発明の第６の実施の形態に係る不揮発ロジック回路の動作原理について説明する。
図２９Ａ及び図２９Ｂは、本発明の第６の実施の形態に係る記憶層Ａ、バイアス層、及びセンス層の磁化方向の関係を示す表である。ただし、「Ａ」は入力部４０３に書き込まれる入力データを示す。「ａ」は記憶層Ａ４３３の磁化方向を示す。「ｌ」はバイアス層４５３の磁化方向を示す。「ｒ」はセンス層４２３の磁化方向を示す。「ｏｕｔ」は出力データを示す。また、白丸にバツ印は−ｚ方向の磁化を示す。白丸に黒点印は＋ｚ方向の磁化を示す。上向き矢印は＋ｙ方向の磁化を示す。右向き矢印は＋ｘ方向の磁化を示す。左向き矢印は−ｘ方向の磁化を示す。
また、この図において、入力部４０３のピン層４３１と記憶層Ａ４３３の磁化方向が平行な場合、すなわち記憶層Ａ４３３の磁化方向が−ｚ方向の場合、入力部４０３の入力データを「０」とする。一方、反平行な場合、すなわち記憶層Ａ４３３の磁化方向が＋ｚ方向の場合、入力部４０３の入力データを「１」とする。逆に、コントロール部４０５のピン層４５１とバイアス層４５３の磁化方向が反平行な場合、すなわちバイアス層４５３の磁化方向が＋ｚの場合、コントロール部４０５の制御データを「０」とする。一方、平行な場合、すなわちバイアス層４５３の磁化方向が−ｚの場合、コントロール部４０５の制御データを「１」とする。
図２９Ａについて説明する。図２９Ａは、コントロール部４０５のバイアス層４５３の磁化の向きが＋ｚ方向（制御データ「０」）に予め設定されている場合を示している。
（１）ケースε１
入力部４０３の入力データ（「Ａ」）は「０」であり、記憶層Ａ４３３の磁化の向き（「ａ」）は、−ｚ方向である。コントロール部４０５の制御データは「０」であり、バイアス層４５３の磁化の向き（「ｌ」）は＋ｚ方向である。このとき、出力部４０２のセンス層４２３には、入力部４０３による−ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部４０５による−ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部４０２のセンス層４２３の磁化の向き（「ｒ」）は、両磁界が強め合うため、両磁界と略平行な−ｘ方向になる。その結果、出力部４０２のリファレンス層４２１とセンス層４２３の磁化方向は互いに９０度ずれた状態になり、出力部４０２のＭＴＪは平行な場合と比較して高抵抗となる。この出力部４０２が高抵抗である場合の出力データ（「ｏｕｔ」）を「０」と設定する。
（２）ケースε２
入力部４０３の入力データは「１」であり、記憶層Ａ４３３の磁化の向きは、＋ｚ方向である。コントロール部４０５の制御データは「０」であり、バイアス層４５３の磁化の向きは＋ｚ方向である。このとき、出力部４０２のセンス層４２３には、入力部４０３による＋ｘ方向成分を有する磁界と、コントロール部４０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部４０２のセンス層４２３の磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向である＋ｙ方向になる。その結果、出力部４０２のリファレンス層４２１とセンス層４２３の磁化方向は平行になり、出力部４０２のＭＴＪは低抵抗となる。この出力部４０２が低抵抗である場合の出力データを「１」と設定する。
以上のように、不揮発ロジック回路４０１は、入力データ「０」、「１」に対して、それぞれ出力データ「０」、「１」を出力する。すなわち、コントロール部４０５に制御データ「０」が設定されている場合、不揮発ロジック回路４０１は、入力データをそのまま出力する。以下、このようなロジック回路をＴｈｒｏｕｇｈ回路と定義する。
次に、図２９Ｂについて説明する。図２９Ｂは、コントロール部４０５のバイアス層４５３の磁化の向きが−ｚ方向（制御データ「１」）に予め設定されている場合を示している。
（１）ケースζ１
入力部４０３の入力データ（「Ａ」）は「０」であり、記憶層Ａ４３３の磁化の向き（「ａ」）は、−ｚ方向である。コントロール部４０５の制御データは「１」であり、バイアス層４５３の磁化の向き（「ｌ」）は−ｚ方向である。このとき、出力部４０２のセンス層４２３には、入力部４０３による−ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部４０５による＋ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部４０２のセンス層４２３の磁化の向き（「ｒ」）は、両磁界が概ね打ち消し合うため、磁化容易軸方向の＋ｙ方向になる。その結果、出力部４０２のリファレンス層４２１とセンス層４２３の磁化方向は平行になり、出力部４０２のＭＴＪは低抵抗となる。この出力部４０２が低抵抗である場合の出力データ（「ｏｕｔ」）を「１」と設定する。
（２）ケースζ２
入力部４０３の入力データは「１」であり、記憶層Ａ４３３の磁化の向きは、＋ｚ方向である。コントロール部４０５の制御データは「１」であり、バイアス層４５３の磁化の向きは−ｚ方向である。このとき、出力部４０２のセンス層４２３には、入力部４０３による＋ｘ方向成分を有する磁界と、コントロール部４０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部４０２のセンス層４２３の磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な＋ｘ方向になる。その結果、出力部４０２のリファレンス層４２１とセンス層４２３の磁化方向は互いに９０度ずれた状態になり、出力部４０２のＭＴＪは平行な場合と比較して高抵抗となる。この出力部４０２が高抵抗である場合の出力データを「０」と設定する。
以上のように、不揮発ロジック回路４０１は、入力データ「０」、「１」に対して、それぞれ出力データ「１」、「０」を出力する。すなわち、コントロール部４０５に制御データ「１」が設定されている場合、不揮発ロジック回路４０１は、ＮＯＴ回路として動作することができる。
このように、本実施の形態における不揮発ロジック回路４０１は、バイアス層３５３の磁化状態を制御することにより、Ｔｈｒｏｕｇｈ回路又はＮＯＴ回路として用いることができる。したがって、本実施の形態における不揮発ロジック回路４０１でＴｈｒｏｕｇｈ回路及びＮＯＴ回路を構成し、それらを組み合わせることにより、他の論理回路を組むことができる。なお、出力データの設定において「１」と「０」とを逆にすれば、Ｔｈｒｏｕｇｈ回路及びＮＯＴ回路を上記とは逆にすることが出来る。
３．不揮発ロジック回路のデータ入出力原理
次に、本発明の第６の実施の形態に係る不揮発ロジック回路のデータ入出力原理について説明する。不揮発ロジック回路４０１に対するデータの入力は、コントロール部４０５、入力部４０３のＧＭＲ素子（又はＴＭＲ素子）に対してデータを書き込むことで行う。一方、不揮発ロジック回路４０１からのデータの出力は、出力部４０２のＴＭＲ素子のデータの読み出しにより行う。本データ入出力原理における、それらデータの書き込み及び読み出しについては、不揮発ロジック回路３０１（第５の実施の形態）と同様であるので、その説明を省略する。
４．不揮発ロジック回路を用いた論理ゲート
続いて、本発明の第６の実施の形態に係る不揮発ロジック回路を用いた論理ゲートの構成及び動作について説明する。図３０は、本発明の第６の実施の形態における論理ゲートの一例を示すブロック図である。論理ゲート４８０は、制御回路４８１、不揮発ロジック回路４０１、ＭＴＪ参照素子４８３、及び比較器４８２を備える。
制御回路４８１は、論理入力、論理制御値を電流に変換するためのスイッチを含む。制御回路４８１は、不揮発ロジック回路４０１の事前の設定動作として、制御データの供給に応答して、その制御データに対応する大きさ及び向きを有する書込み電流ＩＷを生成する。そして、端子Ｃｏｎｔｒｏｌ及び端子４９２を介して、不揮発ロジック回路４０１の制御端子４６５とコントロール部４０５と導体層４０６とプラグ４０８の経路に供給する。これにより、コントロール部４０５（バイアス層４５３）へ制御データを設定できる。その結果、不揮発ロジック回路４０１を所望の論理演算回路（例示：ＮＯＴ回路）に設定できる。
また、制御回路４８１は、不揮発ロジック回路４０１の動作として、まず、入力データの供給に応答して、その入力データに対応する大きさ及び向きを有する書込み電流ＩＷ１を生成する。そして、端子ＩＮ１及び端子４９２を介して、不揮発ロジック回路４０１の第１入力端子４６３と入力部４０３と導体層４０６とプラグ４０８の経路に供給する。これにより、入力部４０３へ入力データを入力できる。その後、制御回路４８１は、読み出し電流ＩＲを生成する。そして、端子４９１及び端子４９２を介して、出力端子（図示されず）と出力部４０２と導体層４０６とプラグ４０８の経路に流す。そのとき、出力部４０２のＭＴＪの抵抗値に対応する電圧（出力電圧）が端子Ｏｕｔから比較器４８２へ出力される。比較器４８２は、不揮発ロジック回路４０１からの出力電圧と、ＭＴＪ参照素子４８３からの参照電圧とを比較して、最終的な出力データを出力する。これにより、不揮発ロジック回路４０１は、入力データに対して所望の論理演算結果を示す出力データを出力することができる。
以上の構成及び動作により、不揮発ロジック回路４０１を所望の論理回路に設定すると共に、その不揮発ロジック回路４０１への入力データの入力、及びその不揮発ロジック回路４０１からの出力データの出力を実行することが可能となる。
本実施の形態の不揮発ロジック回路４０１においても、第５の実施の形態の不揮発ロジック回路３０１と同様の効果を得ることが出来る。加えて、本実施の形態の不揮発ロジック回路４０１においても、技術的矛盾の発生しない限り、第５の実施の形態の不揮発ロジック回路３０１と同様に構成を変形することが出来る。
（第７の実施の形態）
１．不揮発ロジック回路の基本構成
以下、本発明の第７の実施の形態に係る不揮発ロジック回路の基本構成について説明する。図３１は、本発明の第７の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。不揮発ロジック回路４９６は、第５の実施の形態に係る不揮発ロジック回路３０１と、第６の実施の形態に係る不揮発ロジック回路４０１と、信号伝達回路４９７とを具備している。
不揮発ロジック回路４９６は、不揮発ロジック回路３０１（第５の実施の形態）と不揮発ロジック回路４０１（第６の実施の形態）とを組み合わせた回路である。すなわち、不揮発ロジック回路３０１の出力データを不揮発ロジック回路４０１の入力データとしている。具体的には、まず、第１入力データを不揮発ロジック回路３０１の入力部３０３に、第２入力データを入力部３０４に入力する。次に、それら入力データにより変化した出力部３０２ａ、３０２ｂの磁化状態（出力データ）を信号伝達回路４９７で検出する。すなわち、信号伝達回路４９７は、出力部３０２ａ、３０２ｂの抵抗値を検出し、出力データが「０」か「１」かを判定する。そして、信号伝達回路４９７は、その判定された出力データを入力データとして、不揮発ロジック回路４０１の入力部４０３に入力する。その入力データにより変化した出力部４０２の磁化状態（出力データ）を不揮発ロジック回路４９６の最終的な出力データとする。その他については、不揮発ロジック回路３０１、４０１と同様である。したがって、その説明を省略する。
２．不揮発ロジック回路の動作原理
次に、本発明の第７の実施の形態に係る不揮発ロジック回路の動作原理について説明する。
図３２Ａ及び図３２Ｂは、本発明の第７の実施の形態に係る各不揮発ロジック回路の記憶層Ａ、Ｂ、バイアス層、及びセンス層の磁化方向の関係を示す表である。ただし、「Ａ」は入力部３０３（記憶層Ａ）に書き込まれる入力データを示す。「Ｂ」は入力部３０４（記憶層Ｂ）に書き込まれる入力データを示す。「ａ」は記憶層Ａ３３３の磁化方向を示す。「ｂ」は記憶層Ｂ３４３の磁化方向を示す。「ｌ１」はバイアス層３５３の磁化方向を示す。「ｐ」はセンス層３２３ａの磁化方向を示す。「ｑ」はセンス層３２３ｂの磁化方向を示す。「Ｏ−１」は出力部３０２ａ、３０２ｂからの出力データであり、かつ、入力部４０３に書き込まれる入力データを示す。「ｏ」は記憶層Ａ４３３の磁化方向を示す。「ｌ２」はバイアス層４５３の磁化方向を示す。「ｒ」はセンス層４２３の磁化方向を示す。「Ｏ−２」は出力部４０２からの出力データ、すなわち、不揮発ロジック回路４９６の出力データを示す。また、白丸にバツ印は−ｚ方向の磁化を示す。白丸に黒点印は＋ｚ方向の磁化を示す。上向き矢印は＋ｙ方向の磁化を示す。右向き矢印は＋ｘ方向の磁化を示す。左向き矢印は−ｘ方向の磁化を示す。各入力データや各制御データや各出力データの「０」、「１」の設定は、不揮発ロジック回路３０１、４０１と同様である。したがって、その説明を省略する。
図３２Ａについて説明する。図３２Ａは、コントロール部３０５のバイアス層３５３の磁化の向きが−ｚ方向（制御データ「０」）に、コントロール部４０５のバイアス層４５３の磁化の向きが＋ｚ方向（制御データ「０」）に予め設定されている場合を示している。これにより、不揮発ロジック回路３０１は、図２１Ａに示されるようにＮＯＲ回路として動作する。一方、不揮発ロジック回路４０１は、図２９Ａに示されるようにＴｈｒｏｕｇｈ回路として動作する。すなわち、不揮発ロジック回路４９６は、全体としてＮＯＲ回路として動作する。
（１）ケースη１
入力部３０３の入力データ（「Ａ」）は「０」、入力部３０４の入力データ（「Ｂ」）は「０」である。これは、図２１Ａにおけるケースγ１である。この場合、不揮発ロジック回路３０１の出力部３０２ａ、３０２ｂからの出力データは「１」である。従って、入力部４０３の入力データ（「Ｏ−１」）は「１」である。これは、図２９Ａにおけるケースε２である。従って、出力部４０２からの出力データ（「Ｏ−２」）は「１」である。
（２）ケースη２
入力部３０３の入力データは「０」、入力部３０４の入力データは「１」である。これは、図２１Ａにおけるケースγ２である。この場合、不揮発ロジック回路３０１の出力部３０２ａ、３０２ｂからの出力データは「０」である。従って、入力部４０３の入力データは「０」である。これは、図２９Ａにおけるケースε１である。従って、出力部４０２からの出力データは「０」である。
（３）ケースη３
入力部３０３の入力データは「１」、入力部３０４の入力データは「０」である。これは、図２１Ａにおけるケースγ３である。この場合、不揮発ロジック回路３０１の出力部３０２ａ、３０２ｂからの出力データは「０」である。従って、入力部４０３の入力データは「０」である。これは、図２９Ａにおけるケースε１である。従って、出力部４０２からの出力データは「０」である。
（４）ケースη４
入力部３０３の入力データは「１」、入力部３０４の入力データは「１」である。これは、図２１Ａにおけるケースγ４である。この場合、不揮発ロジック回路３０１の出力部３０２ａ、３０２ｂからの出力データは「０」である。従って、入力部４０３の入力データは「０」である。これは、図２９Ａにおけるケースε１である。従って、出力部４０２からの出力データは「０」である。
以上のように、不揮発ロジック回路４９６は、入力データ「００」、「０１」、「１０」、「１１」に対して、それぞれ出力データ「１」、「０」、「０」、「０」を出力する。すなわち、コントロール部３０５、４０５にそれぞれ制御データ「０」、「０」が設定されている場合、不揮発ロジック回路４９６は、ＮＯＲ回路として動作することができる。
次に、図３２Ｂについて説明する。図３２Ｂは、コントロール部３０５のバイアス層３５３の磁化の向きが＋ｚ方向（制御データ「１」）に、コントロール部４０５のバイアス層４５３の磁化の向きが−ｚ方向（制御データ「１」）に予め設定されている場合を示している。これにより、不揮発ロジック回路３０１は、図２１Ｂに示されるようにＡＮＤ回路として動作する。一方、不揮発ロジック回路４０１は、図２９Ｂに示されるようにＮＯＴ回路として動作する。すなわち、不揮発ロジック回路４９６は、全体としてＮＡＮＤ回路として動作する。
（１）ケースθ１
入力部３０３の入力データ（「Ａ」）は「０」、入力部３０４の入力データ（「Ｂ」）は「０」である。これは、図２１Ｂにおけるケースδ１である。この場合、不揮発ロジック回路３０１の出力部３０２ａ、３０２ｂからの出力データは「０」である。従って、入力部４０３の入力データ（「Ｏ−１」）は「０」である。これは、図２９Ｂにおけるケースζ１である。従って、出力部４０２からの出力データ（「Ｏ−２」）は「１」である。
（２）ケースθ２
入力部３０３の入力データは「０」、入力部３０４の入力データは「１」である。これは、図２１Ｂにおけるケースδ２である。この場合、不揮発ロジック回路３０１の出力部３０２ａ、３０２ｂからの出力データは「０」である。従って、入力部４０３の入力データは「０」である。これは、図２９Ｂにおけるケースζ１である。従って、出力部４０２からの出力データは「１」である。
（３）ケースθ３
入力部３０３の入力データは「１」、入力部３０４の入力データは「０」である。これは、図２１Ｂにおけるケースδ３である。この場合、不揮発ロジック回路３０１の出力部３０２ａ、３０２ｂからの出力データは「０」である。従って、入力部４０３の入力データは「０」である。これは、図２９Ｂにおけるケースζ１である。従って、出力部４０２からの出力データは「１」である。
（４）ケースθ４
入力部３０３の入力データは「１」、入力部３０４の入力データは「１」である。これは、図２１Ｂにおけるケースδ４である。この場合、不揮発ロジック回路３０１の出力部３０２ａ、３０２ｂからの出力データは「１」である。従って、入力部４０３の入力データは「１」である。これは、図２９Ｂにおけるケースζ２である。従って、出力部４０２からの出力データは「０」である。
以上のように、不揮発ロジック回路４９６は、入力データ「００」、「０１」、「１０」、「１１」に対して、それぞれ出力データ「１」、「１」、「１」、「０」を出力する。すなわち、コントロール部３０５、４０５にそれぞれ制御データ「１」、「１」が設定されている場合、不揮発ロジック回路４９６は、ＮＡＮＤ回路として動作することができる。
このように、本実施の形態における不揮発ロジック回路４９６は、不揮発ロジック回路３０１、４０１のコントロール部３０５、４０５の磁化状態を制御することにより、ＮＯＲ回路又はＮＡＮＤ回路として用いることができる。したがって、本実施の形態における不揮発ロジック回路４９６でＮＯＲ回路及びＮＡＮＤ回路を構成し、それらを組み合わせることにより、他の論理回路を組むことができる。
３．不揮発ロジック回路のデータ入出力原理
次に、本発明の第７の実施の形態に係る不揮発ロジック回路のデータ入出力原理については、第５の実施の形態（不揮発ロジック回路３０１）及び第６の実施の形態（不揮発ロジック回路４０１）と同様であるので、その説明を省略する。
４．不揮発ロジック回路を用いた論理ゲート
続いて、本発明の第７の実施の形態に係る不揮発ロジック回路を用いた論理ゲートの構成及び動作については、第５の実施の形態（不揮発ロジック回路３０１を用いた論理ゲート３８０：図２２）と第６の実施の形態（不揮発ロジック回路４０１を用いた論理ゲート４８０：図３０）とを組み合わせたもので実行可能であるので、その説明を省略する。ただし、信号伝達回路４９７は、例えば、図２２における比較器３８２と、ＭＴＪ参照素子３８３と、制御回路３８１のうちの比較器３８２とＭＴＪ参照素子３８３を制御する部分とで構成することができる。
本実施の形態の不揮発ロジック回路４９６においても、第５の実施の形態の不揮発ロジック回路３０１や、第６の実施の形態の不揮発ロジック回路４０１と同様の効果を得ることが出来る。更に、ＮＯＲ回路及びＮＡＮＤ回路を構成できるので、それらを組み合わせることにより、あらゆる論理回路を組むことができる。加えて、本実施の形態の不揮発ロジック回路４９６においても、技術的矛盾の発生しない限り、第５の実施の形態の不揮発ロジック回路３０１や、第６の実施の形態の不揮発ロジック回路４０１と同様に構成を変形することが出来る。
（第８の実施の形態）
１．不揮発ロジック回路の基本構成
以下、本発明の第８の実施の形態に係る不揮発ロジック回路の基本構成について説明する。図３３Ａは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。図３３Ｂは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成を示す平面図である。不揮発ロジック回路１０１は、入力部１０３、１０４と、出力部１０２ａ、１０２ｂと、コントロール部１０５と、導体層１０６とを具備している。
入力部１０３は、＋ｙ方向に延在する磁壁移動素子であり、垂直磁気異方性を有する強磁性層である。入力部１０３は、第１磁化固定領域１３４ａ、第２磁化固定領域１３４ｂ、及び磁化反転領域１３５を有している。磁化反転領域１３５は、第１磁化固定領域１３４ａと第２磁化固定領域１３４ｂとの間に挟まれている。第１磁化固定領域１３４ａの磁化方向は、実質的に＋ｚ方向に固定されている。第２磁化固定領域１３４ｂの磁化方向は、実質的に−ｚ方向に固定されている。磁化反転領域１３５の磁化方向は固定されておらず、−ｚ方向と＋ｚ方向との間で反転可能である。
ただし、磁化反転領域１３５は、後述されるように出力部１０２ａのセンサ層１２３ａと磁気的に結合している。そのため、磁化反転領域１３５の磁化の向きは、出力部１０２ａのセンサ層１２３ａの磁化状態に影響を与える。
磁化反転領域１３５の磁化方向が＋ｚ方向の場合、第２磁化固定領域１３４ｂと磁化反転領域１３５との間の境界近傍に、磁壁ＤＷが形成される。この入力部１０３の磁化状態は、以下、「第１磁化状態ＭＳ１」と参照される。一方、磁化反転領域１３５の磁化方向が−ｚ方向の場合、第１磁化固定領域１３４ａと磁化反転領域１３５との間の境界近傍に、磁壁ＤＷが形成される。この入力部１０３の磁化状態は、以下、「第２磁化状態ＭＳ２」と参照される。これら入力部１０３の磁化状態、すなわち、磁化反転領域１３５の磁化方向は、書き込み電流をｙ方向に流すことにより変化させることができる。書き込み電流は、第１磁化固定領域１３４ａに接続された第１入力端子１６３ａと、第２磁化固定領域１３４ｂに接続された第２入力端子１６３ｂとの間に流される。
具体的には、例えば、磁化状態を第１磁化状態ＭＳ１から第２磁化状態ＭＳ２に変化させるために、第１書き込み電流ＩＷ１が、第１入力端子１６３ａから第２入力端子１６３ｂに流される。この場合、−ｚ方向のスピン偏極電子が、第２磁化固定領域１３４ｂから磁化反転領域１３５に供給される。スピントルク効果により、磁壁ＤＷが駆動され、第２磁化固定領域１３４ｂ側から第１磁化固定領域１３４ａ側に移動する。その結果、磁化反転領域１３５の磁化方向が−ｚ方向に反転し、第２磁化状態ＭＳ２が得られる。一方、磁化状態を第２磁化状態ＭＳ２から第１磁化状態ＭＳ１に変化させるために、第２書き込み電流ＩＷ２が、第２入力端子１６３ｂから第１入力端子１６３ａに流される。この場合、＋ｚ方向のスピン偏極電子が、第１磁化固定領域１３４ａから磁化反転領域１３５に供給される。スピントルク効果により、磁壁ＤＷが駆動され、第１磁化固定領域１３４ａ側から第２磁化固定領域１３４ｂ側に移動する。その結果、磁化反転領域１３５の磁化方向が＋ｚ方向に反転し、第１磁化状態ＭＳ１が得られる。
このように、第１磁化固定領域１３４ａと第２磁化固定領域１３４ｂとの間を流れる書き込み電流により、磁壁ＤＷが移動する。これにより、磁化反転領域１３５の磁化方向が反転し、入力部１０３の磁化状態が変化する。すなわち、入力部１０３に入力データが入力される。第１磁化状態ＭＳ１と第２磁化状態ＭＳ２のいずれが得られるかは、その書き込み電流の方向に依存する。言い換えれば、書き込み電流の方向を制御することにより、入力部１０３に入力する入力データを設定することができる。
同様に、入力部１０４は、＋ｙ方向に延在する磁壁移動素子であり、垂直磁気異方性を有する強磁性層である。入力部１０４は、第１磁化固定領域１４４ａ、第２磁化固定領域１４４ｂ、及び磁化反転領域１４５を有している。これらは、それぞれ入力部１０３の第１磁化固定領域１３４ａ、第２磁化固定領域１３４ｂ、及び磁化反転領域１３５と同じなので、その説明を省略する。ただし、磁化反転領域１４５は、後述されるように出力部１０２ｂのセンサ層１２３ｂと磁気的に結合している。そのため、磁化反転領域１４５の磁化の向きは、出力部１０２ｂのセンサ層１２３ｂの磁化状態に影響を与える。入力部１０４は、入力部１０３とｘ方向に平行に並んで設けられている。
同様に、コントロール部１０５は、＋ｙ方向に延在する磁壁移動素子であり、垂直磁気異方性を有する強磁性層である。コントロール部１０５は、第１磁化固定領域１５４ａ、第２磁化固定領域１５４ｂ、及び磁化反転領域１５５を有している。これらは、それぞれ入力部１０３の第１磁化固定領域１３４ａ、第２磁化固定領域１３４ｂ、及び磁化反転領域１３５と同じなので、その説明を省略する。ただし、磁化反転領域１５５は、後述されるように出力部１０２ａのセンサ層１２３ａ、及び出力部３０２ｂのセンサ層３２３ｂと磁気的に結合している。そのため、磁化反転領域１５５の磁化の向きは、出力部１０２ａのセンサ層１２３ａ及び出力部１０２ｂのセンサ層１２３ｂの磁化状態に影響を与える。コントロール部１０５は、入力部１０３と入力部１０４との間に、入力部１０３及び入力部１０４とｘ方向に平行に直線状に並んで設けられている。
コントロール部１０５において、室温で動作可能であり、論理素子とメモリを兼ね備えた不揮発ロジック回路を実現する、という意味では、磁化反転領域１５５は磁化が固定された強磁性層であってもよい。しかしながら、この場合は後述する論理種（例示：ＮＯＲ、ＡＮＤ）の変更が不可能であるため、再構成可能な不揮発ロジック回路とするためには、磁化の向きが変更可能な強磁性層とする。
入力部１０３、１０４、コントロール部１０５を構成する垂直磁気異方性を有する膜は、第１の実施の形態に記載の記憶層Ａ３３に用いられるような膜を用いることができる。
出力部１０２ａは、ＴＭＲ素子であり、＋ｚ方向に積層されたセンス層１２３ａ、バリア層１２２ａ、及びリファレンス層１２１ａ（ＭＴＪ素子）を備えている。出力部１０２ａｂは、ＴＭＲ素子であり、＋ｚ方向に積層されたセンス層１２３ｂ、バリア層１２２ｂ、及びリファレンス層１２１ｂ（ＭＴＪ素子）を備えている。これらは、それぞれ第５の実施の形態における出力部３０２ａ、３０２ｂのセンス層３２３ａ、３２３ｂバリア層３２２ａ、３２２ｂ、及びリファレンス層３２１ａ、３２１ｂと同じなので、その説明を省略する。ただし、磁化反転領域１３５、１４５、１５５は、出力部１０２ａのセンサ層１２３ａ、及び出力部３０２ｂのセンサ層３２３ｂと磁気的に結合している。
入力部１０３の磁化反転領域１３５、入力部１０４の磁化反転領域１４５、及びコントロール部１０５の磁化反転領域１５５は、その上側（＋ｚ方向側）において、ｘ方向に延伸する導体層１０６の下側に接続されている。出力部１０２ａ、１０２ｂのセンス層１２３ａ、１２３ｂは、その下側（−ｚ方向側）において、導体層１０６の上側に接続されている。入力部１０３の第１磁化固定領域１３４ａ、第２磁化固定領域１３４ｂは、それぞれ第１入力端子１６３ａ、第２入力端子１６３ｂに接続されている。入力部１０４の第１磁化固定領域１４４ａ、第２磁化固定領域１４４ｂは、それぞれ第１入力端子１６４ａ、第２入力端子１６４ｂに接続されている。コントロール部１０５の第１磁化固定領域１５４ａ、第２磁化固定領域１５４ｂは、それぞれ第１制御端子１６５ａ、第２制御端子１６５ｂに接続されている。なお、出力部１０２ａ、１０２ｂにおけるリファレンス層１２１ａ、１２１ｂには、それぞれ出力端子（図示されず）が接続されている。
導体層１０６、第１入力端子１６３ａ、１６４ａ、第２入力端子１６３ｂ、１６４ｂ、第１制御端子１６５ａ、第２制御端子１６５ｂ、出力端子（図示されず）は、Ｃｕ、Ａｌ、Ｗに例示される半導体素子の通常の配線や端子（ビア）などに用いられる材料を用いることができる。
入力部１０３と入力部１０４とコントロール部１０５と出力部１０２ａ、３０２ｂのｘｙ平面で見た位置関係は、入力部１０３の磁化反転領域１３５とコントロール部１０５の磁化反転領域１５５との間に出力部１０２ａが配置され、コントロール部３０５の磁化反転領域１５５と入力部１０４の磁化反転領域１４５との間に出力部１０２ｂが配置され、それらがｘ方向に一直線上に並んでいることが好ましい。あるいは、以下のように設定することができる。
ここで、出力部１０２ａ（センス層１２３ａ）の重心は、入力部１０３の磁化反転領域１３５の重心及びコントロール部１０５の磁化反転領域１５５の重心に対して、そのｘｙ平面においてずれている。つまり、そのｘｙ平面において、出力部１０２ａ（センス層１２３ａ）と入力部１０３の磁化反転領域１３５及びコントロール部１０５の磁化反転領域１５５とを出力部１０２ａの底面を含む平面（ｘｙ平面）に射影したとき、出力部１０２ａ（センス層１２３ａ）の射影の重心の位置は、入力部１０３の磁化反転領域１３５の射影の重心の位置から＋ｘ方向に、コントロール部１０５の磁化反転領域１５５の射影の重心の位置から−ｘ方向に、それぞれずれている。
同様に、出力部１０２ｂ（センス層１２３ｂ）の重心は、入力部１０４の磁化反転領域１４５の重心及びコントロール部１０５の磁化反転領域１５５の重心に対して、そのｘｙ平面においてずれている。つまり、そのｘｙ平面において、出力部１０２ｂ（センス層１２３ｂ）と入力部１０４の磁化反転領域１４５及びコントロール部１０５の磁化反転領域１５５とを出力部１０２ｂの底面を含む平面（ｘｙ平面）に射影したとき、出力部１０２ｂ（センス層１２３ｂ）の射影の重心の位置は、入力部１０４の磁化反転領域１４５の射影の重心の位置から−ｘ方向に、コントロール部１０５の磁化反転領域１５５の射影の重心の位置から＋ｘ方向に、それぞれずれている。
以上のような位置関係を有することにより、後述されるように、入力部１０３、１０４の磁化反転領域１３５、１４５、及びコントロール部１０５の磁化反転領域１５５からの漏洩磁界が、出力部１０２ａ（センス層１２３ａ）、１０２ｂ（センス層１２３ｂ）に影響を及ぼし、その磁化状態を変化させることが可能となる。なお、図の例では、入力部１０３、１０４、コントロール部１０５、及び出力部１０２ａ、１０２ｂのｘｙ断面形状が矩形である。しかし、本発明はこの例に限定されるものではなく、後述される磁化状態の変化が可能であれば、他の断面形状（例示：楕円）を有していてもよい。
２．不揮発ロジック回路の動作原理
次に、本発明の第８の実施の形態に係る不揮発ロジック回路の動作原理について説明する。
図３４Ａ及び図３４Ｂは、本発明の第８の実施の形態に係る磁化反転領域、及びセンス層の磁化方向の関係を示す表である。ただし、「Ａ」は入力部１０３（磁化反転領域１３５）に書き込まれる入力データを示す。「Ｂ」は入力部１０４（磁化反転領域１４５）に書き込まれる入力データを示す。「ａ」は磁化反転領域１３５の磁化方向を示す。「ｂ」は磁化反転領域１４５の磁化方向を示す。「ｌ」は磁化反転領域１５５の磁化方向を示す。「ｐ」はセンス層１２３ａの磁化方向を示す。「ｑ」はセンス層１２３ｂの磁化方向を示す。「ｏｕｔ」は出力データを示す。また、白丸にバツ印は−ｚ方向の磁化を示す。白丸に黒点印は＋ｚ方向の磁化を示す。上向き矢印は＋ｙ方向の磁化を示す。右向き矢印は＋ｘ方向の磁化を示す。左向き矢印は−ｘ方向の磁化を示す。
また、この図において、入力部１０３の磁化反転領域１３５の磁化方向が−ｚ方向の場合、入力部１０３の入力データを「０」とする。一方、＋ｚ方向の場合、入力データを「１」とする。入力部１０４（入力データと磁化反転領域１４５の磁化方向との関係）、コントロール部１０５（制御データと磁化反転領域１５５の磁化方向との関係）についても、入力部１０３と同様である。
図３４Ａについて説明する。図３４Ａは、コントロール部１０５の磁化反転領域１５５の磁化の向きが−ｚ方向（制御データ「０」）に予め設定されている場合を示している。
（１）ケースκ１
入力部１０３の入力データ（「Ａ」）は「０」であり、磁化反転領域１３５の磁化の向き（「ａ」）は、−ｚ方向である。入力部１０４の入力データ（「Ｂ」）は「０」であり、磁化反転領域１４５の磁化の向き（「ｂ」）は、−ｚ方向である。コントロール部１０５の制御データは「０」であり、磁化反転領域１５５の磁化の向き（「ｌ」）は−ｚ方向である。このとき、出力部１０２ａのセンス層１２３ａには、入力部１０３による−ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部１０５による＋ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部１０２ａのセンス層１２３ａの磁化の向き（「ｐ」）は、両磁界が概ね打ち消し合うため、磁化容易軸方向である＋ｙ方向になる。同様に、このとき、出力部１０２ｂのセンス層１２３ｂには、入力部１０４による＋ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部１０５による−ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部１０２ｂのセンス層１２３ｂの磁化の向き（「ｑ」）は、両磁界が概ね打ち消し合うため、磁化容易軸方向である＋ｙ方向になる。その結果、出力部１０２ａのリファレンス層１２１ａとセンス層３２３ａの磁化方向は平行になり、出力部１０２ａのＭＴＪは低抵抗となる。同様に、出力部１０２ｂのリファレンス層１２１ｂとセンス層３２３ｂの磁化方向は平行になり、出力部１０２ｂのＭＴＪは低抵抗となる。この両出力部が低抵抗である場合の出力データ（「ｏｕｔ」）を「１」と設定する。
（２）ケースκ２
入力部１０３の入力データは「０」であり、磁化反転領域１３５の磁化の向きは、−ｚ方向である。入力部１０４の入力データは「１」であり、磁化反転領域１４５の磁化の向きは、＋ｚ方向である。コントロール部１０５の制御データは「０」であり、磁化反転領域１５５の磁化の向きは−ｚ方向である。このとき、出力部１０２ａのセンス層１２３ａには、入力部１０３による−ｘ方向成分を有する磁界と、コントロール部１０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ａのセンス層１２３ａの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向である＋ｙ方向になる。一方、このとき、出力部１０２ｂのセンス層１２３ｂには、入力部１０４による−ｘ方向成分を有する磁界と、コントロール部１０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ｂのセンス層１２３ｂの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な−ｘ方向になる。その結果、出力部１０２ａのリファレンス層１２１ａとセンス層１２３ａの磁化方向は平行になり、出力部１０２ａのＭＴＪは低抵抗となる。一方、出力部１０２ｂのリファレンス層１２１ｂとセンス層１２３ｂの磁化方向は互いに９０度ずれた状態になり、出力部１０２ｂのＭＴＪは平行な場合と比較して高抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データを「０」と設定する。
（３）ケースκ３
入力部１０３の入力データは「１」であり、磁化反転領域１３５の磁化の向きは、＋ｚ方向である。入力部１０４の入力データは「０」であり、磁化反転領域１４５の磁化の向きは、−ｚ方向である。コントロール部１０５の制御データは「０」であり、磁化反転領域１５５の磁化の向きは−ｚ方向である。このとき、出力部１０２ａのセンス層１２３ａには、入力部１０３による＋ｘ方向成分を有する磁界と、コントロール部１０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ａのセンス層１２３ａの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な＋ｘ方向になる。一方、このとき、出力部１０２ｂのセンス層１２３ｂには、入力部１０４による＋ｘ方向成分を有する磁界と、コントロール部１０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ｂのセンス層１２３ｂの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向である＋ｙ方向になる。その結果、出力部１０２ａのリファレンス層１２１ａとセンス層１２３ａの磁化方向は互いに９０度ずれた状態になり、出力部１０２ａのＭＴＪは平行な場合と比較して高抵抗となる。一方、出力部１０２ｂのリファレンス層１２１ｂとセンス層１２３ｂの磁化方向は平行になり、出力部１０２ｂのＭＴＪは低抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データを「０」と設定する。
（４）ケースκ４
入力部１０３の入力データは「１」であり、磁化反転領域１３５の磁化の向きは、＋ｚ方向である。入力部１０４の入力データは「１」であり、磁化反転領域１４５の磁化の向きは、−ｚ方向である。コントロール部１０５の制御データは「０」であり、磁化反転領域１５５の磁化の向きは−ｚ方向である。このとき、出力部１０２ａのセンス層１２３ａには、入力部１０３による＋ｘ方向成分を有する磁界と、コントロール部１０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ａのセンス層１２３ａの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な＋ｘ方向になる。同様に、このとき、出力部１０２ｂのセンス層１２３ｂには、入力部１０４による−ｘ方向成分を有する磁界と、コントロール部１０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ｂのセンス層１２３ｂの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な−ｘ方向になる。その結果、出力部１０２ａのリファレンス層１２１ａとセンス層１２３ａの磁化方向は互いに９０度ずれた状態になり、出力部１０２ａのＭＴＪは平行な場合と比較して高抵抗となる。同様に、出力部１０２ｂのリファレンス層１２１ｂとセンス層１２３ｂの磁化方向は互いに９０度ずれた状態になり、出力部１０２ｂのＭＴＪは平行な場合と比較して高抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データを「０」と設定する。
以上のように、不揮発ロジック回路３０１は、入力データ「００」、「０１」、「１０」、「１１」に対して、それぞれ出力データ「１」、「０」、「０」、「０」を出力する。すなわち、コントロール部１０５に制御データ「０」が設定されている場合、不揮発ロジック回路１０１は、ＮＯＲ回路として動作することができる。
次に、図３４Ｂについて説明する。図３４Ｂは、コントロール部１０５のバイアス層１５３の磁化の向きが＋ｚ方向（制御データ「１」）に予め設定されている場合を示している。
（１）ケースλ１
入力部１０３の入力データ（「Ａ」）は「０」であり、磁化反転領域１３５の磁化の向き（「ａ」）は、−ｚ方向である。入力部１０４の入力データ（「Ｂ」）は「０」であり、磁化反転領域１４５の磁化の向き（「ｂ」）は、−ｚ方向である。コントロール部１０５の制御データは「１」であり、磁化反転領域１５５の磁化の向き（「ｌ」）は＋ｚ方向である。このとき、出力部１０２ａのセンス層１２３ａには、入力部１０３による−ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部１０５による−ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部１０２ａのセンス層１２３ａの磁化の向き（「ｐ」）は、両磁界が概ね強め合うため、両磁界と略平行な−ｘ方向になる。同様に、このとき、出力部１０２ｂのセンス層１２３ｂには、入力部１０４による＋ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部１０５による＋ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部１０２ｂのセンス層１２３ｂの磁化の向き（「ｑ」）は、両磁界が概ね強め合うため、両磁界と略平行な＋ｘ方向になる。その結果、出力部１０２ａのリファレンス層１２１ａとセンス層１２３ａの磁化方向は互いに９０度ずれた状態になり、出力部１０２ａのＭＴＪは平行な場合と比較して高抵抗となる。同様に、出力部１０２ｂのリファレンス層１２１ｂとセンス層１２３ｂの磁化方向は互いに９０度ずれた状態になり、出力部１０２ｂのＭＴＪは平行な場合と比較して高抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データ（「ｏｕｔ」）を「０」と設定する。
（２）ケースλ２
入力部１０３の入力データは「０」であり、磁化反転領域１３５の磁化の向きは、−ｚ方向である。入力部１０４の入力データは「１」であり、磁化反転領域１４５の磁化の向きは、＋ｚ方向である。コントロール部１０５の制御データは「１」であり、磁化反転領域１５５の磁化の向きは＋ｚ方向である。このとき、出力部１０２ａのセンス層１２３ａには、入力部１０３による−ｘ方向成分を有する磁界と、コントロール部１０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ａのセンス層１２３ａの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な−ｘ方向になる。一方、このとき、出力部１０２ｂのセンス層１２３ｂには、入力部１０４による−ｘ方向成分を有する磁界と、コントロール部１０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ｂのセンス層１２３ｂの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向の＋ｙ方向になる。その結果、出力部１０２ａのリファレンス層１２１ａとセンス層１２３ａの磁化方向は互いに９０度ずれた状態になり、出力部１０２ａのＭＴＪは平行な場合と比較して高抵抗となる。一方、出力部１０２ｂのリファレンス層１２１ｂとセンス層１２３ｂの磁化方向は平行になり、出力部１０２ｂのＭＴＪは低抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データを「０」と設定する。
（３）ケースλ３
入力部１０３の入力データは「１」であり、磁化反転領域１３５の磁化の向きは＋ｚ方向である。入力部１０４の入力データは「０」であり、磁化反転領域１４５の磁化の向きは、−ｚ方向である。コントロール部１０５の制御データは「１」であり、磁化反転領域１５５の磁化の向きは＋ｚ方向である。このとき、出力部１０２ａのセンス層１２３ａには、入力部１０３による＋ｘ方向成分を有する磁界と、コントロール部１０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ａのセンス層１２３ａの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向の＋ｙ方向になる。一方、このとき、出力部１０２ｂのセンス層１２３ｂには、入力部１０４による＋ｘ方向成分を有する磁界と、コントロール部１０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ｂのセンス層１２３ｂの磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な＋ｘ方向になる。その結果、出力部１０２ａのリファレンス層１２１ａとセンス層１２３ａの磁化方向は平行になり、出力部１０２ａのＭＴＪは低抵抗となる。一方、出力部１０２ｂのリファレンス層１２１ｂとセンス層１２３ｂの磁化方向は互いに９０度ずれた状態になり、出力部１０２ｂのＭＴＪは平行な場合と比較して高抵抗となる。この両出力部の少なくとも一方が低抵抗でない場合の出力データを「０」と設定する。
（４）ケースλ４
入力部１０３の入力データは「１」であり、磁化反転領域１３５の磁化の向きは＋ｚ方向である。入力部１０４の入力データは「１」であり、磁化反転領域１４５の磁化の向きは、＋ｚ方向である。コントロール部１０５の制御データは「１」であり、磁化反転領域１５５の磁化の向きは＋ｚ方向である。このとき、出力部１０２ａのセンス層１２３ａには、入力部１０３による＋ｘ方向成分を有する磁界と、コントロール部１０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ａのセンス層１２３ａの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向の＋ｙ方向になる。同様に、このとき、出力部１０２ｂのセンス層１２３ｂには、入力部１０４による−ｘ方向成分を有する磁界と、コントロール部１０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部１０２ｂのセンス層１２３ｂの磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向の＋ｙ方向になる。その結果、出力部１０２ａのリファレンス層１２１ａとセンス層１２３ａの磁化方向は平行になり、出力部１０２ａのＭＴＪは低抵抗となる。同様に、出力部１０２ｂのリファレンス層１２１ｂとセンス層１２３ｂの磁化方向は平行になり、出力部１０２ｂのＭＴＪは低抵抗となる。この両出力部が低抵抗である場合の出力データを「１」と設定する。
以上のように、不揮発ロジック回路３０１は、入力データ「００」、「０１」、「１０」、「１１」に対して、それぞれ出力データ「０」、「０」、「０」、「１」を出力する。すなわち、コントロール部１０５に制御データ「１」が設定されている場合、不揮発ロジック回路１０１は、ＡＮＤ回路として動作することができる。
このように、本実施の形態における不揮発ロジック回路１０１は、磁化反転領域１５５の磁化状態を制御することにより、ＮＯＲ回路又はＡＮＤ回路として用いることができる。したがって、本実施の形態における不揮発ロジック回路１０１でＮＯＲ回路及びＡＮＤ回路を構成し、それらを組み合わせることにより、他の論理回路を組むことができる。
３．不揮発ロジック回路のデータ入出力原理
次に、本発明の第８の実施の形態に係る不揮発ロジック回路のデータ入出力原理について図３３Ａ、図３３Ｂを参照して説明する。不揮発ロジック回路１０１に対するデータの入力は、コントロール部１０５、入力部１０３、１０４の磁壁移動素子に対してデータを書き込むことで行う。一方、不揮発ロジック回路１０１からのデータの出力は、出力部１０２ａ、１０２ｂのＴＭＲ素子のデータの読み出しにより行う。
まず、コントロール部１０５について説明する。コントロール部１０５は、不揮発ロジック回路１０１の動作前に、事前に制御データが書き込まれる（コントロール部１０５に制御データが入力される）。すなわち、コントロール部１０５の磁壁移動素子を、例えば、制御データの「０」又は「１」に対応して、第１磁化状態ＭＳ１又は第２磁化状態ＭＳ２にすることで、その書き込みを行う。第１磁化状態ＭＳ１又は第２磁化状態ＭＳ２する方法については、既述の通りである。その制御データが書き込まれることにより、不揮発ロジック回路１０１をＮＯＲ回路及びＡＮＤ回路のいずれか一方に設定することができる。
次に、入力部１０３、１０４について説明する。まず、入力部１０３は、不揮発ロジック回路１０１の動作中に、入力データが書き込まれる（入力部１０３に入力データが入力される）。すなわち、入力部１０３の磁壁移動素子を、例えば、入力データの「０」又は「１」に対応して、第１磁化状態ＭＳ１又は第２磁化状態ＭＳ２にすることで、その書き込みを行う。第１磁化状態ＭＳ１又は第２磁化状態ＭＳ２する方法については、既述の通りである。
更に、入力部１０４は、不揮発ロジック回路１０１の動作中に、入力データが書き込まれる（入力部１０４に入力データが入力される）。すなわち、入力部１０４の磁壁移動素子を、例えば、入力データの「０」又は「１」に対応して、第１磁化状態ＭＳ１又は第２磁化状態ＭＳ２にすることで、その書き込みを行う。第１磁化状態ＭＳ１又は第２磁化状態ＭＳ２する方法については、既述の通りである。
以上のようにして、不揮発ロジック回路１０１に対するデータの入力が行われる。このデータ入力により、コントロール部１０５、入力部１０３、１０４はそれらのデータを反映した所望の磁化状態となる。その結果、図３４Ａ〜図３４Ｂに示すように、コントロール部１０５、入力部１０３、１０４からの漏洩磁界（合成磁界）により、出力部１０２ａ、１０２ｂに出力データが書き込まれる。
次に、出力部１０２ａ、１０２ｂからのデータの読み出しについては、第５の実施の形態と同様であるので、その説明を省略する。
４．不揮発ロジック回路を用いた論理ゲート
続いて、本発明の第８の実施の形態に係る不揮発ロジック回路を用いた論理ゲートの構成及び動作について図２２を参照して説明する。本実施の形態においても、不揮発ロジック回路１０１を用いた論理ゲートの一例として図２２の構成を用いることができる。
制御回路３８１は、不揮発ロジック回路１０１の事前の設定動作として、制御データの供給に応答して、その制御データに対応する大きさ及び向きを有する書込み電流ＩＷを生成する。そして、端子Ｃｏｎｔｒｏｌ及び端子３９２を介して、不揮発ロジック回路１０１の第１制御端子１６５ａとコントロール部１０５と第２制御端子１６５ｂの経路に供給する。これにより、コントロール部１０５（磁化反転領域１５５）へ制御データを設定できる。その結果、不揮発ロジック回路１０１を所望の論理演算回路（例示：ＮＯＲ回路）に設定できる。
また、制御回路３８１は、不揮発ロジック回路１０１の動作として、まず、第１入力データの供給に応答して、その第１入力データに対応する大きさ及び向きを有する書込み電流ＩＷ１を生成する。そして、端子ＩＮ１及び端子３９２を介して、不揮発ロジック回路１０１の第１入力端子１６３ａと入力部１０３と第２入力端子１６３ｂの経路に供給する。次に、第２入力データの供給に応答して、その第２入力データに対応する大きさ及び向きを有する書込み電流ＩＷ２を生成する。そして、端子ＩＮ２及び端子３９２を介して、不揮発ロジック回路１０１の第１入力端子１６４ａと入力部１０４と第２入力端子１６４ｂの経路に供給する。これらにより、入力部１０３、１０４へ入力データ（第１入力データ、第２入力データ）を入力できる。その後、制御回路３８１は、読み出し電流ＩＲを生成する。そして、端子３９１及び端子３９２を介して、出力端子（図示されず）と出力部１０２ａと導体層１０６と出力部１０２ｂと他の出力端子（図示されず）の経路に流す。そのとき、出力部１０２ａ及び出力部１０２ｂのＭＴＪの抵抗値に対応する電圧（出力電圧）が端子Ｏｕｔから比較器３８２へ出力される。比較器３８２は、不揮発ロジック回路１０１からの出力電圧と、ＭＴＪ参照素子３８３からの参照電圧とを比較して、最終的な出力データを出力する。これにより、不揮発ロジック回路１０１は、入力データに対して所望の論理演算結果を示す出力データを出力することができる。
以上の構成及び動作により、不揮発ロジック回路１０１を所望の論理回路に設定すると共に、その不揮発ロジック回路１０１への入力データの入力、及びその不揮発ロジック回路１０１からの出力データの出力を実行することが可能となる。
本実施の形態の不揮発ロジック回路１０１は、コントロール部１０５に入力する制御データ（構成情報）を変更することで、その論理を再構成することができる。すなわち、本実施の形態の不揮発ロジック回路１０１は、読書き分離型の磁壁移動素子（コントロール部１０５、入力部１０３、１０４）及びＭＴＪ（出力部１０２ａ、１０２ｂ）を用いて、再構成可能な論理回路を実現することができる。
本実施の形態の不揮発ロジック回路は、構成情報（制御データ）をコントロール部１０５に格納している。このコントロール部１０５は、磁壁移動素子を用いた不揮発メモリとみることができる。この不揮発メモリを用いることで、電源オフ時に構成情報を保持しておくＳＲＡＭを有する必要がない。したがって、ＦＰＧＡで問題となる併設する不揮発メモリによる面積増大を解決することができる。
また、本実施の形態の不揮発ロジック回路は、コントロール部１０５、記憶部１０３、１０４、出力部１０２ａ、１０２ｂが磁壁移動素子のような磁気抵抗素子を用いている。しかし、それらは全体として論理素子と不揮発メモリとを兼ね備えた素子として機能している。そのため、磁気抵抗素子を用いていても、全体として素子のサイズを小さく抑えることができる。また、磁気抵抗素子は室温動作が可能であることから、本実施の形態の不揮発ロジック回路は室温で動作可能である。
以上のように、本発明では、素子の面積増大を抑えつつ、再構成可能な不揮発ロジック回路素子を提供することができる。
本実施の形態において、参照電圧のレベルの設定を変更することで、不揮発ロジック回路１０１のロジックを変更することができる。例えば、図３４Ａにおいて、ケースκ４の出力を「０」とし、他のケースκ１〜κ３の出力を「１」と設定すれば、元々ＮＯＲ論理だったものをＮＡＮＤ論理とすることができる。この場合、出力部１０２ａ、１０２ｂのＭＴＪの抵抗値が最大の場合を「１」と設定し、それ以外を「０」と設定する。同様に、図３４Ｂにおいて、ケースλ１の出力を「０」とし、他のケースλ２〜λ４の出力を「１」と設定すれば、元々ＡＮＤ論理だったものをＯＲ論理とすることができる。この場合、出力部１０２ａ、１０２ｂのＭＴＪの抵抗値が最大の場合を「１」と設定し、それ以外を「０」と設定する。
本実施の形態において、コントロール部１０５は、入力部１０３と入力部１０４との間に設けられている。しかし、本実施の形態において、これら入力部１０３、１０４、コントロール部１０５の配列順序は自由である。それは、図３４Ａや図３４Ｂに示されるように、ケースκ１やケースλ４のような出力部１０２ａ、１０２ｂの磁化方向がいずれも＋ｙ方向の場合に出力データを「１」とし、他のケースの場合に出力データを「０」としているためである。その結果、結局、入力部１０３、１０４、コントロール部１０５の相対的な位置関係は関係なくなる。
また、本実施の形態において、出力部１０２ａ、１０２ｂと入力部１０３、１０４、コントロール部１０５との関係は、図３３Ａ及び図３３Ｂの場合に限定されるものではない。図３５Ａ〜図３５Ｄは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の変形例を示す模式図である。
例えば、図３５Ａに示すように、出力部１０２ａ、１０２ｂのセンス層１２３ａ、１２３ｂは、入力部１０３、１０４、コントロール部１０５に対して重なる（オーバーラップする）配置となってもよい。入力部１０３の磁化反転領域１３５や入力部１０４の磁化反転領域１４５やコントロール部１０５の磁化反転領域１５５は、それらのエッジにおいて漏洩磁界が最大となる。そのため、重なる（オーバーラップする）配置とすることで、センス層１２３ａ、１２３ｂの感度をより高めることができる。この場合、各センス層のｘ方向の長さは、各入力部とコントロール部との間隔よりも大きくなっている。このとき、重なる（オーバーラップする）配置となる部分は、図３５Ｂに示すようにセンス層１２３ａ、１２３ｂだけであってもよいし、図３５Ｃに示すように出力部１０２ａ、１０２ｂ全体であってもよい。
また、図３５Ｄに示すように、出力部１０２ａ、１０２ｂのセンス層１２３ａ、１２３ｂは、入力部１０３、１０４、コントロール部１０５に対して＋ｙ方向にずれる配置となってもよい。各出力部を＋ｙ方向にずらすと、左右にある入力部及びコントロール部の磁化が互いに平行になった場合に、センス層の磁化を＋ｙ方向に向かせ易くなるというメリットがある。この場合にも、図３５Ｂや図３５Ｃのように重なる配置となっていてもよい。
また、本実施の形態において、出力部１０２ａ、１０２ｂのセンス層１２２ａ、１２２ｂの形状は、図３３Ａ及び図３３Ｂの場合に限定されるものではない。図３６Ａ〜図３６Ｃは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の他の変形例を説明する図である。図３６Ａに示すように、出力部１０２ａ、１０２ｂのセンス層は大きい１つのセンス層１２３であっても良い。この場合、センス層１２３は多磁区構造となる。そして、例えば図３４Ａにおける「ｐ」及び「ｑ」は、図３６Ｂ（図３４Ａに対応）に示すように、出力部１０２ａ、１０２ｂのそれぞれの位置に対応する磁区の磁化方向（破線の囲みで示す「ｐ」及び「ｑ」）となる。このように構成することで、出力部の製造を容易にすることができる。更に、図３６Ｃに示すように、リファレンス層も含めて出力部（ＭＴＪ全体）は大きい一つの出力部１０２であってもよい。この場合も、センス層１２３は図３６Ｂのような多磁区構造となる。このように構成することで、出力部の製造を更に容易にすることができる。これらの場合でも、出力部に対して読み出し電流を供給する／引き出す出力端子は、図３３Ａの場合と同様の箇所に２か所設ける。
また、本実施の形態において、入力部１０３、１０４、コントロール部１０５の各磁化固定領域には、初期化用の磁化固定層（ハード層）が設けられていてもよい。図３７Ａ〜図３７Ｂは、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の更に他の変形例を説明する図である。図３７Ａでは、各磁化固定層が各磁化固定領域の下側（−ｚ方向）に隣接して設けられていている。ただし、磁化固定層の位置は、隣接されていれば任意である。このとき、例えば入力部１０４の磁化固定層１４８ａと磁化固定層１４８ｂとは、磁気特性が異なることが好ましい。磁化固定層の作用は反平行初期化を可能にし、かつ磁壁のピンサイトを形成するためである。なお、一方の磁化固定層が非磁性体であってもよい（図示されず）。更に、図３７Ｂに示すように、各磁化固定層が各磁化固定領域の上側（＋ｚ方向）に隣接して設けられていてもよい。上側に来る方が、直接の磁気結合ができる分、製造が容易である。
更に、本実施の形態において、不揮発ロジック回路１０１における各部の位置関係は、図３３Ａ及び図３３Ｂの場合に限定されるものではない。図３８は、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の別の変形例を示す斜視図である。図３８に示すように、入力部１０３、１０４、コントロール部１０５と出力部１０２ａ、１０２ｂとの上下（ｚ方向）関係は逆でもよい。図３７Ａや図３７Ｂで示す磁化固定層（ハード層）を設ける場合、図３８のような順番で不揮発ロジック回路１０１を構成することが製造上好ましい。
更に、本実施の形態において、不揮発ロジック回路１０１における各部の数は、図３３Ａ及び図３３Ｂの場合に限定されるものではない。図３９は、本発明の第８の実施の形態に係る不揮発ロジック回路の構成の更に別の変形例を示す模式図である。図３９に示されるように、入力部及び出力部は複数であってもよい。この図の例では、入力部１０７、１０８が追加され、出力部１０２ｃ、１０２ｄが追加されている。このとき、例えば、全ての入力部の記憶層とコントロール部のバイアス層とが＋ｚ方向（又は−ｚ方向）のとき、出力データが「１」で、それ以外は「０」とすれば、図３４Ａや図３４Ｂと同様に、ＮＯＲ演算やＡＮＤ演算などを実施することができる。
（第９の実施の形態）
１．不揮発ロジック回路の基本構成
以下、本発明の第９の実施の形態に係る不揮発ロジック回路の基本構成について説明する。図４０Ａは、本発明の第９の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。図４０Ｂは、本発明の第９の実施の形態に係る不揮発ロジック回路の構成を示す平面図である。不揮発ロジック回路２０１は、入力部２０３と、出力部２０２と、コントロール部２０５と、導体層２０６とを具備している。
不揮発ロジック回路２０１は、不揮発ロジック回路１０１（第８の実施の形態）と比較して、入力部及び出力部が１つずつ少ない他は、不揮発ロジック回路１０１と同様である。したがって、その説明を省略する。ただし、入力部２０３（第１磁化固定領域２３４ａ、磁化反転領域２３５、第２磁化固定領域２３４ｂ）、出力部２０２（リファレンス層２２１、バリア層２２２、センス層２２３）、コントロール部２０５（第１磁化固定領域２５４ａ、磁化反転領域２５５、第１磁化固定領域２５４ｂ）、及び導体層２０６は、それぞれ入力部１０３（第１磁化固定領域１３４ａ、磁化反転領域１３５、第２磁化固定領域１３４ｂ）、出力部１０２ａ（リファレンス層１２１ａ、バリア層１２２ａ、センス層１２３ａ）、コントロール部１０５（第１磁化固定領域１５４ａ、磁化反転領域１５５、第２磁化固定領域１５４ｂ）、及び導体層１０６に対応する。
２．不揮発ロジック回路の動作原理
次に、本発明の第９の実施の形態に係る不揮発ロジック回路の動作原理について説明する。
図４１Ａ及び図４１Ｂは、本発明の第９の実施の形態に係る磁化反転領域、及びセンス層の磁化方向の関係を示す表である。ただし、「Ａ」は入力部２０３に書き込まれる入力データを示す。「ａ」は磁化反転領域２３５の磁化方向を示す。「ｌ」は磁化反転領域２５５の磁化方向を示す。「ｒ」はセンス層２２３の磁化方向を示す。「ｏｕｔ」は出力データを示す。また、白丸にバツ印は−ｚ方向の磁化を示す。白丸に黒点印は＋ｚ方向の磁化を示す。上向き矢印は＋ｙ方向の磁化を示す。右向き矢印は＋ｘ方向の磁化を示す。左向き矢印は−ｘ方向の磁化を示す。
また、この図において、入力部２０３の磁化反転領域２３５の磁化方向が−ｚ方向の場合、入力部２０３の入力データを「０」とする。一方、磁化反転領域２３５の磁化方向が＋ｚ方向の場合、入力部２０３の入力データを「１」とする。逆に、コントロール部２０５の磁化反転領域２５５の磁化方向が＋ｚの場合、コントロール部２０５の制御データを「０」とする。一方、磁化反転領域２５５の磁化方向が−ｚの場合、コントロール部２０５の制御データを「１」とする。
図４１Ａについて説明する。図４１Ａは、コントロール部２０５の磁化反転領域２５５の磁化の向きが＋ｚ方向（制御データ「０」）に予め設定されている場合を示している。
（１）ケースμ１
入力部２０３の入力データ（「Ａ」）は「０」であり、磁化反転領域２３５の磁化の向き（「ａ」）は、−ｚ方向である。コントロール部２０５の制御データは「０」であり、磁化反転領域２５５の磁化の向き（「ｌ」）は＋ｚ方向である。このとき、出力部２０２のセンス層２２３には、入力部２０３による−ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部２０５による−ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部２０２のセンス層２２３の磁化の向き（「ｒ」）は、両磁界が強め合うため、両磁界と略平行な−ｘ方向になる。その結果、出力部２０２のリファレンス層２２１とセンス層２２３の磁化方向は互いに９０度ずれた状態になり、出力部２０２のＭＴＪは平行な場合と比較して高抵抗となる。この出力部２０２が高抵抗である場合の出力データ（「ｏｕｔ」）を「０」と設定する。
（２）ケースμ２
入力部２０３の入力データは「１」であり、磁化反転領域２３５の磁化の向きは、＋ｚ方向である。コントロール部２０５の制御データは「０」であり、磁化反転領域２５５の磁化の向きは＋ｚ方向である。このとき、出力部２０２のセンス層２２３には、入力部２０３による＋ｘ方向成分を有する磁界と、コントロール部２０５による−ｘ方向成分を有する磁界とが印加される。その結果、出力部２０２のセンス層２２３の磁化の向きは、両磁界が概ね打ち消し合うため、磁化容易軸方向である＋ｙ方向になる。その結果、出力部２０２のリファレンス層２２１とセンス層２２３の磁化方向は平行になり、出力部２０２のＭＴＪは低抵抗となる。この出力部２０２が低抵抗である場合の出力データを「１」と設定する。
以上のように、不揮発ロジック回路２０１は、入力データ「０」、「１」に対して、それぞれ出力データ「０」、「１」を出力する。すなわち、コントロール部２０５に制御データ「０」が設定されている場合、不揮発ロジック回路２０１は、Ｔｈｒｏｕｇｈ回路として動作することができる。
次に、図４１Ｂについて説明する。図４１Ｂは、コントロール部２０５のバイアス層２５３の磁化の向きが−ｚ方向（制御データ「１」）に予め設定されている場合を示している。
（１）ケースν１
入力部２０３の入力データ（「Ａ」）は「０」であり、磁化反転領域２３５の磁化の向き（「ａ」）は、−ｚ方向である。コントロール部２０５の制御データは「１」であり、磁化反転領域２５５の磁化の向き（「ｌ」）は−ｚ方向である。このとき、出力部２０２のセンス層２２３には、入力部２０３による−ｘ方向成分を有する磁界（漏洩磁界）と、コントロール部２０５による＋ｘ方向成分を有する磁界（漏洩磁界）とが印加される。その結果、出力部２０２のセンス層２２３の磁化の向き（「ｒ」）は、両磁界が概ね打ち消し合うため、磁化容易軸方向の＋ｙ方向になる。その結果、出力部２０２のリファレンス層２２１とセンス層２２３の磁化方向は平行になり、出力部２０２のＭＴＪは低抵抗となる。この出力部２０２が低抵抗である場合の出力データ（「ｏｕｔ」）を「１」と設定する。
（２）ケースν２
入力部２０３の入力データは「１」であり、磁化反転領域２３５の磁化の向きは、＋ｚ方向である。コントロール部２０５の制御データは「１」であり、磁化反転領域２５５の磁化の向きは−ｚ方向である。このとき、出力部２０２のセンス層２２３には、入力部２０３による＋ｘ方向成分を有する磁界と、コントロール部２０５による＋ｘ方向成分を有する磁界とが印加される。その結果、出力部２０２のセンス層２２３の磁化の向きは、両磁界が概ね強め合うため、両磁界と略平行な＋ｘ方向になる。その結果、出力部２０２のリファレンス層２２１とセンス層２２３の磁化方向は互いに９０度ずれた状態になり、出力部２０２のＭＴＪは平行な場合と比較して高抵抗となる。この出力部２０２が高抵抗である場合の出力データを「０」と設定する。
以上のように、不揮発ロジック回路２０１は、入力データ「０」、「１」に対して、それぞれ出力データ「１」、「０」を出力する。すなわち、コントロール部２０５に制御データ「１」が設定されている場合、不揮発ロジック回路２０１は、ＮＯＴ回路として動作することができる。
このように、本実施の形態における不揮発ロジック回路２０１は、磁化反転領域２５５の磁化状態を制御することにより、Ｔｈｒｏｕｇｈ回路又はＮＯＴ回路として用いることができる。したがって、本実施の形態における不揮発ロジック回路２０１でＴｈｒｏｕｇｈ回路及びＮＯＴ回路を構成し、それらを組み合わせることにより、他の論理回路を組むことができる。なお、出力データの設定において「１」と「０」とを逆にすれば、Ｔｈｒｏｕｇｈ回路及びＮＯＴ回路を上記とは逆にすることが出来る。
３．不揮発ロジック回路のデータ入出力原理
次に、本発明の第９の実施の形態に係る不揮発ロジック回路のデータ入出力原理について説明する。不揮発ロジック回路２０１に対するデータの入力は、コントロール部２０５、入力部２０３の磁壁移動素子に対してデータを書き込むことで行う。一方、不揮発ロジック回路２０１からのデータの出力は、出力部２０２のＴＭＲ素子のデータの読み出しにより行う。本データ入出力原理における、それらデータの書き込み及び読み出しについては、不揮発ロジック回路１０１（第８の実施の形態）と同様であるので、その説明を省略する。
４．不揮発ロジック回路を用いた論理ゲート
続いて、本発明の第９の実施の形態に係る不揮発ロジック回路を用いた論理ゲートの構成及び動作について図３０を用いて説明する。本実施の形態においても、不揮発ロジック回路２０１ヲ用いた論理ゲートの一例として図３０の構成を用いることができる。
制御回路４８１は、不揮発ロジック回路２０１の事前の設定動作として、制御データの供給に応答して、その制御データに対応する大きさ及び向きを有する書込み電流ＩＷを生成する。そして、端子Ｃｏｎｔｒｏｌ及び端子４９２を介して、不揮発ロジック回路２０１の第１制御端子２６５ａとコントロール部２０５と第２制御端子２６５ｂの経路に供給する。これにより、コントロール部２０５（磁化反転領域２５５）へ制御データを設定できる。その結果、不揮発ロジック回路２０１を所望の論理演算回路（例示：ＮＯＴ回路）に設定できる。
また、制御回路４８１は、不揮発ロジック回路２０１の動作として、まず、入力データの供給に応答して、その入力データに対応する大きさ及び向きを有する書込み電流ＩＷ１を生成する。そして、端子ＩＮ１及び端子４９２を介して、不揮発ロジック回路２０１の第１入力端子２６３ａと入力部２０３と第２入力端子２６３ｂの経路に供給する。これにより、入力部２０３へ入力データを入力できる。その後、制御回路４８１は、読み出し電流ＩＲを生成する。そして、端子４９１及び端子４９２を介して、出力端子（図示されず）と出力部２０２と導体層２０６と第１入力端子２３６ａの経路に流す。そのとき、出力部２０２のＭＴＪの抵抗値に対応する電圧（出力電圧）が端子Ｏｕｔから比較器４８２へ出力される。比較器４８２は、不揮発ロジック回路２０１からの出力電圧と、ＭＴＪ参照素子４８３からの参照電圧とを比較して、最終的な出力データを出力する。これにより、不揮発ロジック回路２０１は、入力データに対して所望の論理演算結果を示す出力データを出力することができる。
以上の構成及び動作により、不揮発ロジック回路２０１を所望の論理回路に設定すると共に、その不揮発ロジック回路２０１への入力データの入力、及びその不揮発ロジック回路２０１からの出力データの出力を実行することが可能となる。
本実施の形態の不揮発ロジック回路２０１においても、第８の実施の形態の不揮発ロジック回路１０１と同様の効果を得ることが出来る。加えて、本実施の形態の不揮発ロジック回路２０１においても、技術的矛盾の発生しない限り、第８の実施の形態の不揮発ロジック回路１０１と同様に構成を変形することが出来る。
（第１０の実施の形態）
１．不揮発ロジック回路の基本構成
以下、本発明の第１０の実施の形態に係る不揮発ロジック回路の基本構成について説明する。図４２は、本発明の第１０の実施の形態に係る不揮発ロジック回路の構成を示す斜視図である。不揮発ロジック回路２９６は、第８の実施の形態に係る不揮発ロジック回路１０１と、第９の実施の形態に係る不揮発ロジック回路２０１と、信号伝達回路２９７とを具備している。
不揮発ロジック回路２９６は、不揮発ロジック回路１０１（第８の実施の形態）と不揮発ロジック回路２０１（第９の実施の形態）とを組み合わせた回路である。すなわち、不揮発ロジック回路１０１の出力データを不揮発ロジック回路２０１の入力データとしている。具体的には、まず、第１入力データを不揮発ロジック回路１０１の入力部１０３に、第２入力データを入力部１０４に入力する。次に、それら入力データにより変化した出力部１０２ａ、１０２ｂの磁化状態（出力データ）を信号伝達回路２９７で検出する。すなわち、信号伝達回路２９７は、出力部１０２ａ、１０２ｂの抵抗値を検出し、出力データが「０」か「１」かを判定する。そして、信号伝達回路２９７は、その判定された出力データを入力データとして、不揮発ロジック回路２０１の入力部２０３に入力する。その入力データにより変化した出力部２０２の磁化状態（出力データ）を不揮発ロジック回路２９６の最終的な出力データとする。その他については、不揮発ロジック回路１０１、２０１と同様である。したがって、その説明を省略する。
２．不揮発ロジック回路の動作原理
次に、本発明の第１０の実施の形態に係る不揮発ロジック回路の動作原理について説明する。
図４３Ａ及び図４３Ｂは、本発明の第１０の実施の形態に係る各不揮発ロジック回路の磁化反転領域、及びセンス層の磁化方向の関係を示す表である。ただし、「Ａ」は入力部１０３（磁化反転領域１３５）に書き込まれる入力データを示す。「Ｂ」は入力部１０４（磁化反転領域１４５）に書き込まれる入力データを示す。「ａ」は磁化反転領域１３５の磁化方向を示す。「ｂ」は磁化反転領域１４５の磁化方向を示す。「ｌ１」は磁化反転領域１５５の磁化方向を示す。「ｐ」はセンス層１２３ａの磁化方向を示す。「ｑ」はセンス層１２３ｂの磁化方向を示す。「Ｏ−１」は出力部１０２ａ、１０２ｂからの出力データであり、かつ、入力部２０３に書き込まれる入力データを示す。「ｏ」は磁化反転領域２３５の磁化方向を示す。「ｌ２」は磁化反転領域２５５の磁化方向を示す。「ｒ」はセンス層２２３の磁化方向を示す。「Ｏ−２」は出力部２０２からの出力データ、すなわち、不揮発ロジック回路２９６の出力データを示す。また、白丸にバツ印は−ｚ方向の磁化を示す。白丸に黒点印は＋ｚ方向の磁化を示す。上向き矢印は＋ｙ方向の磁化を示す。右向き矢印は＋ｘ方向の磁化を示す。左向き矢印は−ｘ方向の磁化を示す。各入力データや各制御データや各出力データの「０」、「１」の設定は、不揮発ロジック回路１０１、２０１と同様である。したがって、その説明を省略する。
図４３Ａについて説明する。図４３Ａは、コントロール部１０５の磁化反転領域１５５の磁化の向きが−ｚ方向（制御データ「０」）に、コントロール部２０５の磁化反転領域２５５の磁化の向きが＋ｚ方向（制御データ「０」）に予め設定されている場合を示している。これにより、不揮発ロジック回路１０１は、図３４Ａに示されるようにＮＯＲ回路として動作する。一方、不揮発ロジック回路２０１は、図４１Ａに示されるようにＴｈｒｏｕｇｈ回路として動作する。すなわち、不揮発ロジック回路２９６は、全体としてＮＯＲ回路として動作する。
（１）ケースξ１
入力部１０３の入力データ（「Ａ」）は「０」、入力部１０４の入力データ（「Ｂ」）は「０」である。これは、図３４Ａにおけるケースκ１である。この場合、不揮発ロジック回路１０１の出力部１０２ａ、１０２ｂからの出力データは「１」である。従って、入力部２０３の入力データ（「Ｏ−１」）は「１」である。これは、図４１Ａにおけるケースμ２である。従って、出力部２０２からの出力データ（「Ｏ−２」）は「１」である。
（２）ケースξ２
入力部１０３の入力データは「０」、入力部１０４の入力データは「１」である。これは、図３４Ａにおけるケースκ２である。この場合、不揮発ロジック回路１０１の出力部１０２ａ、１０２ｂからの出力データは「０」である。従って、入力部２０３の入力データは「０」である。これは、図４１Ａにおけるケースμ１である。従って、出力部２０２からの出力データは「０」である。
（３）ケースξ３
入力部１０３の入力データは「１」、入力部１０４の入力データは「０」である。これは、図３４Ａにおけるケースκ３である。この場合、不揮発ロジック回路１０１の出力部１０２ａ、１０２ｂからの出力データは「０」である。従って、入力部２０３の入力データは「０」である。これは、図４１Ａにおけるケースμ１である。従って、出力部２０２からの出力データは「０」である。
（４）ケースξ４
入力部１０３の入力データは「１」、入力部１０４の入力データは「１」である。これは、図３４Ａにおけるケースκ４である。この場合、不揮発ロジック回路３０１の出力部３０２ａ、３０２ｂからの出力データは「０」である。従って、入力部２０３の入力データは「０」である。これは、図４１Ａにおけるケースμ１である。従って、出力部２０２からの出力データは「０」である。
以上のように、不揮発ロジック回路２９６は、入力データ「００」、「０１」、「１０」、「１１」に対して、それぞれ出力データ「１」、「０」、「０」、「０」を出力する。すなわち、コントロール部１０５、２０５にそれぞれ制御データ「０」、「０」が設定されている場合、不揮発ロジック回路２９６は、ＮＯＲ回路として動作することができる。
次に、図４３Ｂについて説明する。図４３Ｂは、コントロール部１０５の磁化反転領域１５５の磁化の向きが＋ｚ方向（制御データ「１」）に、コントロール部２０５の磁化反転領域２５５の磁化の向きが−ｚ方向（制御データ「１」）に予め設定されている場合を示している。これにより、不揮発ロジック回路１０１は、図３４Ｂに示されるようにＡＮＤ回路として動作する。一方、不揮発ロジック回路２０１は、図４１Ｂに示されるようにＮＯＴ回路として動作する。すなわち、不揮発ロジック回路２９６は、全体としてＮＡＮＤ回路として動作する。
（１）ケースπ１
入力部１０３の入力データ（「Ａ」）は「０」、入力部１０４の入力データ（「Ｂ」）は「０」である。これは、図３４Ｂにおけるケースλ１である。この場合、不揮発ロジック回路１０１の出力部１０２ａ、１０２ｂからの出力データは「０」である。従って、入力部２０３の入力データ（「Ｏ−１」）は「０」である。これは、図４１Ｂにおけるケースν１である。従って、出力部２０２からの出力データ（「Ｏ−２」）は「１」である。
（２）ケースπ２
入力部１０３の入力データは「０」、入力部１０４の入力データは「１」である。これは、図３４Ｂにおけるケースλ２である。この場合、不揮発ロジック回路１０１の出力部１０２ａ、１０２ｂからの出力データは「０」である。従って、入力部２０３の入力データは「０」である。これは、図４１Ｂにおけるケースν１である。従って、出力部２０２からの出力データは「１」である。
（３）ケースπ３
入力部１０３の入力データは「１」、入力部１０４の入力データは「０」である。これは、図３４Ｂにおけるケースλ３である。この場合、不揮発ロジック回路１０１の出力部１０２ａ、１０２ｂからの出力データは「０」である。従って、入力部２０３の入力データは「０」である。これは、図４１Ｂにおけるケースν１である。従って、出力部２０２からの出力データは「１」である。
（４）ケースπ４
入力部１０３の入力データは「１」、入力部１０４の入力データは「１」である。これは、図３４Ｂにおけるケースλ４である。この場合、不揮発ロジック回路１０１の出力部１０２ａ、１０２ｂからの出力データは「１」である。従って、入力部２０３の入力データは「１」である。これは、図４１Ｂにおけるケースν２である。従って、出力部２０２からの出力データは「０」である。
以上のように、不揮発ロジック回路２９６は、入力データ「００」、「０１」、「１０」、「１１」に対して、それぞれ出力データ「１」、「１」、「１」、「０」を出力する。すなわち、コントロール部１０５、２０５にそれぞれ制御データ「１」、「１」が設定されている場合、不揮発ロジック回路２９６は、ＮＡＮＤ回路として動作することができる。
このように、本実施の形態における不揮発ロジック回路２９６は、不揮発ロジック回路１０１、２０１のコントロール部１０５、２０５の磁化状態を制御することにより、ＮＯＲ回路又はＮＡＮＤ回路として用いることができる。したがって、本実施の形態における不揮発ロジック回路２９６でＮＯＲ回路及びＮＡＮＤ回路を構成し、それらを組み合わせることにより、他の論理回路を組むことができる。
３．不揮発ロジック回路のデータ入出力原理
次に、本発明の第１０の実施の形態に係る不揮発ロジック回路のデータ入出力原理については、第８の実施の形態（不揮発ロジック回路１０１）及び第９の実施の形態（不揮発ロジック回路２０１）と同様であるので、その説明を省略する。
４．不揮発ロジック回路を用いた論理ゲート
続いて、本発明の第１０の実施の形態に係る不揮発ロジック回路を用いた論理ゲートの構成及び動作については、第８の実施の形態（不揮発ロジック回路１０１を用いた論理ゲート３８０：図２２）と第９の実施の形態（不揮発ロジック回路２０１を用いた論理ゲート４８０：図３０）とを組み合わせたもので実行可能であるので、その説明を省略する。ただし、信号伝達回路２９７は、例えば、図２２における比較器３８２と、ＭＴＪ参照素子３８３と、制御回路３８１のうちの比較器３８２とＭＴＪ参照素子３８３を制御する部分とで構成することができる。
本実施の形態の不揮発ロジック回路２９６においても、第８の実施の形態の不揮発ロジック回路１０１や、第９の実施の形態の不揮発ロジック回路２０１と同様の効果を得ることが出来る。更に、ＮＯＲ回路及びＮＡＮＤ回路を構成できるので、それらを組み合わせることにより、あらゆる論理回路を組むことができる。加えて、本実施の形態の不揮発ロジック回路２９６においても、技術低矛盾の発生しない限り、第８の実施の形態の不揮発ロジック回路１０１や、第９の実施の形態の不揮発ロジック回路２０１と同様に構成を変形することが出来る。
上述されたように、本発明の各実施の形態における不揮発ロジック回路やそれを用いた論理ゲートを適宜選択し組み合わせて、論理演算を行う半導体装置（例示：半導体集積回路）に対して使用することで、当該半導体装置を形成することが可能となる。
以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施の形態に用いられる技術は、技術的矛盾の発生しない限り互いに利用することが可能である。
この出願は、２００９年１月２７日に出願された特許出願番号２００９−０１５４３４号の日本特許出願及び２００９年９月２５日に出願された特許出願番号２００９−２２０７２５号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (28)

  1. 垂直磁気異方性を有し、磁化状態が変化可能な強磁性層を含む入力部と、
    磁化状態が変化可能な強磁性層を含むコントロール部と、
    前記入力部及び前記コントロール部の近傍に設けられ、磁化状態が変化可能な磁気トンネル結合素子を含む出力部と
    を具備し、
    前記入力部の磁化状態は、前記入力部への入力データに対応して変化し、
    前記コントロール部の磁化状態は、前記コントロール部への入力コントロールデータに対応して変化し、
    前記出力部の前記磁気トンネル結合素子の磁化状態は、前記入力部及び前記コントロール部の磁化状態に対応して変動する漏洩磁界により変化する
    不揮発ロジック回路。
  2. 請求項１に記載の不揮発ロジック回路であって、
    前記出力部の前記磁気トンネル接合素子は、
    反転可能な磁化を有し、面内磁気異方性を有する強磁性層であるセンス層と、
    磁化の向きが固定され、面内磁気異方性を有する強磁性層であるリファレンス層と、
    前記センス層と前記リファレンス層との間に設けられた絶縁層と
    を備える
    不揮発ロジック回路。
  3. 請求項２に記載の不揮発ロジック回路であって、
    前記入力部は、
    反転可能な磁化を有し、垂直磁気異方性を有する強磁性層であるフリー層と、
    磁化の向きが固定され、垂直磁気異方性を有する強磁性層である固定層と、
    前記フリー層と前記固定層との間に設けられた非磁性層と
    を備える
    不揮発ロジック回路。
  4. 請求項３に記載の不揮発ロジック回路であって、
    前記入力部と前記出力部とを前記出力部の底面を含む平面へ射影したとき、前記入力部の射影の重心の位置は、前記出力部の重心の位置とずれている
    不揮発ロジック回路。
  5. 請求項４に記載の不揮発ロジック回路であって、
    前記コントロール部は、垂直磁気異方性を有し、
    前記入力部は複数あり、
    前記コントロール部と前記複数の入力部とは、直線状に並んで設けられている
    不揮発ロジック回路。
  6. 請求項４に記載の不揮発ロジック回路であって、
    前記センス層は、前記入力部と前記コントロール部とが並ぶ方向に対して垂直な方向の磁気異方性を有する
    不揮発ロジック回路。
  7. 請求項６に記載の不揮発ロジック回路であって、
    前記リファレンス層は、前記入力部と前記コントロール部とが並ぶ方向に対して垂直な方向に磁化が固定されている
    不揮発ロジック回路。
  8. 請求項４に記載の不揮発ロジック回路であって、
    前記コントロール部は、面内磁気異方性を有し、
    前記コントロール部と前記出力部とを前記出力部の底面を含む平面へ射影したとき、前記コントロール部の前記射影の重心の位置は、前記出力部の重心の位置と重なる
    不揮発ロジック回路。
  9. 請求項４に記載の不揮発ロジック回路であって、
    前記コントロール部は、垂直磁気異方性を有し、
    前記コントロール部と前記出力部とを前記出力部の底面を含む平面へ射影したとき、前記コントロール部の前記射影の重心の位置は、前記出力部の重心の位置とずれている
    不揮発ロジック回路。
  10. 請求項４に記載の不揮発ロジック回路であって、
    前記出力部の近傍に設けられた強磁性層を含む第２コントロール部を更に具備し、
    前記コントロール部及び前記第２コントロール部は、垂直磁気異方性を有し、
    前記コントロール部及び前記第２コントロール部と前記出力部とを前記出力部の底面を含む平面へ射影したとき、前記コントロール部及び前記第２コントロール部の前記射影の重心の位置は、前記出力部の重心の位置とずれている
    不揮発ロジック回路。
  11. 請求項５に記載の不揮発ロジック回路であって、
    単入力素子を更に具備し、
    前記複数の入力部と、前記コントロール部と、前記出力部とは多入力素子を構成し、
    前記単入力素子は、
    垂直磁気異方性を有し、磁化状態が変化可能な強磁性層を含む第２入力部と、
    強磁性層を含む第２コントロール部と、
    前記第２入力部及び前記第２コントロール部の近傍に設けられ、磁化状態が変化可能な第２磁気トンネル結合素子を含む第２出力部と
    を備え、
    前記第２入力部の磁化状態は、前記出力部の出力に応じた伝達信号が入力され、前記伝達データに対応して変化し、
    前記第２出力部の前記第２磁気トンネル結合素子の磁化状態は、前記第２入力部及び前記第２コントロール部の磁化状態に対応して変化する
    不揮発ロジック回路。
  12. 請求項１１に記載の不揮発ロジック回路であって、
    前記出力部に電気的に接続され、前記出力部の出力に応じた前記伝達信号を前記第２入力部へ出力する信号伝達回路をさらに具備する
    不揮発ロジック回路。
  13. 請求項２に記載の不揮発ロジック回路であって、
    前記入力部は、
    磁化の向きが第１方向に固定され、垂直磁気異方性を有する強磁性層である第１磁化固定領域と、
    磁化の向きが前記第１方向と反対の第２方向に固定され、垂直磁気異方性を有する強磁性層である第２磁化固定領域と、
    前記第１磁化固定領域と前記第２磁化固定領域との間に設けられ、反転可能な磁化を有し、垂直磁気異方性を有する強磁性層である磁化反転領域と
    を備える
    不揮発ロジック回路。
  14. 請求項１３に記載の不揮発ロジック回路であって、
    前記入力部は、
    前記第１磁化固定領域の近傍に設けられ前記第１磁化固定領域の磁化を固定する第１ハード層、及び、前記第２磁化固定領域の近傍に設けられ前記第２磁化固定領域の磁化を固定する第２ハード層、の少なくとも一方をさらに備える
    不揮発ロジック回路。
  15. 請求項１３に記載の不揮発ロジック回路であって、
    前記入力部と前記出力部とを前記出力部の底面を含む平面へ射影したとき、前記入力部の射影の重心の位置は、前記出力部の重心の位置とずれている
    不揮発ロジック回路。
  16. 請求項１５に記載の不揮発ロジック回路であって、
    前記コントロール部が延在する方向と前記入力部が延在する方向とは平行である
    不揮発ロジック回路。
  17. 請求項１６に記載の不揮発ロジック回路であって、
    前記入力部は複数あり、
    前記複数の入力部が延在する方向は互いに平行である
    不揮発ロジック回路。
  18. 請求項１７に記載の不揮発ロジック回路であって、
    前記コントロール部は、垂直磁気異方性を有し、
    前記コントロール部と前記複数の入力部とは、直線状に並んで設けられている
    不揮発ロジック回路。
  19. 請求項１５に記載の不揮発ロジック回路であって、
    前記センス層は、前記入力部と前記コントロール部とが並ぶ方向に対して垂直な方向の磁気異方性を有する
    不揮発ロジック回路。
  20. 請求項１９に記載の不揮発ロジック回路であって、
    前記リファレンス層は、前記入力部と前記コントロール部とが並ぶ方向に対して垂直な方向に磁化が固定されている
    不揮発ロジック回路。
  21. 請求項１５に記載の不揮発ロジック回路であって、
    前記センス層は、前記入力部と前記コントロール部とが並ぶ方向に対して平行な方向の磁気異方性を有する
    不揮発ロジック回路。
  22. 請求項１５に記載の不揮発ロジック回路であって、
    前記コントロール部は、面内磁気異方性を有し、
    前記コントロール部と前記出力部とを前記出力部の底面を含む平面へ射影したとき、前記コントロール部の前記射影の重心の位置は、前記出力部の重心の位置と重なる
    不揮発ロジック回路。
  23. 請求項１５に記載の不揮発ロジック回路であって、
    前記コントロール部は、垂直磁気異方性を有し、
    前記コントロール部と前記出力部とを前記出力部の底面を含む平面へ射影したとき、前記コントロール部の前記射影の重心の位置は、前記出力部の重心の位置とずれている
    不揮発ロジック回路。
  24. 請求項１５に記載の不揮発ロジック回路であって、
    前記出力部の近傍に設けられた強磁性層を含む第２コントロール部を更に具備し、
    前記コントロール部及び前記第２コントロール部は、垂直磁気異方性を有し、
    前記コントロール部及び前記第２コントロール部と前記出力部とを前記出力部の底面を含む平面へ射影したとき、前記コントロール部及び前記第２コントロール部の前記射影の重心の位置は、前記出力部の重心の位置とずれている
    不揮発ロジック回路。
  25. 請求項１７に記載の不揮発ロジック回路であって、
    単入力素子を更に具備し、
    前記複数の入力部と、前記コントロール部と、前記出力部とは多入力素子を構成し、
    前記単入力素子は、
    垂直磁気異方性を有し、磁化状態が変化可能な強磁性層を含む第２入力部と、
    強磁性層を含む第２コントロール部と、
    前記第２入力部及び前記第２コントロール部の近傍に設けられ、磁化状態が変化可能な第２磁気トンネル結合素子を含む第２出力部と
    を備え、
    前記第２入力部の磁化状態は、前記出力部の出力に応じた伝達信号が入力され、前記伝達データに対応して変化し、
    前記第２出力部の前記第２磁気トンネル結合素子の磁化状態は、前記第２入力部及び前記第２コントロール部の磁化状態に対応して変化する
    不揮発ロジック回路。
  26. 請求項２５に記載の不揮発ロジック回路であって、
    前記出力部に電気的に接続され、前記出力部の出力に応じた前記伝達信号を前記第２入力部へ出力する信号伝達回路をさらに具備する
    不揮発ロジック回路。
  27. 請求項１に記載の不揮発ロジック回路であって、
    前記コントロール部は、コントロールデータを入力されて、前記コントロール部の強磁性層の磁化状態を前記コントロールデータに対応するように設定され、
    前記入力部は、入力データを入力されて、前記入力部の強磁性層の磁化状態を前記入力データに対応するように設定され、
    前記出力部の磁気トンネル結合素子は、前記コントロール部の強磁性体の磁化状態と前記入力部の強磁性体の磁化状態とに基づいて変化した磁化状態が読み出される
    不揮発ロジック回路。
  28. 不揮発ロジック回路の動作方法であって、
    ここで、不揮発ロジック回路は、
    垂直磁気異方性を有し、磁化状態が変化可能な強磁性層を含む入力部と、
    磁化状態が変化可能な強磁性層を含むコントロール部と、
    前記入力部及び前記コントロール部の近傍に設けられ、磁化状態が変化可能な磁気トンネル結合素子を含む出力部と
    を具備し、
    前記入力部の磁化状態は、前記入力部への入力データに対応して変化し、
    前記コントロール部の磁化状態は、前記コントロール部への入力コントロールデータに対応して変化し、
    前記出力部の前記磁気トンネル結合素子の磁化状態は、前記入力部及び前記コントロール部の磁化状態に対応して変動する漏洩磁界により変化し、
    前記不揮発ロジック回路の動作方法は、
    前記コントロール部に入力コントロールデータを入力して、前記コントロール部の前記強磁性層の磁化状態を前記コントロールデータに対応するように設定するステップと、
    前記入力部に入力データを入力して、前記入力部の前記強磁性層の磁化状態を前記入力データに対応するように設定するステップと、
    前記コントロール部の前記強磁性層の磁化状態と前記入力部の前記強磁性層の磁化状態とに基づいて変化した前記出力部の前記磁気トンネル結合素子の磁化状態を読み出すステップと
    を具備する
    不揮発ロジック回路の動作方法。
JP2010548481A 2009-01-27 2010-01-21 不揮発ロジック回路 Active JP5582037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010548481A JP5582037B2 (ja) 2009-01-27 2010-01-21 不揮発ロジック回路

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009015434 2009-01-27
JP2009015434 2009-01-27
JP2009220725 2009-09-25
JP2009220725 2009-09-25
JP2010548481A JP5582037B2 (ja) 2009-01-27 2010-01-21 不揮発ロジック回路
PCT/JP2010/050708 WO2010087269A1 (ja) 2009-01-27 2010-01-21 不揮発ロジック回路

Publications (2)

Publication Number Publication Date
JPWO2010087269A1 JPWO2010087269A1 (ja) 2012-08-02
JP5582037B2 true JP5582037B2 (ja) 2014-09-03

Family

ID=42395531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010548481A Active JP5582037B2 (ja) 2009-01-27 2010-01-21 不揮発ロジック回路

Country Status (3)

Country Link
US (1) US8503222B2 (ja)
JP (1) JP5582037B2 (ja)
WO (1) WO2010087269A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354861B2 (en) * 2008-08-25 2013-01-15 Nec Corporation Magnetoresistive element, logic gate and method of operating logic gate
JP4908540B2 (ja) 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
KR101016437B1 (ko) * 2009-08-21 2011-02-21 한국과학기술연구원 스핀 축적과 확산을 이용한 다기능 논리 소자
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
JP4907747B1 (ja) * 2010-09-02 2012-04-04 パナソニック株式会社 不揮発性論理回路を駆動する方法
US8427202B2 (en) * 2010-11-04 2013-04-23 Panasonic Corporation Nonvolatile logic circuit and a method for operating the same
US8796794B2 (en) 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
US9083336B2 (en) * 2011-01-06 2015-07-14 Nec Corporation Non-volatile logic operation device
JP2012203939A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
JP5814680B2 (ja) * 2011-07-29 2015-11-17 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8593173B2 (en) * 2011-09-26 2013-11-26 Qualcomm Incorporated Programmable logic sensing in magnetic random access memory
GB201117446D0 (en) * 2011-10-10 2011-11-23 Univ York Method of pinning domain walls in a nanowire magnetic memory device
JP5982794B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
JP5862242B2 (ja) * 2011-11-30 2016-02-16 ソニー株式会社 記憶素子、記憶装置
TWI469325B (zh) * 2012-07-31 2015-01-11 Ind Tech Res Inst 邏輯閘
US20150145575A1 (en) * 2013-11-27 2015-05-28 Qualcomm Incorporated Spintronic logic gates employing a giant spin hall effect (gshe) magnetic tunnel junction (mtj) element(s) for performing logic operations, and related systems and methods
US9524765B2 (en) * 2014-08-15 2016-12-20 Qualcomm Incorporated Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion
EP3023803B1 (en) * 2014-11-19 2020-03-18 Crocus Technology S.A. MLU cell for sensing an external magnetic field and a magnetic sensor device comprising the MLU cell
JP2016178252A (ja) * 2015-03-20 2016-10-06 株式会社東芝 磁壁移動素子を備えた不揮発性ｓｒａｍ
US9692413B2 (en) * 2015-09-30 2017-06-27 The Research Foundation For The State University Of New York Configurable exclusive-OR / exclusive-NOR gate using magneto-electric tunnel junctions
US10482987B2 (en) * 2016-04-21 2019-11-19 Tdk Corporation Magnetic wall utilization spin MOSFET and magnetic wall utilization analog memory
US10079337B2 (en) 2017-01-11 2018-09-18 International Business Machines Corporation Double magnetic tunnel junction with dynamic reference layer
JP6829172B2 (ja) * 2017-09-20 2021-02-10 キオクシア株式会社 半導体記憶装置
KR102216981B1 (ko) * 2019-05-24 2021-02-18 한양대학교 에리카산학협력단 스핀 로직 소자 및 이의 동작 방법
IT201900013542A1 (it) * 2019-07-31 2021-01-31 Torino Politecnico Dispositivo per memorizzare e processare dati e relativo metodo
WO2021091484A1 (en) * 2019-11-05 2021-05-14 Nanyang Technological University Magnetic logic device, circuit having magnetic logic devices, and methods for controlling the magnetic logic device and the circuit
US11348627B2 (en) * 2020-08-31 2022-05-31 Samsung Electronics Co., Ltd. Race-track memory with improved domain wall motion control

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014806A (ja) * 2002-06-06 2004-01-15 Matsushita Electric Ind Co Ltd 磁気抵抗素子および磁気メモリ
JP2004179219A (ja) * 2002-11-25 2004-06-24 Matsushita Electric Ind Co Ltd 磁気デバイスおよびこれを用いた磁気メモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974183A (ja) * 1995-09-05 1997-03-18 Matsushita Electric Ind Co Ltd 回路素子
JP3486725B2 (ja) 1995-11-28 2004-01-13 株式会社ルネサステクノロジ 可変論理集積回路
JP3785153B2 (ja) * 2002-03-29 2006-06-14 株式会社東芝 磁性体論理素子及び磁性体論理素子アレイ
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7084691B2 (en) 2004-07-21 2006-08-01 Sharp Laboratories Of America, Inc. Mono-polarity switchable PCMO resistor trimmer
US7379321B2 (en) * 2005-02-04 2008-05-27 Hitachi Global Storage Technologies Netherlands B.V. Memory cell and programmable logic having ferromagnetic structures exhibiting the extraordinary hall effect
JP2007103663A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器
JP4764246B2 (ja) * 2006-05-01 2011-08-31 株式会社東芝 スピンｆｅｔ
JP2008066479A (ja) * 2006-09-06 2008-03-21 Osaka Univ スピントランジスタ
US8373438B2 (en) * 2010-10-29 2013-02-12 Alexander Mikhailovich Shukh Nonvolatile logic circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014806A (ja) * 2002-06-06 2004-01-15 Matsushita Electric Ind Co Ltd 磁気抵抗素子および磁気メモリ
JP2004179219A (ja) * 2002-11-25 2004-06-24 Matsushita Electric Ind Co Ltd 磁気デバイスおよびこれを用いた磁気メモリ

Also Published As

Publication number Publication date
JPWO2010087269A1 (ja) 2012-08-02
US20110292718A1 (en) 2011-12-01
US8503222B2 (en) 2013-08-06
WO2010087269A1 (ja) 2010-08-05

Similar Documents

Publication Publication Date Title
JP5582037B2 (ja) 不揮発ロジック回路
JP6778866B2 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
JP6717735B2 (ja) 改善された切り換え効率のためのスピン軌道トルクビット設計
JP5416992B2 (ja) クラスター並びにこれを用いたスピンｒａｍ及びスピントルク発振器
JP5505312B2 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP5447596B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
JP2007518216A (ja) 磁気トンネル接合用の分離書込みおよび読出しアクセスアーキテクチャ
KR101397654B1 (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
KR101323784B1 (ko) 정적 자계 보조 저항성 감지 소자
JP2007258460A (ja) 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法
JP5257831B2 (ja) 磁気ランダムアクセスメモリ、及びその初期化方法
JPWO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
US7715225B2 (en) Memory cell using spin induced switching effects
JP2013232497A (ja) 磁性体装置及びその製造方法
JP5397384B2 (ja) 磁性記憶素子の初期化方法
JP4670326B2 (ja) メモリ
JP2007311488A (ja) 磁気記憶装置
JP5874647B2 (ja) 不揮発論理演算デバイス
JP4492052B2 (ja) 磁気記憶セルおよび磁気メモリデバイス
JP2006134363A (ja) 磁気ランダムアクセスメモリ
JP5472821B2 (ja) 磁気抵抗素子の初期化方法、及び磁気抵抗素子
JP4533701B2 (ja) 磁気メモリ
JP2006508484A (ja) 逐次プログラム式ｍｒａｍ用電流経路変更方式
JPWO2009038004A1 (ja) 磁気ランダムアクセスメモリ
JP2005072024A (ja) 磁気記憶セルおよび磁気メモリデバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140630

R150 Certificate of patent or registration of utility model

Ref document number: 5582037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150