JP2008066479A - スピントランジスタ - Google Patents
スピントランジスタ Download PDFInfo
- Publication number
- JP2008066479A JP2008066479A JP2006241984A JP2006241984A JP2008066479A JP 2008066479 A JP2008066479 A JP 2008066479A JP 2006241984 A JP2006241984 A JP 2006241984A JP 2006241984 A JP2006241984 A JP 2006241984A JP 2008066479 A JP2008066479 A JP 2008066479A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- free layer
- electrode
- ferromagnetic
- domain wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】増幅機能を有するスピントランジスタを提供する。
【解決手段】強磁性を示し、内部に磁壁8を有する強磁性フリー層(軟磁性層)2と、強磁性フリー層2上に設けられた絶縁障壁層3と、強磁性を示し、絶縁障壁層3上に設けられた強磁性固定層(硬磁性層)4と、強磁性固定層4上に設けられた第1電極5と、強磁性フリー層2上に設けられた第2電極6及び第3電極7とを備え、絶縁障壁層3及び強磁性固定層4からなる積層体は、強磁性フリー層2上に島状に設けられ、第2電極6及び第3電極7は、積層体を挟み込むように設けられる。
【選択図】図1
【解決手段】強磁性を示し、内部に磁壁8を有する強磁性フリー層(軟磁性層)2と、強磁性フリー層2上に設けられた絶縁障壁層3と、強磁性を示し、絶縁障壁層3上に設けられた強磁性固定層(硬磁性層)4と、強磁性固定層4上に設けられた第1電極5と、強磁性フリー層2上に設けられた第2電極6及び第3電極7とを備え、絶縁障壁層3及び強磁性固定層4からなる積層体は、強磁性フリー層2上に島状に設けられ、第2電極6及び第3電極7は、積層体を挟み込むように設けられる。
【選択図】図1
Description
本発明は、スピントランジスタに関し、特に磁壁を利用したスピントランジスタに関する。
磁気抵抗(MR:Magneto-Resistance)効果は、磁性体に磁界を加えることにより電気抵抗が変化する現象であり、磁界センサや磁気ヘッド等に利用されている。特に、強磁性金属層/非磁性金属層/強磁性金属層の積層構造を有する強磁性体は、単層の強磁性層において見られる異方性磁気抵抗(AMR:Anisotropic Magneto-Resistance)効果と比較して数十倍の抵抗変化率となる巨大磁気抵抗(GMR:Giant MR)効果を示すことから、高感度の磁気抵抗素子を実現できるので、高密度磁気記録用再生ヘッドとして現在実用化されている(例えば、特許文献1参照)。さらに、強磁性層/絶縁層/強磁性層の積層構造を有する強磁性トンネル接合体においては、スピンに依存したトンネル現象に起因して、より大きな抵抗変化率を示すことが知られている。これはトンネル磁気抵抗(TMR:Tunnel MR)と呼ばれる(例えば、非特許文献1参照)。
上記MR効果を利用した強磁性体及び強磁性トンネル接合体のいずれについても、一方の磁性層に反強磁性体を用いてその磁化を固定し、他方の磁性層の磁化を外部磁場に応じて変化させる。そして、2つの磁性層間に電圧を印加して電流を流した場合に、2つの磁性層の磁化の相対角度の変化に応じて抵抗の変化する現象が信号として検出される(例えば、特許文献2参照)。
以上のようなスピン依存伝導現象を利用したデバイスでは、強磁性層の磁化反転をいかに低消費電力で行うかが重要な技術課題となる。この問題を解決し得る新たな技術として、近年、スピントランスファー効果が注目されている。これはスピン偏極電流における伝導電子のスピン角運動量が局在スピンに受け渡される効果を利用し、素子に電流を流すことのみで磁化を反転させるものである。このような技術に関連する報告としてパルス電流による強磁性体細線内の単一磁壁の移動現象の観測がある。例えば山口らの報告(例えば、非特許文献2参照)では、1012A/m2の直流パルス電流により磁壁が移動する様子が磁気力顕微鏡(MFM:Magnetic Force Microscope)の観察により確認されている。また、斎藤らの実験(例えば、非特許文献3参照)では、緩やかに曲げた磁性体細線中に閉じ込めた単一磁壁を、弱い交流電流によって共鳴振動させることに成功している。
特開平2−61572号公報
特開平4−358310号公報
スピントロニクス−次世代メモリMRAMの基礎−、宮崎 照宣 著
A. Yamaguchi et al, Physical Review Letter 92 077205 (2004)
E. Saitoh et al, Nature 423, 203 (2004)
ところで、単体の磁気抵抗素子は、外部磁場及び電流によって磁性層の磁化方向を制御することによる抵抗変化を検出することを基本動作とする素子であり、受動素子として主に利用されている。一方、半導体素子は、ダイオードやトランジスタに代表されるような能動素子として機能可能な素子であり、メモリ素子や論理素子として利用されている。しかしながら、半導体素子は、本質的に抵抗が高く、集積化に伴い消費電力が大きく増加する。また、トランジスタとして機能する半導体素子はナノスケールに微細化した場合に量子トンネル効果に起因するリーク電流が発生し易く、誤動作が発生し易い。
また、論理仕様を電気的にプログラムすることによってユーザーの手元で種々の論理回路を実現するデバイスとしてFPGA(Field Programmable Gate Array)が近年注目されている。しかしながら、既存のFPGAはSRAM(Static Random Access Memory)やEEPROM(Electronically Erasable and Programmable Read Only Memory)を複数組み合わせて構成するため、既存の半導体素子を用いてFPGAを構成している限り、小型化は困難である。
さらに、ユビキタス(いつでもどこでも欲しい情報がすぐに手に入る)社会は、24時間稼動し続ける無数の情報処理機器によって支えられるが、このような社会の実現は、大容量の情報を高速かつ低消費電力で処理することのできる情報機器の創出にかかっている。しかしながら、既存の半導体素子では、このような情報機器を実現することは困難である。
以上述べたことより、能動素子としての磁気抵抗素子の実現が望まれている。ここで、能動素子としての磁気抵抗素子としてスピントランジスタがあるが、未だ増幅機能を有するものは報告されていない。
そこで、本発明は、かかる問題点に鑑み、増幅機能を有するスピントランジスタを提供することを目的とする。
上記目的を達成するために、本発明の磁壁駆動型トランジスタは、強磁性を示し、内部に磁壁を有する第1フリー層と、前記第1フリー層上に設けられた第1絶縁体バリア層と、強磁性を示し、前記第1絶縁体バリア層上に設けられた第1固定層と、前記第1固定層上に設けられた第1電極と、前記第1フリー層上に設けられた第2電極及び第3電極とを備えることを特徴とする。ここで、前記第1絶縁体バリア層及び前記第1固定層からなる第1積層体は、前記第1フリー層上に島状に設けられ、前記第2電極及び第3電極は、前記第1積層体を挟み込むように設けられてもよい。
これによって、第1電極及び第2電極の間を流れる電子が第1フリー層、第1絶縁体バリア層及び第1固定層よりなる強磁性トンネル接合素子を通過する容易性、すなわち、電子の量は、磁壁の位置に依存する。これは、磁壁の位置の制御によって、第1電極及び第2電極の間の電流を増幅することができることを意味する。従って、スイッチング機能及び増幅機能を有するスピントランジスタを実現することができる。
また、磁壁を駆動し、第1固定層の磁化方向に対する第1固定層直下に位置する第1フリー層の磁化方向の相対角度を変化させることができる。そして、第1電極及び第2電極の間の電流を計測することにより、第1固定層の磁化方向に対する第1固定層直下に位置する第1フリー層の磁化方向の相対角度を特定することができる。これは、スピントランジスタにメモリ機能が備わっていることを意味する。特に、磁壁は外部からエネルギーが与えられない限りその位置を動かないので、不揮発性のメモリ機能を有するスピントランジスタを実現することができる。
また、前記スピントランジスタは、さらに、前記第2電極及び第3電極に挟み込まれるように前記第1フリー層上に島状に設けられた第4電極を備えてもよい。
これによって、磁壁が第1フリー層における第4電極及び第1電極により挟まれる領域外に位置するように、第1フリー層に電流を流すことにより、第1電極及び第2電極の間の電流が磁壁の位置に与える影響を軽減することができる。その結果、トランジスタの誤動作を抑制することができる。
また、前記スピントランジスタは、さらに、第2固定層と第2絶縁体バリア層とからなり、前記第2電極及び第3電極に挟み込まれるように前記第1フリー層上に島状に設けられた第2積層体を備えてもよい。
これによって、第1電極及び第2電極の間を流れる電流の経路に障壁層が2層含まれるため、信号出力は2倍になる。
また、前記スピントランジスタは、さらに、前記第1フリー層を跨いで前記第1積層体と対向して前記第1フリー層上に設けられた第4電極を備えてもよい。
これによって、磁壁が第1フリー層におけるトンネル接合体直下の第4電極及び第1電極により挟まれる領域外に位置するように、第1フリー層に電流を流すことにより、第1電極及び第2電極の間の電流が磁壁の位置に与える影響を軽減することができる。その結果、トランジスタの誤動作を抑制することができる。
また、前記スピントランジスタは、さらに、第2固定層と第2絶縁体バリア層とからなり、前記第1フリー層を跨いで前記第1積層体と対向して前記第1フリー層上に設けられた第2積層体を備えてもよい。
これによって、スピントランスファートルクの打ち消しあいの効果により、磁壁がトンネル接合体直下にある場合においてもその影響を低減することができる。
本発明によれば、強磁性細線等をナノサイズで組み合わせ、3端子素子または4端子素子とすることにより、不揮発性のメモリ機能、スイッチング機能及び増幅機能を有するスピントランジスタを実現することができる。従って、自己保持型のnot回路、増幅度や発振出力をプログラム可能な増幅器、及び発信機等を実現することができる。その結果、電子機器の革命的な省エネルギー化を実現し、ユビキタス社会における待機電力の問題を解決することができる。また、このスピントランジスタを用いた半導体装置においては演算と記録とが同時にできるためFPGAを小型化できる。
以下、本発明の実施の形態におけるスピントランジスタについて、図面を参照しながら説明する。
(第1の実施の形態)
図1は、本実施の形態に係る磁壁駆動型トランジスタの構造を示す斜視図である。図2は、同トランジスタの断面図(図1のA−A’における断面図)である。
図1は、本実施の形態に係る磁壁駆動型トランジスタの構造を示す斜視図である。図2は、同トランジスタの断面図(図1のA−A’における断面図)である。
この磁壁駆動型トランジスタは、基板(図外)上に順次積層された強磁性フリー層(軟磁性層)2、絶縁障壁層3、強磁性固定層(硬磁性層)4及び第1電極5と、強磁性フリー層2の両端に形成された第2電極6及び第3電極7とから構成される。
基板は、例えば酸化マグネシウム(MgO)基板、サファイア基板、ガラス基板、シリコン基板あるいはプラスティック基板等である。
強磁性フリー層2、絶縁障壁層3及び強磁性固定層4は、磁気抵抗効果を示す強磁性トンネル接合素子を形成する。この強磁性トンネル接合素子において、絶縁障壁層3及び強磁性固定層4から構成される積層体は、第2電極6及び第3電極7により挟み込まれるように、強磁性フリー層2上に島状に位置する。
強磁性フリー層2は、長さLが10μmで、幅d及び厚さtがそれぞれ500nm以下、例えばそれぞれ200nmの磁性体細線を形成する。強磁性フリー層2は、例えばパーマロイ(FeNi合金)等から構成され、室温(1〜30℃)以上のキュリー点を有する強磁性層であり、その磁化の向きは変化し得る。
強磁性固定層4は、例えばCo−Pt合金等から構成され、室温以上のキュリー点を有する強磁性層であり、その磁化の向きは維持される。なお、強磁性固定層4は、反強磁性体(IrMn、PtMn等)及び強磁性体の積層構造による交換バイアス型固定層から構成されてもよい。
絶縁障壁層3は、数十オングストローム以下の薄い絶縁バリア層であり、例えば酸化アルミニウム(Al2O3)、酸化セリウム(CeO2)、酸化マグネシウム(MgO)、酸化ハフニウム(HfO2)あるいは酸化タンタル(TaO2)等から構成される。
上記構造を有する磁壁駆動型トランジスタでは、信号書き込み時に、第2電極6及び第3電極7と接続された電源により磁性体細線(強磁性フリー層2)に書き込み電流Iwを印加して強磁性フリー層2内の磁壁8が駆動され、強磁性固定層4の磁化方向に対する強磁性固定層4直下に位置する強磁性フリー層2の磁化方向の相対角度が操作される。そして、信号読み出し時には、第1電極5及び第2電極6間に挿入された強磁性トンネル接合素子を流れる読み出し電流Ioutが計測され、強磁性トンネル接合素子の抵抗変化が特定される。
次に、上記構造を有する磁壁駆動型トランジスタの電流増幅率について以下に述べる。磁壁駆動に必要な臨界電流密度をJc,wとし、トンネル接合の幅をd’とし、読み出しの臨界電流密度をJc、stとし、TMR変化率をMRとすると、書き込み電流Iw及び読み出し電流Ioutは、それぞれ
となり、電流増幅率Giは、
となる。仮に、
とすると、電流増幅率Giは、
となる。よって、電流増幅率は磁性体細線の膜厚とトンネル接合の幅との比率、及びTMR比に依存する。これらは、任意に設計可能なパラメータである。
同様に上記構造を有する磁壁駆動型トランジスタの電圧増幅率について述べる。磁壁8の駆動時の電圧をVw、磁壁8の移動により発生する読み出し時の電圧変化をIoutとし、ρを磁性体細線の比抵抗とし、RAをトンネル接合の単位面積当たりの抵抗とすると、書き込み電圧Vin、及び読み出し電圧Voutはそれぞれ
となり、電圧増幅率Gvは、
となる。そして、
より、電圧増幅率Gvは、
となる。仮に、
とすると、電圧増幅率Gvは、
となる。よって、電圧増幅率は強磁性細線の抵抗、トンネル接合の抵抗、及びTMR比に依存する。このとき、強磁性線とトンネル接合との間には大きな抵抗差があるため、高い電圧増幅率が見込まれる。ただし、電流増幅率及び電圧増幅率どちらに関しても、信号読み出し時に書き込み電流と同等の電流を印加することが可能であることを前提とした見積もりであり、実際の増幅率はIout/Iwをどれだけ1に近くできるかに依存する。
以上のように、本実施の形態の磁壁駆動型トランジスタによれば、第1電極5及び第2電極6の間を流れる電子が強磁性トンネル接合素子を通過する容易性、すなわち、電子の量は、磁壁8の位置に依存し、強磁性固定層4の磁化の向きと強磁性固定層4直下に位置する強磁性フリー層2の磁化の向きとが平行な場合には多く、反平行な場合には少なくなる。これは、磁壁8の位置の制御によって、第1電極5及び第2電極6の間の電流を増幅することができることを意味する。従って、スイッチング機能及び増幅機能を有するスピントランジスタを実現することができる。
また、本実施の形態の磁壁駆動型トランジスタによれば、書き込み電流Iwを印加して強磁性フリー層2内の磁壁8を駆動し、強磁性固定層4の磁化方向に対する強磁性固定層4直下に位置する強磁性フリー層2の磁化方向の相対角度を変化させることができる。そして、読み出し電流Ioutを計測することにより、強磁性固定層4の磁化方向に対する強磁性固定層4直下に位置する強磁性フリー層2の磁化方向の相対角度を特定することができる。これは、磁壁駆動型トランジスタにメモリ機能が備わっていることを意味する。特に、磁壁8は外部からエネルギーが与えられない限りその位置を動かないので、不揮発性のメモリ機能を有するスピントランジスタを実現することができる。
(第2の実施の形態)
図3は、本実施の形態に係る磁壁駆動型トランジスタの構造を示す断面図である。
図3は、本実施の形態に係る磁壁駆動型トランジスタの構造を示す断面図である。
この磁壁駆動型トランジスタは、3端子では無く4端子のトランジスタであるという点で上記第1の実施の形態の磁壁駆動型トランジスタとは異なる。同磁壁駆動型トランジスタは、強磁性フリー層2と、絶縁障壁層3と、強磁性固定層4と、第1電極5と、強磁性フリー層2の両端に形成された第2電極6及び第3電極7と、強磁性フリー層2表面に形成された第4電極10とから構成される。以下、第1の実施の形態と異なる点を中心に説明する。
第4電極10は、第2電極6及び第3電極7に挟み込まれるように島状に強磁性フリー層2上に位置する。
上記構造を有する磁壁駆動型トランジスタでは、信号書き込み時には、第1の実施の形態の磁壁駆動型トランジスタと同様に、第2電極6及び第3電極7と接続された電源により磁性体細線(強磁性フリー層2)に書き込み電流Iwを印加して強磁性フリー層2内の磁壁8が駆動され、強磁性固定層4の磁化方向に対する強磁性固定層4直下に位置する強磁性フリー層2の磁化方向の相対角度が操作される。そして、信号読み出し時には、第1の実施の形態の磁壁駆動型トランジスタと異なり、第1電極5及び新たに設けた第4電極10との間に挿入された強磁性トンネル接合素子を流れる読み出し電流Ioutが測定され、強磁性トンネル接合素子の抵抗変化が特定される。
以上のように、本実施の形態の磁壁駆動型トランジスタによれば、第1の実施の形態の磁壁駆動型トランジスタと同様の理由により、増幅機能及び不揮発性のメモリ機能を有するスピントランジスタを実現することができる。
また、本実施の形態の磁壁駆動型トランジスタによれば、磁性体細線における読み出し電流Ioutが流れる領域を制限することができる。よって、磁壁8が読み出し電流Ioutの流れる経路外、つまり磁性体細線における第4電極10及び第1電極5により挟まれる領域外に位置するように、信号書き込み時に書き込み電流Iwを流すことにより、信号読み出し時に読み出し電流Ioutが磁壁8に与える影響を軽減することができる。その結果、読み出し電流Ioutが磁壁8に影響を与えることによるトランジスタの誤動作を抑制することができる。
なお、本実施の形態の磁壁駆動型トランジスタにおいて、第4電極10は強磁性フリー層2上に形成されるとした。しかし、図4の磁壁駆動型トランジスタの断面図に示されるように、強磁性固定層(硬磁性層)11と絶縁障壁層12とからなる積層体であるトンネル接合体が第2電極6及び第3電極7に挟み込まれるように島状に強磁性フリー層2上に形成され、第4電極10は、このトンネル接合体の上に形成されてもよい。この場合には、読み出し電流Ioutが流れる経路に障壁層が2層含まれるため、信号出力は2倍になる。
(第3の実施の形態)
図5は、本実施の形態に係る磁壁駆動型トランジスタの構造を示す断面図である。
図5は、本実施の形態に係る磁壁駆動型トランジスタの構造を示す断面図である。
この磁壁駆動型トランジスタは、第1電極5が形成された強磁性フリー層2表面では無く、第1電極5が形成されていない強磁性フリー層2裏面に第4電極10が形成されているという点で上記第2の実施の形態の磁壁駆動型トランジスタとは異なる。同磁壁駆動型トランジスタは、強磁性フリー層2と、絶縁障壁層3と、強磁性固定層4と、第1電極5と、強磁性フリー層2の両端に形成された第2電極6及び第3電極7と、強磁性フリー層2裏面の強磁性固定層4及び絶縁障壁層3からなるトンネル接合体の直下に形成された第4電極10とから構成される。以下、第2の実施の形態と異なる点を中心に説明する。
第4電極10は、強磁性フリー層2を跨いで絶縁障壁層3及び強磁性固定層4の積層体と対向して強磁性フリー層2上に島状に位置する。
上記構造を有する磁壁駆動型トランジスタでは、信号書き込み時には、第2の実施の形態の磁壁駆動型トランジスタと同様に、第2電極6及び第3電極7と接続された電源により磁性体細線(強磁性フリー層2)に書き込み電流Iwを印加して強磁性フリー層2内の磁壁8が駆動され、強磁性固定層4の磁化方向に対する強磁性固定層4直下に位置する強磁性フリー層2の磁化方向の相対角度が操作される。そして、信号読み出し時には、第1電極5及び新たに設けた第4電極10との間に挿入された強磁性トンネル接合素子を流れる読み出し電流Ioutが計測され、強磁性トンネル接合素子の抵抗変化が特定される。
以上のように、本実施の形態の磁壁駆動型トランジスタによれば、第1の実施の形態の磁壁駆動型トランジスタと同様の理由により、増幅機能及び不揮発性のメモリ機能を有するスピントランジスタを実現することができる。
また、本実施の形態の磁壁駆動型トランジスタによれば、磁性体細線における読み出し電流Ioutの流れる領域が制限され、読み出し電流Ioutは磁性体細線の膜厚方向にのみ流れる。よって、磁壁8が読み出し電流Ioutの流れる経路外、つまり磁性体細線におけるトンネル接合体直下の第4電極10及び第1電極5により挟まれる領域外に位置するように、信号書き込み時に書き込み電流Iwを流すことにより、信号読み出し時に読み出し電流Ioutが磁壁8に与える影響を軽減することができる。その結果、読み出し電流Ioutが磁壁8に影響を与えることによるトランジスタの誤動作を抑制することができる。
なお、本実施の形態の磁壁駆動型トランジスタにおいて、第4電極10は強磁性フリー層2上に形成されるとした。しかし、図6の磁壁駆動型トランジスタの断面図に示されるように、強磁性固定層(硬磁性層)11と絶縁障壁層12とからなる積層体であるトンネル接合体が強磁性フリー層2を跨いで絶縁障壁層3及び強磁性固定層4の積層体と対向して位置するように島状に強磁性フリー層2上に形成され、第4電極10は、このトンネル接合体の上に形成されてもよい。この場合には、スピントランスファートルクの打ち消しあいの効果により、磁壁8がトンネル接合体直下にある場合においてもその影響を低減することが可能となる。これは、次のような理由による。すなわち、強磁性固定層4が右方向に磁化している場合を考えると、強磁性固定層4から流れ込む電子は右向きスピンがマジョリティとなっている。このとき、強磁性フリー層2の磁化には、強磁性固定層4に対して平行となるように、スピントランスファートルクが生じる。一方、強磁性固定層4から注入されたマイノリティスピン(ここでは左向きスピン)は、強磁性フリー層2を通過した後、強磁性固定層11の界面で反射され、強磁性フリー層2に戻り、上述とは逆方向のスピントランスファートルク、つまり磁化を左向きに向けようとするトルクを与える。厳密には上下磁性層からのトルクは非対称なものであるが、磁化方向を右に向けようとするトルクと、左に向けようとするトルクとが相殺し、安定した増幅・スイッチング素子を提供することが可能となる。
次に、図6に示した構造と同等の構造を有する磁壁駆動型トランジスタの製造方法について説明する。図7(a)、図8(a)、図9(a)及び図10(a)は同磁壁駆動型トランジスタの概略上面図であり、図7(b)、図8(b)、図9(b)及び図10(b)は同磁壁駆動型トランジスタの概略断面図である。
まず、スパッタリング法、MBE(Molecular Beam Epitaxy)法あるいはCVD(Chemical Vapor Deposition)法等により、基板1上に、強磁性固定層11、絶縁障壁層12及び強磁性フリー層2’を順次積層する。その後、強磁性固定層11、絶縁障壁層12及び強磁性フリー層2’の積層体上にフォトレジストを形成し、EB(Electron Beam)リソグラフィー、フォトリソグラフィーあるいはX線リソグラフィー等を用いて露光パターニングする。このとき、強磁性フリー層2’は、強磁性フリー層2と同様の材料から構成される層である。
次に、現像処理の後、積層体が所定の上面形状を有するように、パターニングされたフォトレジストを用いて、イオンミリングあるいはRIE(Reactive Ion Etching)等のミリング法により強磁性固定層11、絶縁障壁層12及び強磁性フリー層2’の所定領域のエッチングを行う。ミリングされた積層体周辺部をSiO2等の絶縁体20により埋め戻し、リフトオフする(図7(a)、図7(b))。この埋め戻しは、積層体のトータル膜厚と絶縁体20のトータル膜厚とを同程度とすることにより、サンプル表面を平坦化させるために行う。
次に、積層体上にフォトレジストを形成し、積層体表面の一部が露出するようにパターニングする。その後、スパッタリング法、MBE法あるいはCVD法等により露出した積層体表面に磁性材料を成長させ、リフトオフすることにより強磁性フリー層2を積層体表面に形成する(図8(a)、図8(b))。これにより、強磁性フリー層2’と一部が重なる細線形状に描画された強磁性フリー層2が形成される。このとき、強磁性フリー層2を、先に形成した強磁性フリー層2’の上に連続的に成長させるが、この成長プロセスにおいて、強磁性フリー層2’表面が汚染されている可能性が高い。よって、成長プロセスの前に表面に露出した強磁性フリー層2’に対して表面クリーニングプロセスが行われる。
次に、細線形状の強磁性フリー層2をメタルマスクとして、強磁性フリー層2’及び絶縁障壁層12に対して強磁性固定層11表面が露出するまでミリングを施す。これにより、強磁性フリー層2’及び絶縁障壁層12の強磁性フリー層2と交差する部分のみが強磁性フリー層2とトンネル接合を形成する。ミリングされた部分には、再度SiO2等の絶縁体20を埋め戻し、サンプル表面を平坦化する(図9(a)、図9(b))。
次に、強磁性フリー層2の強磁性フリー層2’及び絶縁障壁層12と交差する部分の上に、リフトオフ法等により、絶縁障壁層3及び強磁性固定層4を形成する。その後、ミリング法を用いて、強磁性固定層11表面の一部が露出するように絶縁体20にコンタクトホールを形成する(図10(a)、図10(b))。このとき、EBリソグラフィー、フォトリソグラフィーあるいはX線リソグラフィー等によって高精度の重ね合わせにより、強磁性フリー層2、強磁性フリー層2’及び絶縁障壁層12の下部側トンネル接合の直上に、強磁性フリー層2、絶縁障壁層3及び強磁性固定層4の上部側トンネル接合を形成する必要がある。
最後に、強磁性固定層4及び強磁性固定層11上にそれぞれ第1電極5及び第4電極10を形成する。
以上、本発明の磁壁駆動型トランジスタについて、実施の形態に基づいて説明したが、本発明は、この実施の形態の限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
例えば、上記実施の形態において、強磁性フリー層(磁性体細線)2の形状によって磁壁8の入り方、電流による磁壁駆動範囲が変化するため、強磁性フリー層2は、次に示されるような形状のものであってもよい。ただし、縮尺や比はこれらに限らないものとする。
すなわち、強磁性フリー層2は、ノッチ部を有する断面形状のものであってもよい。例えば、図11(a)〜図11(e)の強磁性フリー層2の断面図に示されるように、角型のノッチ部30を有する断面形状のものであってもよいし、図11(f)〜図11(g)の強磁性フリー層2の断面図に示されるように、円型のノッチ部31を有する断面形状のものであってもよい。このとき、強磁性フリー層2においてノッチ部30、31間の幅がそれ以外の部分の幅と異なってもよい。このような形状を有する強磁性フリー層2においては、ノッチ部30、31により磁壁8の移動が制限される。
また、強磁性フリー層2は、細線幅が変化する断面形状のものであってもよい。例えば、図12(a)〜図12(d)の強磁性フリー層2の断面図に示されるような断面形状のものであってもよいし、図12(e)〜図12(f)の強磁性フリー層2の断面図に示されるような強磁性フリー層2の幅の異なる部分に円、楕円あるいは多角形を有する断面形状のものであってもよい。このような形状を有する強磁性フリー層2においては、強磁性フリー層2の幅の細い部分により磁壁8の移動が制限される。
さらに、強磁性フリー層2は、曲がった断面形状のものであってもよい。例えば、図13(a)〜図13(d)及び図13(g)〜図13(i)の強磁性フリー層2の断面図に示されるように、角状に曲がった断面形状のものであってもよいし、図13(e)〜図13(f)の強磁性フリー層2の断面図に示されるように、円弧状に曲がった断面形状のものであってもよい。このような形状を有する強磁性フリー層2においては、強磁性フリー層2の曲がった部分により磁壁8の移動が制限される。
本発明は、スピントランジスタに有用であり、特に不揮発性論理回路等に有用である。
1 基板
2、2’ 強磁性フリー層(軟磁性層)
3、12 絶縁障壁層
4、11 強磁性固定層(硬磁性層)
5 第1電極
6 第2電極
7 第3電極
8 磁壁
10 第4電極
20 絶縁体
30、31 ノッチ部
2、2’ 強磁性フリー層(軟磁性層)
3、12 絶縁障壁層
4、11 強磁性固定層(硬磁性層)
5 第1電極
6 第2電極
7 第3電極
8 磁壁
10 第4電極
20 絶縁体
30、31 ノッチ部
Claims (7)
- 強磁性を示し、内部に磁壁を有する第1フリー層と、
前記第1フリー層上に設けられた第1絶縁体バリア層と、
強磁性を示し、前記第1絶縁体バリア層上に設けられた第1固定層と、
前記第1固定層上に設けられた第1電極と、
前記第1フリー層上に設けられた第2電極及び第3電極とを備える
ことを特徴とするスピントランジスタ。 - 前記第1絶縁体バリア層及び前記第1固定層からなる第1積層体は、前記第1フリー層上に島状に設けられ、
前記第2電極及び第3電極は、前記第1積層体を挟み込むように設けられる
ことを特徴とする請求項1に記載のスピントランジスタ。 - 前記スピントランジスタは、さらに、前記第2電極及び第3電極に挟み込まれるように前記第1フリー層上に島状に設けられた第4電極を備える
ことを特徴とする請求項2に記載のスピントランジスタ。 - 前記スピントランジスタは、さらに、第2固定層と第2絶縁体バリア層とからなり、前記第2電極及び第3電極に挟み込まれるように前記第1フリー層上に島状に設けられた第2積層体を備える
ことを特徴とする請求項2に記載のスピントランジスタ。 - 前記スピントランジスタは、さらに、前記第1フリー層を跨いで前記第1積層体と対向して前記第1フリー層上に設けられた第4電極を備える
ことを特徴とする請求項2に記載のスピントランジスタ。 - 前記スピントランジスタは、さらに、第2固定層と第2絶縁体バリア層とからなり、前記第1フリー層を跨いで前記第1積層体と対向して前記第1フリー層上に設けられた第2積層体を備える
ことを特徴とする請求項2に記載のスピントランジスタ。 - 強磁性を示し、内部に磁壁を有するフリー層と、前記フリー層上に設けられた絶縁体バリア層と、強磁性を示し、前記絶縁体バリア層上に設けられた固定層とを備えるスピントランジスタを用いて信号を増幅する方法であって、
前記フリー層内部の磁壁を駆動する駆動ステップと、
前記固定層に信号を入力する入力ステップとを含む
ことを特徴とする信号増幅方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006241984A JP2008066479A (ja) | 2006-09-06 | 2006-09-06 | スピントランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006241984A JP2008066479A (ja) | 2006-09-06 | 2006-09-06 | スピントランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008066479A true JP2008066479A (ja) | 2008-03-21 |
Family
ID=39288923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006241984A Pending JP2008066479A (ja) | 2006-09-06 | 2006-09-06 | スピントランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008066479A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008117893A (ja) * | 2006-11-02 | 2008-05-22 | Kyoto Univ | 強磁性細線素子 |
WO2010087269A1 (ja) * | 2009-01-27 | 2010-08-05 | 日本電気株式会社 | 不揮発ロジック回路 |
JP2013513299A (ja) * | 2009-12-18 | 2013-04-18 | インテル コーポレイション | スピントルク磁気集積回路、及びそのためのデバイス |
JP5201536B2 (ja) * | 2006-12-12 | 2013-06-05 | 日本電気株式会社 | 磁気抵抗効果素子及びmram |
US8796794B2 (en) | 2010-12-17 | 2014-08-05 | Intel Corporation | Write current reduction in spin transfer torque memory devices |
WO2017183573A1 (ja) * | 2016-04-21 | 2017-10-26 | Tdk株式会社 | 磁壁利用型アナログメモリ素子および磁壁利用型アナログメモリ |
-
2006
- 2006-09-06 JP JP2006241984A patent/JP2008066479A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008117893A (ja) * | 2006-11-02 | 2008-05-22 | Kyoto Univ | 強磁性細線素子 |
JP5201536B2 (ja) * | 2006-12-12 | 2013-06-05 | 日本電気株式会社 | 磁気抵抗効果素子及びmram |
WO2010087269A1 (ja) * | 2009-01-27 | 2010-08-05 | 日本電気株式会社 | 不揮発ロジック回路 |
US8503222B2 (en) | 2009-01-27 | 2013-08-06 | Nec Corporation | Non-volatile logic circuit |
JP2013513299A (ja) * | 2009-12-18 | 2013-04-18 | インテル コーポレイション | スピントルク磁気集積回路、及びそのためのデバイス |
US8796794B2 (en) | 2010-12-17 | 2014-08-05 | Intel Corporation | Write current reduction in spin transfer torque memory devices |
US9754996B2 (en) | 2010-12-17 | 2017-09-05 | Intel Corporation | Write current reduction in spin transfer torque memory devices |
WO2017183573A1 (ja) * | 2016-04-21 | 2017-10-26 | Tdk株式会社 | 磁壁利用型アナログメモリ素子および磁壁利用型アナログメモリ |
CN108604573A (zh) * | 2016-04-21 | 2018-09-28 | Tdk株式会社 | 磁壁利用型模拟存储元件以及磁壁利用型模拟存储器 |
JPWO2017183573A1 (ja) * | 2016-04-21 | 2019-02-28 | Tdk株式会社 | 磁壁利用型アナログメモリ素子および磁壁利用型アナログメモリ |
US10453523B2 (en) | 2016-04-21 | 2019-10-22 | Tdk Corporation | Magnetic wall utilization-analog memory element and magnetic wall utilization analog memory |
US10892009B2 (en) | 2016-04-21 | 2021-01-12 | Tdk Corporation | Magnetic wall utilization-analog memory element and magnetic wall utilization analog memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2595588C2 (ru) | Магнитный записывающий элемент | |
US6754100B1 (en) | High output nonvolatile magnetic memory | |
JP6063381B2 (ja) | 書込み可能な磁気素子 | |
JP6154745B2 (ja) | 磁気記憶素子 | |
KR100678758B1 (ko) | 스핀주입 소자 및 스핀주입 소자를 이용한 자기 장치 | |
JP5366961B2 (ja) | 磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ | |
JP2007273495A (ja) | 磁気メモリ装置及びその駆動方法 | |
US7812383B2 (en) | Spin memory and spin FET | |
JP4919682B2 (ja) | 導電制御デバイス | |
US7005691B2 (en) | Magnetoresistance element and magnetoresistance storage element and magnetic memory | |
JP6495980B2 (ja) | 磁気メモリ | |
CN110061127B (zh) | 磁隧道结的形成方法及磁阻式随机存储器 | |
JP2005191032A (ja) | 磁気記憶装置及び磁気情報の書込み方法 | |
JP2006269530A (ja) | 磁気抵抗効果素子および磁気メモリ | |
JP2004128430A (ja) | 磁気記憶装置及びその製造方法 | |
JP2007103471A (ja) | 記憶素子及びメモリ | |
JP2009099994A (ja) | Mtj素子の製造方法 | |
JP2008211008A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP5166600B2 (ja) | トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ | |
WO2010007893A1 (ja) | 磁気ランダムアクセスメモリ及びその初期化方法 | |
JPWO2010007695A1 (ja) | スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置 | |
JP2008066479A (ja) | スピントランジスタ | |
JP2005012068A (ja) | 電界効果型磁気抵抗効果素子およびこれを利用した電子素子 | |
JP2010239011A (ja) | スピン注入構造及びそれを用いたスピン伝導デバイス | |
JP5034317B2 (ja) | 記憶素子及びメモリ |