JP6829172B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP6829172B2 JP6829172B2 JP2017180342A JP2017180342A JP6829172B2 JP 6829172 B2 JP6829172 B2 JP 6829172B2 JP 2017180342 A JP2017180342 A JP 2017180342A JP 2017180342 A JP2017180342 A JP 2017180342A JP 6829172 B2 JP6829172 B2 JP 6829172B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- bank
- layer
- area
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Description
<1−1>構成
<1−1−1>メモリシステムの構成
図1を用いて、第1実施形態に係る半導体記憶装置を含むメモリシステムの基本的な構成を概略的に説明する。メモリシステム4は、半導体記憶装置1、及びメモリコントローラ2を備えている。
メモリコントローラ2は、パーソナルコンピュータ等のホスト(外部機器)3から命令を受けて、半導体記憶装置1からデータを読み出したり、半導体記憶装置1にデータを書き込んだりする。
図2を用いて、第1実施形態に係る半導体記憶装置の基本的な構成を概略的に説明する。
図3を用いて、第1実施形態に係る半導体記憶装置のバンクBKの基本的な構成を概略的に説明する。
<1−1−5−1>概略
<1−1−5−1−1>第1例
続いて、図4を用いて、第1実施形態に係る半導体記憶装置のメモリセルMCの構成の第1例について概略的に説明する。図4に示すように、第1実施形態に係るメモリセルMCのMTJ素子30の一端はビット線BLに接続されており、他端は選択トランジスタ31の一端に接続されている。そして選択トランジスタ31の他端はソース線SLに接続されている。TMR(tunneling magnetoresistive)効果を利用したMTJ素子30は、2枚の強磁性層F,Pとこれらに挟まれた非磁性層(トンネル絶縁膜)Bとからなる積層構造を有し、スピン偏極トンネル効果による磁気抵抗の変化によりデジタルデータを記憶する。MTJ素子30は、2枚の強磁性層F,Pの磁化配列によって、低抵抗状態と高抵抗状態とを取り得る。例えば、低抵抗状態をデータ“0”と定義し、高抵抗状態をデータ“1”と定義すれば、MTJ素子30に1ビットデータを記録することができる。もちろん、低抵抗状態をデータ“1”と定義し、高抵抗状態をデータ“0”と定義してもよい。
続いて、図5用いて、第1実施形態に係る半導体記憶装置のメモリセルMCの構成の第2例について概略的に説明する。以下では、第1例と異なる点のみ説明する。図5に示すように、第2例においては、MTJ素子30は、参照層(ピン層、固定層)P、非磁性層B、記憶層(フリー層、記録層)Fを順次積層して構成される。
次に、図6を用いて、第1実施形態に係る半導体記憶装置のメモリセルMCの断面について概略的に説明する。
また、上部電極30eと参照層30aとの間に、シフトキャンセル層が配置されても良い。シフトキャンセル層は、参照層30aから記録層30cへ漏れる磁場を調整する層である。シフトキャンセル層により、記憶層30cが保持する情報を安定的に維持することができる。
ここで、MTJ素子の特性について説明する。MTJ素子のデータ保持指標である熱擾乱係数dEは、dE=(Ku×V)/(kb×T)で示されることが知られている。Kuは記憶層の磁気異方性定数である。Vは記憶層の体積である。kbは、ボルツマン定数である。Tは温度である。熱擾乱定数dEは、Vに比例して減少していくことが知られている。熱擾乱定数dEが低下すると、MTJ素子のデータ保持特性が低下し、書込み特性が向上する。逆に、熱擾乱定数dEが増加すると、MTJ素子のデータ保持特性が向上し、書込み特性が低下する。
上記にて記憶層の体積に依存して、MTJ素子の特性が変化することについて説明した。本実施形態では、上述した原理を鑑み、MTJ素子の体積毎に領域を分け、それぞれ目的別に使い分ける。
<1−2−1>第1書込み動作
次に、図10を用いて、第1実施形態に係る半導体記憶装置を含むメモリシステムの第1書込み動作について説明する。
メモリコントローラ2は、ホスト3から書込み命令を受信すると、短期記憶用の第1領域11aのバンクBK1に対して書込み動作を行う。
メモリコントローラ2は、例えばレジスタ23内に記憶されている、バンクBK1に関する経過時間情報をリセットする。この経過時間情報とは、バンクBK毎に記憶され、バンクBKにデータが書込まれてからどの程度時間が経緯したかを示す情報である。
メモリコントローラ2は、例えばレジスタ23内に記憶されている、バンクBK1に関する経過時間情報をタイマ(不図示)などで計測する。そして、メモリコントローラ2は、上記経過時間情報をモニタする。
メモリコントローラ2は、経過時間が、例えばレジスタ23内に記憶されている閾値情報(第1時間)を超えるか否かを判定する。メモリコントローラ2は、経過時間が、第1時間を超えないと判定する場合(ステップS1004、NO)、ステップS1003を繰り返す。
メモリコントローラ2は、経過時間が、第1時間を超えると判定する場合(ステップS1004、YES)、短期記憶用の第1領域11aのバンクBK1に記憶されているデータを、長期記憶用の第2領域11bのバンクBK2に書込む。
次に、図11を用いて、第1実施形態に係る半導体記憶装置を含むメモリシステムの第2書込み動作について説明する。
メモリコントローラ2は、ホスト3から書込み命令を受信すると、短期記憶用の第1領域11aのバンクBK1に対して書込み動作を行う。
メモリコントローラ2は、例えばレジスタ23内に記憶されている、バンクBK1に関する読み出し回数情報をリセットする。この読み出し回数情報とは、バンクBK毎に記憶され、バンクBKにデータが書込まれてから、何回当該バンクに対して読み出し動作が行われたかを示す情報である。
メモリコントローラ2は、バンクBK1に関して読み出し動作が行われると、例えばレジスタ23内に記憶されている、バンクBK1に関する読み出し回数情報をカウントアップする。そして、メモリコントローラ2は、例えばレジスタ23内に記憶されている、バンクBK1に関する読み出し回数情報をモニタする。
メモリコントローラ2は、読み出し回数が、例えばレジスタ23内に記憶されている閾値情報(第1値)を超えるか否かを判定する。メモリコントローラ2は、読み出し回数が、第1値を超えないと判定する場合(ステップS1104、NO)、ステップS1103を繰り返す。
メモリコントローラ2は、読み出し回数が、第1値を超えると判定する場合(ステップS1104、YES)、短期記憶用の第1領域11aのバンクBK1に記憶されているデータを、長期記憶用の第2領域11bのバンクBK2に書込む。
ここで、第1領域11a、及び第2領域11bの具体例について例示する。
上述した実施形態によれば、領域によってMTJ素子の体積を変更する。そして、領域毎に、用途を変えている。具体的には、書込み命令を受けたとき、まず短期記憶領域にデータを書込む。そして、短期記憶領域に記憶されているデータが、所定の条件を満たす場合、長期保存領域にデータを移動させる。
第1実施形態では、第1領域11a、及び第2領域11bがともにメモリとして動作する場合を説明した。しかし、これに限らず、第1領域11a、または第2領域11bのどちらかがMTJ素子で構成されたロジック回路であっても良い。例えば、ロジック回路において、MTJ素子の体積を小さくすると、高速動作を行うことが可能となる。例えば、第1領域11aがMTJ素子で構成されたロジック回路である場合、第1領域11aは、例えば周辺回路10の一部として機能する。
第2実施形態について説明する。第2実施形態では、メモリ領域が3つに分けられている場合について説明する。尚、第2実施形態に係る装置の基本的な構成及び基本的な動作は、上述した実施形態に係る装置と同様である。従って、上述した実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
図12を用いて、第2実施形態に係るメモリ領域11について説明する。
<2−2−1>第1書込み動作
次に、図13を用いて、第2実施形態に係る半導体記憶装置を含むメモリシステムの第1書込み動作について説明する。
ステップS2001〜S2005は、上述したステップS1001〜S1005と同様の動作である。
メモリコントローラ2は、レジスタ23内に記憶されているバンクBK2に関する経過時間情報をタイマなどで計測する。そして、メモリコントローラ2は、上記経過時間情報をモニタする。
メモリコントローラ2は、経過時間が、例えばレジスタ23内に記憶されている閾値情報(第2時間)を超えるか否かを判定する。メモリコントローラ2は、経過時間が、第2時間を超えないと判定する場合(ステップS2007、NO)、ステップS2006を繰り返す。
メモリコントローラ2は、経過時間が、第21時間を超えると判定する場合(ステップS2007、YES)、中期記憶用の第2領域11bのバンクBK2に記憶されているデータを、長期記憶用の第3領域11cのバンクBK3に書込む。
次に、図14を用いて、第2実施形態に係る半導体記憶装置を含むメモリシステムの第2書込み動作について説明する。
ステップS2101〜S2105は、上述したステップS1101〜S1105と同様の動作である。
メモリコントローラ2は、バンクBK2に関して読み出し動作が行われると、例えばレジスタ23内に記憶されているバンクBK2に関する読み出し回数情報をカウントアップする。そして、メモリコントローラ2は、レジスタ23内に記憶されているバンクBK2に関する読み出し回数情報をモニタする。
メモリコントローラ2は、読み出し回数が、例えばレジスタ23内に記憶されている閾値情報(第2値)を超えるか否かを判定する。メモリコントローラ2は、読み出し回数が、第2値を超えないと判定する場合(ステップS2107、NO)、ステップS2106を繰り返す。
メモリコントローラ2は、読み出し回数が、第2値を超えると判定する場合(ステップS2107、YES)、中期記憶用の第2領域11bのバンクBK2に記憶されているデータを、長期記憶用の第3領域11cのバンクBK3に書込む。
ここで、第1領域11a、第2領域11b、及び第3領域11cの具体例について例示する。
上述した実施形態によれば、第1実施形態と同様に、領域によってMTJ素子の体積を変更する。そして、第1実施形態と同様に、領域毎に、用途を変えている。第2実施形態では、第1実施形態よりも細かく領域が分けられている。そのため、より細かい用途で領域を使い分けることが可能となる。
第2実施形態では、第1領域11a、第2領域11b、及び第3領域11cがメモリとして動作する場合を説明した。しかし、これに限らず、第1領域11a、第2領域11b、及び第3領域11cのうち、何れかがMTJ素子で構成されたロジック回路であっても良い。例えば、第1領域11aがMTJ素子で構成されたロジック回路である場合、第1領域11aは、例えば周辺回路10の一部として機能する。
第3実施形態について説明する。第3実施形態では、メモリ領域が4つに分けられている場合について説明する。尚、第3実施形態に係る装置の基本的な構成及び基本的な動作は、上述した実施形態に係る装置と同様である。従って、上述した実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
図15を用いて、第3実施形態に係るメモリ領域11について説明する。
ここで、第1領域11a、第2領域11b、第3領域11c、及び第4領域11dの具体例について例示する。
上述した実施形態によれば、第1実施形態と同様に、領域によってMTJ素子の体積を変更する。そして、第1実施形態と同様に、領域毎に、用途を変えている。第3実施形態では、第2実施形態よりも更に細かく領域が分けられている。そのため、より細かい用途で領域を使い分けることが可能となる。
第3実施形態では、第1領域11a、第2領域11b、第3領域11c、及び第4領域11dがメモリとして動作する場合を説明した。しかし、これに限らず、第1領域11a、第2領域11b、第3領域11c、及び第4領域11dのうち、何れかがMTJ素子で構成されたロジック回路であっても良い。例えば、第1領域11aがMTJ素子で構成されたロジック回路である場合、第1領域11aは、例えば周辺回路10の一部として機能する。
第4実施形態について説明する。第4実施形態では、MTJ素子を用いたチップ(レイヤー)が複数積層される半導体記憶装置(MCP(マルチチップパッケージ))について説明する。尚、第4実施形態に係る装置の基本的な構成及び基本的な動作は、上述した実施形態に係る装置と同様である。従って、上述した実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
図16を用いて、第4実施形態に係る半導体記憶装置の基本的な構成を概略的に説明する。
上述した実施形態によれば、MTJ素子を用いたチップが複数積層されている。そして、それらをTSVなどで接続することでパッケージの中で複数の異なる動作を実現することが可能となる。その結果、上述した各実施形態と同様の効果を得ることが可能となる。
第5実施形態について説明する。第5実施形態では、MOFETを用いたチップ(レイヤー)と、MTJ素子を用いたチップ(レイヤー)と、が複数積層されるメモリシステム(SiP(システムインパッケージ))について説明する。尚、第5実施形態に係る装置の基本的な構成及び基本的な動作は、上述した実施形態に係る装置と同様である。従って、上述した実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
図19を用いて、第5実施形態に係る半導体記憶装置を含むメモリシステムの基本的な構成を概略的に説明する。
上述した実施形態によればMOFETを用いたチップ(レイヤー)と、MTJ素子を用いたチップ(レイヤー)と、が複数積層されている。そして、それらをTSVなどで接続することでパッケージの中で複数の異なる動作を実現することが可能となる。その結果、上述した各実施形態と同様の効果を得ることが可能となる。
なお、上述した各実施形態において、メモリ領域11を、MTJ素子の体積に応じて領域を分け、領域毎に使い分ける事について説明した。上述した、各領域の面積や配置などは一例であり、適宜変更可能である。
2…メモリコントローラ
3…ホスト
4…メモリシステム
10…周辺回路
11…メモリ領域
11a…領域
11b…領域
11c…領域
11d…領域
12…カラムデコーダ
13…ワード線ドライバ
14…ロウデコーダ
15…コマンドアドレス入力回路
16…コントローラ
17…IO回路
20a…メモリアレイ
20b…センスアンプ/ライトドライバ
20c…バッファ
21…ホストインタフェース
22…データバッファ
23…レジスタ
24…CPU
25…デバイスインタフェース
26…ECC回路
27…通信インターフェース
30…MTJ素子
30a…参照層
30b…トンネルバリア層
30c…記憶層
30d…下部電極
30e…上部電極
31…選択トランジスタ
100…半導体基板
101…ソース/ドレイン拡散領域
102…ソース/ドレイン拡散領域
103…ゲート絶縁膜
104…ゲート電極
105…ビット線コンタクト
106…ビット線コンタクト
107…ビット線
108…ソース線コンタクト
109…ソース線
110…素子分離領域
120…絶縁層
BK1…バンク
BK2…バンク
BK3…バンク
BK4…バンク
F−1…記憶層
F−2…記憶層
H1…高さ
H2…高さ
LY1…レイヤー
LY2…レイヤー
Claims (7)
- 複数の第1素子を備える第1領域と、
それぞれが前記第1素子よりも体積が大きい複数の第2素子を備える第2領域と、
を備え、
前記第1素子及び前記第2素子は抵抗変化素子であり、
前記第1領域及び前記第2領域の少なくとも一方は記憶領域であり、
前記第1領域に書き込まれたデータは、書き込み動作後の読み出し回数が閾値以上になると、前記第2領域に転送される、
半導体記憶装置。 - 前記第2領域よりも、前記第1領域にデータが書込まれる回数が多い
請求項1に記載の半導体記憶装置。 - 前記第2領域に書込まれるデータは、前記第1領域に記憶されていたデータである
請求項1または2に記載の半導体記憶装置。 - 前記第1領域及び前記第2領域の少なくとも他方はロジック回路である
請求項1乃至3の何れか一項に記載の半導体記憶装置。 - 前記第1領域は第1チップに設けられ、前記第2領域は第2チップに設けられ、前記第1チップ及び前記第2チップはそれぞれ積層され、且つ電気的に接続される
請求項1乃至4の何れか一項に記載の半導体記憶装置。 - 第1チップと、
前記第1チップを制御する第2チップと、を更に備え、
前記第1チップは前記第1領域及び前記第2領域を備え、
前記第1チップ及び前記第2チップは積層され、且つ電気的に接続される
請求項1乃至4の何れか一項に記載の半導体記憶装置。 - 前記読み出し回数は、前記第1領域において前記書き込み動作が実行されると、リセットされる、
請求項1に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180342A JP6829172B2 (ja) | 2017-09-20 | 2017-09-20 | 半導体記憶装置 |
US15/907,894 US10446211B2 (en) | 2017-09-20 | 2018-02-28 | Semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180342A JP6829172B2 (ja) | 2017-09-20 | 2017-09-20 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019057343A JP2019057343A (ja) | 2019-04-11 |
JP6829172B2 true JP6829172B2 (ja) | 2021-02-10 |
Family
ID=65720688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017180342A Active JP6829172B2 (ja) | 2017-09-20 | 2017-09-20 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10446211B2 (ja) |
JP (1) | JP6829172B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11487464B2 (en) | 2019-07-03 | 2022-11-01 | Micron Technology, Inc. | Neural network memory |
JP2021044444A (ja) | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 磁気記憶装置 |
WO2021210475A1 (ja) * | 2020-04-15 | 2021-10-21 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置 |
KR102200792B1 (ko) * | 2020-05-15 | 2021-01-11 | 주식회사 금영엔터테인먼트 | 음원 파일 구조, 이를 기록한 기록매체 및 음원 파일 제작 방법 |
WO2022102283A1 (ja) * | 2020-11-11 | 2022-05-19 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004118921A (ja) | 2002-09-25 | 2004-04-15 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP3981711B2 (ja) | 2003-07-28 | 2007-09-26 | 有限会社ネクスティア | 二酸化炭素治療装置 |
JP2008218649A (ja) | 2007-03-02 | 2008-09-18 | Renesas Technology Corp | 半導体装置およびその製造方法ならびに磁気メモリ素子 |
JP5582037B2 (ja) * | 2009-01-27 | 2014-09-03 | 日本電気株式会社 | 不揮発ロジック回路 |
JP2012014787A (ja) * | 2010-06-30 | 2012-01-19 | Sony Corp | 記憶装置 |
US9196334B2 (en) * | 2012-04-19 | 2015-11-24 | Qualcomm Incorporated | Hierarchical memory magnetoresistive random-access memory (MRAM) architecture |
EP2736045B1 (en) * | 2012-11-27 | 2016-09-21 | Crocus Technology S.A. | Magnetic random access memory (MRAM) cell with low power consumption |
US9378793B2 (en) * | 2012-12-20 | 2016-06-28 | Qualcomm Incorporated | Integrated MRAM module |
US9515251B2 (en) * | 2014-04-09 | 2016-12-06 | International Business Machines Corporation | Structure for thermally assisted MRAM |
US9378832B1 (en) * | 2014-12-10 | 2016-06-28 | Sandisk Technologies Inc. | Method to recover cycling damage and improve long term data retention |
KR102276374B1 (ko) * | 2015-01-09 | 2021-07-14 | 삼성전자주식회사 | PoP 구조의 반도체 패키지 및 그에 따른 리프레쉬 제어방법 |
US9437272B1 (en) | 2015-03-11 | 2016-09-06 | Qualcomm Incorporated | Multi-bit spin torque transfer magnetoresistive random access memory with sub-arrays |
-
2017
- 2017-09-20 JP JP2017180342A patent/JP6829172B2/ja active Active
-
2018
- 2018-02-28 US US15/907,894 patent/US10446211B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10446211B2 (en) | 2019-10-15 |
US20190088301A1 (en) | 2019-03-21 |
JP2019057343A (ja) | 2019-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6829172B2 (ja) | 半導体記憶装置 | |
US10387276B2 (en) | Semiconductor memory devices with error correction and methods of operating the same | |
US9064590B2 (en) | Driving method of semiconductor storage device and semiconductor storage device | |
US9324457B2 (en) | Nonvolatile memory | |
RU2642960C2 (ru) | Полупроводниковое запоминающее устройство | |
US20190096461A1 (en) | Memory device | |
CN107437435A (zh) | 半导体存储器件及其操作方法 | |
JP2005064050A (ja) | 半導体記憶装置及びそのデータ書き込み方法 | |
US10338835B2 (en) | Memory device | |
US8503223B2 (en) | Semiconductor storage device | |
KR102132650B1 (ko) | 열 내성 강화 고정 층을 갖는 반도체 소자 | |
KR20140008702A (ko) | 불휘발성 메모리 장치 및 그것의 쓰기 방법 | |
US9905611B2 (en) | Variable resistance memory | |
JP2011222829A (ja) | 抵抗変化メモリ | |
US8861251B2 (en) | Semiconductor storage device | |
US20200098411A1 (en) | Semiconductor memory device | |
JP5671972B2 (ja) | 磁気抵抗素子および半導体メモリ | |
US9767863B2 (en) | Redundancy memory device comprising a plurality of selecting circuits | |
JP2018163729A (ja) | 半導体記憶装置 | |
US11392466B2 (en) | Storage system | |
US20220284938A1 (en) | Memory device, memory system, and method of manufacturing memory device | |
TWI647697B (zh) | 非依電性記憶體裝置及具有此記憶體裝置之儲存裝置 | |
US11853178B2 (en) | Storage system | |
US9984736B2 (en) | Magnetic storage device and memory system | |
JP2020155179A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180831 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6829172 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |