IT201900013542A1 - Dispositivo per memorizzare e processare dati e relativo metodo - Google Patents
Dispositivo per memorizzare e processare dati e relativo metodo Download PDFInfo
- Publication number
- IT201900013542A1 IT201900013542A1 IT102019000013542A IT201900013542A IT201900013542A1 IT 201900013542 A1 IT201900013542 A1 IT 201900013542A1 IT 102019000013542 A IT102019000013542 A IT 102019000013542A IT 201900013542 A IT201900013542 A IT 201900013542A IT 201900013542 A1 IT201900013542 A1 IT 201900013542A1
- Authority
- IT
- Italy
- Prior art keywords
- magnetization
- racetrack
- output
- regions
- input
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 27
- 230000005415 magnetization Effects 0.000 claims description 173
- 239000013598 vector Substances 0.000 claims description 45
- 230000005291 magnetic effect Effects 0.000 claims description 39
- 230000008878 coupling Effects 0.000 claims description 24
- 238000010168 coupling process Methods 0.000 claims description 24
- 238000005859 coupling reaction Methods 0.000 claims description 24
- 230000001960 triggered effect Effects 0.000 claims description 4
- 230000015654 memory Effects 0.000 description 43
- 230000005294 ferromagnetic effect Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 239000003302 ferromagnetic material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000006911 nucleation Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- -1 gallium ions Chemical class 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
- G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Communication Control (AREA)
Description
Descrizione dell'Invenzione Industriale dal titolo:
“DISPOSITIVO PER MEMORIZZARE E PROCESSARE DATI E RELATIVO METODO”
DESCRIZIONE
La presente invenzione riguarda un dispositivo per la memorizzazione e per il processamento di dati, in accordo con il preambolo della rivendicazione 1. In particolare, la presente invenzione riguarda un dispositivo in grado di funzionare sia da dispositivo di memorizzazione sia da dispositivo di processamento di dati memorizzati al suo interno, ed il relativo metodo di funzionamento.
L’ambito di utilizzo della presente invenzione è l'elettronica digitale, ad esempio per dispositivi come smartphones, elaboratori, televisori e così via. L'invenzione può essere usata come sistema di memoria avanzato, rimpiazzando le odierne memorie principali e/o cache di tali dispositivi. Il trovato oggetto della presente invenzione può anche essere usato in tutte quelle applicazioni, come ad esempio i big data, in cui è necessario un elevato parallelismo dei calcoli ed è necessario effettuare un elevato numero di operazioni elementari di tipo bitwise come AND, OR, NAND, NOR e così via.
Gli attuali mezzi di memorizzazione di informazioni digitali per applicazioni informatiche sono memorie ad accesso casuale (RAM), e unità disco a stato solido (SSD) o magnetiche (HDD): queste classi di dispositivi si stanno evolvendo ad un ritmo crescente. Gli HDD sono intrinsecamente molto lenti, con tempi di accesso tipici di diversi millisecondi, a causa della massa del disco in rotazione; le RAM invece sono più veloci ed affidabili rispetto agli HDD, tuttavia il costo di memorizzazione di un singolo bit di dati in un HDD rimane circa cento volte inferiore rispetto ad una RAM.
Nel brevetto statunitense US6834005 è descritta una nuova classe di potenziali memorie non volatili, denominate memorie racetrack. Queste memorie si basano sul movimento controllato di una serie di domain-wall lungo nanofili costituiti da materiale ferromagnetico che utilizzano impulsi di corrente polarizzati in spin. Le memorie racetrack possono essere realizzate usando sia materiali di magnetizzazione in-plane che materiali di magnetizzazione out-of-plane. Quest’ultimo tipo di magnetizzazione consente di costruire memorie a basso consumo energetico e ad alta densità, rendendo così le memorie racetrack accessibili per un utilizzo di massa.
Un prototipo di una memoria racetrack integrata con un circuito CMOS è stato presentato da A.J. Annunziata, M. Gaidis ed L. Thomas nell'articolo intitolato "Racetrack memory cell array with integrated magnetic tunnel junction readout", pubblicato presso International Electron Devices Meeting (12/2011), utilizzando un processo tecnologico a 90 nm.
Recentemente, le memorie racetrack sono state utilizzate anche come elemento di base per circuiti logici ibridi CMOS non volatili come proposto da K. Huang e R. Zhao, nell'articolo intitolato "Magnetic domain-wall racetrack memorybased nonvolatile logic for low-power computing and fast runtime reconfiguration", pubblicato da IEEE Transactions on Very Large Scale Integration (VLSI-2016).
I sistemi di memorizzazione, basati su memorie racetrack, noti allo stato della tecnica presentano una serie di inconvenienti qui di seguito illustrati.
Un primo inconveniente è legato al fatto che i sistemi noti non permettono di processare i dati memorizzati direttamente all'interno delle celle di memoria. Solitamente, i dati da processare vengono trasportati all'esterno della griglia delle celle di memoria, attraverso delle connessioni (linee dati), elaborati e successivamente memorizzati nuovamente all'interno della griglia di celle di memoria. I circuiti che implementano le funzionalità logiche addizionali vengono posizionati nei pressi della griglia di celle di memoria, in modo da limitare il trasferimento dei dati e ridurre la lunghezza delle interconnessioni, quindi i dati non vengono di per sé processati dentro le celle di memoria stesse.
Un ulteriore inconveniente è dovuto all’introduzione di ritardi di elaborazione dei dati, per via della movimentazione dei dati nelle linee di connessione tra le celle di memoria ed i circuiti che implementano le funzionalità logiche di processamento dei dati; ciò comporta necessariamente la riduzione delle prestazioni dei dispositivi elettronici che utilizzano tali sistemi di memorizzazione.
Un altro inconveniente deriva dal fatto che tali sistemi di memorizzazione non consentono un elevato livello di parallelizzazione del processamento dei dati, dovuto al limitato numero di connessioni tra le celle di memoria ed i circuiti che implementano le funzionalità logiche di processamento dei dati.
Scopo della presente invenzione è pertanto quello di risolvere questi ed altri problemi, e in particolare di indicare un dispositivo, basato su memorie racetrack, ed un metodo per la memorizzazione e per il processamento dei dati utilizzando un paradigma di logica interna alle celle di memoria, superando così il collo di bottiglia delle macchine computazionali di Von Neumann.
Un ulteriore scopo della presente invenzione è quello di indicare un dispositivo ed un metodo per la memorizzazione e per il processamento dei dati, che consenta un elevato parallelismo per il processamento dei dati.
Un altro scopo della presente invenzione è quello di indicare un dispositivo ed un metodo per la memorizzazione e per il processamento dei dati, che consenta un basso consumo energetico.
Un ulteriore scopo della presente invenzione è quello di indicare un dispositivo ed un metodo per la memorizzazione e per il processamento dei dati, che permetta di implementare circuiti completamente magnetici oppure ibridi con tecnologia basata su transistors.
L’invenzione descritta consiste in una nuova memoria magnetica di tipo racetrack non volatile, capace di realizzare funzioni logiche elementari direttamente sui dati memorizzati. Il dispositivo secondo l’invenzione implementa funzioni che una memoria racetrack, nota allo stato della tecnica, non è in grado di eseguire. Le operazioni logiche possono essere eseguite in parallelo su tutti i dati memorizzati al suo interno, senza bisogno di usare circuiti addizionali. I dati possono essere movimentati in una direzione e possono essere letti/scritti mediante l'utilizzo di elementi esterni.
L’articolo presentato da
dal titolo “Racetrack Logic”, pubblicato in Electronics Letters, vol.53, 22. pp.1462-1464, 2017, descrive l’implementazione di operazioni logiche per memorie racetrack realizzate con materiali aventi magnetizzazione in-plane. Il tipo di operazione logica descritta dall’articolo citato è differente rispetto alla presente invenzione: la soluzione presentata nell'articolo permette di effettuare operazioni logiche elementari sui dati memorizzati in modo puntuale, per mezzo di due magneti, mentre la presente invenzione consente di effettuare calcoli in modo parallelo all'interno della struttura senza l’utilizzo di alcun magnete.
Ulteriori caratteristiche vantaggiose della presente invenzione sono oggetto delle unite rivendicazioni che formano parte integrante della presente descrizione.
L’invenzione verrà di seguito descritta dettagliatamente attraverso esempi di realizzazione non limitanti con particolare riferimento alle figure allegate, in cui:
- la Figura 1 rappresenta schematicamente un esempio di una memoria racetrack nota allo stato della tecnica;
- la Figura 2 rappresenta schematicamente un dispositivo per la memorizzazione e per il processamento di dati secondo una forma di realizzazione della presente invenzione;
- la Figura 3a rappresenta schematicamente una porta logica elementare in riferimento al dispositivo di Figura 2;
- la Figura 3b rappresenta una tavola di verità della porta logica elementare di Figura 3a;
- la Figura 3c rappresenta schematicamente una geometria della porta logica elementare in riferimento al dispositivo di Figura 2;
- la Figura 4 rappresenta un diagramma di flusso esemplificativo di un metodo per la memorizzazione e per il processamento dei dati relativo al dispositivo di Figura 2. Con riferimento alla Figura 1, viene rappresentata schematicamente una forma di realizzazione esplicativa di una memoria racetrack 100 nota allo stato della tecnica. In una memoria di tipo racetrack le informazioni sono memorizzate sotto forma di magnetizzazione su di un nastro (track) fatto di materiale ferromagnetico. Tale nastro ferromagnetico ha tipicamente una lunghezza dell’ordine delle decine di micrometri e una larghezza ed uno spessore dell'ordine delle decine di nanometri. I materiali ferromagnetici impiegati per questi tipi di dispositivi sono ad esempio ferro, cobalto e/o leghe di nichel aventi reticoli cristallini che caratterizzano le proprietà magnetiche intrinseche del materiale ferromagnetico, come ad esempio l’anisotropia magnetocristallina. L'informazione binaria è codificata da due valori stabili di magnetizzazione che il materiale può assumere localmente. Il vettore magnetizzazione può essere parallelo (in-plane) o perpendicolare (out-of-plane) alla direzione di maggiore estensione del nastro ferromagnetico, tipicamente alloggiato su di un piano di supporto lungo la direzione di maggiore estensione del nastro ferromagnetico.
La regione del nastro ferromagnetico, in cui avviene una transizione tra due valori di magnetizzazione, viene chiamata domain-wall. Possono esistere domain-wall di diverse tipologie che dipendono dalla forma geometrica e dalle dimensioni del nastro ferromagnetico. Ad esempio, i domain-wall possono essere di tipo transverse-wall oppure vortex-wall per magnetizzazioni di tipo in-plane, Néel-wall oppure Bloch-wall per magnetizzazioni di tipo out-of-plane.
L'informazione magnetica memorizzata nella racetrack può essere spostata a destra o a sinistra lungo il nastro ferromagnetico per mezzo di una corrente elettrica polarizzata in spin che scorre attraverso il nastro magnetico stesso. Il momento angolare associato alla corrente elettrica polarizzata in spin viene trasferito al domain-wall, per mezzo del fenomeno di trasferimento spin-momento, provocandone un movimento nella direzione della corrente stessa. La struttura può essere considerata come un registro a spostamento magnetico (shift register magnetico) in cui i dati sono movimentati, lungo la direzione di massima estensione della racetrack, in modo da intercettare gli elementi di scrittura e lettura dei dati. Ad esempio, una memoria racetrack può comprendere almeno un elemento racetrack 100, rappresentato in Figura 1, e comprende un elemento di memoria 120, un elemento di scrittura 106, un elemento di lettura 107 ed almeno due contatti elettrici 110 posti alle estremità dell’elemento di memoria 120, in modo che possa scorrervi una corrente elettrica polarizzata in spin 108.
L’elemento di memoria 120 è costituito da un nastro ferromagnetico comprendente una regione di memorizzazione dei dati 112, un serbatoio superiore (o sinistro) 101, un serbatoio inferiore (o destro) 105. Il serbatoio superiore 101 ed il serbatoio inferiore 105 sono di dimensioni tali da contenere l'intera regione di memorizzazione dei dati 112.
La regione di memorizzazione dei dati 112 comprende una pluralità di prime regioni (o domini) di magnetizzazione 103, disposti in sequenza, in cui la magnetizzazione è stabile. In base al tipo di codifica binaria utilizzata, l'informazione può essere rappresentata ad esempio dalla direzione in cui punta il vettore di magnetizzazione di ciascuna prima regione di magnetizzazione 103. La magnetizzazione all'interno di ogni dominio può puntare in qualunque direzione, ad esempio ciascuna prima regione di magnetizzazione 103 può avere una magnetizzazione out-of-plane con i rispettivi vettori di magnetizzazione aventi versi opposti. Per convenzione il valore binario “1” può essere rappresentato dal vettore magnetizzazione avente un primo verso 115, ad esempio verso l'alto (up), mentre il valore binario “0” può essere rappresentato dal vettore magnetizzazione avente verso opposto 116 al primo, ad esempio verso il basso (down). Nell'ingrandimento di Figura 1 è possibile osservare una serie di domain-wall 104, i quali delimitano dette prime regioni di magnetizzazione 103 con vettori di magnetizzazione tra loro differenti.
La corrente elettrica polarizzata in spin 108 viene utilizzata per controllare la movimentazione dei dati all'interno dell’elemento di memoria 120. La corrente elettrica polarizzata in spin 108 viene generata ad esempio consentendo lo scorrimento di una corrente elettrica non polarizzata attraverso un dominio magnetico con una definita magnetizzazione; in questo modo la corrente elettrica non polarizzata assume una polarizzazione in spin. La corrente elettrica polarizzata in spin 108 interagisce con i domainwall 104, sui quali applica una coppia che di fatto trasporta il domain-wall 104 nel verso di scorrimento della corrente elettrica polarizzata in spin 108. Le velocità di propagazione dei domain-wall 104 solitamente variano tra il centinaio di metri al secondo e diverse centinaia di metri al secondo. La corrente elettrica polarizzata in spin 108 è solitamente applicata mediante degli impulsi in sequenza. Ogni impulso ha la durata necessaria per spostare l’informazione di una posizione nel verso della corrente. La direzione della corrente elettrica polarizzata in spin 108 definisce la direzione in cui i domain-wall 104 sono spostati.
I nuovi dati possono essere scritti all'interno dell’elemento racetrack 100 per mezzo dell'elemento di scrittura 106 e letti mediante l'elemento di lettura 107, entrambi posti in prossimità dell’elemento di memoria 120, in modo da effettuare le operazioni di scrittura e lettura dell’elemento di memoria 120 stesso. L’elemento di scrittura 106 può scrivere le informazioni nella prima regione di magnetizzazione 103, ad esempio per mezzo dell’effetto di trasferimento spin-momento, quest’ultimo derivato da una corrente indotta generata dall’elemento di scrittura 106. L’elemento di lettura 107 può leggere le informazioni immagazzinate nella prima regione di magnetizzazione 103, ad esempio per mezzo dell’effetto magnetoresistivo di una giunzione tra due materiali ferromagnetici, separati da uno strato sottile di ossido, nella quale giunzione avviene il fenomeno dell’effetto tunnel magnetico.
La sezione delle prime regioni di magnetizzazione 103 dell’elemento racetrack 100 possono avere forme e dimensioni tali da consentire lo spostamento dei domain-wall 104, applicando una corrente polarizzata in spin 108, e di fornire ai domain-wall 104 un’adeguata stabilità termica. Ad esempio, le prime regioni di magnetizzazione 103 possono avere una sezione di forma rettangolare, cilindrica, ellittica, quadrata e così via.
Per incrementare la stabilità termica e definire la spaziatura tra i domain-wall 104, vengono introdotti dei vincoli, detti pinning-site, che introducono una barriera dì potenziale per il domain-wall 104. Questi vincoli possono essere ottenuti ad esempio modellando delle tacche lungo i bordi del nastro ferromagnetico o modulandone la sezione. I pinning-site consentono inoltre di incrementare la stabilità dei domainwall 104 rispetto alle perturbazioni esterne, come ad esempio fluttuazioni di campi magnetici esterni.
La Figura 2 rappresenta schematicamente un dispositivo 200 per la memorizzazione e per il processamento dei dati secondo una forma di realizzazione della presente invenzione. Detto dispositivo 200 comprende almeno due elementi racetrack di ingresso 210a, 210b, 210c ed almeno un elemento racetrack di uscita 220. Ciascun elemento racetrack di ingresso 210a, 210b, 210c e di uscita 220 comprende un elemento di memoria, almeno un elemento di scrittura ed almeno un elemento di lettura ed almeno due contatti elettrici posti alle estremità dell’elemento di memoria, in modo che possa scorrervi una corrente elettrica polarizzata in spin. In altre forme di realizzazione dell’invenzione, ulteriori elementi di lettura/scrittura possono essere utilizzati per ciascun elemento racetrack di ingresso 210a, 210b, 210c e di uscita 220.
Gli elementi racetrack di ingresso 210a, 210b, 210c consentono di memorizzare i dati al loro interno, così che tali dati non siano alterabili in seguito al processamento dei dati immagazzinati in detto dispositivo 200, ad esempio mediante operazioni di logica binaria. Gli elementi racetrack di ingresso 210a, 210b, 210c possono essere ad esempio gli elementi racetrack 100 descritti precedentemente con riferimento alla Figura 1. Ogni elemento racetrack di ingresso 210a, 210b, 210c può essere controllato in modo indipendente, cosi che le informazioni in essi contenute sono spostate in un verso o nel verso opposto a seconda del verso della corrente elettrica polarizzata in spin 108 che scorre su ciascun elemento racetrack di ingresso 210a, 210b, 210c.
Gli elementi racetrack di uscita 220 consentono di memorizzare i dati al loro interno, così che tali dati sono alterabili in seguito al processamento dei dati immagazzinati in detto dispositivo 200, ad esempio mediante operazioni di logica binaria. Gli elementi racetrack di uscita 220 possono essere ad esempio gli elementi racetrack 100, descritti precedentemente, per i quali una pluralità di prime regioni di magnetizzazione 103 sono alterate in modo tale da cambiarne le proprietà ferromagnetiche, così da processare i dati immagazzinati in detto dispositivo 200. Ad esempio, almeno una prima regione di magnetizzazione 103, avente vettori di magnetizzazione out-of-plane, con elevata anisotropia cristallina, può essere irradiata durante il processo di fabbricazione con un fascio di ioni di gallio (Ga<+>) oppure elio (He<+>). Ciò comporta la degradazione della struttura cristallina del materiale ferromagnetico irradiato, riducendone l'anisotropia cristallina localmente, generando così una seconda regione di magnetizzazione 103a con proprietà ferromagnetiche alterate rispetto alla prima regione di magnetizzazione 103. In particolare, l'irradiazione distruttiva della struttura cristallina del materiale ferromagnetico crea una seconda regione di magnetizzazione 103a, al posto della prima regione di magnetizzazione 103, in cui il vettore magnetizzazione è atto a commutare dal primo verso 115 al suo opposto 116, o viceversa, per mezzo di un campo magnetico di ridotta intensità rispetto al campo magnetico necessario ad una analoga commutazione di un vettore magnetizzazione della prima regione di magnetizzazione 103. Ciò comporta la nucleazione di domain-wall nella seconda regione di magnetizzazione 103a; per tale motivo questa regione è chiamata centro di nucleazione artificiale.
Gli elementi racetrack di ingresso 210a, 210b, 210c e gli elementi racetrack di uscita 220 sono atti a realizzare almeno una porta logica elementare, preferibilmente una pluralità di porte logiche elementari, in cui almeno due di dette prime regioni di magnetizzazione 103 sono accoppiate magneticamente ad almeno una di dette seconde regioni di magnetizzazione 103a. La nucleazione del domain-wall, e quindi la commutazione del vettore magnetizzazione, dal valore logico memorizzato al suo opposto, avviene in base all’accoppiamento magnetico ad esempio sommando diversi contributi di magnetizzazione di uno o più di dette prime regioni di magnetizzazione 103 poste in prossimità di almeno una seconda regione di magnetizzazione 103a.
Secondo la presente forma di realizzazione dell’invenzione, tre elementi racetrack di ingresso 210a, 210b e 210c ed un elemento racetrack di uscita 220 sono configurati in modo tale da realizzare almeno una porta logica elementare del dispositivo 200, ovvero: un elemento racetrack di uscita 220 è interposto tra un primo elemento racetrack di ingresso 210a, ed un secondo elemento racetrack di ingresso 210b, posti su di uno primo piano 211 di appoggio, mentre un terzo elemento racetrack di ingresso 210c è posizionato al di sopra dell’elemento racetrack di uscita 220.
Altre forme di realizzazione dell’invenzione possono essere ottenute disponendo gli elementi racetrack di ingresso 210a, 210b, 210c e di uscita 220 in diverse configurazioni, ad esempio ponendo uno o più elementi racetrack di ingresso 210a, 210b, 210c trasversalmente, su piani alterni, ad uno o più elementi racetrack di uscita 220.
Detto dispositivo 200 comprende una unità di controllo 250 atta a gestire gli elementi racetrack di ingresso 210a, 210b e 210c e l’elemento racetrack di uscita 220 in modo da effettuare tutte le operazioni necessarie alla scrittura, lettura e processamento dei dati all’interno di detto dispositivo 200, come ad esempio la gestione delle correnti elettriche polarizzate in spin, l’attivazione degli elementi di scrittura/lettura e così via. L’unità di controllo 250 può essere realizzata ad esempio da un circuito logico integrato nel dispositivo 200.
La Figura 3a rappresenta schematicamente una porta logica elementare 300 in riferimento al dispositivo di Figura 2. Secondo la presente forma di realizzazione dell’invenzione, detta porta logica elementare 300 comprende una prima regione di magnetizzazione di ingresso 301, una seconda regione di magnetizzazione di ingresso 302 ed una terza regione di magnetizzazione di ingresso 303 per le quali i rispettivi vettori di magnetizzazione rappresentano le informazioni binarie di ingresso di detta porta logica elementare 300. Detta porta logica elementare 300 comprende una regione di magnetizzazione di uscita 304 il cui vettore di magnetizzazione rappresenta l’informazione binaria di uscita di detta porta logica elementare 300.
Dette prime regioni di magnetizzazione 103 comprese in detti elementi racetrack di ingresso 210a, 210b e 210c corrispondono a dette prima, seconda e terza regione di magnetizzazione di ingresso 301, 302 e 303 rispettivamente, mentre detta seconda regione di magnetizzazione 103a, compresa nell’elemento racetrack di uscita 220, corrisponde alla regione di magnetizzazione di uscita 304. Tali corrispondenze sono definite in base ad un predefinito schema di accoppiamento magnetico, considerando ad esempio le prime regioni di magnetizzazione 103 adiacenti (o prime vicine) alla seconda regione di magnetizzazione 103a.
Il vettore di magnetizzazione della regione di magnetizzazione di uscita 304 dipende dall’accoppiamento magnetico dei vettori di magnetizzazione della prima, seconda e terza regione di magnetizzazione di ingresso 301, 302 e 303 rispettivamente. Tale accoppiamento magnetico può variare in funzione delle posizioni relative tra la regione di magnetizzazione di uscita 304 e la prima, seconda e terza regione di magnetizzazione di ingresso 301, 302 e 303 rispettivamente. Ad esempio, i vettori di magnetizzazione della seconda e terza regione di ingresso 302 e 303 rispettivamente determinano un accoppiamento antiparallelo con la regione di magnetizzazione di uscita 304, mentre il vettore di magnetizzazione della prima regione di ingresso 301 determina un accoppiamento parallelo con la regione di magnetizzazione di uscita 304. In particolare, l'accoppiamento è di tipo antiparallelo relativamente alla regione di magnetizzazione di uscita 304 quando la regione di magnetizzazione di ingresso giace sullo stesso piano.
Alternativamente, l'accoppiamento è parallelo quando una regione di ingresso è posizionata al di sopra oppure al di sotto della regione di magnetizzazione di uscita 304.
Nella presente forma di realizzazione dell’invenzione la commutazione del vettore magnetizzazione, da un valore logico a quello opposto, nella regione di magnetizzazione di uscita 304 è ottenuta sommando il contributo di ciascun vettore di magnetizzazione della prima, seconda e terza regione di magnetizzazione di ingresso 301, 302 e 303 rispettivamente. La commutazione del vettore magnetizzazione, da un valore logico a quello opposto, nella regione di magnetizzazione di uscita 304 può essere innescata da un contributo di accoppiamento magnetico di un campo magnetico esterno Hext opportunamente generato. Se il contributo di accoppiamento magnetico risultante, nella regione di magnetizzazione di uscita 304, è superiore ad un valore critico predefinito Hc, la nucleazione del domain-wall avviene, in caso contrario la commutazione del vettore magnetizzazione, da un valore logico a quello opposto, non avviene. Nella presente forma di realizzazione dell’invenzione, ogni regione di magnetizzazione di ingresso 301, 302 e 303 garantisce sostanzialmente lo stesso contributo di accoppiamento nella regione di magnetizzazione di uscita 304. Dimensionando opportunamente le regioni di magnetizzazione comprese in detti elementi racetrack di ingresso 210a, 210b e 210c è possibile ottenere sostanzialmente lo stesso contributo di accoppiamento sul centro di nucleazione artificiale 304, per le sole regioni di magnetizzazione di ingresso 301, 302 e 303, rendendo sostanzialmente nullo il contributo delle rimanenti regioni di magnetizzazione circostanti. La Figura 3c rappresenta schematicamente una vista superiore 300a e rispettivamente una prima ed una seconda vista laterale 300b e 300c della porta logica elementare 300, in riferimento al dispositivo di Figura 2. I valori di d1 e d2 rappresentano le distanze tra due elementi racetrack giacenti sullo stesso piano, mentre d3 rappresenta la distanza tra due elementi racetrack disposti su piani diversi. Gli elementi 391 identificano dei restringimenti dei domini di magnetizzazione (pinning-site) rendendo più stabile i domini stessi degli elementi racetrack. Ciò consente un miglior confinamento dei bit di informazione all’interno degli elementi racetrack, definendo stabilmente le dimensioni dei bit stessi. In questa forma di realizzazione dell’invenzione, le distanze d1, d2 e d3 devono essere dimensionate in modo tale da determinare l’accoppiamento tra le prime regioni di magnetizzazione 103, atte ad operare come regioni di magnetizzazione di ingresso 301, 302 e 303, e le seconde regioni di magnetizzazione 103a, atte ad operare come regioni di magnetizzazione di uscita 304, della porta logica elementare 300, rendendo sostanzialmente nullo il contributo di accoppiamento magnetico delle rimanenti prime regioni di magnetizzazione 103 e/o seconde regioni di magnetizzazione 103a in prossimità della seconda regione di magnetizzazione 103a, atta ad operare come regioni di magnetizzazione di uscita 304.
Altre forme di realizzazione dell’invenzione possono comprendere una o più porte logiche elementari comprendenti due o più regioni di magnetizzazione di ingresso ed una o più regioni di magnetizzazione di uscita, tra loro accoppiate magneticamente secondo un predeterminato peso (o intensità) dipendente dalla loro conformazione geometrica e/o dalle loro rispettive posizioni, in modo da aumentare le funzionalità e le prestazioni di processamento di detto dispositivo 200.
La Figura 3b rappresenta una tavola di verità 350 della porta logica elementare 300 di Figura 3a, in cui l’informazione memorizzata nella regione di magnetizzazione di uscita 304 dipende dall’informazione memorizzata nelle regioni di magnetizzazione di ingresso 301, 302 e 303. Tale porta logica 300 comprende quindi tre ingressi ed una uscita. È possibile osservare che in funzione del valore logico assunto dalla regione d'ingresso 301, la porta logica elementare 300, può operare come porta NOR (301 pari a “0”) oppure NAND (301 pari a “1”) aventi come ingressi i rimanenti due ingressi 302 e 303. L’elemento di ingresso 301 funziona come un ingresso programmabile della porta logica elementare 300, in modo da poter cambiare la funzione implementata NOR oppure NAND durante l'esecuzione di un algoritmo, ciò consente vantaggiosamente di poter implementare nel dispositivo 200 un insieme completo di operatori booleani, ovvero consente di realizzare tutte le funzioni booleane possibili.
Il dispositivo 200, nella presente forma di realizzazione dell’invenzione, è composto da tre elementi racetrack di ingresso 210a, 210b e 210c e dall’elemento racetrack di uscita 220, il quale memorizza il risultato dell'operazione, come descritto in precedenza. L’elemento racetrack di uscita 220 presenta almeno una regione di magnetizzazione di uscita 304, preferibilmente una pluralità di regioni di magnetizzazione di uscita 304, posizionati ad esempio in modo alternato all'interno della struttura, ottenendo una pluralità di porte logiche elementari 300. Gli elementi racetrack di ingresso 210a, 210b e 210c e l’elemento racetrack di uscita 220 sono atti a spostare, in modo indipendente, i dati memorizzati in dette prime regioni di magnetizzazione 103 e/o dette seconde regioni di magnetizzazione 103a. Ciò permette vantaggiosamente di poter processare i dati in parallelo nella pluralità di regioni di magnetizzazione di uscita 304. In un’altra forma di realizzazione dell’invenzione, detto dispositivo 200 può comprendere una pluralità di elementi racetrack di ingresso e una pluralità di elementi racetrack di uscita, in cui dette pluralità di elementi racetrack di ingresso e di uscita sono atti a realizzare una pluralità di porte logiche elementari, queste ultime essendo atte a processare in parallelo i dati memorizzati all’interno di detta pluralità di elementi racetrack di ingresso e memorizzarne il risultato in detta pluralità di elementi racetrack di uscita.
Con riferimento alla Figura 4, viene descritto un metodo esemplificativo per la memorizzazione e per il processamento di dati in un dispositivo 200 secondo la forma di realizzazione dell’invenzione di Figura 2, in cui l’unità di controllo 250 gestisce gli elementi racetrack di ingresso 210a, 210b e 210c e l’elemento racetrack di uscita 220 in modo da effettuare tutte le operazioni necessarie alla scrittura, alla lettura ed al processamento dei dati memorizzati nel dispositivo 200.
Al passo 400, viene realizzata una fase di inizializzazione del dispositivo 200, che consente la messa in opera dello stesso. In questo passo, ad esempio, l’unità di controllo 250 effettua una verifica dello stato di funzionamento del dispositivo 200 stesso e/o degli elementi racetrack di ingresso 210a, 210b e 210c e dell’elemento racetrack di uscita 220.
Al passo 410, l’unità di controllo 250 verifica se effettuare una fase di scrittura dei dati nel dispositivo 200, ad esempio in seguito all’interazione con un altro dispositivo, come ad esempio un processore esterno al dispositivo 200 stesso. In caso affermativo l’unità di controllo 250 esegue il passo 420, altrimenti esegue il passo 430.
Al passo 420, l’unità di controllo 250 esegue tutte le operazioni per effettuare la fase di scrittura dei dati nel dispositivo 200. I dati possono provenire ad esempio da linee di dati esterne al dispositivo 200, connesse allo stesso. Durante questo passo l’unità di controllo 250 può ad esempio magnetizzare, per mezzo di uno o più elementi di scrittura 106, le prime regioni di magnetizzazione 103, degli elementi racetrack di ingresso 210a, 210b e 210c, in base ad una prestabilita codifica binaria. L’unità di controllo 250 può ad esempio gestire, in maniera indipendente, le correnti elettriche polarizzate in spin 108 di ciascun elemento racetrack di ingresso 210a, 210b e 210c, in modo da spostare (scorrere) le informazioni lungo gli elementi di memoria 120 in modo tale che uno o più elementi di scrittura 106 possano effettuare la scrittura dei dati.
Al passo 430, l’unità di controllo 250 verifica se effettuare una fase di processamento dei dati nel dispositivo 200, ad esempio in seguito all’interazione con un altro dispositivo, come ad esempio un processore esterno al dispositivo 200 stesso. In caso affermativo l’unità di controllo 250 esegue il passo 440, altrimenti esegue il passo 450.
Al passo 440, l’unità di controllo 250 esegue tutte le operazioni per effettuare la fase di processamento dei dati nel dispositivo 200. Durante detta fase di processamento le seconde regioni di magnetizzazione 103a, di detto elemento racetrack di uscita (220), sono fatte commutare da detto primo verso 115 del vettore di magnetizzazione al suo opposto 116, o viceversa, in base all’accoppiamento magnetico di almeno due di dette prime regioni di magnetizzazione 103, di detti elementi racetrack di ingresso 210a, 210b, 210c, in cui l’elemento racetrack di uscita 220 e gli elementi racetrack di ingresso 210a, 210b, 210c realizzano almeno una porta logica elementare 300 del dispositivo 200.
Le informazioni binarie di ingresso della porta logica elementare 300 sono rappresentate dai rispettivi vettori di magnetizzazione di due o più regioni di magnetizzazione di ingresso 301, 302, 303. L’informazione binaria di uscita della porta logica elementare 300 è rappresentata dal vettore di magnetizzazione di una o più regioni di magnetizzazione di uscita 304.
La commutazione del vettore magnetizzazione, da un valore logico a quello opposto, nella regione di magnetizzazione di uscita 304 è ottenuta sommando il contributo di ciascun vettore di magnetizzazione di due o più regioni di magnetizzazione di ingresso 301, 302, 303 rispettivamente. La commutazione del vettore magnetizzazione, da un valore logico a quello opposto, nella regione di magnetizzazione di uscita 304 può essere innescata da un contributo di accoppiamento magnetico di un campo magnetico esterno Hext opportunamente generato.
Ad esempio, se il valore di accoppiamento magnetico risultante è superiore ad un valore critico predefinito Hc allora si ha commutazione del vettore magnetizzazione, da un valore logico a quello opposto, altrimenti non si ha commutazione del vettore magnetizzazione nella regione di magnetizzazione di uscita 304.
Durante detta fase di processamento, i dati memorizzati in dette prime regioni di magnetizzazione 103 e/o dette seconde regioni di magnetizzazione 103a sono spostati in modo indipendente in detti elementi racetrack di ingresso 210a, 210b, 210c ed elemento racetrack di uscita 220. Ad esempio, l’unità di controllo 250 può gestire, in maniera indipendente, le correnti elettriche polarizzate in spin 108 di ciascun elemento racetrack di ingresso 210a, 210b e 210c, in modo da spostare (scorrere) le informazioni lungo gli elementi di memoria 120. Ciò consente vantaggiosamente di modificare sostanzialmente in maniera istantanea l’informazione, come ad esempio il valore dei bit, contenuta nelle regioni di magnetizzazione di ingresso 301, 302, 303 di ogni porta logica elementare 300 del dispositivo 200, ottenendo un elevato grado di parallelizzazione delle operazioni logiche, come ad esempio le operazioni NOR oppure NAND. Il risultato delle operazioni logiche viene processato contemporaneamente (parallelamente), nelle regioni di magnetizzazione di uscita 304 di ogni porta logica elementare 300 del dispositivo 200. Ciò consente vantaggiosamente di non dover trasportare i dati all'esterno dell’elemento di memoria, attraverso delle connessioni (linee dati), elaborarli esternamente e successivamente memorizzarli nuovamente all'interno dell’elemento di memoria. Ciò consente vantaggiosamente di superare le limitazioni delle macchine computazionali di Von Neumann.
Al passo 450, l’unità di controllo 250 verifica se effettuare una fase di lettura dei dati nel dispositivo 200, ad esempio in seguito all’interazione con un altro dispositivo, come ad esempio un processore esterno al dispositivo 200 stesso. In caso affermativo l’unità di controllo 250 esegue il passo 460, altrimenti esegue il passo 470.
Al passo 460, l’unità di controllo 250 esegue tutte le operazioni per effettuare la fase di lettura dei dati nel dispositivo 200. I dati possono essere letti ed inviati ad altri dispositivi esterni al dispositivo 200 stesso, come ad esempio uno schermo di un apparato televisivo, ad esempio per mezzo di linee dati connesse al dispositivo 200 ed al dispositivo esterno. Durante questo passo l’unità di controllo 250 può ad esempio attivare gli elementi di lettura 107 degli elementi racetrack di ingresso 210a, 210b e 210c e/o dell’elemento racetrack di uscita 220, in modo da leggere le informazioni, ad esempio binarie, immagazzinate sotto forma di stati di magnetizzazione delle prime regioni di magnetizzazione 103 e/o della seconde regioni di magnetizzazione 103a. L’unità di controllo 250 può ad esempio gestire, in maniera indipendente, le correnti elettriche polarizzate in spin 108 di ciascun elemento racetrack di ingresso 210a, 210b e 210c, in modo da spostare (scorrere) le informazioni lungo gli elementi di memoria 120, in modo tale che uno o più elementi di lettura 107 possano effettuare la lettura dei dati.
Al passo 450, l’unità di controllo 250 esegue tutte le operazioni necessarie a terminare le operazioni di scrittura, lettura e processamento dei dati memorizzati nel dispositivo 200. Durante questo passo l’unità di controllo 250 può segnalare lo stato di inoperatività del dispositivo 200 ad un altro dispositivo, come ad esempio un processore esterno al dispositivo 200 stesso.
Dalla descrizione effettuata risultano dunque evidenti i vantaggi della presente invenzione.
Il dispositivo ed il metodo per la memorizzazione e per il processamento di dati della presente invenzione consentono vantaggiosamente di processare i dati memorizzati all’interno del dispositivo, per mezzo dell’accoppiamento magnetico tra prime e seconde regioni di magnetizzazione degli elementi racetrack del dispositivo stesso.
Un ulteriore vantaggio del dispositivo e del metodo per la memorizzazione e per il processamento di dati della presente invenzione consiste nell’elevata parallelizzazione delle operazioni logiche, come ad esempio le operazioni NOR oppure NAND. Vantaggiosamente, il risultato delle operazioni logiche viene processato contemporaneamente (parallelamente) nelle regioni di magnetizzazione di uscita di ogni porta logica elementare del dispositivo.
Un altro vantaggio del dispositivo e del metodo per la memorizzazione e per il processamento di dati, della presente invenzione, consiste nel superare le limitazioni delle macchine computazionali di Von Neumann. Infatti, Il dispositivo ed il metodo per la memorizzazione e per il processamento di dati della presente invenzione consentono vantaggiosamente di non dover trasportare i dati all'esterno della griglia delle celle di memoria, attraverso delle connessioni (linee dati), elaborarli esternamente e successivamente memorizzarli nuovamente all'interno della griglia di celle di memoria.
Un ulteriore vantaggio del dispositivo e del metodo per la memorizzazione e per il processamento di dati della presente invenzione consiste nel poter implementare circuiti completamente magnetici oppure ibridi con tecnologia basata su transistor, ad esempio interfacciando il dispositivo secondo la presente invenzione con altri dispositivi basati su altre tecnologie.
Naturalmente, fermo restando il principio dell’invenzione, le forme di attuazione ed i particolari di realizzazione potranno essere ampiamente variati rispetto a quanto è stato descritto ed illustrato a puro titolo di esempio non limitativo, senza per questo uscire dall’ambito di protezione della presente invenzione definito dalle rivendicazioni allegate.
Claims (12)
- RIVENDICAZIONI 1. Dispositivo (200) per la memorizzazione e per il processamento di dati comprendente: − almeno due elementi racetrack di ingresso (210a, 210b, 210c) comprendenti una pluralità di prime regioni di magnetizzazione (103); − almeno un elemento racetrack di uscita (220) comprendente una pluralità di seconde regioni di magnetizzazione (103a) in cui un vettore magnetizzazione è atto a commutare da un primo verso (115) al suo opposto (116), o viceversa, per mezzo di un campo magnetico di ridotta intensità rispetto ad un campo magnetico necessario ad una analoga commutazione di un vettore magnetizzazione della prima regione di magnetizzazione (103), detto dispositivo (200) essendo caratterizzato dal fatto che detti elementi racetrack di ingresso (210a, 210b, 210c) ed elemento racetrack di uscita (220) sono configurati in modo tale da realizzare almeno una porta logica elementare (300) in cui almeno due di dette prime regioni di magnetizzazione (103) sono accoppiate magneticamente ad almeno una di dette seconde regioni di magnetizzazione (103a).
- 2. Dispositivo (200) secondo la rivendicazione 1, in cui detta almeno una porta logica elementare (300) comprende due o più regioni di magnetizzazione di ingresso (301, 302, 303), per le quali i rispettivi vettori di magnetizzazione rappresentano informazioni binarie di ingresso di detta porta logica elementare (300), ed una o più regioni di magnetizzazione di uscita (304) il cui vettore di magnetizzazione rappresenta un’informazione binaria di uscita di detta porta logica elementare (300).
- 3. Dispositivo (200) secondo la rivendicazione 2, in cui dette prime regioni di magnetizzazione (103) corrispondono a dette due o più regioni di magnetizzazione di ingresso (301, 302, 303) ed in cui, detta seconda regione di magnetizzazione (103a) corrisponde a detta regione di magnetizzazione di uscita (304), essendo tali corrispondenze definite in base ad un predefinito schema di accoppiamento magnetico.
- 4. Dispositivo (200) secondo una o più delle rivendicazioni da 2 a 3, in cui dette due o più regioni di magnetizzazione di ingresso (301, 302, 303) e detta regione di magnetizzazione di uscita (304) sono tra loro accoppiante magneticamente secondo un predeterminato peso dipendente dalla loro conformazione geometrica e/o dalle loro rispettive posizioni.
- 5. Dispositivo (200) secondo una o più delle rivendicazioni da 2 a 4, in cui la commutazione del vettore magnetizzazione nella regione di magnetizzazione di uscita (304) è ottenuta sommando il contributo di ciascun vettore di magnetizzazione di dette due o più regioni di magnetizzazione di ingresso (301, 302, 303) rispettivamente, ed in cui la commutazione del vettore magnetizzazione nella regione di magnetizzazione di uscita (304) è innescata da un contributo di accoppiamento magnetico di un campo magnetico esterno (Hext).
- 6. Dispositivo (200) secondo la rivendicazione 5, in cui la commutazione del vettore magnetizzazione nella regione di magnetizzazione di uscita (304) avviene se il contributo di accoppiamento magnetico risultante è superiore ad un valore critico predefinito (Hc).
- 7. Dispositivo (200) secondo una o più delle rivendicazioni da 1 a 6, in cui detti elementi racetrack di ingresso (210a, 210b, 210c) ed elemento racetrack di uscita (220) sono atti a spostare, in modo indipendente, i dati memorizzati in dette prime regioni di magnetizzazione (103) e/o dette seconde regioni di magnetizzazione (103a).
- 8. Metodo per la memorizzazione e per il processamento di dati in un dispositivo (200), detto dispositivo (200) comprendendo: − almeno due elementi racetrack di ingresso (210a, 210b, 210c), comprendenti una pluralità di prime regioni di magnetizzazione (103); − almeno un elemento racetrack di uscita (220) comprendente una pluralità di seconde regioni di magnetizzazione (103a) in cui un vettore magnetizzazione è atto a commutare da un primo verso (115) al suo opposto (116), o viceversa, per mezzo di un campo magnetico di ridotta intensità rispetto ad un campo magnetico necessario ad una analoga commutazione di un vettore magnetizzazione della prima regione di magnetizzazione (103), detto metodo comprendendo una fase di processamento dei dati in detto dispositivo (200), detto metodo essendo caratterizzato dal fatto che durante detta fase di processamento dette seconde regioni di magnetizzazione (103a), di detto elemento racetrack di uscita (220), sono fatte commutare da detto primo verso (115) del vettore di magnetizzazione al suo opposto (116), o viceversa, in base all’accoppiamento magnetico di almeno due di dette prime regioni di magnetizzazione (103), di detti elementi racetrack di ingresso (210a, 210b, 210c), in cui detto elemento racetrack di uscita (220) e detti elementi racetrack di ingresso (210a, 210b, 210c) realizzano almeno una porta logica elementare (300) di detto dispositivo (200).
- 9. Metodo secondo la rivendicazione 8, in cui durante detta fase di processamento, le informazioni binarie di ingresso di detta porta logica elementare (300) sono rappresentate dai rispettivi vettori di magnetizzazione di due o più regioni di magnetizzazione di ingresso (301, 302, 303) ed in cui l’informazione binaria di uscita di detta porta logica elementare (300) è rappresentata dal vettore di magnetizzazione di una o più regioni di magnetizzazione di uscita (304).
- 10. Metodo secondo la rivendicazione 9, in cui durante detta fase di processamento, la commutazione del vettore magnetizzazione nella regione di magnetizzazione di uscita (304) è ottenuta sommando il contributo di ciascun vettore di magnetizzazione di dette due o più regioni di magnetizzazione di ingresso (301, 302, 303) rispettivamente, ed in cui la commutazione del vettore magnetizzazione nella regione di magnetizzazione di uscita (304) è innescata da un contributo di accoppiamento magnetico di un campo magnetico esterno (Hext).
- 11. Metodo secondo la rivendicazione 10, in cui durante detta fase di processamento, la commutazione del vettore magnetizzazione nella regione di magnetizzazione di uscita (304) avviene se il contributo di accoppiamento magnetico risultante è superiore ad un valore critico predefinito (Hc).
- 12. Metodo secondo una o più delle rivendicazioni da 8 a 11, in cui durante detta fase di processamento, i dati memorizzati in dette prime regioni di magnetizzazione (103) e/o dette seconde regioni di magnetizzazione (103a) sono spostati in modo indipendente in detti elementi racetrack di ingresso (210a, 210b, 210c) ed elemento racetrack di uscita (220).
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT102019000013542A IT201900013542A1 (it) | 2019-07-31 | 2019-07-31 | Dispositivo per memorizzare e processare dati e relativo metodo |
US17/631,156 US20220270658A1 (en) | 2019-07-31 | 2020-06-23 | Device for Data Storage and Processing, and Method Thereof |
EP20743330.1A EP4004922A1 (en) | 2019-07-31 | 2020-06-23 | Device for data storage and processing, and method thereof |
PCT/IB2020/055919 WO2021019322A1 (en) | 2019-07-31 | 2020-06-23 | Device for data storage and processing, and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT102019000013542A IT201900013542A1 (it) | 2019-07-31 | 2019-07-31 | Dispositivo per memorizzare e processare dati e relativo metodo |
Publications (1)
Publication Number | Publication Date |
---|---|
IT201900013542A1 true IT201900013542A1 (it) | 2021-01-31 |
Family
ID=68807284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
IT102019000013542A IT201900013542A1 (it) | 2019-07-31 | 2019-07-31 | Dispositivo per memorizzare e processare dati e relativo metodo |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220270658A1 (it) |
EP (1) | EP4004922A1 (it) |
IT (1) | IT201900013542A1 (it) |
WO (1) | WO2021019322A1 (it) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6834005B1 (en) | 2003-06-10 | 2004-12-21 | International Business Machines Corporation | Shiftable magnetic shift register and method of using the same |
US20110292718A1 (en) * | 2009-01-27 | 2011-12-01 | Tetsuhiro Suzuki | Non-volatile logic circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5759882B2 (ja) * | 2011-12-09 | 2015-08-05 | 株式会社日立製作所 | スピン波導波路、及びスピン波演算回路 |
US11169732B2 (en) * | 2017-05-18 | 2021-11-09 | Kabushiki Kaisha Toshiba | Computing device |
CN109308924B (zh) * | 2018-08-10 | 2021-01-01 | 复旦大学 | 一种计算器件及其计算方法 |
-
2019
- 2019-07-31 IT IT102019000013542A patent/IT201900013542A1/it unknown
-
2020
- 2020-06-23 EP EP20743330.1A patent/EP4004922A1/en active Pending
- 2020-06-23 US US17/631,156 patent/US20220270658A1/en not_active Abandoned
- 2020-06-23 WO PCT/IB2020/055919 patent/WO2021019322A1/en unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6834005B1 (en) | 2003-06-10 | 2004-12-21 | International Business Machines Corporation | Shiftable magnetic shift register and method of using the same |
US20110292718A1 (en) * | 2009-01-27 | 2011-12-01 | Tetsuhiro Suzuki | Non-volatile logic circuit |
Non-Patent Citations (5)
Title |
---|
A.J. ANNUNZIATAM. GAIDISL. THOMAS: "Racetrack memory cell array with integrated magnetic tunnel junction readout", INTERNATIONAL ELECTRON DEVICES MEETING, December 2011 (2011-12-01) |
K. HUANGR. ZHAO: "magnetic domain-wall racetrack memorybased nonvolatile logic for low-power computing and fast runtime reconfiguration", 2016, IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION |
M. COWM. GRAZIANOM. OCTAVI: "Racetrack Logic", ELECTRONICS LETTERS, vol. 53, no. 22, 2017, pages 1462 - 1464 |
VACCA M ET AL: "Racetrack logic", ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 53, no. 22, 26 October 2017 (2017-10-26), pages 1462 - 1464, XP006074569, ISSN: 0013-5194, DOI: 10.1049/EL.2017.2961 * |
WEICHAO YU ET AL: "Purely magnetic logic based on polarized spin waves", ARXIV.ORG, CORNELL UNIVERSITY LIBRARY, 201 OLIN LIBRARY CORNELL UNIVERSITY ITHACA, NY 14853, 20 June 2019 (2019-06-20), XP081378594 * |
Also Published As
Publication number | Publication date |
---|---|
EP4004922A1 (en) | 2022-06-01 |
US20220270658A1 (en) | 2022-08-25 |
WO2021019322A1 (en) | 2021-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bläsing et al. | Magnetic racetrack memory: From physics to the cusp of applications within a decade | |
Zhang et al. | Stochastic computing implemented by skyrmionic logic devices | |
Wang et al. | Efficient skyrmion transport mediated by a voltage controlled magnetic anisotropy gradient | |
Zhang et al. | Spintronics for low-power computing | |
CN107732005B (zh) | 一种自旋多数门器件及逻辑电路 | |
US8203871B2 (en) | Reconfigurable magnetic logic device using spin torque | |
Kang et al. | Voltage-controlled MRAM for working memory: Perspectives and challenges | |
Patil et al. | Spintronic logic gates for spintronic data using magnetic tunnel junctions | |
Huang et al. | Magnetic domain-wall racetrack memory-based nonvolatile logic for low-power computing and fast run-time-reconfiguration | |
Chen et al. | Spintronic devices for high-density memory and neuromorphic computing–A review | |
Zhang et al. | Perspectives of racetrack memory for large-capacity on-chip memory: From device to system | |
US8872547B2 (en) | Nanomagnetic logic gate and an electronic device | |
CN113450850B (zh) | 磁性存储单元、数据写入方法、存储器及设备 | |
US7212026B2 (en) | Spin-orbital quantum cellular automata logic devices and systems | |
US7539045B2 (en) | Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device | |
Fan | Low power in-memory computing platform with four terminal magnetic domain wall motion devices | |
IT201900013542A1 (it) | Dispositivo per memorizzare e processare dati e relativo metodo | |
Guillemenet et al. | On the Use of Magnetic RAMs in Field‐Programmable Gate Arrays | |
Zhao et al. | Spin-electronics based logic fabrics | |
JP5874647B2 (ja) | 不揮発論理演算デバイス | |
Eken et al. | Giant Spin-Hall assisted STT-RAM and logic design | |
Geng et al. | Controlling 180 transverse domain wall structure | |
US20230124011A1 (en) | Reconfigurable puf device based on fully electric field-controlled domain wall motion | |
Sarkar et al. | Spintronics based systems for AI nano robots | |
Hoe | Bayesian inference using spintronic technology: A proposal for an MRAM-based stochastic logic gate |