KR20060051405A - 스핀 트랜지스터 및 그 형성 방법 - Google Patents

스핀 트랜지스터 및 그 형성 방법 Download PDF

Info

Publication number
KR20060051405A
KR20060051405A KR1020050087030A KR20050087030A KR20060051405A KR 20060051405 A KR20060051405 A KR 20060051405A KR 1020050087030 A KR1020050087030 A KR 1020050087030A KR 20050087030 A KR20050087030 A KR 20050087030A KR 20060051405 A KR20060051405 A KR 20060051405A
Authority
KR
South Korea
Prior art keywords
collector
base
emitter
diode
magnetoresistive element
Prior art date
Application number
KR1020050087030A
Other languages
English (en)
Other versions
KR100795246B1 (ko
Inventor
후앙 잉-왠
로 치-군
야오 영-더
시히 란-친
주 자우-지우
후앙 더-래이
Original Assignee
인더스트리얼 테크놀로지 리서치 인스티튜트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인더스트리얼 테크놀로지 리서치 인스티튜트 filed Critical 인더스트리얼 테크놀로지 리서치 인스티튜트
Publication of KR20060051405A publication Critical patent/KR20060051405A/ko
Application granted granted Critical
Publication of KR100795246B1 publication Critical patent/KR100795246B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 스핀(spin) 트랜지스터 및 그것의 형성 방법에 관한 것이다. 상기 스핀 트랜지스터는 단일 전위 장벽 구조를 이용하여 전류 변동률을 증가시킨다. 상기 스핀 트랜지스터는 이미터, 콜렉터, 베이스 및 베이스 저항 중 적어도 하나를 포함한다. 상기 이미터는 자기저항 소자로서 자기장에 따라 가변 저항을 제공한다. 상기 콜렉터는 상기 전위 장벽을 제공할 수 있는 수동 소자이다. 상기 베이스는 상기 이미터와 콜렉터 사이에 게재되어 상기 이미터와 베이스를 결합한다. 상기 베이스는 상기 베이스에 연결되어 바이어스를 제공한다.
스핀 트랜지스터, 전위 장벽, 전류 변동률, 강자성체층

Description

스핀 트랜지스터 및 그 형성 방법{SPIN TRANSISTOR AND METHOD THEREOF}
도 1은 본 발명의 일 실시예에 따른 스핀 트랜지스터를 도시하는 개략도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 스핀 트랜지스터와 그 측정 장치를 도시하는 도면이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 측정 장치에 의해 측정된 전류 변동률 측정 결과를 도시하는 그래프이다.
도 4는 본 발명의 일 실시예에 따른 도 2의 측정 장치에 의해 측정된 전류 변동률 측정 결과를 도시하는 다른 그래프이다.
도 5는 본 발명의 일 실시예에 따른 도 2의 측정 장치에 의해 측정된 전류 변동률 측정 결과를 도시하는 또 다른 그래프이다.
도 6은 본 발명의 일 실시예에 따른 도 2의 측정 장치에 의해 측정된 전류 변동률 측정 결과를 도시하는 또 다른 그래프이다.
본 발명은 트랜지스터에 관한 것으로, 보다 구체적으로는 스핀(spin) 트랜지 스터 및 그것의 형성 방법에 관한 것이다.
스핀(spin) 트랜지스터는 자기장을 이용해서 전류를 제어하는 전자 소자이다. 이러한 스핀 트랜지스터의 효과는 종래의 트랜지스터의 효과와 유사하다. 전자는 두 개의 스핀 상태들, 즉 스핀업(spin up) 및 스핀다운(spin down) 상태들을 가진다. 전자의 이러한 스핀 상태들은 스핀 트랜지스터에서 제어 변수들이 된다.
스핀 트랜지스터는 추가적인 제어 변수인 자기장을 더 가진다. 이러한 스핀 트랜지스터는 자기장을 이용하여 전자의 스핀 상태들을 조정해서 전류를 제어한다. 따라서, 스핀 트랜지스터를 구비하는 전자 소자는 단순한 트랜지스터를 구비하는 전자 소자에 비해 향상된 기능을 가진다.
일 형태의 스핀 트랜지스터는 이중 전위(bi-potential) 에너지 장벽 구조를 가진다. 즉, 두 개의 전위 에너지 장벽들이 스핀 트랜지스터의 자기저항 소자와 결합 된다. 상기 이중 전위 에너지 장벽 구조는 자기 전류(magneto-electric current)가 스핀 트랜지스를 통해 흐를 수 있게 해준다.
다른 형태의 스핀 트랜지스터는 서로 대향 배치되며 n-형 이온이 도핑(doping)된 제1 실리콘 기판 및 제2 실리콘 기판을 구비한다. 상기 제1 실리콘 기판과 제2 실리콘 기판은 진공 접착되어 각각 이미터(emitter) 및 콜렉터(collector)를 형성한다. 금속 스핀 밸브(즉, 베이스(base))는 상기 제1 실리콘 기판 및 제2 실리콘 기판 사이에 배치된다.
상기 다른 형태의 스핀 트랜지스터는 두 개의 층들을 구비한다. 제1 쌍의 층들은 이미터(즉, 상기 n-형 이온이 도핑된 제1 실리콘 기판)와 베이스(즉, 상기 금 속 스핀 밸브)를 구비하며, 각각 백금(platinum: Pt)과 코발트(cobalt: Co)로 형성된다. 제2 쌍의 층들은 베이스와 콜렉터(즉, n-형 이온이 도핑된 제2 실리콘 기판)를 구비하며, 각각 구리(copper: CU)와 코발트로 형성된다. 상기 제1 및 제2 쌍의 층들은 쇼트키(Schottky) 장벽 다이오드 구조를 형성한다.
순방향 전압 바이어스(bias)가 이미터(즉, 상기 n-형 이온이 도핑된 제1 실리콘 기판)와 베이스(즉, 상기 금속 스핀 밸브)에 인가되는 경우, 열전자들(hot electrons)이 에너지 장벽의 문턱치(thereshold)를 초과해서 그 에너지 장벽을 통과하여 콜렉터 내부로 흐르게 된다. 이러한 열전자의 전도성은 금속 스핀 밸브에 포함된 두개의 코발트층들(즉, 두 개의 전위 장벽들)의 자화 방향이 동일한지의 여부에 좌우된다.
외부 자기장이 작은 경우에는, 상기 두 개의 코발트층들의 상태들은 반평행(anti-parallel)이 된다. 이 경우, 스핀업 또는 스핀다운 전자들은 스핀 비탄력적 산란(spin inelastic scattering) 상태가 되며, 콜렉터의 전류 흐름은 상대적으로 작아지게 된다.
외부 자기장이 두 개의 코발트층들의 자화 방향들을 평행하게 정렬시킬 정도로 충분히 큰 경우에는, 스핀업 전자가 흐를 가능성이 커져서 전류가 증가된다. 종래의 스핀 트랜지스터들로는, 상온(ambient temperature)에서 자기 전류의 200% 이상의 전류 변동률을 얻을 수 있다. 그러나, 종래의 스핀 트랜지스터의 전류 출력은 작게 되어, 저전류(예: 1.287 pA 내지 44 pA 범위의 전류) 에플리케이션에서의 그 활용도가 제한된다. 더욱이, 종래의 스핀 트랜지스터들은 소형화하기가 어렵다.
또 다른 형태의 스핀 트랜지스터는 콜렉터 근처의 베이스로 형성된 자기 터널층을 구비하며, 이러한 콜렉터는 n-형 GaAs 기판으로 형성된다. 이러한 스핀 트랜지스터는 쇼트키 장벽 다이오드 구조를 가진다. 알류미늄층이 베이스 상면에 형성되어 산화알류미늄(Al2O3)층으로 산화된다. 이미터가 산화알류미늄층 상면에 형성되어, 또 하나의 쇼트키 장벽 다이오드 구조가 형성된다. 상술한 구조는 스핀 트랜지스터의 제조상의 기존 문제점들을 감소시켜서, 스핀 트랜지스터의 소형화를 용이하게 하고 그 자기 전류 변동률을 증가시킬 수 있다. 예를 들면, 이러한 구조를 통해 낮은 온도(예: 77 Kenvin)에서 3,400% 이상의 전류 변동률을 얻을 수 있다. 그러나, GaAs 기판은 원가가 비싸며 산화알류미늄층이 비균일한 층으로 형성될 수 있다. 또한, 상술한 스핀 트랜지스터는 산화알루미늄층에 포함된 산화알루미늄에 대한 손상을 감소시키거나 방지하기 위하여 낮은 전류 입력을 필요로 한다. 따라서, 낮은 전류 입력만이 상술한 스핀 트랜지스터에 사용될 수 있으므로, 스핀 트랜지스터의 전류 출력도 감소될 수 있어, 그것의 저전류 에플리케이션에서의 활용도를 제한하게 된다. 더욱이, 상술한 스핀 트랜지스터는 허용가능한 정도의 자기 전류 변동률을 제공하기 위하여 낮은 온도에서만 작동될 필요가 있다.
또 다른 형태의 스핀 트랜지스터는 자기 터널 트랜지스터를 구비하여, 이중 전위 에너지 장벽 스핀 트랜지스터의 동작 온도를 증가시킬수 있다. 상온(ambient temperature)에서, 상기 스핀 트랜지스터는 최대 1μA의 전류 출력을 제공할 수 있으며, 자기 전류 변동률이 최대 64%까지 증가될 수 있다. 이러한 스핀 트랜지스터 에서, 3nm의 코발트-철 합금층(Co84Fe16)이 n-형 GaAs 기판으로 형성된 이미터 상면에서 베이스로서 형성된다. 산화알루미늄층으로 산화되는 알루미늄층은 코발트-철 합금층(즉, 베이스) 상면에 형성된다. 5nm의 Co84Fe16층은 산화알루미늄층 상면에 이미터로서 형성된다. 피닝(pinning)층 상기 이미터 상면에 코팅된다. 피닝층은 반강자성체 (anti-ferromagnetic) Ir22Mn78를 포함한다. 피닝층은 이미터의 자기 쌍극자를 피닝할 수 있다. 피닝층은 5nm의 탄탈륨(tantalum: Ta)층으로 덮혀진다. 베이스의 자기 쌍극자는 에이터의 자기 쌍극자에 영향을 주지 않으면서 변경될 수 있다. 따라서, 주입된 전자의 스핀 방향이 제어될 수 있다.
그러나, 상술한 종래의 스핀 트랜지스터는 GaAs기판을 포함할 수 있다. 이러한 GaAs기판은 비용이 많이 든다. 더욱이, 산화알루미늄층은 비균일한 층으로 형성될 수 있다. 높은 전류 변동률을 가지는 자기 저항 소자는, 고품질의(즉, 균일한)층을 필요로 하며 그 균일한 산화알루미늄층을 제조하기가 어렵기 때문에, 그 제조 공정상의 복잡성이 증가된다는 문제점이 있다.
따라서, 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결할 수 있는 스핀 트랜지스터 및 그 형성 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 스핀 트랜지스터는, 제1 저항을 가지는 이미터; 전위 장벽을 제공하기 위한 콜렉터; 및 상기 이미터와 상기 콜렉터를 결합하기 위한 베이스를 포함하며, 상기 콜렉터가 유일한 전위 장벽임을 특징으로 한다.
본 발명의 다른 실시예에 따른 스핀 트랜지스터는, 전위 장벽을 제공하기 위한 콜렉터; 및 제1 자기저항 소자를 형성하는 이미터와 베이스를 포함하며, 상기 콜렉터는 유일한 전위 장벽이고, 상기 이미터 및 베이스는 제1 가변 저항 및 자기장에 좌우되는 제2 가변 저항을 구비하며, 상기 베이스가 상기 이미터와 상기 콜렉터의 사이에 게재되어 상기 이미터와 상기 콜렉터를 연결함을 특징으로 한다.
본 발명의 일 실시예에 따른 스핀 트랜지스터 형성 방법은, 콜렉터를 전위 장벽으로서 형성하는 단계를 포함하며, 상기 콜렉터가 상기 스핀 트랜지스터의 유일한 전위임을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 스핀 트랜지스터는, 전위 장벽을 제공하기 위한 콜렉터를 포함하며, 상기 콜렉터가 유일한 전위 장벽임을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 스핀 트랜지스터를 도시하는 개략도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 스핀 트랜지스터(100)는 이미터(110), 베이스(120), 베이스 저항(121), 콜렉터(130) 및/또는 오믹콘택(ohmic contact)층을 포함할 수 있다.
본 발명의 다른 실시예에 있어서, 이미터(110)는 자기저항 장치를 포함할 수 있다.
본 발명의 또 다른 실시예에 있어서, 에이터(110)는 적어도 하나의 자기층으로 형성된 자기저항 장치를 포함할 수 있다. 상기 적어도 하나의 자기층은 대응하는 적어도 하나의 저항을 제공할 수 있다. 상기 적어도 하나의 자기층은 외부 자기장의 특성에 따라 좌우될 수 있다.
본 발명의 또 다른 실시예에 있어서, 콜렉터(130)는 수동 소자일 수 있다.
본 발명의 또 다른 실시예에 있어서, 상기 수동 소자(즉, 콜렉터(130))는 모든 형태의 다이오드 및/또는 저항일 수 있다.
본 발명의 또 다른 실시예에 있어서, 상기 다이오드는 p-n 접합 다이오드, p-i-n 다이오드, 쇼트키 다이오드, 수평 도핑 장벽 다이오드(planar-doped-barrier diode), 터널 다이오드, 공명-터널링 다이오드, 밴드간 공명 터널링 다이오드(resonant-interband-tunneling diode), 실공간 전달 다이오드(real-space-transfer diode), 이종구조 열전자 다이오드(heterostructure hot-electron diode), 충격-이온화-애벌런치 천이시간 다이오드(impact-ionization-avalanche transit-time diode), 장벽-주입 통과시간 다이오드(barrier-injection transit-time diode), p-i-n 포토다이오드, 쇼트키 장벽 포토다이오드 및/또는 애벌런치 포토다이오드일 수 있다.
본 발명의 또 다른 실시예에 있어서, 콜렉터(130)는 p-n 다이오드를 포함할 수 있다. 상기 p-n 다이오드는 p-n 접합을 포함해서 단일 전위 장벽을 제공할 수 있다.
본 발명의 또 다른 실시예에 있어서, 콜렉터(130)는 오믹콘택층(131)으로 코팅될 수 있다.
본 발명의 또 다른 실시예에 있어서, 상기 오믹콘택층(131)은 금을 포함할 수 있다.
본 발명의 또 다른 실시예에 있어서, 베이스(120)는 이미터(110)와 콜렉터(130) 사이에 형성되어 이미터(110)와 콜렉터(130)를 결합할 수 있다.
본 발명의 또 다른 실시예에 있어서, 베이스 저항(121)은 베이스에 연결될 수 있다.
본 발명의 또 다른 실시예에 있어서, 상기 자기저항 장치는 터널링 자기저항 장치, 스핀 밸브 소자, 또는 자이언트(giant) 자기저항 소자일 수 있다.
본 발명의 또 다른 실시예에 있어서, 스핀 트랜지스터(100)의 콜렉터(130)의 전류 변동률은 측정될 수 있다.
도 2는 본 발명의 일 실시예에 따른 도 1의 스핀 트랜지스터와 그 측정 장치를 도시하는 도면이다.
도 2에 도시된 바와 같이, 본 발명의 또 다른 실시예에 있어서, 측정 장치(200)는 콜렉터(130)의 전류 출력을 측정하도록 구성된 암페어 미터(ampere meter)(160)를 포함할 수 있다. 측정 장치(200)는 예를 들어 이미터(110)와 베이스(120)에 각각 전압을 인가하도록 구성된 하나 이상의 전압 소스들(140, 150)을 포함할 수 있다. 상기 전압 소스와 암페어 미터는 당업계에서 잘 알려진 사항으로서 편의를 위해 그 상세한 설명은 생략한다.
본 발명의 또 다른 실시예에 있어서, 전압 소스들(140, 150)로부터의 전압 VE 및 VB는 이미터(110)와 베이스(120)에 각각 인가될 수 있다. 입력된 이미터 전류는 자기저항 장치의 저항에 의해 구분되는 이미터-베이스 전압 VEB에 따라 좌우될 수 있다. 따라서, 자기저항 장치의 저항은 인가되는 다양한 자기장들에 따라 변경될 수 있다. 자기저항 장치의 저항은 다양한 입력 전류들과 대응되는 출력 전류들을 제공하기 위하여 상기 인가되는 자기장의 세기에 의해 제어될 수 있다.
본 발명의 또 다른 실시예에 있어서, 상기 단일 전위 장벽을 포함함으로서 스핀 트랜지스터의 구조를 단순화할 수 있다.
본 발명의 또 다른 실시예에 있어서, 스핀 트랜지스터의 구성요소들을 형성하는 공정은 반도체 공정에 포함될 수 있다.
본 발명의 또 다른 실시예에 있어서, 이미터(110), 베이스(120) 및 콜렉터(130)는 반도체 기판, 유리 기판, 또는 플라스틱 기판에 형성될 수 있다.
본 발명의 또 다른 실시예에 있어서, 상기 반도체 기판은 실리콘 기판 또는 GaAs 기판일 수 있다. 이러한 구조는 입력 전류를 증가시켜 출력 전류를 증가시킴으로써 콜렉터(130)의 전류 변동률을 증가시킬 수 있다.
본 발명의 또 다른 실시예에 있어서, 터널링 자기저항 장치는 상온에서의 전류 변동률 측정을 위해 포함될 수 있다.
본 발명의 또 다른 실시예에 있어서, 상기 터널링 자기저항 장치는 제1 강자성체층, 절연층 및/또는 제2 강자성체층을 포함하는 라미네이트(laminate) 구조를 구비할 수 있다.
본 발명의 또 다른 실시예에 있어서, 베이스(120)는 제1 강자성체층을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 도 2의 측정 장치에 의해 측정된 전류 변동률 측정 결과를 도시하는 그래프이다.
도 3에 도시된 바와 같이, 본 발명의 또 다른 실시예에 있어서, 베이스 저항은 2000Ω이며, 이미터 전압은 600mV이고, 베이스 전압은 0V일 수 있다. 전류 변동률은 도 3의 그래프를 통해 얻을 수 있다. 이미터 전류 IE는 91.5nA에서 83.6nA로 감소될 수 있으며, 이미터(110)의 전류 변동률은 9.45% 만큼 증가될 수 있다. 베이스 전류 IB는 46.6nA에서 41.3nA로 감소될 수 있으며, 베이스(120)의 전류 변동률은 12.8% 만큼 증가될 수 있다. 콜렉터 전류 IC는 46.5nA에서 41.2nA로 감소될 수 있으며, 콜렉터(130)의 전류 변동률은 12.7% 만큼 증가될 수 있다.
도 4는 본 발명의 일 실시예에 따른 도 2의 측정 장치에 의해 측정된 전류 변동률 측정 결과를 도시하는 다른 그래프이다.
도 4에 도시된 바와 같이, 본 발명의 또 다른 실시예에 있어서, 베이스 저항은 100,000Ω이며, 이미터 전압은 65mV이고, 베이스 전압은 0V일 수 있다. 전류 변동률은 도 4의 그래프를 통해 얻을 수 있다. 이미터 전류 IE는 97.8nA에서 90.6nA로 감소될 수 있으며, 이미터(110)의 전류 변동률은 8% 만큼 증가될 수 있다. 베이스 전류 IB는 17.86nA에서 15.72nA로 감소될 수 있으며, 베이스(120)의 전류 변동률 은 13.6% 만큼 증가될 수 있다. 콜렉터 전류 IC는 80.3nA에서 74.8nA로 감소될 수 있으며, 콜렉터(130)의 전류 변동률은 7.5% 만큼 감소될 수 있다. 따라서, 도 3의 그래프에서 도시된 측정 결과와 비교해 볼때, 도 4의 그래프에서 도시된 강자성체 전류 변동률은 베이스 저항, 이미터 전압 및/또는 베이스 전압을 변경함으로써 조절될 수 있다.
도 5는 본 발명의 일 실시예에 따른 도 2의 측정 장치에 의해 측정된 전류 변동률 측정 결과를 도시하는 또 다른 그래프이다.
도 5에 도시된 바와 같이, 본 발명의 또 다른 실시예에 있어서, 스핀 자기저항 장치는 상온에서의 전류 변동률 측정을 위해 사용될 수 있다. 베이스(120)는 상기 스핀 자기저항 장치와 수동 소자 사이에 배치될 수 있다.
본 발명의 또 다른 실시예에 있어서, 베이스 저항은 1000Ω이며, 이미터 전압은 1.26V이고, 베이스 전압은 0V일 수 있다. 전류 변동률은 도 5의 그래프를 통해 얻을 수 있다. 이미터 전류 IE는 5.15mA에서 5.03mA로 감소될 수 있으며, 이미터(110)의 전류 변동률은 2.28% 만큼 증가될 수 있다. 베이스 전류 IB는 4.68mA에서 4.61mA로 감소될 수 있으며, 베이스(120)의 전류 변동률은 1.52% 만큼 증가될 수 있다. 콜렉터 전류 IC는 0.46mA에서 0.41mA로 감소될 수 있으며, 콜렉터(130)의 전류 변동률은 11% 만큼 증가될 수 있다.
도 6은 본 발명의 일 실시예에 따른 도 2의 측정 장치에 의해 측정된 전류 변동률 측정 결과를 도시하는 또 다른 그래프이다.
도 6에 도시된 바와 같이, 본 발명의 또다른 실시예에 있어서, 이미터 전압은 1V로 조절될 수 있으며, 베이스 저항은 100Ω으로 유지될 수 있고, 베이스 전압은 0V로 유지될 수 있다. 전류 변동률은 도 6의 그래프를 통해 얻을 수 있다. 이미터 전류 IE는 3.988mA에서 3.922mA로 감소될 수 있으며, 이미터(110)의 전류 변동률은 1.716% 만큼 증가될 수 있다. 베이스 전류 IB는 3.964mA에서 3.906mA로 감소될 수 있으며, 베이스(120)의 전류 변동률은 1.502% 만큼 증가될 수 있다. 콜렉터 전류 IC는 20μA에서 10.28μA로 감소될 수 있으며, 콜렉터(130)의 전류 변동률은 94.55% 만큼 증가될 수 있다.
본 발명의 또다른 실시예에 있어서, 스핀 트랜지스터는 단일 전위 장벽의 상용으로 인해 증가된 출력 전류 및 증가된 전류 변동률로 상온에서 사용될 수 있다. 상기 출력 전류, 전류 변동률 및 전류 이득은 이미터 전압, 베이스 전압 및 베이스 저항 중 적어도 하나를 변경함으로써 조절될 수 있다. 따라서, 본 발명의 실시예들에 따른 스핀 트랜지스터는 출력 전류, 전류 변동률 및/또는 전류 이득에 대해 다양한 요구조건들을 가지는 에플리케니션들에 사용될 수 있다.
본 발명의 실시예들을 설명하였으나, 본 발명은 많은 방법으로 변형이 가능하다는 것은 당연하다. 예를 들어, 도 3 내지 도 6이 다양한 스핀 트랜지스터 예들의 측정된 전류 특성의 그래프를 나타낸다. 그러나, 이러한 그래프들이 특정 예로써 사용되더라도, 입력 전류, 전압 및/또는 저항은 다양한 스핀 트랜지스터들을 제공하기 위해 사용될 수 있는 것으로 이해하여야 한다.
이러한 변형은 본 발명의 실시예들의 사상 및 범위를 벗어나지 않는 것으로 여겨지며, 이러한 모든 변경은 청구항들의 범위 내에 포함된다는 것은 본 기술이 속하는 기술분야의 통상의 지식을 가진 자에게는 당연할 것이다.
상술한 바와 같이, 본 발명에 따른 스핀 트랜지스터의 출력 전류, 전류 변동률 및 전류 이득은 이미터 전압, 베이스 전압 및 베이스 저항 중 적어도 하나를 변경함으로써 조절될 수 있다. 따라서, 본 발명의 실시예들에 따른 스핀 트랜지스터는 출력 전류, 전류 변동률 및/또는 전류 이득에 대해 다양한 요구조건들을 가지는 에플리케니션들에 사용될 수 있다.

Claims (35)

  1. 제1 저항을 가지는 이미터;
    전위 장벽을 제공하기 위한 콜렉터; 및
    상기 이미터와 상기 콜렉터를 결합하기 위한 베이스를 포함하며,
    상기 콜렉터가 유일한 전위 장벽임을 특징으로 하는 스핀 트랜지스터.
  2. 제1항에 있어서,
    상기 제1 저항은 자기장에 의해 조절됨을 특징으로 하는 스핀 트랜지스터.
  3. 제1항에 있어서,
    상기 콜렉터는 수동 소자임을 특징으로 하는 스핀 트랜지스터.
  4. 제1항에 있어서,
    바이어스를 제공하기 위한 상기 베이스에 연결되는 베이스 저항을 더 포함함을 특징으로 하는 스핀 트랜지스터.
  5. 제1항에 있어서,
    상기 이미터는 자기저항 소자임을 특징으로 하는 스핀 트랜지스터
  6. 제5항에 있어서,
    상기 이미터가 적어도 하나의 자기층을 포함함을 특징으로 하는 스핀 트랜지스터.
  7. 제5항에 있어서,
    상기 이미터가 터널링 자기저항 소자, 자기저항 소자, 및 자이언트 자기저항 소자 중 적어도 하나를 포함함을 특징으로 하는 스핀 트랜지스터.
  8. 제1항에 있어서,
    상기 콜렉터가 다이오드 및 저항 중 적어도 하나를 포함함을 특징으로 하는 스핀 트랜지스터.
  9. 제8항에 있어서,
    상기 다이오드가 p-n 접합 다이오드, p-i-n 다이오드, 쇼트키 다이오드, 수평 도핑 장벽 다이오드(planar-doped-barrier diode), 터널 다이오드, 공명-터널링 다이오드, 밴드간 공명 터널링 다이오드(resonant-interband-tunneling diode), 실공간 전달 다이오드(real-space-transfer diode), 이종구조 열전자 다이오드(heterostructure hot-electron diode), 충격-이온화-애벌런치 천이시간 다이오드(impact-ionization-avalanche transit-time diode), 장벽-주입 통과시간 다이오드(barrier-injection transit-time diode), p-i-n 포토다이오드, 쇼트키 장벽 포토 다이오드 및/또는 애벌런치 포토다이오드 중 적어도 하나를 포함함을 특징으로 하는 스핀 트랜지스터.
  10. 제1항에 있어서,
    상기 콜렉터에 연결된 오믹콘택층을 더 포함함을 특징으로 하는 스핀 트랜지스터.
  11. 제10항에 있어서,
    상기 오믹콘택층이 외부 전기 연결을 제공함을 특징으로 하는 스핀 트랜지스터.
  12. 제1항에 있어서,
    상기 이미터, 베이스 및 콜렉터 중 적어도 하나가 반도체 기판에 형성됨을 특징으로 하는 스핀 트랜지스터.
  13. 전위 장벽을 제공하기 위한 콜렉터; 및
    제1 자기저항 소자를 형성하는 이미터와 베이스를 포함하며,
    상기 콜렉터는 유일한 전위 장벽이고, 상기 이미터 및 베이스는 제1 가변 저항 및 자기장에 좌우되는 제2 가변 저항을 구비하며, 상기 베이스는 상기 이미터와 상기 콜렉터의 사이에 게재되어 상기 이미터와 상기 콜렉터를 연결함을 특징으로 하는 스핀 트랜지스터.
  14. 제13항에 있어서,
    상기 콜렉터가 제2 자기 소자임을 특징으로 하는 스핀 트랜지스터.
  15. 제13항에 있어서,
    상기 콜렉터는 제2 가변 저항을 포함하며, 상기 제2 가변 저항은 상기 자기장에 좌우됨을 특징으로 하는 스핀 트랜지스터.
  16. 제13항에 있어서,
    적어도 하나의 자기층이 상기 콜렉터에 형성됨을 특징으로 하는 스핀 트랜지스터.
  17. 제13항에 있어서,
    베이스에 연결된 베이스 저항을 더 포함함을 특징으로 하는 스핀 트랜지스터.
  18. 제17항에 있어서,
    상기 베이스 저항이 바이어스를 제공함을 특징으로 하는 스핀 트랜지스터.
  19. 제18항에 있어서,
    상기 적어도 하나의 자기층은 상기 콜렉터에 인접하는 강자성체층을 포함함을 특징으로 하는 스핀 트랜지스터.
  20. 제13항에 있어서,
    상기 베이스가 강자성체층임을 특징으로 하는 스핀 트랜지스터.
  21. 제13항에 있어서,
    상기 제1 자기저항 소자가 터널링 자기저항 소자, 자기저항 소자, 및 자이언트 자기저항 소자 중 적어도 하나를 포함함을 특징으로 하는 스핀 트랜지스터.
  22. 제14항에 있어서,
    상기 제2 자기저항 소자가 터널링 자기저항 소자, 자기저항 소자, 및 자이언트 자기저항 소자 중 적어도 하나를 포함함을 특징으로 하는 스핀 트랜지스터.
  23. 제13항에 있어서,
    상기 콜렉터가 다이오드 및 저항 중 적어도 하나를 포함함을 특징으로 하는 스핀 트랜지스터.
  24. 제23항에 있어서,
    상기 다이오드가 p-n 접합 다이오드, p-i-n 다이오드, 쇼트키 다이오드, 수평 도핑 장벽 다이오드(planar-doped-barrier diode), 터널 다이오드, 공명-터널링 다이오드, 밴드간 공명 터널링 다이오드(resonant-interband-tunneling diode), 실공간 전달 다이오드(real-space-transfer diode), 이종구조 열전자 다이오드(heterostructure hot-electron diode), 충격-이온화-애벌런치 천이시간 다이오드(impact-ionization-avalanche transit-time diode), 장벽-주입 통과시간 다이오드(barrier-injection transit-time diode), p-i-n 포토다이오드, 쇼트키 장벽 포토다이오드 및/또는 애벌런치 포토다이오드 중 적어도 하나를 포함함을 특징으로 하는 스핀 트랜지스터.
  25. 제13항에 있어서,
    상기 콜렉터에 연결된 오믹콘택층을 더 포함함을 특징으로 하는 스핀 트랜지스터.
  26. 제25항에 있어서,
    상기 오믹콘택층이 외부 전기 연결을 제공함을 특징으로 하는 스핀 트랜지스터.
  27. 제13항에 있어서,
    상기 이미터, 베이스 및 콜렉터 중 적어도 하나가 반도체 기판에 형성됨을 특징으로 하는 스핀 트랜지스터.
  28. 스핀 트랜지스터를 형성하는 방법에 있어서,
    콜렉터를 전위 장벽으로서 형성하는 단계를 포함하며,
    상기 콜렉터는 상기 스핀 트랜지스터의 유일한 전위임을 특징으로 하는 상기 스핀 트랜지스터 형성 방법.
  29. 제28항에 있어서,
    이미터와 베이스를 자기저항 소자로서 형성하는 단계를 더 포함하며,
    상기 이미터와 베이스는 가변 저항을 가지고, 상기 가변 저항은 자기장에 좌우되며, 상기 베이스는 상기 이미터와 콜렉터 사이에 게제되어 상기 이미터와 콜렉터를 연결함을 특징으로 하는 스핀 트랜지스터 형성 방법.
  30. 전위 장벽을 제공하기 위한 콜렉터를 포함하고,
    상기 콜렉터는 유일한 전위 장벽임을 특징으로 하는 스핀 트랜지스터.
  31. 제30항에 있어서,
    제1 자기저항 소자인 이미터와 베이스를 더 포함하며,
    상기 이미터 및 베이스는 제1 가변 저항 및 자기장에 좌우되는 제2 가변 저항을 구비하며, 상기 베이스는 상기 이미터와 상기 콜렉터의 사이에 게재되어 상기 이미터와 상기 콜렉터를 연결하는 것을 특징으로 하는 스핀 트랜지시터.
  32. 제30항에 있어서,
    상기 베이스에 연결되는 베이스 저항을 더 포함함을 특징으로 하는 스핀 트랜지스터.
  33. 제32항에 있어서,
    상기 베이스 저항이 바이어스를 제공함을 특징으로 하는 스핀 트랜지스터.
  34. 제30항에 있어서,
    제1 가변 저항이며 가변 저항을 가지는 이미터를 더 포함하며, 상기 가변 저항이 자기장에 좌우됨을 특징으로 하는 스핀 트랜지스터.
  35. 제34항에 있어서,
    상기 베이스에 연결되어 바이어스를 제공하는 베이스 저항을 더 포함함을 특징으로 하는 스핀 트랜지스터.
KR1020050087030A 2004-09-16 2005-09-16 스핀 트랜지스터 및 그 형성 방법 KR100795246B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/942,113 2004-09-16
US10/942,113 US7235851B2 (en) 2004-09-16 2004-09-16 Spin transistor and method thereof

Publications (2)

Publication Number Publication Date
KR20060051405A true KR20060051405A (ko) 2006-05-19
KR100795246B1 KR100795246B1 (ko) 2008-01-15

Family

ID=36011833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087030A KR100795246B1 (ko) 2004-09-16 2005-09-16 스핀 트랜지스터 및 그 형성 방법

Country Status (6)

Country Link
US (1) US7235851B2 (ko)
JP (1) JP4574367B2 (ko)
KR (1) KR100795246B1 (ko)
DE (1) DE102005043329A1 (ko)
FR (1) FR2876838A1 (ko)
NL (1) NL1029892C2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1715356A1 (en) * 2005-04-21 2006-10-25 Interuniversitair Microelektronica Centrum ( Imec) Spin detection device and methods for use thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3253696B2 (ja) * 1992-09-11 2002-02-04 株式会社東芝 磁気抵抗効果素子
US5565695A (en) 1995-04-21 1996-10-15 Johnson; Mark B. Magnetic spin transistor hybrid circuit element
JP3217703B2 (ja) 1995-09-01 2001-10-15 株式会社東芝 磁性体デバイス及びそれを用いた磁気センサ
GB9608716D0 (en) 1996-04-26 1996-07-03 Isis Innovation Spin transistor
JPH10284765A (ja) * 1997-04-04 1998-10-23 Nippon Steel Corp 電圧駆動型スピンスイッチ
JP3556457B2 (ja) * 1998-02-20 2004-08-18 株式会社東芝 スピン依存伝導素子とそれを用いた電子部品および磁気部品
EP0973169B1 (en) * 1998-05-13 2005-01-26 Sony Corporation Element exploiting magnetic material and addressing method therefor
GB0006142D0 (en) * 2000-03-14 2000-05-03 Isis Innovation Spin transistor
JP4531331B2 (ja) * 2000-05-31 2010-08-25 高橋 研 磁性薄膜、その製造方法、その評価方法及びこれを用いた磁気ヘッド、磁気記録装置並びに磁気デバイス
JP2003289163A (ja) * 2002-03-28 2003-10-10 Toshiba Corp スピンバルブトランジスタ
FR2848727B1 (fr) * 2002-12-13 2005-02-18 Thales Sa Transistor a vanne de spin a haut rendement
JP3811157B2 (ja) * 2003-12-26 2006-08-16 株式会社東芝 スピン偏極エミッタ

Also Published As

Publication number Publication date
US20060054930A1 (en) 2006-03-16
NL1029892C2 (nl) 2008-01-22
JP2006086490A (ja) 2006-03-30
NL1029892A1 (nl) 2006-03-20
FR2876838A1 (fr) 2006-04-21
DE102005043329A1 (de) 2006-03-30
JP4574367B2 (ja) 2010-11-04
US7235851B2 (en) 2007-06-26
KR100795246B1 (ko) 2008-01-15

Similar Documents

Publication Publication Date Title
JP4058344B2 (ja) 半導体接点を備える半導体素子
KR101598542B1 (ko) 스핀 전계효과 트랜지스터를 이용한 논리소자
US8139389B2 (en) Programmable device
KR100814165B1 (ko) 자기저항 트랜지스터 및 그 방법
CN111384233B (zh) 巨磁致电阻器件、磁子场效应晶体管和磁子隧道结
US9121899B2 (en) Semiconductor device
US8324672B2 (en) Spin transport device
TW201401767A (zh) 組態為放大器之磁性邏輯單元
KR100795246B1 (ko) 스핀 트랜지스터 및 그 형성 방법
KR101753342B1 (ko) 상온 작동 스핀제어전자소자
US9136398B2 (en) Bipolar magnetic junction transistor with magnetoamplification and applications of same
CN100495752C (zh) 一种磁致电阻晶体管
KR101041372B1 (ko) ＩｎＳｂ 기반 스위칭 소자 및 그의 형성 방법
JP5303930B2 (ja) 半導体スピンデバイス及びスピンｆｅｔ
JP2009200351A (ja) 半導体スピンデバイス及びスピンｆｅｔ
TWI241044B (en) Magneto-resistance transistor
Filip et al. Towards all electrical spin injection and detection in GaAs in a lateral geometry
TWI246775B (en) Spin transistor
Kozlov et al. Effect of the design and manufacture parameters on the characteristics of a triple-collector bipolar magnetotransistor
Van’T Erve et al. A Highly Sensitive Spin-Valve Transistor
Kim et al. Equivalent circuit model for the electrical analysis of a spin bipolar transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee