FR2918504A1

FR2918504A1 - Resistance integree diffusee

Info

Publication number: FR2918504A1
Application number: FR0756321A
Authority: FR
Inventors: Serge Pontarollo; Dominique Berger
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 2007-07-06
Filing date: 2007-07-06
Publication date: 2009-01-09
Anticipated expiration: 2027-07-06
Also published as: CN101730937A; FR2918504B1; WO2009007314A1; CN101730937B; US20100253423A1; US8564096B2; EP2165365A1

Abstract

L'invention concerne une résistance constituée d'une région faiblement dopée (35) de type P formée dans une partie (29) d'un caisson semiconducteur (25) faiblement dopé de type N s'étendant sur un substrat semiconducteur (21) faiblement dopé de type P, le caisson étant délimité latéralement par un mur de type P (27) s'étendant jusqu'au substrat (21), la partie (29) du caisson (25) étant délimitée verticalement par une zone enterrée fortement dopée de type N (31) à la limite entre le caisson (29) et le substrat (21) et horizontalement par un mur (33) fortement dopé de type N. Une diode (45) est placée entre une borne (37) de la résistance et le mur (33) fortement dopé de type N, la cathode de la diode (45) étant reliée à ladite borne (37).

Description

B8314 - 07-GR2-098 1 RÉSISTANCE INTÉGRÉE DIFFUSÉE Domaine de l'invention

La présente invention concerne des résistances intégrées diffusées et une application de telles résistances à un circuit d'amplification.

Exposé de l'art antérieur La figure 1 illustre un circuit électronique d'ampli- fication 1, couramment appelé "current sense amplifier", permet-tant de mesurer le courant circulant dans une ligne. Le circuit d'amplification 1 comprend deux entrées 2 et 3 et une sortie O.

La première entrée 2 est reliée à la première borne d'une résis- tance R1. La seconde borne de la résistance R1 est reliée à l'entrée positive d'un amplificateur opérationnel (OA) 4. La seconde entrée 3 est reliée à la première borne d'une résistance R2. La seconde borne de la résistance R2 est reliée à la borne négative de l'amplificateur opérationnel 4. L'entrée positive de l'amplificateur opérationnel 4 est également reliée au collecteur d'un transistor NPN 5 dont la base est reliée à la sortie de l'amplificateur opérationnel 4. L'émetteur du transistor 5 est relié à un élément d'amplification 7 de gain K, et la seconde borne de l'élément 7 est reliée à la masse par l'intermédiaire d'une résistance RL et à la sortie 0 du circuit B8314 - 07-GR2-098

2 d'amplification 1 par l'intermédiaire d'un amplificateur à haute impédance d'entrée (B) 9. La tension différentielle d'entrée du circuit d'amplification 1, prise entre les bornes d'entrée 2 et 3, est appelée VRS, et la tension de sortie du circuit d'ampli- fication, prise sur la sortie 0, est appelée V0. La tension moyenne des bornes d'entrée 2 et 3 par rapport à la masse est appelée tension de mode commun, VCM. A l'extérieur du circuit d'amplification 1, entre les bornes d'entrée 2 et 3, est placée une résistance R5. Cette résistance RS est placée sur une ligne (non représentée) dont on veut mesurer le courant. De façon connue, dans le cas où les résistances R1 et R2 sont égales, le circuit d'amplification 1 illustré en figure 1 a un gain G égal à : G= Vp =KR VRS R1 Les valeurs des résistances R1, R2 et RL et des rapports entre ces résistances doivent donc être très précises puisqu'elles fixent le gain du circuit d'amplification 1. On s'intéresse ici au cas où les résistances R1, R2 et RL sont des résistances intégrées diffusées. De telles résistan-ces ont l'avantage de pouvoir être réalisées à faible coût et d'avoir une valeur relativement précise. La figure 2 illustre une réalisation classique de résistance diffusée. Sur un substrat semiconducteur 21 faible- ment dopé de type P est formée une couche semiconductrice 23 faiblement dopée de type N. Dans cette couche 23, un caisson 25 de type N est délimité par un mur 27 de type P qui s'étend jusqu'au substrat 21 et qui est relié à un potentiel de réfé- rence, par exemple à la masse, pour isoler le caisson 25 des autres composants formés dans et sur la couche semiconductrice 23. Une partie 29 du caisson 25, dans laquelle est formée la résistance, est délimitée verticalement par une zone enterrée 31 fortement dopée de type N, à la limite entre la couche 23 et le substrat 21, et horizontalement par un mur 33 fortement dopé de type N rejoignant la zone enterrée 31. Dans la portion supé- B8314 - 07-GR2-098

3 rieure du caisson 25-29, une région 35 dopée de type P forme la résistance. Cette région 35 est, par exemple, une région rectiligne dont le rapport longueur sur largeur fixe la valeur de résistance désirée. Deux bornes de connexion 37 et 39 sont prises à deux emplacements de la région 35. Dans le cas où cette résistance est utilisée en tant que résistance RI du circuit d'amplification de la figure 1, la borne 37 est reliée à l'entrée 2 du circuit d'amplification 1 et la borne 39 est reliée aux composants internes du circuit 1.

Il existe deux façons classiques de polariser le caisson 25-29. La première consiste à polariser le caisson 25-29 à une tension VI (comme cela est représenté en figure 2) et la seconde consiste à laisser le caisson 25-29 flottant. Dans le premier cas, on applique une tension VI sur le mur 33 et donc sur la zone enterrée 31, ce qui polarise le caisson 25-29 de façon uniforme. La tension VI doit être supérieure à la tension maximale appliquée à la résistance pour éviter que la jonction PN, entre la région 35 de type P et le caisson 25-29 de type N, soit en direct.

Cependant, la polarisation du caisson à une tension VI pose deux problèmes, en particulier lorsque la résistance est utilisée dans un circuit d'amplification tel que celui de la figure 1, dans lequel la tension de mode commun est susceptible de varier dans de fortes proportions. Le premier problème est bien évidemment que la jonction PN 35-29 risque de se polariser en direct. Le deuxième problème est que l'extension de la zone de charge d'espace dans la région 35 de type P dépend de la différence de tension entre la tension VI et la tension de mode commun. Une variation de la tension de mode commun provoque donc une variation de la valeur de la résistance entre les bornes 37 et 39. Dans l'expression du gain G du circuit d'amplification de la figure 1, on note qu'une variation simultanée des valeurs des résistances RI et R2 n'influe pas sur le gain, et n'est donc pas source de problème. Cependant, une variation de la valeur de la résistance RI modifie la valeur du gain puisque la valeur de la B8314 - 07-GR2-098

4 résistance RL reste constante. En effet, la résistance RL n'est pas soumise aux variations de la tension en entrée du circuit d'amplification. Une variation du gain G n'est, en général, pas désirée.

Dans le second cas, on laisse le caisson 25-29 flottant. De cette façon, la tension du caisson flottant 25-29 est égale à la tension la plus élevée dans la région 35, moins environ 0,6 V correspondant à la chute de tension en direct d'une jonction PN. L'extension de la zone de charge d'espace dans la région P 35 est alors très faible et sensiblement constante. On a donc cherché à réaliser des résistances diffusées placées dans des caissons flottants. Des structures de circuits d'amplification mesurant un courant comprenant de telles résis- tances ont été testées par les inventeurs, et ceux-ci ont constaté que, pour un courant constant dans la résistance RS et donc une valeur de VRS constante, la tension de sortie VO du circuit d'amplification varie quand la tension moyenne sur la résistance varie. En d'autres termes, le gain du circuit d'amplification varie quand les bornes d'entrée sont soumises à des fluctuations de tension. Résumé de l'invention La présente invention a pour but de proposer une résistance diffusée dont la valeur ne varie pas avec la tension 25 moyenne qui lui est appliquée. Ainsi, un mode de réalisation de la présente invention prévoit une résistance constituée d'une région faiblement dopée de type P formée dans une partie d'un caisson semiconducteur faiblement dopé de type N s'étendant sur un substrat semi-30 conducteur faiblement dopé de type P, le caisson étant délimité latéralement par un mur de type P s'étendant jusqu'au substrat, la partie du caisson étant délimitée verticalement par une zone enterrée fortement dopée de type N à la limite entre le caisson et le substrat et horizontalement par un mur fortement dopé de 35 type N, caractérisée en ce qu'une diode est placée entre une B8314 - 07-GR2-098

borne de la résistance et le mur fortement dopé de type N, la cathode de la diode étant reliée à ladite borne. Selon un mode de réalisation de la présente invention, la région est une région rectiligne. 5 Selon un mode de réalisation de la présente invention, la diode est réalisée à l'aide d'un transistor bipolaire dont la base est reliée au collecteur. Un mode de réalisation de la présente invention prévoit un circuit d'amplification permettant de mesurer le courant dans une ligne, comprenant deux entrées et une sortie, la première entrée étant reliée à la première borne d'une première résistance dont la seconde borne est reliée à l'entrée positive d'un amplificateur opérationnel, la seconde entrée étant reliée à la première borne d'une deuxième résistance dont la seconde borne est reliée à l'entrée négative de l'amplificateur opérationnel, le gain du circuit dépendant du rapport entre l'une des première et deuxième résistances et une troisième résistance interne au circuit, les première et deuxième résistances étant du type ci-dessus.

Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, décrite précédemment, illustre un circuit d'amplification permettant de mesurer un courant dans une ligne ; la figure 2, décrite précédemment, illustre une résistance diffusée formée dans un caisson d'un circuit intégré ; la figure 3 illustre un circuit d'amplification identique à celui de la figure 1 permettant le test du gain du circuit d'amplification en fonction d'une variation de la tension appliquée simultanément sur les entrées du circuit ; la figure 4 illustre des courbes, en fonction du temps, liées au circuit de la figure 3 ; B8314 - 07-GR2-098

6 la figure 5 illustre une résistance dans un caisson flottant selon un mode de réalisation de la présente invention ; et la figure 6 illustre un mode de réalisation particu-5 lier de la résistance de la présente invention. Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des composants intégrés, les figures représentent des vues en coupe de 10 portions de circuit intégré et ne sont pas tracées à l'échelle. Description détaillée La figure 3 représente un circuit d'amplification 1 identique à celui de la figure 1, dans lequel la résistance R1 est une résistance du type de celle de la figure 2 dont le 15 caisson 25-29 est laissé flottant. Entre les bornes d'entrée 2 et 3 est placée une résistance R. La tension VRS aux bornes de la résistance RS est maintenue à une valeur constante par une source de courant constant 41 placée en série avec la résistance R. A titre d'exemple, cette tension VRS peut être maintenue à 20 une valeur égale à 50 mV. Une source de tension 43, délivrant une tension en créneaux VCM, est placée entre la borne 3 et la masse. Cette source de tension permet de faire varier simultanément les tensions appliquées sur les bornes 2 et 3 puisque le courant circulant dans la résistance RS est constant. En 25 d'autres termes, cette source de tension fournit une tension de mode commun VCM variable à l'entrée de l'amplificateur. A titre d'exemple, la source de tension 43 peut fournir des créneaux ayant une amplitude égale à 10 V. En figure 4 sont représentées trois courbes liées au 30 circuit de la figure 3, en fonction du temps. La première courbe représente la tension VCM fournie par la source de tension 43, la deuxième courbe représente la tension V0 sur la sortie 0 du circuit d'amplification 1, et la troisième courbe illustre la valeur de la résistance R1. Ces courbes illustrent le cas où la 35 tension VCM diminue rapidement, entre un instant T1 et un B8314 - 07-GR2-098

7 instant T2, de 14 V à 4 V. Théoriquement, entre les instants T1 et T2, la tension VD en sortie du circuit d'amplification 1 devrait être constante, puisque la tension VRS entre les bornes d'entrée 2 et 3 ne varie pas. Cependant, en figure 4, on note que la tension VD diminue sensiblement et passe, entre les instants T1 et T2, de 4,5 V à 4,36 V, puis revient lentement, après l'instant T2, vers une tension égale à 4,5 V. Cela signifie que le gain G du circuit d'amplification varie puisque la tension d'entrée VRS est constante. Les inventeurs ont recherché la cause de cette anomalie et ont constaté qu'elle devait être attribuée au fait que, contrairement au préjugé courant, la résistance R1 a une valeur qui varie quand la tension de mode commun décroît brutalement. Comme l'illustre la troisième courbe de la figure 4, la valeur de la résistance R1 varie inversement à la variation de la tension de sortie V0. La valeur de R1 passe de 10 kS à 10,5 kS lorsque VCM diminue, entre T1 et T2, puis revient lentement à une valeur de 10 kS après l'instant T2. La variation de la tension VD en sortie du circuit d'amplification est donc liée à une variation de la valeur de la résistance R1.

Ceci s'explique par le fait que, lorsque VCM diminue, la tension sur la borne d'entrée de la résistance R1 diminue et la tension dans la région 35 devient inférieure à celle du caisson 25-29. La jonction PN entre la région 35 et le caisson 25-29 est alors en inverse. Or, le courant de fuite en inverse de la jonction PN est faible, ce qui fait que le retour à l'équilibre de la tension de part et d'autre de la jonction prend un certain temps. Pendant ce temps de retour à l'équilibre, la variation de la différence de tension entre la région 35 et le caisson 25-29 modifie l'extension de la zone de charge d'espace à la jonction entre la région 35 et le caisson 25-29. Le volume de passage des porteurs dans la région 35 diminue, ce qui augmente la valeur de la résistance R1. On notera que ce problème ne se pose pas dans le cas où VCM augmente puisque la liaison entre la région 35 et le caisson 25-29 est alors en B8314 - 07-GR2-098

8 direct. Le retour à l'équilibre se fait donc, dans ce sens, plus rapidement. La figure 5 illustre une résistance dans un caisson flottant selon un mode de réalisation de la présente invention.

La structure générale de cette résistance est la même que celle de la figure 2, le caisson 25-29 étant laissé flottant. Elle ne sera pas re-décrite en détail. Pour accélérer le retour à l'équilibre du caisson 25-29, un mode de réalisation de la présente invention prévoit de placer, entre la borne 37 et le mur 33 fortement dopé de type N, une diode 45 dont la cathode est reliée à la borne 37 et dont l'anode est reliée au mur 33 fortement dopé de type N. Cette diode 45 est ainsi placée en parallèle de la jonction PN formée entre la région 35 et le caisson 25-29, en sens inverse par rapport à cette jonction. Lorsque la tension moyenne dans la région 35 diminue fortement, la tension dans le caisson 25-29 devient supérieure à la tension dans la région 35. La diode 45 est alors passante, et permet un retour à l'équilibre rapide. En effet, le courant en direct dans la diode 45 est bien plus important que le courant de fuite en inverse dans la jonction PN entre la région 35 et le caisson 25-29. La valeur de la résistance varie donc peu lors de la diminution de la tension moyenne de la région 35. Dans le cas où la tension moyenne de la région 35 augmente, la diode 45 est bloquée et le retour à l'équilibre s'effectue par l'intermé- diaire de la jonction PN entre la région 35 et le caisson 25-29. La figure 6 illustre un mode de réalisation particu- lier de la présente invention. La figure 6 comprend, dans sa moitié droite, une résistance identique à celle de la figure 2, dont le caisson est laissé flottant. Dans la moitié gauche de la figure 6 est formée une diode 45. La diode 45 est réalisée dans un caisson 47 formé dans la couche semiconductrice 23 et isolé par un mur 27 de type P identique à celui qui entoure le caisson 25. A la limite entre le caisson 47 et le substrat 21 dopé de type P, une zone enterrée 51 fortement dopée de type N, identi-B8314 - 07-GR2-098

9 que à la zone enterrée 31, est formée. Dans le caisson 47, pour former la diode 45, on réalise un transistor dont la base et le collecteur sont reliés. Ainsi, dans la partie supérieure du caisson 47 est formée une zone 53 de type N formant l'émetteur du transistor, entourée d'une zone 55 de type P formant la base du transistor. Une zone 57 fortement dopée de type N est formée dans le caisson de type N 47 et constitue le contact de collecteur du transistor. Pour obtenir la diode 45 désirée, on relie l'émetteur 53 de type N à la borne 37, et on relie la base 55 de type P au collecteur par la zone 57 fortement dopée de type N et au mur 33 fortement dopé de type N. On obtient ainsi une diode selon un mode de réalisation de la présente invention, dont la cathode est reliée à la borne 37 et dont l'anode est reliée au mur 33.

On notera que l'exemple représenté en figure 6 n'est pas limitatif, et que tout type de diode connectée de la façon illustrée en figure 5 pourrait convenir.

Claims

REVENDICATIONS

1. Résistance constituée d'une région faiblement dopée (35) de type P formée dans une partie (29) d'un caisson semi-conducteur (25) faiblement dopé de type N s'étendant sur un substrat semiconducteur (21) faiblement dopé de type P, le caisson étant délimité latéralement par un mur de type P (27) s'étendant jusqu'au substrat (21), la partie (29) du caisson (25) étant délimitée verticalement par une zone enterrée forte-ment dopée de type N (31) à la limite entre le caisson (29) et le substrat (21) et horizontalement par un mur (33) fortement dopé de type N, caractérisée en ce qu'une diode (45) est placée entre une borne (37) de la résistance et le mur (33) fortement dopé de type N, la cathode de la diode (45) étant reliée à ladite borne (37).

2. Résistance selon la revendication 1, dans laquelle 15 la région (35) est une région rectiligne.

3. Résistance selon la revendication 1 ou 2, dans laquelle la diode (45) est réalisée à l'aide d'un transistor bipolaire dont la base (55) est reliée au collecteur (57).

4. Circuit d'amplification (1) permettant de mesurer 20 le courant dans une ligne, comprenant deux entrées (2, 3) et une sortie (0), la première entrée (2) étant reliée à la première borne d'une première résistance (R1) dont la seconde borne est reliée à l'entrée positive d'un amplificateur opérationnel (4), la seconde entrée (3) étant reliée à la première borne d'une 25 deuxième résistance (R2) dont la seconde borne est reliée à l'entrée négative de l'amplificateur opérationnel (4), le gain du circuit dépendant du rapport entre l'une des première et deuxième résistances et une troisième résistance (RL) interne au circuit, caractérisé en ce que les première et deuxième résis- 30 tances (R1, R2) sont du type défini en revendication 1.