FR2509931A1 - - Google Patents
Download PDFInfo
- Publication number
- FR2509931A1 FR2509931A1 FR8212498A FR8212498A FR2509931A1 FR 2509931 A1 FR2509931 A1 FR 2509931A1 FR 8212498 A FR8212498 A FR 8212498A FR 8212498 A FR8212498 A FR 8212498A FR 2509931 A1 FR2509931 A1 FR 2509931A1
- Authority
- FR
- France
- Prior art keywords
- oxide
- metal
- voltage
- transistor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Abstract
L'INVENTION CONCERNE UN COMMUTATEUR DE SIGNAUX ANALOGIQUES COMPORTANT DES TRANSISTORS MOS. DES TRANSISTORS A EFFET DE CHAMP 1, 2 SONT CONNECTES EN PARALLELE ENTRE L'ENTREE ET LA SORTIE. CES TRANSISTORS SONT COMMANDES PAR DES SIGNAUX D'HORLOGE O, O. UN CIRCUIT TAMPON DE TENSION 5 APPLIQUE UNE TENSION PREDETERMINEE AU SUBSTRAT DE L'UN DES TRANSISTORS A EFFET DE CHAMP DE MANIERE A REDUIRE LA VARIATION DE TENSION SEUIL RESULTANT D'UN EFFET DE POLARISATION SOURCE-SUBSTRAT. L'INVENTION S'APPLIQUE A LA COMMUTATION DE SIGNAUX ANALOGIQUES DANS UN CIRCUIT INTEGRE.
Description
La présente invention concerne un commutateur ana-
logique comportant des transistors MOS (métal-oxyde-semi-
conducteur).
Un commutateur analogique transmet un signal ana-
logique d'entrée lorsqu'il est placé à l'état de ferme- ture tandis qu'il ne transmet pas ce signal analogique
d'entrée lorsqu'il est placé à l'état d'ouverture Un com-
mutateur analogique de ce genre produit de préférence un
signal de tension qui est égal ou directement proportion-
nel au signal d'entrée Dans ce but, la résistance entrée-
sortie du commutateur analogique doit être maintenue con-
stante Mais si des transistors MOS sont utilisés dans le
commutateur analogique, la tension de sortie de ce commu-
tateur n'est plus linéaire par rapport à la tension d'en-
trée Il en est ainsi car les transistors MOS présentent un effet de polarisation source-substrat, en raison duquel la résistance de ces transistors n'est plus linéaire Un
commutateur analogique a été proposé, utilisant cette ca-
ractéristique de résistance des transistors CMOS (métal-
oxyde-semi-conducteur complémentaire) Mais dans un com-
mutateur analogique comportant des transistors CMOS, la concentration en impuretés d'une région de substrat d'un transistor NOS à canal N est généralement plus élevée que celle d'une région de substrat d'un transistor MOS à canal
p Il en résulte que l'effet de polarisation source-sub-
strat du transistor MOS à canal N est plus importante que
celui du transistor MOS à canal P Un changement de résis-
tance du transistor MOS à canali N qui est obtenu en répon-
se au signal analogique d'entrée est supérieure à celui du transistor MOS à canal P de sorte qu'il se produit une
distorsion notable du signal analogic-ue de sortie.
A titre d'exemple, le Brevet des Etats Unis d'Amé-
rique No 3 720 848 décrit un moyen de résoudre ce problème.
Dans le commutateur analogiquedécrit dans ce Brevet, tun
dispositif est prévu pour former sélectivement un court-
circuit entre une région de source et une région dce sub-
strat des transistors à canal N et à canal P, lorsque l'un
2 5 09931
d'entre eux est rendu conducteur Mais dans ce composant,
étant donné que la région de source et la région de sub-
strat sont en court-circuit, le potentiel à la région de
drain devient inférieur à celui de la région de substrat.
Il faut noter qu'un transistor bipolaire NPN parasite est formé, dont la région de drain du transistor à canal N forme l'émetteur, dont la région de substrat du transistor à canal N forme la base et dont la région de substrat du transistor à canal P forme le collecteur Si le potentiel
de l'émetteur est inférieur à celui de la base de la ma-
nière décrite ci-dessus, le circuit émetteur-base est pola-
risé dans le sens direct ce dont il résulte la circula-
tion d'un courant de fuite par le transistor bipolaire.
Un objet de l'invention est donc de proposer un commutateur analogique destiné à maintenir constante la résistance entre l'entrée et la sortie indépendamment d'un signal analogique, et permettant également d'obtenir un
signal de sortie avec une faible distorsion.
Un autre objet de l'invention est de proposer
un commutateur analogique évitant la circulation d'un cou-
rant de perte dans un transistor bipolaire parasite.
Selon l'invention, un dispositif est prévu pour appliquer une tension prédéterminée à une électrode de substrat de l'un au moins d'une paire de transistors MOS constituant le commutateur analogique de manière à réduire
la variation de tension seuil due à un effet de polarisa-
tion source-substrat.
Dans un commutateur analogique selon un autre
mode de réalisation de l'invention, la tension prédétermi-
née destinée à polariser constamment en opposition une région de substrat et des régions de source et de drain est fournie à l'électrode de substrat par le dispositif
décrit ci-dessus.
La tension prédéterminée est de préférence une
tension qui dépend de l'un au moins des signaux analogi-
ques d'entrée et de sortie.
Dans un commutateur analogique selon un autre mode encore de réalisation de l'invention, une tension qui
est supérieure à la tension-produite par l'effet de pola-
risation source-substrat du transistor MOS, du à une va-
riation de signal analogique, est appliquée en avance à l'électrode de substrat du transistor MOS.
D'autres caractéristiques et avantages de l'in-
vention seront mieux compris à la lecture de la description
qui va suivre de plusieurs exemples de réalisation et en se référant aux dessins annexés sur lesquels:
La Figure 1 est un schéma d'un commutateur analo-
gique selon un premier mode de réalisation de l'invention, la Figure 2 est un schéma du commutateur de la Figure 1 comprenant un schéma détaillé du circuit tampon de tension,
la Figure j est une coupe du commutateur analogi-
que de la Figure 2,
la Figure 4 est une courbe montrant la caractéris-
tique VGS DS d'un transistor MOS du type utilisé dans le circuit tampon de tension de la Fig 2,
la Figure 5 est une courbe montrant les résistan-
ces RP du transistor MOS à canal P les résistances RN du transistor MOS à canal N et des résistances parallèles RON des résistances RN et RP du commutateur analogique en fonction d'un signal analogique Vin dans le commutateur
analogique selon l'invention et dans un commutateur analo-
gique courant, la Figure 6 est un schéma d'une modification du commutateur analogique de la Fig 2,
la Figure 7 est un schéma d'un commutateur analo-
:O gique selon un second mode de réalisation de l'invention,
la Figure 8 est une coupe schématique d'un transis-
tor bipolaire phrasite formé dans le commutateur analogi-
que,
la Figure 9 est un schéma d'un commutateur analo-
gique selon un troisième mode de réalisation de l'invention,
la Figure 10 est un schéma d'un commutateur ana-
logique selon un quatrième mode de réalisation selon l'in-
vention,
les Figures 11 à 15 sont des schémas de modifi-
cationsdu commutateur analogique de la Figure 10,
la Figure 16 est un schéma d'un commutateur ana-
logique selon un cinquième mode de réalisation de l'inven- tion,
les Figures 17 à 24 sont des schémas de modifi-
cations du commutateur analogique de la Fig 16,
la Figure 25 est un schéma d'un commutateur ana-
logique selon un sixième mode de réalisation de l'inven-
tion, la Figure 26 est un schéma d'une modification du commutateur analogique de la Fig 25 et
la Figure 27 est un schéma d'un commutateur ana-
logique selon un septième mode de réalisation de l'inven-
tion. Un commutateur analogique selon le premier mode
de réalisation de l'invention sera maitenant décrit en re-
gard de la Figure 1, La source S d'un transistor 1 MOS à canal N du type enrichi est connectée à un drain D d'un transistor 2 MOS à canal P du type enrichi et leur point
commun est connecté à une entrée 3 à laquelle est appli-
qué un signal analogique d'entrée Vin Le drain D du tran-
sistor Mo O 1 est connecté à la source S du transistor MOS
2 et leur point commun est connecté à la sortie 4 à la-
quelle apparaît le signal analogique de sortie Vout La grille G du transistor MOS 1 reçoit une impulsion d'horloge
0 tandis que la grille G du transistor MOS 2 reçoit une im-
pulsion d'horloge e obtenue par l'inversion de l'impulsion
d'horlogè O Une tension Vdd de source d'alimentation posi-
tive correspondant au niveau haut (niveau H) des impulsions d'horloge O et O est appliquée au substrat B du transistor MOS 2 L'entrée d'un circuit tampon de tension (dispositif de fourniture de tension) 5 qui produit une tension en fonction du-signal analogique d'entrée Vin est connectée à l'entrée 3 Le circuit tampon de tension 5 appliqué une
tension prédéterminée au substrat B du transistor MOS 1.
La tension prédéterminée dépend du signal analogique
d'entrée Vin.
La Figure 2 représente un schéma d'un commuta-
teur analogique avec le schéma détaillé du circuit tampon de tension 5 Ce dernier comporte un transistor MOS 7 à canal N, du type enrichi, et un transistor MOS 8 à canal P
du type appauvri Le drain du transistor MOS 7 est connec-
té à un point auquel est appliquée la tension Vdd de source d'alimentation, sa source S est connectée à un point 6 de sortie de tension et sa grille G est connectée à l'entrée
3 tandis que le substrat B est connecté à la sortie 6.
D'une façon similaire, la source S du transistor MOS 8
est connectée au point de sortie 6, son drain D est con-
necté à un point auquel est appliquée la tension VSS de source d'alimentation, sa grille G est connectée à l'entrée
3 et son substrat B est connecté au point auquel est ap-
pliquée la tension VDD de source d'alimentation La sortie
6 du circuit tampon 5 est connectée au substrat B du tran-
sistor MOS 1 Un condensateur parasite 9 est connecté de
façon équivalente à la sortie 6.
La Figure 3 est une coupe de commutateur analo-
gique comportant le circuit tampon 5, représenté sur la Figure 2 Une région 22 de puits de type P est formée dans un substrat semi-conducteur 21 du type N Des régions de source et de drain 23 et 24 du transistor MOS 2 dans
lesquelles une impureté du type P est diffusée sont for-
mées dans une couche superficielle du substrat semi-conduc-
teur 21 Des régions de drain et de source 25 et 26 du tran-
transistor MOS 8 sont également formées dans la couche superficielle du substrat 21 D'une façon similaire, des régions de source et de drain 27 et 28 du transistor MOS 7 dans lesquelles une impureté du type N est diffusée sont formées dans une couche superficielle de la région 22 de puits du type P Des régions de source et de drain 29 et 30 du transistor MOS 1 sont également formées dans la couche superficielle de la région 22 de puits du type P. Une région de contact 31 du type P est formée à la limite
entre la région 22 de puits de type P et le substrat semi-
-conducteur 21, de manière à entourer la région de puits 22.
La concentration en impuretés de la région de contact 31 est supérieure à celle de la région de puits 22 et elle est en contact avec le puits de cette dernière Les électrodes de source S sont déposées sur les régions de source 23, 26, 27 et 29 Les électrodes de drain D sont déposées sur les
régions de drain 24, 25, 28 et 30 Les électrodes de sub-
strat B du transistor MOS 1 et 7 sont disposées sur la ré-
gion de contact 31 L'électrode de puits G est formée sur le substrat semiconducteur entre la région de source 23
et la région de drain 24 D'une façon similaire, les élec-
trodes de grille G sont formées sur le substrat semi-con-
ducteur 21 entre larégion de drain 25 et la région de source 26, sur la région 22 de puits de type P entre la
région de source 27 et la région de drain 28 et sur la ré-
gion 22 de type P entre la région de source 29 et la ré-
gion de drain 30 Le substrat semi-conducteur 21 reçoit la tension d'alimentation VDD par l'électrode de substrat B. Le condensateur parasite 9 de la Figure 2 est formé par une jonction PN entre la région 22 de puits du type P et
le substrat semi-conducteur 21.
Le mode de fonctionnement du commutateur analo-
gique décrit ci-dessus sera maintenant expliqué Dans le but de maintenir simultanément l'état de fermeture des transistors MOS 1 et 2, l'impulsion d'horloge O doit être placée au niveau haut (VDD) et l'impulsion d'horloge O doit être placée au niveau bas (VSS) Le signal analogique
d'entrée Vin est placé à O Volt (niveau SS) Dans ces con-
ditions, seul le transistor MOS 8 du type appauvri est
fermé de sorte que latension au point de sortie 6 du cir-
cuit tampon 5 est la différence entre une tension seuil Vth D du transistor MOS 8 et d'une tension correspondant au sig-nal analogique d'entrée Vin La tension de sortie du circuit tampon 5 est appliquée à la région de puits 22 de la Fig 3 Si la tension de la région 22 est définie par Vp-Well: Vp-well = Vin Vth D () Si le condensateur parasite 9 connecté au point de sortie 6 du circuit tampon 5 est chargé en avance avec la tension d'alimentation Vdd (par exemple + 5 V), la tension Vp- well de la région de puits 22 est abaissée jusqu'à une valeur exprimée par l'équation ( 1) quand le
transistor MOS 8 est débloqué.
Quand la tension au point de sortie 6 est main-
tenue à + 5 V, l'électrode de source S du transistor MO 58 est également maintenue à + 5 V La tension d'alimentation VDD de + 5 V est appliquée constamment à l'électrode de
substrat B du transistor MOS 8 Par conséquent, immédiate-
ment après que le transistor MOS 8 a été débloqué, une
tension de contre-polarisation de grille (tension de pola-
risation source-substrat) VBS du transistor MOS 8 est OV.
La tension seuil du transistor MOS 8 est indiquée par une
tension positive Vth D 1 sur la Fig 4 Les caractéristi-
ques en courant entre le drain et la source du tran-
sistor MOS 8 sont indiquées par la ligne a sur la Fig 4.
Ensuite, après que le transistor MOS 8 a été débloqué, la tension Vp-well atteint lavaleur donnée par l'équation ( 1) Par conséquent, la tension de l'électrode de source S du transistor MOS 8 diminue à partir de + 5 V et arrive
au voisinage de O V Il en résulte que la tension de pola-
risation source-substrat VBS du transistor MOS 8 augmente progressivement Avec cette augmentation, la tension seuil Vth Dl du transistor MOS 8 se décale vers la gauche comme le montre la Fig 4 Simultanément, une ligne indiquant la caractéristique en courant du circuit drain-source est également décalée vers la gauche parallèlement à la ligne a Si la nouvelle tension seuil Vth D 2 du transistor MOS 8 est presque O V, comme le montre la Figure 4, et si le transistor MOS 8 est du type enrichi, la tension Vp-well passe au voisinage de O V. Il sera supposé qu'une tension correspondant au signal analogique Vin augmente de OV jusqu'à une valeur positive Si'la tension grille-source Vin Vp well du transistor MOS 7 devient supérieure à la tension seuil Vth N le transistor MOS 7 est débloqué Par conséquent, le condensateur parasite 9 est chargéprogressivement avec la tension d'alimentation VDD Dans ces conditions, le transistor MOS 8 est en état de fermeture et un courant correspondant à la caractéristique en courant drain-source,
indiquée par la ligne c, circule dans le transistor MOS 7.
Il en résulte que la tension Vp-well au point d'entrée 6 augmente jusqu'à la tension Vin Vth N Il sera supposé
que Vth N = + 1 V et que VDD = + 5 V Si la tension correspon-
dant au signal analogique Vin augmente de OV jusqu'à + 5 V, une tension qui augmente de O V jusqu'à + 4 V est appliquée
à l'électrode de substrat B du transistor MOS 1.
Il sera supposé que la tension correspondant au signal analogique Vin diminue de + 5 V à OV Si la tension
correspondant au signal analogique Vin diminue progressive-
ment à partir de + 5 V, la tension Vin-Vp-well devient infé-
rieure à la tension seuil Vth N du transistor MOS 7 Ce dernier est donc bloqué Il sera également supposé que la tension seuil Vth D 1 du transistor MOS 8 est placée à + 0,6 V quand la tension de polarisation source-substrat est passée à OV Si le signal analogique est placé à + 5 V et si la tension Vp-well est placée à + 4 V, la tension de polarisation source-substrat VBS du transistor MOS 8 est de l'ordre de + 1 V ( 5-4) De plus, si la tension seuil Vth Dl du transistor MOS 8 est décalée à + 02 V sous l'effet de la polarisation source-substrat VBS, le transistor MOS 8 est débloqué quand la tension correspondant au signal
analogique Vin est abaissée à + 4,2 V ( 4 + 0,2) Par con-
séquent, la tension Vp-well dans le transistor MOS 8 est
réduite aux environs de OV.
Il sera maintenant supposé que l'impulsion d'hor-
loge O est placée au niveau bas tandis que l'impulsion d'horloge e est placée au niveau haut Etant donné que les
transistors MOS 1 et 2 sont tous deux bloqués, les résis-
tances RN et RP aux deux extrémités sont considerablement accrues Il en résulte que le signal analogique Vin n'est pas transmis à la sortie 4 et le signal analogique Vout
n'est pas produit.
La Fig 5 est une courbe expliquant les effets obtenus par le commutateur analogique selon linvention. La courbe indique les relations entre la résistance RN du transistor MOS 1, la résistance RP du transistor MOS 2 et la résistance parallèle RON entre les résistances RN et RP en fonctiondu signal analogique d'entrée Vin quand les transistors MOS 1 et 2 du commutateur analogique sont
débloqués, ce qu'indique le trait plein Le trait pointil-
lé indique les caractéristiques de résistance d'un commu-
tateur analogique courant Dans ce dernier, la résis-
tance RON est très élevée quand le signal analogique d'en-
trée Vin est de l'ordre de + 2,5 V Il en est ainsi car la sensibilité de la tension seuil du transistor MOS à canal
N à l'effet de polarisation source-substrat est plus gran-
de que celle de la tension seuil du transistor MOS à canal
P En particulier, le transistor MOS à canal N est généra-
lement formé dans une région de puits du type P qui est
formée dans le substrat semi-conducteur du type N dans le-
quel le transistor à canal P est formé De plus, la concen-
tration en impuretés de la région de puits du type P est
généralement supérieure à celle du substrat semi-conduc-
teàr du type N Il en résulte que la concentration en im-
puretés de la région de puits du type P produit une forte sensibilité des transistors MOS à canal N. Mais, dans le présent mode de réalisation, les
courbes indiquant les résistances RN et RP sont symétri-
ques autour d'un axe à environ + 2,5 V Comme cela a été décrit ci-dessus, étant donné qu'une tension un peu près
en proportion du signal analogique d'entrée Vin est appli-
qué à l'électrode de substrat B du transistor MOS 1 à canal N, l'effet de polarisation source-substrat de ce transistor est pratiquement constant Par conséquent, la résistance
RON entre l'entrée et la, sortie 3 et 4 est maintenue pra-
tiquement constante indépendamment du signal analogique
-2509931
d'entrée Vin Il en résulte que la distorsion du signal
analogique de sortie Vout esttrès réduite.
Dans ce mode de réalisation, pour déterminer
la tension au point de sortie 6 du circuit tampon de ten-
sion 5, le transistor MOS 7 à canal N et le transistor MOS 8 à canal P ne sont pas débloqués simultanément Aucun
courant ne circule pratiquement entre les tensions d'ali-
mentation VDD et VSS du circuit tampon 5 par un circuit en série des transistors MOS 7 et 8 Il en résulte que
l'augmentation de consommation du courant est très faible.
Si la consommation en courant n'est pas fondamentale, une résistance peut être connectée à la place du transistor
MOS 8 à canal P du type appauvri.
Les électrodes de grille G des transistors MOS
7 et 8 peuvent être connectées à la sortie 4 et une ten-
sion prédéterminée peut être appliquée à l'électrode àe
substrat B du transistor MOS 1.
De plus, le signal analogique d'entrée Vin peut
être appliqué à la sortie 4 tandis que le signal analogi-
que de sortie Vout peut être produit à l'entrée 3.
Le commutateur analogique peut comporter le
transistor MOS 1 à canal N formé dans un substrat semi-
conducteur du type P et le transistor MOS 2 à canal P for-
mé dans une région cle puits du type N, produite par un procédé de diffusion dans le substrat semi-conducteur du type P Dans ce cas, la sensibilité dela tension seuil du transistor MOS 2 à canal P à l'effet du polarisation source-substrat est plus élevée que celle de la tension seuil du transistor MOS 1 à canal N Dans ce cas, il
suffit d'appliquer une tension de polarisation correspon-
dant à la tension à l'entrée ou à la sortie 3 ou 4, à l'électrode de substrat B du transistor MOS 2 à canal P.
Si les concentrations en impuretés des sub-
strats des transistors MOS 1 et 2 à canal Net à canal P sont élevées, une tension de polarisation correspondant au signal analogique d'entrée Vin ou au signal analogique
de sortie Vout peut être appliquée aux électrodesde sub-
strat B ces transistors MOS 1 et 2.
Une modification du commutateur analogique dans
ce premier mode de réalisation de l'invention sera dé-
crite en regard de la Fig 6 Le circuit 5 tampon de ten-
sion du commutateur analogique de la Figure 1 comporte en outre un transistor MOS 41 à canal P du type enrichi, une
électrode de grille G qui reçoit le signal d'horloge 0.
Le transistor MOS 41 connecte le transistor MOS 7 à la tension d'alimentation VDD Avec cette disposition, le circuit tampon 5 ne fonctionne que lorsque les transistors MOS 1 et 2 sont simultanément débloqués Autrement dit,
la tension Vp-well correspondant au signal analogique d'en-
trée Vin n'est appliquée à l'électrode de substrat B du transistor MOS 1 que lorsque le signal analogique d'entrée
Vin est transmis à la sortie 4.
Un commutateur analogique selon un second mode de réalisation de l'invention sera décrit en regard de la Fig 7 Le circuit tampon de tension 42 de ce commutateur analogique comporte un transistor MOS 43 à canal N du type enrichi et un transistor MOS 44 à canal P du type appauvri en plus du circuit tampon de tension 5 de la Figure 1, L'électrode de drain D du transistor MOS 43 est connectée
à l'électrode de drain D du transistor MOS 41 Les élec-
trodes de source et de substrat S et B du transistor MOS
43 sont connectées au point de sortie 6 De façon simi-
laire, l'électrode de grille G du transistor ïM 1 OS 43 est connectée à la sortie 4 Les électrodes de source, de drain, de substrat et de erille S, D, B et G du transistor MOS 44 sont connectées respectivement au point de sortie
6, à la tension d'alimentation VSS, à la tension d'ali-
mentation VDD et à la sortie 4 Dans le second mode de
réalisation, deux circuits tampon de tension sont prévus.
Le signal analogique d'entrée Vin est appliqué à l'un des
* circuits tampon de tension tandis que le signal analogi-
que de sortie Vout est appliqué à l'autre circuit tampon de tension Avec cette disposition, la tension au point de sortie 6 réagit fortement à toute variation du signal analogique d'entrée Vin Le transistor MOS I 1 est agencé pour appliquer la tension Vp-well correspondant au signal analogique d'entrée Vin à l'électrode de substrat B du transistor MOS 1, seulement lorsque le sighal analogique d'entrée Vin est transmis à la sortie, de la même manière que dans la modification du premier mode de réalisation de
la Figure 6.
Comme le montre la Figure 3, la conductibilité de la région de drain 30 du transistor MOS 1 est du type Ni celle de la région de puits 22 est du type P et celle du substrat 21 est du type N Par conséquent, comme le montre
la Fig 8, un transistor NPN Q bipolaire parasite est for-
mé, ayant la région de drain 30 comme région d'gmetteur, la région 22 de puits du type P comme région de base et
le substrat semi-conducteur 21 comme région de collecteur.
Lorsqu'un courant transitoire circule entre la source et le drain du transistor MOS i 1 une chute de tension apparaît entre la source et le drain en raison de la résistance de conduction de ce transistor La tension à la région de drain 30 devient inférieure à celle de la région de source
29 Entre-temps, une tension correspondant au signal ana-
logique d'entrée Vin de la région de source 29 est appli-
quée par le circuit tampon 42 à la région 22 de puits du
type P Par conséquent, le circuit base-émetteur du tran-
sistor bipolaire Q est polarisé dans le sens direct Il en résulte que le transistor bipolaire Q est débloqué et un
courant de perte circule à partir du substrat semi-conduc-
teur 21 polarisé à la source d'alimentation VDD, vers la
région decdrain 30 La consommation de courant est donc aug-
mentée.
Un commutateur analogique qui évite l'augmenta-
tion de consommation de courant décrit ci-dessus dans le troisième mode de réalisation sera maintenant décrit en
regard de la Fig 9.
Le cirouit-tampon de tension 49 du commutateur analogique du:troisième mode de réalisation comporte,-en plus du circuit représenté sur la Figure 1, un transistor MOS 46 à canal N du type enrichi dont l'électrode de grille G reçoit l'impulsion d'horloge 0 et un transistor MOS 47 à canal N du type enrichi dont l'électrode de grille G est connectée à la sortie 4 Les transistors MOS 46 et 47 sont connectés en série entre la tension d'ali- mentation VDD et l'électrode de drain D du transistor MOS 7. De plus, le circuit tampon de tension 49 comporte un transistor MOS 48 à canal P du type appauvri dont le circuit conducteur (drain-source) est formé entre le point de sortie 6 et la tension d'alimentation VSS et dont l'électrode de grilleûG est connectée à la sortie 4 Le
circuit tampon de tension 49 provoque le blocage et le dé-
blocage du transistor MOS 46 en réponse à la tension d'hor-
loge O Les tensions à l'électrode de source S du transis-
tor MOS 47 et à l'électrode de drain D du transistor MOS 7 sont toujours inférieures au signal analogique de sortie Vout car le transistor MOS 47 est commandé paer le signal
analogique de sortie Vout Ainsi, la tension dans la ré-
gion de base, c'est-à-dire la région 22 de puits du type P du transistor bipolaire Q, comme le montre la Figure 8,
n' est pas supérieure à celle du signal analogique de sor-
tie Vout Il en résulte que le circuit base-émetteur du transistor bipolaire Q est polarisé en opposition et qu'
aucun courant ne peut y circuler Il faut noter que le tran-
transistor MOS 48 du type appauvri est agencé pour accélé-
rer la décharge du condensateur parasite 9 connecté au
point de sortie 6 et pour réduire la tension Vp-well jus-
qu'à environ O V. :O Un commutateur analogique selon un quatrième mode de réalisation de l'invention sera décrit en regard
de la Figure 10.
Dans le but d'appliquer une tension prédéterminée
à l'électrode de substrat B du transistor MOS 1, des tran-
sistors MOS 51 et 52 à canal N du type enrichi sont connec-
tés en série entre l'électrode de grille G du transistor
MOS 1 et la tension d'alimentation VSS.
Un point N 1 entre l'électrode de source S du transistor MOS 51 et l'électrode de drain D du transistor
MOS 52 est connecté à l'électrode de substrat B du tran-
sistor MOS 1 L'électrode de substrat B du transistor MOS 51 est connectée à son électrode de source S et l'électrode de grille G du transistor MOS51 est connectée à l'entrée 3 L'électrode de substrat B du transistor MOS 52 est-connectée à son électrode de source S L'électrode
de grille G du transistor MOS 52 reçoit une tension con-
stante VB Par conséquent, la résistance de conduction du transistor MOS 51 varie en fonction du signal analogique d'entrée Vin tandis que la résistance de conduction du transistor MOS 52 est établie à une valeur prédéterminée
par la tension VB Si l'impulsion d'horloge 0 est au ni-
veau haut (VDD) une tension divisée par les transistors MOS 51 et 52 est appliquée à l'électrode de substrat B du transistor MOS 1 Le transistor MOS 1 à canal N est formé dans la région de puits du type P dans un substrat semi-conducteur du type N par diffusion Le transistor MOS 2 à canal P est formé dans le substrat semi-conducteur
de type N Les dimensions du transistor MOS 51 sont supé-
rieures à celles du transistor MOS 52.
Il sera supposé que l'impulsion d'horloge O est au niveau haut et que l'impulsion d'horloge O est au
niveau bas dans le commutateur analogique décrit ci-dessus.
Les transistors MOS 1 et 2 sont débloqués Si le signal
analogique d'entrée Vin est suffisamment grand, le tran-
sistor MOS 51 est maintenu complètement débloqué Le tran-
sistor MOS 52 présente une résistance donnée Si la résis-
o tance au déblocage du transistor MOS 51 est désigne par RN 51 et si la résistance au déblocage du transistor MOS 52 est désignéepar RN 52, la tension VN 1 au point N 1 est donnée par l'équation suivante:
VN 1 = (RN 52 VDD + RN 51 VSS)/(RN 51 + RN 52) ( 2)
Une tension VN 1 prédéterminée peut être obtenue en choisissant de façon appropriée les résistances' de conduction RN 51 et RN 52 Par exemple, la tension VN 1 peut être déterminée pour être pratiquement égale à
celle de l'électrode de source S du transistor MOS 1.
De plus, si les dimensions du transistor MOS 51 sont assez supérieures à celles du transistor MOS 52, la tension VN 1 est établie à une valeur Vin | Vth 5 li inférieure au signal analogique d'entrée Vin d'une valeur
absolue | Vth 51 de la tension seuil Vth 5 l Par con-
séquent, la tension de polarisation source-substrat du transistor MOS 1 passe au maximum à la valeur absolue |Vth 5 l |de la tension seuil du transistor MOS 51 La
valeur absolue de |Vth 5 11 est maintenue constante, in-
dépendamment du signal analogique d'entrée Vin, de sorte que 1 'effet de polarisation source-substrat du transistor
MOS 1 est très réduit.
De plus, si les résistances de conduction RN 51 et RN 52 sont déterminées de façon appropriée, la diode parasite formée entre la région de drain du transistor MOS 1 et sa région de substrat est constamment polarisée en opposition Par conséquent, aucun courant excessif ne circule à partir de la diode parasite et le commutateur
analogique fonctionne de façon stable selon l'invention.
Si l'impulsion d'horloge 0 est au niveau bas et l'impulsion d'horloge e au niveau haut, les transistors
MOS 1 et 2 sont bloqués Les résistances R Net RP sont aug-
mentées et le signal analogique d'entrée Vin ne peut pas
être transmis vers la sortie 4.
Les caractéristiques des résistances RP, RN et RON du commutateur analogique selon le quatrième mode de
réalisation de l'invention sont les mêmes que celles re-
présentées sur la Figure 5 Les courbes indiquant les ré-
sistances RN et RP en fonction du signal d'entrée Vin
sont symétriques autour d'un axe à environ 2,5 V Par con-
séquent, la résistance RON est maintenue constante indé-
pendamment du signal d'entrée Vin de sorte que la distor-
sion du signal analogique de sortie Vout est très faible.
Les Figures 11 à 15 sont des modifications du commutateur analogique du quatrième mode de réalisation
de la Figurq 6.
Le commutateur analogique de la figure Il com-
porte une résistance 53 à la place du transistor MOS 52.
Le commutateur analogique de la Figure 12 est le même que celui de la Figure 10 à l'exception près que l'électrode de drain D du transistor MOS 51 est connectée à la tension d'alimentation VCC au lieu de l'électrode
de grille G du transistor MOS 1.
Le commutateur analogique de la Figure 13 est le même que celui de la Figure 10 à l'exception près que l'électrode de drain D du transistor MOS 51 est connectée
à un point à la tension d'alimentation VCC par le transis-
tor MOS 54 à canal N du type enrichi qui est commandé par
* 15 l'impulsion d'horloge 0 au lieu d'être connecté directe-
ment à un point auquel est appliquée la tension d'alimen-
tation VCC.
Le commutateur analogique de la Figure 14 est le même que celui de la Figure 13 à l'exception près que l'électrode de drain D du transistor MOS 54 est connectée à un point auquel est appliquée l'impulsion d'horloge 0 au lieu d'être connectéeau point auquel est appliquée la tension d'alimentation VCC Le commutateur analogique de
la Figure 15 est le même que celui de la Figure 13 à l'ex-
ception près qu'un transistor MOS 55 à canal P du type.
enrichi qui est commandé par l'impulsion d'horloge È est incorporé à la place du transistor MOS 54 à canal N du
type enrichi.
Les commutateurs analogiques des Figures 11 à 15 peuvent donner des mêmes effets que ceux illustrés par la Figure 5 La distorsion du signal analogique de sortie Vout est très faible De plus, la diode parasite formée entre les régions de drain et de substrat du transistor
MOS 1 est constamment polarisée en opposition.
315 Dans le commutateur analogique du quatrième
mode de réalisation et ses modifications, le signal ana-
logique d'entrée Vin peut être appliqué à la sortie 4 et le signal analogique de sortie Vout peut être produit
à l'entrée 5.
Par ailleurs, les électrodes de substrat B des transistors, à l'exception des transistors MOS 1 et 2 peuvent être connectées à des points à d'autres potentiels au lieu des électrodes de source S.
Comme cela était décrit ci-dessus, chacun des com-
mutateurs analogiques du quatrième mode de réalisation et ses modifications comporte des première et seconde
impédances qui sont connectées en série entre deux ten-
sions prédéterminées d'alimentation La première impédance change de valeur en réponse au signal analogique tandis
que la seconde impédance garde une valeur prédéterminée.
Une tension de polarisation correspondant au signal analo-
gique Vin est produite au point commun entre les première
et seconde impédances.
Un commutateur analogique selon un cinquième mode de réalisation de l'invention sera décrit en regardde la Figure 16 L'impulsion d'horloge 0 est appliquée à
l'électrode de substrat B du transistor MOS 1 par un tran-
sistor MOS 61 à canal N du type enrichi L'électrode de grille G du transistor MOS 61 reçoit le signal d'entrée
Vin Le transistor MOS 2 à canal P est formé dans le sub-
strat semi-conducteur du type N tandis que le transistor MOS 1 à canal N est formé dansla région de puits du type P formée par diffusion dans le substrat semi-conducteur du type N. Si l'impulsion d'horloge 0 est au niveau haut et l'impulsion d'horloge 7 au niveau bas* les transistors MOS 1 et 2 sont tous deux débloqués Avec le signal analogique d'entrée Vin à VDD/2 (+ 2,5 V), c'est-à-dire la résistance RON à une valeur élevée dans le commutateur analogique courant, le transistor MOS 61 est débloqué La tension à l'électrode de substrat B du transistor MOS 1 arrive au voisinage de Vin Vth 61 = VDD/2 Vth 61 (o Vth 61 est la tension seuil du transistor MOS 61) Par conséquent,
la tension de polarisation source-substrat VBS du tran-
sistor MOS 1 est au plus la tension seuil Vth 61 du tran-
sistor MOS 61 La tension seuil Vth 61 est maintenue pra-
tiquement constante indépendamment du signal d'entrée Vin de sorte que l'effet de polarisation source-substrat sur le transistor MOS 1 est très faible Par conséquant, la variation de la résistance de conduction du transistor MOS
1 sous l'effet d'une variation de tension seuil est pra-
tiquement éliminée.
Mais si l'impulsion d'horloge O est au niveau
bas et l'impulsion d'horloge O au niveau haut, les tran-
sistors MOS 1 et 2 sont bloqués Par cons 4 quent, les ré-
sistances RN et RP sont considérablement augmentées et
le signal d'entrée Vin n'est pas transmis à la sortie 4.
Les caractéristiques desrésistances RN, RP et RON du commutateur analogique selon le cinquième mode de réalisation sont les mêmes que celles illustrées par la Figure 5 Les courbes indiquant les résistances RN et RP
obtenues en réponse au signal d'entrée Vin sont symétri-
ques autour de l'axe à environ 2,5 V Par conséquent, la résistance RON est maintenue constante indépendamment du signal d'entrée Vin Il en est ainsi car le transistor MOS * 61 qui reçoit le signal d'entrée Vin à son électrode de grille G est disposé entre l'électrode de substrat B du
transistor MOS 1 et le point auquel est appliquée l'impul-
sion d'horloge O Etant donné qu'une tension pratiquement égale au signal d'entrée Vin est appliquée à l'électrode de substrat B du transistor MOS 1, l'effet de polarisation
source-substrat du transistor MOS 1 est très faible.
:)0 Dans le commutateur analogique du cinquième mode de réalisation, la diode parasite formée entre les régions de drain et de substrat du transistor MOS 1 peut aussi être constamment polarisée en opposition Si la tension seuil du transistor MOS 1 est définie par Vth 1, une tension d'au plus Vin Vth 1 est appliquée à l'électrode de drain D du transistor MOS 1 Par ailleurs, l'électrode dé source
S du transistor MOS 61 reçoit une tension Vin-Vth 61.
Par conséquent, une tension Vin Vth 6 l (Vin Vthl) -
Vthl Vth 6 l est appliquée entre l'anode et la cathode de la diode parasite Si la tension seuil Vthl est supérieure
à la tension seuil Vth 6 l, la diode parasite est constam-
ment polarisée en opposition. Les Figures 17 à 24 sont des modifications du commutateur analogique du cinquième mode de réalisation de la Figure 16 Le commutateur analogique de la Figure 17
comporte en plus un transistor MOS 62 à canal N, en paral-
lèle avec ce transistor MOS 61 Le signal analogique de
sortie Vout est appliqué à la grille G du transistor 62.
Le commutateur analogique de la Figure 18 est le même que celui de la Figure 16 à l'exception près que l'électrode de drain D du transistor MOS 61 est connectée en un point à une tension constante VE, au lieu d'être
connectée au point auquel est appliquée l'impulsion d'hor-
loge 0 Le commutateur analogique de la Figure 19 est le même que celui de la Figure 16 à l'exception près que le
transistor MOS 61 est connecté à un point auquel est ap-
pliquée l'impulsion d'horloge 0 par un autre transistor
MOS 63 à canal N qui est commandé par l'impulsion d'hor-
loge p 0, au lieu d'être connecté directement au pont au
quel est appliquée l'impulsion d'horloge 0.
Le commutateur analogique de la Figure 20 est le même que celui de la Figure 19 à l'exception près que l'électrode de drain D du transistor MOS 63 à canai N est
connectée à la tension constante VE.
Dans le commutateur analogique de la Figure 21, l'électrode de drain D du transistor MOS 61 est connectée à la tension constante VE par un transistor MOS 64 à canal
N qui est commandé par le signal analogique de sortie Vout.
Dans le commutateur analogique de la Figure 22, l'électrode de drain D du transistor MOS 64 représentée
sur la Figure 20 est connectée au point auquel est appli-
quée l'impulsion d'horloge 0.
Dans le commutateur analogique de la Fikure 21, une tension constante VF est appliquée à l'électrode de
grille G du transistor MOS 63 de la Figure 19 Le transis-
tor MOS 63 constitue un élément résistant ayant une résis-
tance de conduction prédéterminée.
Dans le commutateur analogique de la Figure 24, les ansistors MOS 61 et 63 de la Figure 1 sont inversés. Dans les commutateurs analogiques ded Figures 17 à 24, deux transistors MOS sont disposés entre l'électrode de substrat B du transistor MOS 1 et un point à une tension
prédéterminée L'un des deux transistors MOS reçoit le sig-
nal analogique d'entrée Vin ou le signal analogique de sor-
tie Vout à son électrode de grille G de sorte qu'une ten-
sion correspondant à la tension d'entrée Vin ou la tension de sortie Vout est appliquée à l'électrode de substrat B
du transistor MOS 1 Par conséquent, les commutateurs ana-
logiques décrits ci-eessus ont les mêmes effets que ceux
illustrés par la Figure 5 et la distorsion du signal ana-
logique de sortie Vout est très faible " Dans les commutateurs analogiques représentés sur les Figures 17, 21 et 22, une tension prédéterminée est appliquée à l'électrode de substrat B du transistor
MOS I par un transistor MOS dont l'électrode de grille re-
çoit lesignal analogique de sortie Vout Par conséquent, une tension inférieure à celle correspondant au signdl de
sortie est appliquée à l'électrode de substrat B du tran-
-sistor MOS 1 et la diode parasite est constamment polari-
sée en opposition.
Dans les commutateurs analogiques des Figures
18, 20, 21, 23 et 24,' la diode parasite peut être constam-
ment polarisée en opposition en déterminant la tension
VE ou V&, à une'aleur prédéterminée.
Dans le commutateur analogique de la Figure 19 la diode parasite est constamment polarisée en opposition en établissant les tensions seuil des transistors MOS 61
et 63 à des valeurs prédéterminées.
La région de source du type P et la région de
drain du type N ont été définies en supposant Vin 2 Vout.
Mais si Vin > Vout, les régions de source et de drain sont inversées, par rapport aux bornes d'entrée et de sortie Les mêmes effets peuvent être obtenus en regard des Figures l à 24 quand le commutateur analogique est rendu conducteur. Un commutateur analogique selon un sixième mode de réalisation de l'invention sera maintenant décrit en
regard de la Figure 25.
Un transistor MOS 71 à canal N est disposé
entre l'entrée 3 et l'électrode de substrat B du transis-
tor MOS 1 L'électrode de source S du transistor MOS 71 es connectée à l'électrode de substrat B du transistor MOS 1 L'électrode de drain D du transistor MOS 71 est connectée à l'entrée 3 et son électrode de grille G est
connectée à la sortie 4 L'électrode de substrat B du tran-
sistor MOS 71 est connectée à son électrode de source S. Dans le sixième mode de réalisation, le cas est décrit dans lequel Vin > Vout Les électrodes de source S et les électrodes de drain D des transistors MOS 1 et 2 sont
inversées par rapport aux précédents modes de réalisation.
Dans le commutateur analogique agencé de la manière décrite ci-dessus, si l'impulsion d'horloge 0 est au niveau bas et l'impulsion d'horloge au niveau haut,
le transistor MO 51 ià canal N et le transistor MOS 2 à ca-
nal P sont tous deux bloqués Les résistances RN et RP sont considérablement augmentées Il en résulte que le signal analogique d'entrée Vin n'est pas transmis à la
sortie 4.
Mais si l'impulsion d'horloge O est au niveau
haut et l'impulsion d'horloge O au niveau bas, les tran-
sistors MOS 1 et 2 sont tous deux débloqués Le signal d'entrée Vin est transmis à la sortie 4 par les transistors 1 et 2 Le signal analogique d'entrée Vin est également appliqué à l'électrode de drain V du transistor MOS 71 à canal N et son électrode de grille G reçoit le signal de sortie Vout Si Vin D Vout Vth 7 l (o Vth 7 l est la tension seuil du transistor MOS 71), le transistor MOS
71 est saturé et la tension à sa source est Vout Vth 7 l.
Mais si Vin -< Vout Vth 71, le transistor MOS 71 n'est
pas saturé et son électrode de source S est au niveau Vin.
Par conséquent, la tension appliquée à l'électrode de sub- strat B du transistor MOS 1 est Vout Vth 7 l, ou Vin Si
Vin __ Vout Vth 7 l, la tension de polarisation source-
substrat VBS du transistor MOS 1 est Vth 71 Maissi Vin< Vout Vth 71, la tension de polarisation source-substrat
VBS du transistor MOS 1 est Vin Vout (= OV) Il en ré-
sulte que la tension de polarisation source-substrat VBS
du transistor MOS 1 est constamment inférieure à Vth 71.
Etant donné que Vth 71 est très faible, une variation de la résistance de conduction RON du transistor MOS 1 sous l'effet d'un changement de tension seuil est pratiquement éliminé. Las caractéristiques de résistance RN, RP et RON du commutateur analogique du sixième mode de réalisation
sont les mêmes que celles illustrées par la Figure 5.
Le signal analogique d'entrée Vin est appliqué
à l'électrode de drain D du transistor MOS 71 et le sig-
nal analogique de sortie est appliqué à son électrode de grille G Ainsi, au maximum une tension inférieure à la
tension correspondant au signal de sortie Vin de la ten-
sion seuil Vth 7 l du transistor MO 571 est appliquée à
l'électrode de source S du transistor 1 MO 571 La diode para-
site formée dans la région de puits du type P est donc
constamment polarisée en opposition.
La Figure 26 illustre une modification du com-
mutateur analogique de la Figure 25 Ce commutateur ana-
logique comporte en outre un autre transistor MOS 72 à canal Ne du type enrichi Les électrodes de source, de
drain et de grille S, D et G du transistor MOS 72 sont con-
nectées respectivement à l'électrode de substrat B du tran-
sistor MOS 1, à la sortie 4, et à l'entrée 3 L'électrode de substrat B du transistor MOS 72 est connectée à son
250; 931
électrode de source S. Un commutateur analogique selon un septième mode de réalisation de l'invention sera maintenant décrit en
regard de la Figure 27.
L'expression proportionnelle ci-après est établie
pour la résistance de passage R du transistor MOS.
R 1/(VGS Vth) () o VGS est la tension entre les électrodes de grille de
source et Vth est la tension seuil.
De plus, la tension seuil Vth du transistor MOS est donnée par l'équation suivante: Vth = Vth O + tox/úox V 2 q Es N. ( 1 ( 20 F + VBS yF 7 ( 4)
o Vth O est la tension seuil intrinsèque (quand la dif-
férence de potentiel entre les électrodes de source et de substrat est nulle), tox est l'épaisseur de la pellicule
isolante de grille; &ox est la permittivité de la pelli-
cule isolante de grille; is est la permittivité du sili-
cium; q est la charge électrique de l'électron; N est la concentration en impuretés du substrat; VBS est la tension entre la source et le substrat; et O F est le niveau de Fermi. Si la tension de polarisation sourcesubstrat VBS est augmentée dans l'équation ( 4), la tension seuil Vth est également augmentée Selon l'expression ( 3), la
résistance R est également augmentée.
Un changement àVth de la tension seuil Vth
avec une variation de la tension de polarisation source-
substrat VBS dans l'équation ( 4) est défini par les équa-
tions suivantes: t Vth = tox/p ox/ ox V 2 q s N ( 20 F + VBS r 20) ( 5) %Vth/VBS = tox/&ox i 2 q 6 s N ( 1/2 q 20 F + VBS) ( 6)
Si la tension VBS est très élevée dans l'équa-
tion ( 6), la variation a Vth est faible Le commutateur ana-
logique selon le septième mode de réalisation est basé
sur le résultat des calculs ci-dessus.
Le commutateur analogique comporte un transistor MOS 81 à canal N du type appauvri et un transistor MOS 2 aà canal P du type enrichi Une tension (négative) VH infé- rieure à la tension minimale du signal analogique d'entrée
* Vin est appliquée à l'électrode de substrat V du transis-
tor MOS 81 Ce dernier est formé dans la région de puits du type P, forméedans le substrat semi-conducteur du type N. La tension seuil Vth 81 du transistor MOS 81 passe d'une valeur négative à une valeur positive sous
l'effet de la tension VH appliquée à l'électrode de sub-
strat B Même si l'impulsion d'horloge O est au niveau
bas et l'impulsion d'horloge O au niveau haut, le transis-
tor MOS 81 est bloqué De plus, étant donné que le tran-
sistor MOS 2 à canal P est également bloqué, le signal analogique d'entrée Vin ne peut être transmis à la sortie 4.
Il sera maintenant supposé que l'impulsion d'hor-
loge O est au niveau haut et l'impulsion d'horloge g au
niveau bas La tension négative VH est appliquée à l'élec-
trode de substrat V du transistor MOS 81 qui est forte-
ment affecté par l'effet de polarisation source-substrat résultant d'un changement du signal analogique d'entrée Vin Le transistor MOS 81 est commandé dans la condition
que la tension de polarisation source-substrat est élevée.
La variation A Vth avec les variations du signal d'entrée Vin est faible Ainsi, l'influence de la résistance de conduction sous l'effet d'une variation de la tension
seuil est ramenée au minimum Si la tension seuil intrin-
sèque du transistor MOS 81 est -2,5 V, si la tension seuil intrinsèque du transistor MOS 2 est -1,0 V et si la tension VH appliquée à l'électrode de substrat B du transistor MOS 81 est -5 V, les mêmes caractéristiques de résistance que celles indiquées par les traits pleins sur la Fig 5 sont obtenues La distorsion du signal de sortie Vout
est très faible.
Dans le commutateur analogique du septième mode
de réalisation, étant donné que la tension négative dé-
passant la tension de polarisation sourze-substrat produite par le signal analogique Vin est appliquée à l'électrode de substrat B du transistor MOS 81, la diode parasite formée entre les régions de substrat et de drain du transistor
MOS 81 est polarisée es opposition.
Le transistor MOS 81 du commutateur analogique du septième mode de réalisation n'est pas limité au type
appauvri ne peut être aussi du type enrichi.
Le commutateur analogique décrit ci-dessus com-
porte des transistors CMOS formés dans le substrat semi-
conducteur et la région de puits qui y est formée Mais
l'invention peut aussi s'appliquer à un commutateur ana-
logique comprenant des transistors MOS à canal P et à canal N formés sur un saphir Dans ce cas, les régions de substrat des transistors MOS à canal P et à canal N peuvent avoir la même concentration en impuretés Aucune différence de sensibilité N est donc produite entre les transistors MOS à canal P ou à canal N, contrairement à un commutateur
analogique CMOS Mais si une tension prédéterminée est ap-
pliquée aux régions de substrat des transistors MOS à
canal P et à canal N respectivement, en utilisant les dis-
positions selon l'invention, la différence de sensibilité entre le transistor MOS à canal P et à canal N peut être réduite au minimum Il en résulte que la résistance de
conduction RON du commutateur analogique, ne dépend prati-
quement pas du signal analogique d'entrée Vin.
Bien entendu, diverses modifications peuvent être
apportées par l'homme de l'art aux modes de réalisation dé-
crits et illustrés à titre d'exemples nullement limitatifs
sans sortir du cadre de l'invention.
Claims (15)
1 Commutateur analogique comprenant des tran-
sistors à effet de champ ( 1, 2) à métal-oxyde-semi-conduc-
teurs à canal P et à canal N, comprenant chacun une élec-
trode de source (S), une électrode de drain (D), une élec-
trode de grille (G) et une électrode de substrat (B), les-
dits transistors à effet de champ à métal-oxyde-semi-
conducteurs à canal P et à canal N étant connectés en parallèle entre eux pour définir deux points communs qui
reçoivent et produisent des premier et second signaux ana-
logiques (Vin, Vout) et lesdites électrodes de grille des-
dits transistors à effet de champ à métal-oxyde-semi conducteurs à canal P et à canal N, recevant des signaux de commande( 0, e) qui sont inversés l'un par rapport à l'autre, commutateur caractérisé en ce qu'il comporte un dispositif ( 5, 42, 49, 51, 52, 53, 54, 55, 61, 62, 63, 64,
71, 72, VH) pour appliquer une tension prédéterminée à la-
dite électrode de substrat de l'un desdits transistors à effet de champ à métal-oxyde-semi-conducteurs à canal p et à canal N, afin de réduire la variation de tension seuil
due à un effet de polarisation source-substrat.
2 Commutateur selon la revendication 1, carac-
térisé en ce que ledit dispositif d'application de tension
applique à ladite électrode de substrat ladite tension pré-
déterminée qui dépend de l'un au moins desdites premier
et second signaux analogiques.
3 Commutateur selon la revendication 2, carac-
térisé en ce que ledit dispositif d'application de tension
comporte un premier transistor ( 7) à métal-oxyde-semi-
conducteurs d'un type enrichi ayant un type de conductibi-
lité identique à celui dudit transistor ( 1) à effet de
champ à métal-oxyde-semi-conducteurs, dont ladite élec-
trode de substrat reçoit ladite tension prédéterminée et un second transistor ( 8) à métal-oxyde-semi-conducteurs d'un type appauvri, d'un type de conductibilité opposé à
celui dudit transistor ( 1) à effet de champ à métal-oxyde-
semi-conducteurs, dont ladite électrode de substrat re-
çoit ladite tension prédéterminée, lesdits premier et second transistors à métal-oxyde-semi-conducteurs étant connectés en série entre deux tensions d'alimentation (VSS, VDD), l'un desdits premier et second signaux analogiques
Vin étant appliqué aux électrodes de grille desdites pre-
mier et second transistors à métal-oxyde-semi-conducteurs et ladite tension prédéterminée étant appliquée à ladite
électrode de substrat à partir d'un point commun entre les-
dits premier et second transistors à métal-oxyde-semi-
conducte urs.
4 Commutateur selon la revendication 3, carac-
térisé en ce que ledit premier transistor à métal-oxyde-
semi-conducteurs du type enrichi est connecté à l'une des-
dites tensions d'alimentation par un troisième transistor ( 47) à métaloxyde-semi-conducteurs dont la grille reçoit l'autre desdits premier et second signaux analogiques (Vout) qui n'est pas appliqué à ladite électrode de grille
dudit premier transistor à métal-oxyde-semi-conducteurs.
5 Commutateur selon la revendication 3 ou 4, caractérisé en ce qu'il comporte un quatrième transistor
( 41, 47) à métal-oxyde-semi-conducteurs connecté en sé-
rie avec lesdits premier et second transistors à métal-
oxyde-semi-conducteurs qui sont connectés en série, un signal de commande( 0, e) qui débloque ledit quatrième transistor à métal-oxydesemi-conducteurs étant appliqué à une électrode de grille dudit quatrième transistor à métal-oxyde-semi-conducteurs quand lesdits transistors à effet de champ à métal-oxyde-semi-conducteurs a canal P
et à canal N sont débloqués.
6 Commutateur selon la revendication 2, carac-
térisé en ce que ledit dispositif d'application de ten-
sion comporte des première et seconde impédances ( 51, 52)
qui sont connectées en série entre deux points sur les-
quels sont appliquées les première et seconde tensions (VSS, VCC, 0), une première desdites iimpédances étant changée en fonction de l'un desdits premier et second
signaux analogiques (Vin), et une seconde desdites impé-
dances ayant une valeur prédéterminée, et ladite tension prédéterminée dépendant de celui desdits permier et second signaux analogiques qui est appliqué à ladite électrode
de substrat à partir d'un point commun entre lesdites pre-
mière et seconde impédances.
7 Commutateur selon la revendication 6, carac-
térisé en ce que lesdites première et seconde impédances
forment ensemble une impédance pour polariser continuelle-
ment en opposition une jonction formée entre ladite ré-
gion de substrat et lesdites régions de source et de drain
de celui desdits transistors ( 1) à effet de champ à métal-
oxyde-semi-conducteurs à canal P et à canal N à l'élec-
trode de substrat duquel est appliquée ladite tension pré-
déterminée. 8 Commutateur selon la revendication 6 ou 7, caractérisé en ce que ladite première impédance consiste en untransistor ( 5) à métaloxyde-semi-conducteurs dont l'électrode de grille reçoit l'un desdits premier et second signaux analogiques (Vin), la seconde impédance consistant en un transistor ( 52) à métal-oxyde-semi-conducteurs dont
l'électrode de grille reçoit une tension constante (VB).
9 Commutateur selon la revendication 6 ou 7, caractérisé en ce que ladite première impédance consiste en un transistor ( 51) à m 6 tal-oxyde-semiconducteurs dont l'électrode de grille reçoit leun desdits premier et second
signaux analogiques (Vin), ladite seconde impédance oon-
sistant en une résistance ( 53).
10 Commutateur selon la revendication ( 2) caractérisé en ce que ledit dispositif d'application de
tension comporte un premier transistor ( 61) à métal-oxyde-
semi-conducteurs disposé entre ladite électrode de substrat à laquelle est appliquée ladite tension prédéterminée et un point auquel est appliquéeune tension donnée ( 0, VE), l'un desdits premier et second signaux analogiques (Vin, Vout)étant appliqué à l'électrode de grille dudit
premier transistor à métal-oxyde-semi-conducteurs et la-
dite tension prédéterminée dépendant de l'un desdits premier et second signaux analogiques étant appliquée à ladite électrode de substrat. 11 Commutateur selon la revendication 10,
caractérisé en ce que ledit premier transistor à métal-
oxyde-semi-conducteurs a une tension seuil pour polari-
ser continuellement en opposition une jonction formée entre l'électrode de substrat et lesdites régions de source et de drain de l'un desdits transistors à effet de champ à métal-oxyde-semi-conducteurs à canal P et à canal
N, dont l'électrode de substrat reçoit ladite tension pré-
déterminée.
12 Commutateur selon la revendication 10, ca-
ractérisé en ce que ledit dispositif d'application de tension comporte un dispositif ( 63, 64) pour appliquer à
une extrémité d'uncircuit drain-source dudit premier tran-
sistor à métal-oxyde-semi-conducteurs une tension inférieu-
re aux tensions desdites régions de source et de drain
dudit transistor à effet de champ à métal-oxyde-semi-con-
ducteurs, dont l'électrode de substrat reçoit ladite ten-
sion prédéterminée.
13 Commutateur selon la revendication 12, carac-
térisé en ce que ledit dispositif d'application de ladite tension à une extrémité dudit circuit drain-source dudit premier transistor à métaloxyde-semi-conducteurs consiste
en un second transistor ( 62, 64) à métal-oxyde-semi-con-
ducteurs, l'autre desdits premier et second signaux ana-
logiques étant appliqué à l'électrode de grille dudit
second transistor à métal-oxyde-semi-conducteurs.
14 Commutateur selon la revendication 12, carac-
térisé en ce que ledit dispositif d'application de ladite tension à une extrémité dudit circuit drain-source dudit premier transistor à métaloxyde-semi-conducteurs consiste en un second transistor ( 63) à métaloxyde-semi-conducteurs 4 lé:-: i 09931 une tension constante étant appliquée à l'électrode de
grille dudit second transistor à métal oxyde-semi-con-
ducteurs. Commutateur selon la revendication 12, caractérisé en ce que ledit dispositif d'application
de ladite tension à une extrémité dudit circuit drain-
source dudit premier transistor à métal-oxyde-semi-con-
ducteurs consiste en un second transistor ( 63, 64) à métal-oxyde-semiconducteurs, une tension constante étant appliquée à une extrémité dudit circuit drain-source
dudit second transistor à métal-oxyde-semi-conducteurs.
16 Commutateur selon la revendication 2, caractérisé en ce que ledit dispositif d'application de tension comporte un dispositif de commutation ( 71, 72) connecté entre l'un au moins desdits points communs entre lesdit transistors à métal-oxyde-semi-conducteurs à
canal P et à canal N et ladite électrode de substrat, le-
dit dispositif de commutation étant commandé pour être conducteur ou bloqué en réponse à l'autre desdits premier
et second signaux analogiques.
17 Commutateur selon la revendication 16, caractérisé en ce que ledit dispositif de commutation
consiste en un transistor ( 71, 72) à métal-oxyde-semi-
conducteurs dont une électrode de grille reçoit l'autre
desdits premier et second signaux analogiques.
18 Commutateur selon la revendication 1, caractérisé en ce que ledit dispositif d'application de tension applique à ladite électrode de substrat ladite
tension prédéterminée (VH) supérieure à l'effet de pola-
risation source-substrat appliqué audit transistor à effet de champ à métal-oxyde-semi-conducteurs en fonction de
l'un desdits premier et second signaux analogiques de ma-
nière que ledit transistor à effet de champ à métal-oxyde-
semi-conducteurs soit commandé avec une faible variation de tension seuil malgré ladite tension de polarisation source-substrat. 19 Commutateur selon la revendication 18,
caractérisé en ce que ledit transistor ( 2) à métal-oxyde-
semi-conducteurs à canal P est du type enrichi et ledit transistor ( 81) à métal-oxyde-semi-conducteurs à canal N
est du type appauvri.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111933A JPS5813029A (ja) | 1981-07-17 | 1981-07-17 | アナログスイツチ装置 |
| JP56111932A JPS5813028A (ja) | 1981-07-17 | 1981-07-17 | アナログスイッチ装置 |
| JP56111931A JPS5813027A (ja) | 1981-07-17 | 1981-07-17 | アナログスイッチ装置 |
| JP56111935A JPS5813030A (ja) | 1981-07-17 | 1981-07-17 | アナログスイッチ装置 |
| JP5348282A JPS58171126A (ja) | 1982-03-31 | 1982-03-31 | アナログスイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2509931A1 true FR2509931A1 (fr) | 1983-01-21 |
| FR2509931B1 FR2509931B1 (fr) | 1985-03-15 |
Family
ID=27523076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8212498A Expired FR2509931B1 (fr) | 1981-07-17 | 1982-07-16 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4529897A (fr) |
| DE (1) | DE3226339C2 (fr) |
| FR (1) | FR2509931B1 (fr) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0108603A2 (fr) * | 1982-11-02 | 1984-05-16 | Fujitsu Limited | Circuit de porte à transistors à effet de champ pour la commutation de signaux analogigues |
| EP0109642A2 (fr) * | 1982-11-22 | 1984-05-30 | Kabushiki Kaisha Toshiba | Circuit commutateur analogique |
| FR2738424A1 (fr) * | 1995-09-05 | 1997-03-07 | Sgs Thomson Microelectronics | Interrupteur analogique basse tension |
| EP2226937A2 (fr) | 2009-03-03 | 2010-09-08 | STMicroelectronics (Grenoble) SAS | Interrupteur analogique |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028310A (ja) * | 1983-07-26 | 1985-02-13 | Nec Corp | 電子ボリユ−ム |
| JPS61117915A (ja) * | 1984-11-13 | 1986-06-05 | Fujitsu Ltd | 遅延回路 |
| US4725813A (en) * | 1985-04-22 | 1988-02-16 | Nec Corporation | MOS type circuit device |
| US4739196A (en) * | 1986-05-27 | 1988-04-19 | American Telephone And Telegraph Company, At&T Bell Laboratories | Wide range linear inpedance controller using junction field effect transistors |
| US5036223A (en) * | 1989-05-22 | 1991-07-30 | Kabushiki Kaisha Toshiba | Inverter circuit and chopper type comparator circuit using the same |
| JPH04349708A (ja) * | 1990-09-11 | 1992-12-04 | Silicon Syst Inc | Ｍｏｓ抵抗回路 |
| KR940006998B1 (ko) * | 1991-05-28 | 1994-08-03 | 삼성전자 주식회사 | 높은 출력 이득을 얻는 데이타 출력 드라이버 |
| US5170075A (en) * | 1991-06-11 | 1992-12-08 | Texas Instruments Incorporated | Sample and hold circuitry and methods |
| JPH057149A (ja) * | 1991-06-27 | 1993-01-14 | Fujitsu Ltd | 出力回路 |
| JP3321188B2 (ja) * | 1991-07-26 | 2002-09-03 | 株式会社東芝 | 出力回路 |
| US5172019A (en) * | 1992-01-17 | 1992-12-15 | Burr-Brown Corporation | Bootstrapped FET sampling switch |
| JP2888722B2 (ja) * | 1993-04-12 | 1999-05-10 | 株式会社東芝 | インターフェース回路 |
| GB2301720B (en) * | 1995-06-01 | 2000-05-24 | Motorola Inc | A MOS switching circuit |
| US5767733A (en) * | 1996-09-20 | 1998-06-16 | Integrated Device Technology, Inc. | Biasing circuit for reducing body effect in a bi-directional field effect transistor |
| US5818099A (en) * | 1996-10-03 | 1998-10-06 | International Business Machines Corporation | MOS high frequency switch circuit using a variable well bias |
| US6215348B1 (en) | 1997-10-01 | 2001-04-10 | Jesper Steensgaard-Madsen | Bootstrapped low-voltage switch |
| US6154085A (en) * | 1998-09-08 | 2000-11-28 | Maxim Integrated Products, Inc. | Constant gate drive MOS analog switch |
| JP3239867B2 (ja) * | 1998-12-17 | 2001-12-17 | 日本電気株式会社 | 半導体装置 |
| JP3376977B2 (ja) * | 1999-10-27 | 2003-02-17 | 日本電気株式会社 | アナログスイッチ及びこれを用いたａ／ｄコンバータ |
| JP3942487B2 (ja) * | 2002-05-20 | 2007-07-11 | Ｎｅｃエレクトロニクス株式会社 | アナログスイッチ回路及び階調セレクタ回路 |
| EP1482640B1 (fr) * | 2003-05-30 | 2006-11-15 | Texas Instruments Incorporated | Circuit de commutation de puissance avec courant de fuite inverse controllé |
| JP4091576B2 (ja) * | 2004-03-24 | 2008-05-28 | 株式会社東芝 | 半導体集積回路及び周波数変調装置 |
| US7724067B1 (en) * | 2006-05-03 | 2010-05-25 | Marvell International Ltd. | Enhanced transmission gate |
| US7514983B2 (en) * | 2007-03-23 | 2009-04-07 | Fairchild Semiconductor Corporation | Over-voltage tolerant pass-gate |
| KR100825227B1 (ko) * | 2007-10-04 | 2008-04-25 | 넥스트랩주식회사 | 팝 노이즈 제거 회로 |
| WO2009153921A1 (fr) * | 2008-06-19 | 2009-12-23 | パナソニック株式会社 | Commutateur analogique |
| US7760007B2 (en) * | 2008-12-11 | 2010-07-20 | Nuvoton Technology Corporation | Low voltage analog CMOS switch |
| US20110148473A1 (en) * | 2009-12-22 | 2011-06-23 | Nxp B.V. | Switch-body pmos switch with switch-body dummies |
| US8461897B2 (en) | 2010-06-07 | 2013-06-11 | Skyworks Solutions, Inc. | Apparatus and method for well buffering |
| CN202696565U (zh) * | 2012-05-08 | 2013-01-23 | 成都芯源系统有限公司 | 模拟开关及模拟开关的控制电路 |
| US9520880B2 (en) * | 2014-01-31 | 2016-12-13 | Texas Instruments Deutschland Gmbh | Configurable analog front ends for circuits with substantially gate enclosed inner electrode MOSFET switch |
| JP6511867B2 (ja) | 2015-03-03 | 2019-05-15 | 株式会社デンソー | Ｄ／ａ変換回路 |
| CN106160714B (zh) * | 2015-03-24 | 2019-03-26 | 帝奥微电子有限公司 | 耗尽型开关管电路 |
| EP3142146A1 (fr) * | 2015-09-09 | 2017-03-15 | Nokia Technologies Oy | Puce à silicium sur isolateur avec harmonique et linéarité améliorées et procédé de conception associé |
| JP2021136331A (ja) * | 2020-02-27 | 2021-09-13 | 株式会社ノベルクリスタルテクノロジー | 電界効果トランジスタ及びその設計方法 |
| CN116436448B (zh) * | 2023-03-14 | 2023-11-03 | 江苏润石科技有限公司 | 断电隔离电路及具有断电隔离电路的模拟开关 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3720848A (en) * | 1971-07-01 | 1973-03-13 | Motorola Inc | Solid-state relay |
| US3866064A (en) * | 1973-08-22 | 1975-02-11 | Harris Intertype Corp | Cmos analog switch |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3457435A (en) * | 1965-12-21 | 1969-07-22 | Rca Corp | Complementary field-effect transistor transmission gate |
| US4001606A (en) * | 1974-06-05 | 1977-01-04 | Andrew Gordon Francis Dingwall | Electrical circuit |
-
1982
- 1982-07-14 DE DE3226339A patent/DE3226339C2/de not_active Expired
- 1982-07-15 US US06/398,356 patent/US4529897A/en not_active Expired - Lifetime
- 1982-07-16 FR FR8212498A patent/FR2509931B1/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3720848A (en) * | 1971-07-01 | 1973-03-13 | Motorola Inc | Solid-state relay |
| US3866064A (en) * | 1973-08-22 | 1975-02-11 | Harris Intertype Corp | Cmos analog switch |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0108603A2 (fr) * | 1982-11-02 | 1984-05-16 | Fujitsu Limited | Circuit de porte à transistors à effet de champ pour la commutation de signaux analogigues |
| EP0108603A3 (en) * | 1982-11-02 | 1986-02-05 | Fujitsu Limited | Field effect transistor gate circuit for switching analog signals |
| EP0109642A2 (fr) * | 1982-11-22 | 1984-05-30 | Kabushiki Kaisha Toshiba | Circuit commutateur analogique |
| EP0109642A3 (en) * | 1982-11-22 | 1986-11-12 | Kabushiki Kaisha Toshiba | Analog switch circuit |
| FR2738424A1 (fr) * | 1995-09-05 | 1997-03-07 | Sgs Thomson Microelectronics | Interrupteur analogique basse tension |
| EP2226937A2 (fr) | 2009-03-03 | 2010-09-08 | STMicroelectronics (Grenoble) SAS | Interrupteur analogique |
| EP2226937A3 (fr) * | 2009-03-03 | 2010-12-22 | STMicroelectronics (Grenoble) SAS | Interrupteur analogique |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3226339C2 (de) | 1985-12-19 |
| FR2509931B1 (fr) | 1985-03-15 |
| US4529897A (en) | 1985-07-16 |
| DE3226339A1 (de) | 1983-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2509931A1 (fr) | ||
| FR2524714A1 (fr) | Transistor a couche mince | |
| FR2670035A1 (fr) | Circuit de production de tension de reference d'un dispositif de memoire a semiconducteurs. | |
| FR2842652A1 (fr) | Composant a circuit integre semi-conducteur a circuit de polarisation du corps destine a generer une tension de polarisation directe des puits d'un niveau suffisant | |
| FR2887650A1 (fr) | Circuit fournissant une tension de reference | |
| FR2510781A1 (fr) | Generateur de tension de reference | |
| EP0150140A2 (fr) | Circuit de polarisation d'un transistor à effet de champ | |
| FR2800938A1 (fr) | Circuit d'excitation de commutation, circuit de commutation utilisant un tel circuit d'excitation, et circuit convertisseur numerique-analogique utilisant ce circuit de commutation | |
| EP0788047B1 (fr) | Dispositif de référence de courant en circuit intégré | |
| FR2655196A1 (fr) | Circuit d'isolation dynamique de circuits integres. | |
| EP0005183A1 (fr) | Détecteur de champs notamment magnétiques du type transistor à effet de champ à semi-conducteur | |
| EP3457566B1 (fr) | Dispositif modifiant la valeur d'impedance d'une resistance de reference | |
| FR2532797A1 (fr) | Amplificateur differentiel | |
| EP2913849B1 (fr) | Dispositif electronique avec transistor hemt polarisé en inverse | |
| FR2890239A1 (fr) | Compensation des derives electriques de transistors mos | |
| FR3072481B1 (fr) | Dispositif de generation d'un signal aleatoire | |
| EP0687967B1 (fr) | Source de courant stable en température | |
| FR2512589A1 (fr) | Resistance variable reglee par une tension pour circuit electronique | |
| FR2538193A1 (fr) | Interface de sortie pour circuit logique a trois etats dans un circuit integre a transistors mos | |
| FR2562356A1 (fr) | Circuit d'interface attenuateur de bruit pour generateurs de signaux d'horloge a deux phases non superposees | |
| CH649162A5 (fr) | Circuit de regulation de basse tension. | |
| FR2834805A1 (fr) | Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature | |
| FR2599199A1 (fr) | Tampon d'entree a cmos a niveau logique transistor-transistor | |
| EP2463632B1 (fr) | Dispositif de détection comportant un circuit de test robuste | |
| FR2918504A1 (fr) | Resistance integree diffusee |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| ST | Notification of lapse |