FR2842652A1 - Composant a circuit integre semi-conducteur a circuit de polarisation du corps destine a generer une tension de polarisation directe des puits d'un niveau suffisant - Google Patents

Composant a circuit integre semi-conducteur a circuit de polarisation du corps destine a generer une tension de polarisation directe des puits d'un niveau suffisant Download PDF

Info

Publication number
FR2842652A1
FR2842652A1 FR0308784A FR0308784A FR2842652A1 FR 2842652 A1 FR2842652 A1 FR 2842652A1 FR 0308784 A FR0308784 A FR 0308784A FR 0308784 A FR0308784 A FR 0308784A FR 2842652 A1 FR2842652 A1 FR 2842652A1
Authority
FR
France
Prior art keywords
misfet
semiconductor integrated
integrated circuit
circuit component
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0308784A
Other languages
English (en)
Other versions
FR2842652B1 (fr
Inventor
Koichiro Ishibashi
Takahiro Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Semiconductor Technology Academic Research Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Technology Academic Research Center filed Critical Semiconductor Technology Academic Research Center
Publication of FR2842652A1 publication Critical patent/FR2842652A1/fr
Application granted granted Critical
Publication of FR2842652B1 publication Critical patent/FR2842652B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/901—MOSFET substrate bias

Abstract

L'invention concerne un composant à circuit intégré semi-conducteur comportant un transistor à effet de champ à semi-conducteur ou MISFET (1 ; 2) et un circuit de polarisation de corps (110). Le MISFET (1 ; 2) possède une électrode source (S) et une électrode drain (D) d'un premier type de conductivité (p+ ; n+) et une électrode de grille (G), et le MISFET (1 ; 2) est formé dans un puits d'un deuxième type de conductivité (n ; p). Le circuit de polarisation de corps (110) génère une tension (Vbp ; Vbn) dans le puits en faisant circuler un courant prescrit (Ibp ; Ibn) en sens direct dans une diode (11) formée du puits et de l'électrode source (S) du MISFET (1 ; 2).

Description

La présente invention se fonde sur les demandes antérieures de brevet
japonais n0 2002-211536, déposée le 19 juillet 2002 et n0 2003-019271, déposée le 28 janvier 2003, dont le contenu est entièrement intégré à
la présente description à titre de référence.
1 Domaine de l'invention La présente invention concerne un composant à circuit intégré semi-conducteur et plus particulièrement à un circuit intégré semi-conducteur comprenant un
"MISFET" à haute performance à basse tension.
Conformément aux abréviations communément utilisées, un
MISFET est un FET (transistor à effet de champ) à semiconducteur et isolateur métallique.
2 Description de la technique dans ce domaine
Récemment, l'emploi très répandu et les nombreuses fonctionnalités des appareils d'information portables tels que les téléphones portables et les assistants personnels portables ont suscité la nécessité d'accroître la rapidité de fonctionnement et de réduire la consommation d'énergie des composants à circuit intégré semi-conducteur construits à partir de MOSFET (transistors à effet de champ ou FET à semi-conducteur à oxyde métallique), ou, plus largement, de MISFET (FET à
semi-conducteur et isolateur métallique).
Traditionnellement, la pratique mise en oeuvre en vue de réduire la consommation d'énergie des circuits CMOS (MOS complémentaires) consiste à réduire la tension d'alimentation. Toutefois, étant donné qu'une tension d'alimentation réduite a pour effet de réduire la vitesse de fonctionnement, si l'on veut réduire la consommation d'énergie sans compromettre la vitesse de fonctionnement, il est nécessaire de réduire la tension de seuil des transistors MOS. Une réduction de la tension de seuil des transistors MOS conduit à une commutation plus rapide du circuit MOS, mais ceci a en contrepartie pour effet d'augmenter le courant de fuite de sous-seuil, et donc d'augmenter la consommation d'énergie. Compte tenu de ces éléments, une technique consistant à appliquer une tension de polarisation directe sous forme d'une tension de puits (tension de corps ou tension de grille de base) à un transistor MOS a suscité l'intérêt ces dernières années. Cependant, l'application d'une tension de polarisation directe au puits (corps) présente d'autres problèmes comme une augmentation de la surface de la puce en raison de
l'ajout du circuit générant la tension de polarisation.
Il existe par conséquent un besoin d'un composant à circuit intégré semiconducteur ayant un circuit de polarisation du corps capable de générer une tension de polarisation directe de corps (puits) d'un niveau
suffisant par emploi d'un circuit simple.
La technique antérieure et le problème qui l'accompagne seront décrits en détail plus loin, avec
référence aux schémas correspondants.
Résumé de l'invention Un objectif de la présente invention est de fournir un composant à circuit intégré semi-conducteur ayant un circuit de polarisation du corps capable de générer une tension de polarisation directe de corps (puits) d'un niveau suffisant par emploi d'un circuit simple. La présente invention apporte un composant à circuit intégré semiconducteur comprenant un MISFET, ayant une électrode source et une électrode drain d'un premier type de conductivité et une électrode de grille, formé dans un puits d'un deuxième type de conductivité, et un circuit de polarisation du corps générant une tension dans le puits en faisant circuler un courant prescrit en sens direct dans une diode formée par le
puits et l'électrode source du MISFET.
Le composant à circuit intégré semi-conducteur peut comprendre plusieurs blocs de circuits, et le circuit de polarisation peut être réalisé pour chacun des blocs de circuits. Le composant à circuit intégré semiconducteur peut en outre comprendre une unité de commande de l'alimentation commandant individuellement le circuit de polarisation de corps de chacun des blocs
de circuits correspondants.
Un module logiciel de commande de l'alimentation pouvant être exécuté sur une unité de traitement peut commander individuellement le circuit de polarisation de
corps pour chacun des blocs de circuits correspondants.
Chacun des blocs de circuits peut comprendre un registre, et chaque circuit de polarisation de corps peut être commandé d'après les données en mémoire dans le registre. Chaque bloc de circuits peut être relié à un bus de données, les données du registre étant écrites
par le biais du bus de données.
Le composant à circuit intégré semi-conducteur peut comprendre plusieurs blocs de circuits, et le circuit de polarisation de corps peut être réalisé pour chacun des blocs de circuits, et il peut être commandé par un signal de commande généré pour l'un des blocs de circuits correspondants. Le composant à circuit intégré semi-conducteur peut comprendre plusieurs blocs de circuits. Le bloc de circuits peut comprendre plusieurs blocs fonctionnels, et le circuit de polarisation de corps peut être réalisé pour chacun des blocs fonctionnels. Le composant à circuit intégré semi-conducteur peut comprendre un bloc de cellules standard, et le circuit de polarisation de corps peut être réalisé pour chaque rangée du bloc de cellules standard. Le circuit de polarisation de corps peut comprendre une source de courant disposée entre une première ligne d'alimentation électrique et une région de contact du puits, et il peut faire circuler le
courant prescrit dans la diode via la région de contact.
La source de courant peut générer le courant prescrit en employant la première ligne d'alimentation électrique comme source d'alimentation électrique. La source de courant peut comprendre un premier MISFET de source de courant ayant la même polarité que le MISFET, et dont l'électrode de grille reçoit un signal de commande et dont l'électrode source est reliée à une deuxième ligne d'alimentation électrique, un deuxième MISFET de source de courant ayant une polarité différente du MISFET, et dont l'électrode source est reliée à la première ligne d'alimentation électrique, et dont l'électrode drain et l'électrode de grille sont reliées à une électrode drain du premier MISFET de source de courant, et un troisième MISFET de source de courant relié au deuxième MISFET de source de courant dans une configuration de miroir de courant, et dont le drain est relié à la région de contact. La source de courant peut en outre comprendre un quatrième MISFET de source de courant ayant la même polarité que le MISFET, et dont l'électrode de grille est équipée d'une version inversée du signal de commande et dont l'électrode source est reliée à la région de contact et dont l'électrode drain est reliée à la
deuxième ligne d'alimentation électrique.
La source de courant peut comprendre un cinquième MISFET de source de courant ayant une polarité différente du MISFET et dont l'électrode de grille reçoit un signal de commande et dont l'électrode source est reliée à la première ligne d'alimentation électrique et un sixième MISFET de source de courant ayant la même polarité que le MISFET, et dont l'électrode de grille reçoit le signal de commande et dont l'électrode source est reliée à la région de contact et dont l'électrode drain est reliée à une deuxième ligne d'alimentation électrique. La présente invention apporte en outre un composant à circuit intégré semi-conducteur comprenant un premier MISFET d'une première polarité, ayant une électrode source et une électrode drain d'un premier type de conductivité et une électrode de grille formée dans un premier puits d'un deuxième type de conductivité, un deuxième MISFET d'une deuxième polarité, ayant une électrode source et une électrode drain du deuxième type de conductivité et une électrode de grille formée dans une deuxième puits du premier type de conductivité, un premier circuit de polarisation de corps générant une tension dans le premier puits en faisant circuler un courant prescrit en sens direct dans une diode formée du premier puits et de l'électrode source du premier MISFET, et un deuxième circuit de polarisation de corps générant une tension dans le deuxième puits en faisant circuler un courant prescrit en sens direct dans une diode formée du deuxième puits
et de l'électrode source du deuxième MISFET.
Le composant à circuit intégré semi-conducteur peut comprendre plusieurs blocs de circuits, et le premier et le deuxième circuits de polarisation de corps
peuvent être réalisés pour chacun des blocs de circuits.
Le composant à circuit intégré semi-conducteur peut également comprendre une unité de commande électrique commandant le premier et le deuxième circuits de polarisation de corps individuellement pour chacun des
blocs de circuits correspondants.
Un module logiciel de commande électrique peut être exécuté sur une unité de traitement et peut commander le circuit de polarisation de corps individuellement pour chaque bloc de circuits correspondant. Chaque bloc de circuits peut comprendre un registre, et chaque circuit de polarisation de corps peut être commandé conformément aux données mémorisées dans le registre. Chaque bloc de circuits peut être relié à un bus de données, les données étant écrites
dans le registre via le bus de données.
Le composant à circuit intégré semi-conducteur peut comprendre plusieurs blocs de circuits, et le premier et le deuxième circuits de polarisation de corps peuvent être réalisés pour chacun des blocs de circuits, et peuvent être commandés par un signal de commande généré pour un des blocs de circuits correspondants. Le composant à circuit intégré semiconducteur peut comprendre plusieurs blocs de circuits, le bloc de circuits peut comprendre plusieurs blocs fonctionnels, et les premier et deuxième circuits de polarisation de corps peuvent être réalisés pour chacun des blocs fonctionnels. Le composant à circuit intégré semiconducteur peut comprendre un bloc de cellules standard, et les premier et deuxième circuits de polarisation de corps peuvent être réalisés pour chacun
des blocs de cellules standard.
Le premier circuit de polarisation de corps peut comprendre une première source de courant disposée entre une première ligne d'alimentation électrique et une région de contact du premier puits et peut faire circuler le courant prescrit dans la première diode via la région de contact du premier puits, et le deuxième circuit de polarisation de corps peut comprendre une deuxième source de courant disposée entre une deuxième ligne d'alimentation électrique et une région de contact du deuxième puits, et peut faire circuler le courant prescrit dans la deuxième diode via la région de contact
du deuxième puits.
La première source de courant peut générer le courant prescrit en utilisant la première ligne d'alimentation électrique comme source d'alimentation électrique, et la deuxième source de courant peut générer le courant prescrit en utilisant la deuxième ligne d'alimentation électrique comme source d'alimentation électrique. La première source de courant peut comprendre un premier MISFET de première source de courant ayant la même polarité que le premier MISFET, et dont l'électrode de grille reçoit un premier signal de commande et dont l'électrode source est reliée à la deuxième ligne d'alimentation électrique, un deuxième MISFET de première source de courant ayant une polarité différente du premier MISFET, et dont l'électrode source est reliée à la première source de courant et dont l'électrode drain et l'électrode de grille sont reliées à l'électrode drain du premier MISFET de première source de courant, et un troisième MISFET de première source de courant relié au deuxième MISFET de première source de courant dans une configuration de miroir de courant, et dont le drain est relié à la région de contact du premier puits, et la deuxième source de courant peut comprendre un premier MISFET de deuxième source de courant ayant la même polarité que le deuxième MISFET, et dont l'électrode de grille reçoit un deuxième signal de commande et dont l'électrode source est reliée à la première ligne d'alimentation électrique, un deuxième MISFET de deuxième source de courant ayant une polarité différente du deuxième MISFET, et dont l'électrode source est reliée à la deuxième ligne d'alimentation électrique et dont l'électrode drain et l'électrode de grille sont reliées à une électrode drain du premier MISFET de deuxième source de courant, et un troisième MISFET de deuxième source de courant relié au deuxième MISFET de deuxième source de courant en une configuration de miroir de courant, et dont le drain est
relié à la région de contact du deuxième puits.
La première source de courant peut en outre comprendre un quatrième MISFET de première source de courant ayant la même polarité que le premier MISFET, et dont l'électrode de grille reçoit une version inversée du premier signal de commande et dont l'électrode source est reliée à la région de contact du premier puits et dont l'électrode drain est reliée à la deuxième ligne d'alimentation électrique, et la deuxième source de courant peut en outre comprendre un quatrième MISFET de deuxième source de courant ayant la même polarité que le deuxième MISFET, et dont l'électrode de grille reçoit une version inversée du deuxième signal de commande et dont l'électrode source est reliée à la région de contact du deuxième puits et dont l'électrode drain est
reliée à la première ligne d'alimentation électrique.
La première source de courant peut comprendre un cinquième MISFET de première source de courant ayant une polarité différente du premier MISFET et dont l'électrode de grille reçoit un premier signal de commande et dont l'électrode source est reliée à la première ligne d'alimentation électrique, et un sixième MISFET de première source de courant ayant la même polarité que le premier MISFET, et dont l'électrode de grille reçoit le premier signal de commande et dont l'électrode source est reliée à la région de contact du premier puits et dont l'électrode drain est reliée à la deuxième ligne d'alimentation électrique, et la deuxième source de courant peut comprendre un cinquième MISFET de deuxième source de courant ayant une polarité différente du deuxième MISFET, et dont l'électrode de grille reçoit un deuxième signal de commande et dont l'électrode source est reliée à la deuxième ligne d'alimentation électrique, et un sixième MISFET de deuxième source de courant ayant la même polarité que le deuxième MISFET et dont l'électrode de grille reçoit le deuxième signal de commande et dont l'électrode source est reliée à la région de contact du deuxième puits et dont l'électrode drain est reliée à la première ligne d'alimentation électrique. Il est possible de rendre constant un retard de fonctionnement par rapport aux variations de température en utilisant le composant à circuit intégré semi-conducteur à une tension basse, à laquelle le composant à circuit intégré semi-conducteur a pour caractéristique une augmentation du courant de fuite et une diminution du retard avec l'augmentation de la
température.
Brève description des dessins
La présente invention sera mieux comprise d'après
la description des réalisations préférées, faite avec
référence aux figures des dessins annexés, o: la figure 1 est un schéma de circuit montrant un exemple d'un composant à circuit intégré semiconducteur
de la technique antérieure.
La figure 2 est un schéma de circuit montrant un autre exemple d'un composant à circuit intégré
semi-conducteur de la technique antérieure.
La figure 3 est un schéma de circuit montrant la configuration fonctionnelle de base d'un composant à circuit intégré semi-conducteur selon la présente invention. La figure 4 est une vue en coupe permettant d'expliquer la configuration fonctionnelle de base du composant à circuit intégré semi-conducteur selon la
présente invention.
La figure 5 est un schéma montrant les caractéristiques de diode permettant d'expliquer le principe du composant à circuit intégré semiconducteur
selon la présente invention.
La figure 6 est un schéma de circuit montrant de façon conceptuelle une réalisation du composant à circuit intégré semi-conducteur selon la présente invention. La figure 7 est un schéma de circuit montrant un exemple de configuration du composant à circuit intégré
semi-conducteur de la figure 6.
La figure 8 est un schéma de circuit montrant un autre exemple de configuration du composant à circuit
intégré semi-conducteur de la figure 6.
La figure 9 est un schéma montrant un exemple de l'agencement d'une partie inverseur du composant à circuit intégré semi-conducteur selon la présente invention. La figure 10 montre sous forme schématique un exemple de composant à circuit intégré semi-conducteur ayant plusieurs parties inverseur, toutes identiques à
celle de la figure 9.
La figure 11 montre sous forme schématique un exemple modifié du composant à circuit intégré
semi-conducteur de la figure 10.
La figure 12 montre sous forme schématique un autre exemple de composant à circuit intégré semi-conducteur ayant plusieurs parties inverseur,
toutes identiques à celle de la figure 9.
La figure 13 montre sous forme schématique un exemple modifié du composant à circuit intégré semi-conducteur de la figure 12. La figure 14 montre sous forme schématique un autre exemple modifié du composant à circuit intégré
semi-conducteur de la figure 12.
La figure 15 est un schéma fonctionnel montrant la configuration complète d'un exemple du composant à circuit intégré semi-conducteur auquel la présente
invention est appliquée.
La figure 16 est un schéma fonctionnel montrant une vue en coupe du composant à circuit intégré
semi-conducteur de la figure 15.
La figure 17 est un schéma fonctionnel montrant la configuration complète d'un autre exemple du composant à circuit intégré semi-conducteur auquel la présente
invention est appliquée.
La figure 18 est un schéma fonctionnel montrant la configuration d'une partie d'un exemple encore différent du composant à circuit intégré semiconducteur auquel la
présente invention est appliquée.
La figure 19 est un schéma fonctionnel montrant sous forme schématique un exemple encore différent de configuration du composant à circuit intégré semi-conducteur auquel la présente invention est appliquée. Les figures 20A et 20B sont des diagrammes expliquant la dépendance en température du retard du transistor. La figure 21 est un schéma (partie 1) montrant les résultats de mesures permettant d'expliquer le fonctionnement du composant à circuit intégré
semi-conducteur selon la présente invention.
Les figures 22A et 22E sont des schémas (partie 2) montrant les résultats de mesures permettant d'expliquer le fonctionnement du composant à circuit intégré
semi-conducteur selon la présente invention.
La figure 23 est un schéma (partie 3) montrant les résultats de mesures permettant d'expliquer le fonctionnement du composant à circuit intégré
semi-conducteur selon la présente invention.
La figure 24 est un schéma (partie 4) montrant les résultats de mesures permettant d'expliquer le fonctionnement du composant à circuit intégré
semi-conducteur selon la présente invention.
Description des modes de réalisation préférés
Avant de
passer à la description détaillée
du composant à circuit intégré semi-conducteur selon la présente invention, on commencera par décrire le composant à circuit intégré semiconducteur de la technique antérieure, ainsi que le problème qui
l'accompagne, avec référence aux schémas.
Pour les applications de CMOS à haute performance à faible consommation, une technique consistant à appliquer au corps (puits) d'un transistor MOS une tension de polarisation directe a suscité l'intérêt ces
dernières années.
En particulier, la technique antérieure propose un composant à circuit intégré semi-conducteur (puce CMOS) fonctionnant à haute vitesse et à faible consommation d'énergie grâce à l'application d'une tension de polarisation directe pendant le fonctionnement actif et à une tension de polarisation nulle au repos (se reporter par exemple à S. Narendra et ai., Routeur de communications à 1 GHz sous 1,1 V à CMOS de polarisation du corps de 150 nm, ISSCC 2002-SESSION 16/HIGH SPEED
I/O, pp. 270, 271, 466, 5 février 2002).
La technique antérieure propose également un composant à circuit intégré semi-conducteur dans lequel des dispositions sont prises pour éviter que ne circule un courant excessif en cas de variation de température en commandant les tensions de polarisation directe du corps appliquées aux transistors MOS en exploitant les caractéristiques courant-tension par rapport aux élévations de température des jonctions PN formées entre des régions de diffusion à dopage différent (se reporter par exemple à la demande de brevet japonais non examinée
n0 2001-345424).
La figure 1 est un schéma de circuit montrant un exemple du composant à circuit intégré semi-conducteur de la technique antérieure, dans lequel on voit la configuration d'une partie essentielle du routeur de communications à 1 GHz sous 1,1 V à CMOS de polarisation du corps de 150 nm précédemment cité. Sur la figure 2, le numéro de référence 200 est une partie inverseur (inverseur CMOS), 201 est un transistor MOS à canal p (transistor pMOS), 202 est un transistor MOS à canal n (transistor nMOS), 203 est un composant d'impédance et 204 est un circuit de génération d'une tension de polarisation. Le repère Vdd désigne en outre une tension d'alimentation à potentiel élevé (ligne d'alimentation à fort potentiel) Vss désigne une tension d'alimentation à faible potentiel (ligne d'alimentation à faible potentiel) et Vbp désigne une tension de polarisation de corps du transistor pMOS (tension de polarisation envoyée à la région du puits du canal n (puits n) du transistor pMOS). Dans chaque transistor, le repère G indique l'électrode de grille, D l'électrode drain et S l'électrode source. En outre, le repère IN désigne une entrée de l'inverseur, et le repère OUT désigne une
sortie de l'inverseur.
Comme on le voit sur la figure 1, dans l'exemple du composant à circuit intégré semi-conducteur de la technique antérieure, la tension de polarisation de corps Vbp (tension de sortie du circuit de génération de la tension de polarisation 204) est appliquée au puits n (substrat) du transistor pMOS 201. Dans ce cas, la tension d'alimentation Vdd est de 1, 1 V, et la tension de polarisation de corps Vbp est de Vdd - 0,45 V (par
exemple 0,55 V).
Plus particulièrement, dans le composant à circuit intégré semiconducteur de la figure 1, la tension directe de polarisation de corps Vbn de Vdd - 0,45 V, par exemple est appliquée au puits n du transistor pMOS 201 en cours de fonctionnement, et une tension de polarisation de corps nulle lui est appliquée en mode repos (arrêt de l'application de la tension de polarisation de corps), ce qui permet d'obtenir à la fois un fonctionnement rapide grâce à la tension de seuil réduite (application de la tension de polarisation directe) en cours de fonctionnement et une consommation d'énergie réduite en mode repos. Le composant d'impédance 203 sert à empêcher un courant excessif en cas d'élévation de température, etc. La figure 2 est un schéma de circuit montrant un autre exemple du composant à circuit intégré semi-conducteur de la technique antérieure. Sur la figure 2, le numéro de référence 300 est une partie inverseur, 301 est un transistor pMOS, 302 est un transistor nMOS, 303 et 304 sont des sources de courant et 305 et 306 sont des circuits de génération de la tension de polarisation. Sur la figure 2, le repère Vbn désigne une tension de polarisation de corps du transistor nMOS (tension de polarisation du corps du canal p (région du puits du canal p) du transistor
nMOS).
Comme on le voit sur la figure 2, dans l'autre exemple du composant à circuit intégré semi-conducteur de la technique antérieure, la tension de polarisation de corps Vbp (tension de sortie du circuit de génération de tension de polarisation 305) est appliquée à la région du puits du canal n (puits n, substrat) du transistor pMOS 301 via la source de courant 303, et la tension de polarisation de corps Vbn (tension de sortie du circuit de génération de tension de polarisation 306) est appliquée à la région du puits du canal p (puits p, substrat) du transistor nMOS 302 via la source de courant 304. Dans ce cas, la tension de polarisation de corps du transistor pMOS Vbp est une tension fixe inférieure, d'une valeur prescrite, à la tension d'alimentation à fort potentiel Vdd, tandis que la tension de polarisation de corps du transistor nMOS Vbn est une tension fixe supérieure, d'une valeur prescrite,
à la tension d'alimentation à faible potentiel Vss.
Plus particulièrement, dans le composant à circuit intégré semiconducteur de la figure 2, les tensions directes de polarisation de corps à appliquer aux transistors MOS, par exemple, sont commandées en utilisant les caractéristiques courant-tension par rapport aux élévations de température des jonctions PN, l'une entre la région de diffusion p et le puits n (entre le puits p et la région de diffusion n), et l'autre entre la région de diffusion p et le puits n (entre le puits p et la région de diffusion n), ce qui élimine les risques de verrouillage et de circulation d'un fort courant de fuite en cas de variation de
température.
Comme décrit plus haut, la technique antérieure propose une configuration dans laquelle le composant à circuit intégré semi-conducteur construit à partir d'un circuit CMOS est piloté à grande vitesse et à faible consommation d'énergie en appliquant au corps (puits) du
transistor MOS une tension de polarisation de corps.
Toutefois, le composant à circuit intégré semi-conducteur des figures 1 ou 2 présente le problème d'une augmentation de la surface de la puce, puisqu'il faut installer un circuit de génération de tension de corps nécessitant une certaine quantité de circuits pour générer la tension directe de polarisation de corps (environ 0,4 à 0,5 V par exemple). De plus, étant donné que la tension directe de polarisation de corps doit être réglée avec une certaine marge, on maintient la tension de polarisation de corps à une valeur faible, ce qui rend difficile l'obtention d'une haute vitesse de fonctionnement en réduisant autant que possible la
tension de seuil du transistor.
On décrit dans ce qui suit la configuration fonctionnelle de base du composant à circuit intégré
semi-conducteur selon la présente invention.
La figure 3 est un schéma de circuit montrant la configuration fonctionnelle de base du composant à circuit intégré semi-conducteur selon la présente invention, et la figure 4 est une vue en coupe permettant d'expliquer la configuration fonctionnelle de base du composant à circuit intégré semi-conducteur selon la présente invention. Le circuit de la figure 3 correspond à la partie du transistor nMOS (2) de la figure 4. L'inverseur (inverseur CMOS) construit avec le transistor pMOS 1 et le transistor nMOS 2 sera décrit en
détail plus loin avec référence à la figure 4. Sur les figures 3 et 4, le numéro de référence 2 est le transistor nMOS,
le 4 est une source de courant et le 1 est une diode (diode parasite). Sur la figure 4, le numéro de référence 2a est une électrode conductrice, le 2b est un film isolant, le 20 est un substrat semi-conducteur de canal p (puits de canal p), le 20a est une région de diffusion p, et les 20b et 20c sont
des régions de diffusion n.
Comme on le voit sur les figures 3 et 4, le transistor nMOS 2 est formé dans le puits de canal p (puits p) 20 et il comprend la région de diffusion n (électrode source S) 20b, la région de diffusion n (électrode drain D) 20c, et l'électrode conductrice (électrode de grille G) 2a séparées par le film isolant 2b. Dans un transistor CMOS traditionnel (transistor à corps à polarité inverse), une tension d'alimentation à faible potentiel Vss serait appliquée au puits p 20 (substrat du transistor nMOS 2) via la région de diffusion p (région de contact) 20a, mais, dans la présente invention, une tension d'alimentation Vdd à fort potentiel est appliquée à la région de contact
(région de diffusion p) 20a via la source de courant 4.
La diode 21 de la figure 3 est formée entre le puits p
20 et l'électrode source (S) 20b.
Selon la présente invention, la tension de polarisation de corps Vbn est générée avec le courant de sortie (courant constant) Ibn de la source de courant 4 circulant en sens direct dans la diode 21 formée par le puits p 20 et l'électrode source S (région de diffusion n 20b). Dans ce cas, le courant Ibn est réglé à une valeur négligeable par comparaison avec le courant, y compris le courant de commutation, qui circule dans le circuit entier (par exemple à une valeur inférieure ou égale à un dixième du courant qui circule dans le
circuit entier.
La figure 5 est un schéma montrant les caractéristiques de la diode afin d'expliquer le principe du composant à circuit intégré semi-conducteur
selon la présente invention.
Comme on le voit sur la figure 5, la diode 21 a différentes caractéristiques courant-tension à différentes températures, par exemple à 75 OC, 25 Oc et -25 0C. Dans la présente invention, lorsque le courant de sortie constant Ibn de la source de courant 4 circule dans la diode 21, la tension de polarisation de corps la plus forte possible à chaque température peut être
appliquée au puits p 20.
Cela signifie que dans la technique antérieure, dans le cas o la tension directe de polarisation de corps Vbn appliquée au puits p 20 au moment o on effectue le réglage en tenant compte, par exemple, de la température limite supérieure définie dans la spécification du composant à circuit intégré semi-conducteur (par exemple 75 OC) en laissant une certaine marge, il n'a pas été possible de réduire la tension de seuil du transistor (transistor pMOS 2) autant que possible en augmentant la tension directe de polarisation de corps Vbn, et il s'ensuit qu'il est difficile d'augmenter la vitesse de fonctionnement du
circuit.
Par ailleurs, selon le composant à circuit intégré semi-conducteur de la présente invention, la vitesse de fonctionnement du circuit peut être augmentée en fonction de la température de fonctionnement. De plus, selon le composant à circuit intégré semi-conducteur de la présente invention, lorsque la sortie de la source de courant est appliquée au puits (corps) en passant directement par la région de contact, et que l'on génère la tension de polarisation de corps à l'aide de la diode formée par le puits et l'électrode source (région de diffusion), la configuration du circuit est simple et il
est possible de réduire la surface de la puce.
Toutefois, selon le composant à circuit intégré semi-conducteur de la présente invention, lorsque le courant utilisé pour générer la tension directe de polarisation de corps est régulé par la source de courant, la consommation d'énergie (courant circulant dans le circuit) peut être commandée indépendamment des changements de température, etc. Des modes de réalisation du composant à circuit intégré semi-conducteur de la présente invention seront décrits en détail plus loin, avec référence aux schémas joints. La figure 6 est un schéma conceptuel du circuit montrant une réalisation du composant à circuit intégré semi-conducteur selon la présente invention. On y voit une partie inverseur CMOS. Sur la figure 6, le numéro de référence 1 est un transistor pMOS, le 2 est un transistor nMOS, les 11, 12, 21 et 22 sont des diodes (diodes parasites), et le 2 et le 4 sont des sources de
courant.
Comme on le voit sur la figure 6, ainsi que sur la figure 4 susmentionnée, le transistor nMOS 2 est formé dans le puits p 20, et il comprend l'électrode source S (région de diffusion n 20b), l'électrode drain p (région de diffusion n 20c) et l'électrode de grille G (électrode conductrice 2a) séparées par le film isolant 2b. De même, le transistor pMOS 2 est formé dans le puits du canal n (puits n) 10, et il comprend l'électrode source S (région de diffusion p) 10b, l'électrode drain D (région de diffusion p) 10c et l'électrode de grille G (électrode conductrice) la séparées par le film isolant lb. Dans le transistor nMOS 2, la source de courant 4 couplée à la tension d'alimentation à fort potentiel Vdd est reliée à la région de contact (région de diffusion p) 20a, et fait circuler le courant direct Ibn dans la diode 21 formée par le puits p 20 et l'électrode source S (région de diffusion n 20b). Lorsque le courant Ibn circule dans la diode 21, une tension directe de polarisation de corps prescrite Vbn est générée dans la puits p 20. Dans ce cas, comme décrit plus haut avec référence à la figure 5, la tension de polarisation de corps Vbn change pour atteindre un niveau optimal en fonction de la température de fonctionnement, c'est-àdire que, lorsque la température est élevée (par exemple 75 OC), la tension de polarisation de corps Vbn diminue et la tension de seuil du transistor est réglée plus haut, tandis que lorsque la température est basse (par exemple -25 OC), la tension de polarisation de corps Vbn augmente et la tension de seuil du transistor est réglée plus bas, ce qui permet d'atteindre un fonctionnement rapide du circuit avec le transistor à tension de seuil basse. De même, dans le transistor pMOS 1, la source de courant 3 couplée à la tension d'alimentation à faible potentiel Vss est reliée à la région de contact (région de diffusion n) 10a, et fait circuler le courant direct Ibp dans la diode l formée par le puits n 10 et
l'électrode source S (région de diffusion p lob).
Lorsque le courant Ibp circule dans la diode 11, une tension directe de polarisation de corps prescrite Vbp est générée dans la puits n 10. Dans ce cas, la tension de polarisation de corps Vbp dans le transistor pMOS 1, tout comme la tension de polarisation de corps Vbn dans le transistor nMOS 2 décrit ci-dessus change pour atteindre un niveau optimal en fonction de la température de fonctionnement, c'est-à-dire que lorsque la température est élevée, la tension de polarisation de corps Vbp augmente et la tension de seuil du transistor est réglée plus haut, tandis que lorsque la température est basse (par exemple -25 OC), la tension de polarisation de corps Vbp diminue et la tension de seuil du transistor est réglée plus bas, ce qui permet d'atteindre un fonctionnement rapide du circuit avec le
transistor à tension de seuil basse.
La figure 7 est un schéma de circuit montrant un exemple de configuration du composant à circuit intégré semi-conducteur de la figure 6. On y voit un exemple du circuit de polarisation de corps 110 (sources de courant
3 et 4).
Comme on le voit sur la figure 7, la source de courant 4 comprend un inverseur 41, les transistors nMOS et 42, et les transistors pMOS 43 et 44. Lorsqu'un signal de commande Cbn est au niveau haut "H", le transistor nMOS 42 est passant, et le courant circule jusqu'au transistor pMOS 43, et le courant Ibn circule dans le transistor pMOS 44 relié au transistor pMOS 43 en configuration miroir de courant. C'est-à-dire que lorsque le signal de commande est au niveau haut "H", le courant Ibn circule depuis la ligne d'alimentation électrique à fort potentiel (Vdd) dans la ligne d'alimentation électrique à faible potentiel (Vss: l'électrode source du transistor nMOS 2) via le
transistor pMOS 44, le puits p 20 (Vbn) et la diode 21.
Dans ce cas, lorsque le signal de commande Cbn est au niveau haut "H", le transistor nMOS 40 est non passant, puisque le signal de commande Cbn dont le niveau est inversé au niveau bas "L" par l'inverseur 41 est
appliqué à la porte du transistor nMOS 40.
Par ailleurs, lorsque le signal de commande Cbn est au niveau bas "L", le transistor nMOS 42 est non passant et le transistor nMOS 40 est passant, de sorte que la tension d'alimentation à faible potentiel Vss est
appliquée au substrat (puits p 20) du transistor nMOS 2.
De même, la source de courant 3 comprend un inverseur 31, les transistors pMOS 30 et 32 et les transistors nMOS 33 et 34. Lorsqu'un signal de commande Cbp est à un niveau bas "L", le transistor pMOS 32 est passant, le courant circule jusqu'au transistor nMOS 33, et le courant Ibp circule dans le transistor nMOS 34 relié au transistor nMOS 33 en configuration miroir de courant. C'est-à-dire que, lorsque le signal de commande Cbp est à un niveau bas "L", le courant Ibp circule depuis la ligne d'alimentation électrique à fort potentiel (Vdd: l'électrode source du transistor pMOS 1) vers la ligne d'alimentation électrique à faible potentiel (Vss) via la diode 11, le puits n 10 (Vbp), et le transistor nMOS 34. Dans ce cas, lorsque le signal de commande Cbp est au niveau bas "L", le transistor pMOS est non passant, puisque le signal de commande Cbp dont le niveau est inversé au niveau haut "H' par l'inverseur 31 est appliqué à la porte du transistor
pMOS 30.
Par ailleurs, lorsque le signal de commande Cbp est au niveau haut "H", le transistor pMOS 32 est non passant et le transistor pMOS 30 est passant, de sorte que la tension d'alimentation à fort potentiel Vdd est
appliquée au substrat (puits n 10) du transistor pMOS 1.
La figure 8 est un schéma de circuit montrant un autre exemple de configuration du composant à circuit
intégré semi-conducteur de la figure 6.
On y voit un autre exemple de circuit de polarisation de corps 111 (sources de courant 3 et 4). Comme il ressort de la comparaison entre les figures 8 et 7, dans cet exemple de configuration, la source de courant 4 comprend le transistor nMOS 40 et le transistor pMOS 44, et, lorsqu'un signal de commande Cbn est au niveau bas "L", le transistor nMOS 40 est non passant et le transistor pMOS 44 est passant, de sorte
que le courant Ibn circule dans la transistor pMOS 44.
Par ailleurs, lorsque le signal de commande Cbn est au niveau haut "H", comme le transistor nMOS 40 est passant, la tension d'alimentation à faible potentiel Vss est appliquée au substrat (puits p 20) du transistor
nMOS 2.
De même, la source de courant 3 comprend le transistor nMOS 34 et le transistor pMOS 30, et lorsque le signal de commande Cbp est au niveau haut "HI", le transistor pMOS 30 est non passant et le transistor nMOS 34 est passant, de sorte que le courant Ibp circule dans le transistor nMOS 34. Par ailleurs, lorsque le signal de commande Cbp est au niveau bas "L", comme le transistor pMOS 30 est passant, la tension d'alimentation à fort potentiel Vdd est appliquée au
substrat (puits n 10) du transistor pMOS 1.
Comme on peut le voir, bien que le circuit de polarisation de corps 110 (sources de courant 3 et 4) de la figure 8 soit quelque peu inférieur au circuit de polarisation de corps de la figure 7 par la stabilité des sources de courant 3 et 4, la configuration du circuit peut être simplifiée en supprimant les transistors nMOS 33 et 42, les transistors pMOS 32 et 43 et les inverseurs 31 et 41 du circuit de polarisation de corps de la figure 7. Dans les sources de courant 3 et 4 de la figure 8, la relation entre les niveaux logiques des signaux de commande Cbp et Cbn et le fonctionnement du circuit est opposée à la relation entre les niveaux logiques des signaux de commande Cbp et Cbn et le fonctionnement du circuit dans les sources de courant 3
et 4 de la figure 7.
Comme décrit plus haut, dans les circuits des figures 7 ou 8, la génération des tensions de polarisation de corps Vbn et Vbp est commandée à partir des niveaux des signaux de commande Cbn et Cbp respectivement. Dans ce cas, les signaux de commande Cbn et Cbp peuvent tous deux être réalisés sous forme de signaux à 1 bit. En outre, le circuit de polarisation de corps 110 peut n'être réalisé, par exemple, que pour chaque bloc de circuits ou chaque circuit fonctionnel, comme on l'exposera plus tard, et les circuits peuvent être réalisés de façon très simple sans occuper beaucoup de surface sur la puce. On comprendra également que la configuration des circuits ne se limite pas à l'exemple des figures 7 ou 8, mais qu'elle peut être modifiée de
nombreuses façons.
La figure 9 est un schéma montrant un exemple d'agencement de la partie inverseur du composant à circuit intégré semi-conducteur selon la présente invention, et la figure 10 montre sous forme schématique un exemple de composant à circuit intégré semi-conducteur ayant plusieurs parties inverseur toutes
identiques à celle de la figure 9.
Comme on le voit sur la figure 4 et les figures 6 à 9, la tension de polarisation Vbn est appliquée au puits p 20 (région de contact, région de diffusion p a) du transistor nMOS 2, et la tension de polarisation Vbp est appliquée au puits n 10 (région de contact, région de diffusion n 10a) du transistor pMOS 1. Ces tensions de polarisation Vbn et Vbp sont reliées au circuit de polarisation de corps 110, par exemple, via les lignes à câblage métallique M12, M13 et Mîl, M14 respectivement, dans la première couche. Dans ce cas, les lignes d'alimentation électrique à fort potentiel (Vdd et les lignes d'alimentation électrique à faible potentiel (Vss) sont respectivement reliées en commun, par exemple, par les lignes à câblage métallique
respectives M21 et M22. dans la deuxième couche.
En outre, comme on le voit sur les figures 9 et , des portes comme un certain nombre de parties inverseur (type CMOS 120, de parties NAND 121 et de parties OR exclusif (EOR) 122, par exemple, sont agencées en bon ordre dans chaque bloc de circuits, et les tensions de polarisation Vbn et Vbp provenant du circuit de polarisation de corps 110 sont fournies aux portes respectives 120, 121, 122, etc. La figure 11 montre sous forme schématique un exemple modifié du composant à circuit intégré
semi-conducteur de la figure 10.
Comme il ressort de la comparaison entre les figures 11 et 10, dans l'exemple modifié, les tensions de polarisation Vbnl, Vbpl, Vbn2, Vbp2, Vbn3, Vbp3, etc. sont émises par le circuit de polarisation de corps 110,
ce qui permet un commande plus précis.
La figure 12 montre sous forme schématique un autre exemple du composant à circuit intégré semi-conducteur ayant plusieurs parties inverseur toutes identiques à celle de la figure 9. La figure 13 montre sous forme schématique un exemple modifié du composant à circuit intégré semiconducteur de la figure 12, et la figure 14 montre sous forme schématique un autre exemple modifié du composant à circuit intégré semi-conducteur de la figure 12. Dans chacun des composants à circuit intégré semiconducteur des figures 12 à 14, les tensions de polarisation sont commandées en notant la disposition des transistors pMOS et des transistors nMOS disposés dans le sens des rangées de chaque porte logique (chaque circuit CMOS). Dans chaque circuit CMOS, les transistors du même type de conductivité (type de canal p ou type de canal n) sont habituellement agencés dans le sens des rangées et, à l'exception de la réalisation de la figure 14, les transistors du même type de conductivité de deux circuits CMOS adjacents sont formés de manière à être adjacents l'un à l'autre
dans le sens colonne entre les deux circuits CMOS.
Plus particulièrement, dans le composant à circuit intégré semiconducteur comprenant des circuits CMOS, la région des puits de même type de conductivité (puits n ou puits p) est partagée entre deux circuits CMOS adjacents dans le sens des colonnes, et la même tension de polarisation est appliquée à la région des puits de
ce même type de conductivité.
Le composant à circuit intégré semi-conducteur de la figure 12 est semblable au composant à circuit intégré semi-conducteur des figures 10 et 11, mais il est dessiné depuis un point de vue différent, c'est-à5 dire qu'un circuit de polarisation de corps 110 est réalisé pour un bloc de cellules standard 400 qui forme le composant à circuit intégré semiconducteur, et que les tensions de polarisation de corps Vbp et Vbn sont appliquées depuis le circuit de polarisation de corps 110 aux régions de puits p et aux régions de puits n,
respectivement du bloc de cellules standard 400.
Dans le composant à circuit intégré semi-conducteur de la figure 11, le bloc de cellules standard 400 est divisé en plusieurs (deux) groupes 401 et 402, et les circuits de polarisation de corps 411, 412 et 421, 422 sont réalisés pour les groupes de cellules respectifs 401 et 402. Dans ce cas, dans le composant à circuit intégré semi-conducteur de la figure 13, les circuits de polarisation de corps 411 et 421 pour les régions de puits p et les circuits de polarisation de corps 412 et 422 pour les régions de puits n sont réalisés pour les groupes de cellules respectifs 401 et 402, et les tensions de polarisation de corps Vbpa, Vbpb et Vbna, Vbnb sont commandées par les signaux de commande respectifs CSpa, CSpb et CSna,
CSnb appliqués depuis le circuit de commande 410.
Dans le composant à circuit intégré semi-conducteur de la figure 14, les transistors de type de conductivité différent sont formés adjacents l'un à l'autre. Dans ce cas, la tension de polarisation de corps de chaque région adjacente peut être commandée indépendamment de l'autre. Les circuits de polarisation de corps 430-1 à 430-n sont réalisés à raison d'un pour chaque rangée du bloc de cellules standard 400, et les tensions de polarisation de corps Vbp-1, Vbn-1 à Vbp-n, Vbn-n sont commandées par les signaux de commande respectifs CS-1 à CS-n provenant du circuit de
commande 410.
De cette façon, il est possible de modifier de diverses manières en fonction des besoins la disposition du bloc de cellules standard et les circuits de polarisation de corps (ainsi que les circuits de commande). Pour la configuration des circuits de polarisation de corps, la configuration de circuit de la
figure 7 ou 8 peut être appliquée dans sa totalité.
La figure 15 est un schéma fonctionnel montrant la configuration complète d'un exemple du composant à circuit intégré semi-conducteur auquel la présente invention est appliquée. Sur la figure 15, le numéro de référence 100 est le composant à circuit intégré semi-conducteur (circuit intégré sur une seule puce), les numéros 101) 103 sont des blocs de circuits, à savoir le 101 est une CPU (unité centrale de traitement), le 102 est un DSP (processeur de signaux numériques) et le 103 est un autre bloc de circuits, par exemple un circuit logique, un circuit de mémoire, etc. Le 104 est un bus, le 105 est une unité de commande électrique et les 111 à 113 sont des circuits de
polarisation de corps.
Comme on le voit sur la figure 15, les blocs de circuits respectifs 101 à 103 sont interconnectés via le bus 104, et ils échangent différentes données et différents signaux. Les blocs de circuits 101 à 103 sont respectivement réalisés avec les circuits de polarisation de corps 111 à 113, qui sont commandés par des signaux de commande provenant de l'unité de commande électrique 105, et seul est activé le circuit de polarisation de corps du bloc de circuits nécessaire, selon l'état de fonctionnement du composant à circuit intégré semi-conducteur 100. Dans ce cas, les circuits de polarisation de corps 111 à 113 peuvent chacun être réalisés en employant la configuration de circuit décrite par la figure 7, et ils peuvent être commandés en fonction du niveau, c'est-à-dire soit le niveau haut "HI', soit le niveau bas ''L", du signal de commande ("1" ou "0" du signal de commande sur un bit) fourni par
l'unité de commande électrique 105.
C'est-à-dire que les circuits de polarisation de corps 111 à 113, petits par la taille et simples dans leur configuration, sont réalisés pour les blocs de circuits respectifs 101 à 103, et qu'en commandant le fonctionnement des circuits de polarisation de corps 111 à 113 par les signaux de commande à un bit respectifs selon l'état de fonctionnement, on peut réduire encore
la consommation d'énergie.
La figure 16 montre sous forme schématique une coupe du composant à circuit intégré semi-conducteur de
la figure 15.
Comme on le voit sur la figure 16, le composant à circuit intégré semiconducteur (circuit intégré sur une seule puce) 100 ayant plusieurs blocs de circuits 101 à 103 de la figure 15 est construit, par exemple, en une structure à triple puits, et les blocs de circuits respectifs (CPU 101, DSP 102 et circuit logique ou de mémoire 103, etc.) sont électriquement isolés les uns des autres. Avec cette structure, le fonctionnement des blocs de circuits 101 à 103 est commandé indépendamment l'un de l'autre par les circuits de polarisation de
corps correspondants 111 à 113.
Comme on le voit sur la figure 17, une CPU 101 comprend une résistance 131 et un circuit de polarisation de corps 111. Le circuit de polarisation de corps 111 est commandé conformément aux données mémorisées dans le registre 131. De même, un DSP 102 comprend un registre 132 et un circuit de polarisation de corps 112 qui est commandé conformément aux données mémorisées dans le registre 132 et un circuit logique ou de mémoire, etc. 103 comprend un registre 133 et un circuit de polarisation de corps 113 qui est commandé conformément aux données mémorisées dans le registre 133. L'opération de commande électrique, qui est programmée sous forme d'un module logiciel, est exécutée par la CPU 101. En particulier, le module logiciel est récupéré dans une mémoire cache de la CPU 101 ou dans une mémoire extérieure à la CPU 101. Les registres 112 et 113 sont reliés au bus de données 104, et les données de chaque registre 112, 113 sont écrites depuis la CPU
101 par le biais du bus de données 104.
La figure 17 est un schéma fonctionnel montrant la configuration complète d'un autre exemple de composant à circuit intégré semi-conducteur auquel la présente
invention est appliquée.
Conformément à cet exemple, la système de gestion électrique (commande de la consommation d'énergie) peut être facilement modifié, et il est par conséquent facile de personnaliser la gestion électrique en fonction de la structure ou de l'application tournant sur le TC 100 à
puce unique.
La figure 18 est un schéma fonctionnel montrant la configuration d'une partie d'un exemple encore différent du composant à circuit intégré semiconducteur auquel la présente invention est appliquée. Le schéma montre, par exemple, une CPU 1010 (correspondant à la CPU 101 de la
figure 15).
Comme on le voit sur la figure 18, la CPU 1010 comprend plusieurs blocs fonctionnels 1110 à 1140, et des circuits de polarisation de corps 1111 à 1141 sont réalisés pour les blocs fonctionnels respectifs 1110 à 1140. Plus particulièrement, le circuit de polarisation de corps du bloc mémoire 1111 est réalisé pour le bloc mémoire 1110, les circuits de polarisation de corps des blocs registres 1121 et 1131 sont réalisés pour les blocs registres 1120 et 1130 respectivement, et le circuit de polarisation de corps du bloc arithmétique 1141 est réalisé pour le bloc arithmétique 1140. Les circuits de polarisation de corps 1111 à 1141 commandent les tensions de polarisation (Vbp et Vbn) dans les blocs fonctionnels correspondants 1110 à 1140 par les signaux de commande de bloc fonctionnel respectifs fournis par
le circuit de commande 1040.
De cette façon, les tensions de polarisation de corps Vbp et Vbn peuvent être commandées avec plus de précision en assurant le commande de chaque bloc fonctionnel dans chaque bloc de circuits (par exemple la CPU), et non pas en assurant le commande pour chaque bloc de circuits, par exemple la CPU 101 et le DSP 102,
comme sur la figure 15.
La figure 19 est un schéma fonctionnel montrant sous forme schématique un exemple de configuration encore différent du composant à circuit intégré semi-conducteur auquel la présente invention est appliquée, à savoir un exemple de circuit combiné avec
un circuit d'horloge à grilles.
Comme on le voit sur la figure 19, dans le composant à circuit intégré semi-conducteur, les sorties logiques prises entre un signal d'horloge CLK et les signaux de commande CSA et CSB, respectivement, sont respectivement envoyés en tant qu'horloge à un circuit A (153) dans un bloc de circuits 150 et à un circuit B (163) dans un bloc de circuits 160. Plus particulièrement, le signal de sortie d'une porte AND 171, qui effectue l'opération AND sur le signal de commande CSA avec le signal d'horloge CLK est envoyé, par exemple, à l'entrée d'horloge d'une bascule 152 du bloc de circuits 150, tandis que le signal de sortie d'une porte AND 172, qui effectue l'opération AND sur le signal de commande CSE avec le signal d'horloge CLK est envoyé, par exemple, à l'entrée d'horloge d'une bascule 162 du bloc de circuits 160. En outre, le bloc de circuits 150 est doté d'un circuit de polarisation de corps 151 qui est commandé par le signal de commande CSA. De même, le bloc de circuits 160 est doté d'un circuit de polarisation de corps 161 qui est commandé
par le signal de commande CSB.
Ainsi, les circuits de polarisation de corps 151 et 161 sont réalisés pour les blocs de circuits respectifs 150 et 160, et les signaux de commande CSA et CSB pour le circuit d'horloge à grilles sont également employés comme signaux de commande pour les circuits de polarisation de corps 151 et 161. L'effet de ce système est que, lorsqu'il n'est pas nécessaire de faire fonctionner les blocs de circuits respectifs 150 et 160, on peut non seulement réduire la puissance électrique en arrêtant les horloges arrivant aux bascules respectives 152 et 162 en fonction des signaux de commande respectifs CSA et CSB, mais on peut également réduire le courant de fuite en commandant la polarisation de corps au moyen des circuits de polarisation de corps
respectifs 151 et 161.
Incidemment, on sait dans la technique que dans un circuit CMOS basse tension, le retard diminue lorsque la température augmente. En particulier, dans K. Kanda et al. "Impact sur la conception d'une dépendance positive de la température au courant de drain dans le VLSI CMOS à moins de 1 V", IEEE 3. Circuits transistorisés, vol. 36, n0 10, pp. 1559 à 1564, octobre 2001, on indique que lorsqu'un circuit CMOS fonctionne à une température inférieur au point de ZTC (coefficient de température nul), par exemple avec 0,5 V, une tension inférieure à 0,7 V), le retard diminue à mesure que la température augmente, contrairement à ce qui se passe lorsqu'il fonctionne à une tension plus élevée (par exemple 3,3 V). Les figures 20A et 20B sont des schémas permettant d'expliquer la dépendance en température du retard d'un transistor. La figure 20A montre la relation entre le courant Ib circulant dans une diode et la tensiongénérée Vf, et la figure 20B montre de façon conceptuelle le cas o la présente invention est appliquée à un circuit CMOS fonctionnant à une faible
tension (par exemple inférieure à 0,7 V).
Dans le composant à circuit intégré semi-conducteur selon la présente invention, comme le montre la figure 20A par exemple (ou comme décrit avec référence à la figure 5), lorsque le courant Ib circulant dans la diode 21 des figures 6 et 7 est maintenu constant, la valeur de la tension générée Vf (la tension de polarisation de corps Vbn) diminue
lorsque la température augmente.
Il s'ensuit que la tension de seuil du transistor Vth augmente lorsque la température augmente, comme on le voit sur la figure 20B. Par conséquent, lorsque la présente invention est appliquée à un circuit CMOS fonctionnant à une tension faible, par exemple inférieure à 0,7 V, la caractéristique du circuit CMOS fonctionnant à basse tension selon laquelle le retard diminue avec l'élévation de température, comme l'indique l'article susmentionné "Impact sur la conception d'une dépendance positive de la température au courant de drain dans le VLSI CMOS à moins de 1 V" est annulée (qualitativement compensée), et la rapidité de fonctionnement du circuit peut être maintenue constante
par rapport aux variations de température.
Les figures 21 à 24 sont des schémas montrant les résultats de mesures permettant d'expliquer le fonctionnement du composant à circuit intégré
semi-conducteur selon la présente invention.
La figure 21 est un diagramme montrant l'évolution du retard en fonction de la tension d'alimentation (Vdd), mesurés sur une ALU (unité arithmétique et logique) 32 bits fonctionnant à 27 OC pour le cas o le circuit de polarisation de corps fonctionne (ALUOl/ACT), par comparaison avec le cas o le circuit de
polarisation de corps est à l'arrêt (ALUOl/STE).
Comme on le voit sur la figure 21, sur toute la plage de la tension d'alimentation Vdd, de 0,4 à 1 V, le retard peut être réduit plus efficacement lorsque le circuit de polarisation de corps fonctionne que
lorsqu'il est au repos.
Les figures 22A et 22B sont des schémas montrant le retard mesuré en faisant fonctionner l'ALU 32 bits à différentes tensions d'alimentation (Vdd = 0,25, 0,40, 0,50, 0,60, 0,70, 0,80, 0,90 et 1 V) tout en faisant varier la température T. La figure 22A montre le cas o le circuit de polarisation de corps fonctionne (aluOl / actif), et la figure 22B montre le cas o le circuit de
polarisation de corps est à l'arrêt (ALU01 / repos).
Comme on peut le voir par comparaison entre les figures 22A et 22B, le retard peut être réduit plus efficacement lorsque le circuit de polarisation de corps fonctionne que lorsqu'il est au repos, quelque soit la tension d'alimentation Vdd ou la température TEMP. On voit en particulier que plus la tension d'alimentation Vdd et la température TEMP sont basses, plus l'effet de
réduction du retard est accentué.
La figure 23 montre le rythme d'accélération (pourcentage) SP atteint lorsque l'ALU 32 bits
* fonctionne à différentes températures (70 OC, 27 OC et -
OC) tout en faisant varier la tension d'alimentation Vdd. Dans ce cas, le rythme d'accélération obtenue est SP) (1-ACT/STB) x 100 (%), o ACT est le retard lorsque le circuit de polarisation de corps fonctionne et STB est le retard lorsque le circuit de polarisation de
corps ne fonctionne pas.
La figure 24 est un schéma simulant la génération de la tension de polarisation de corps à partir du signal de commande Cbp et le changement qui en résulte
du niveau de tension du puits n (10) du transistor pMOS.
Comme on le voit sur la figure 24, lorsque le signal de commande Cbp passe, à l'instant PO, du niveau bas "L" au niveau haut "H" (voir figure 7), par exemple, le niveau de tension du puits n de la figure 4 chute immédiatement et se stabilise à l'instant Pl à la tension prescrite Vbn, ce qui représente l'application de la tension directe de polarisation. Lorsque le signal de commande Cbp passe du niveau haut "H" au niveau bas "L", étant donné que le transistor nMOS 42 est non passant et que le transistor nMOS est passant, comme précédemment décrit avec référence à la figure 7, la tension du puits n 10 remonte immédiatement à son niveau d'origine (Vss). C'est-à-dire que, comme le montre la figure 7, par exemple, le circuit de polarisation de corps 110 (source de courant 3) peut réagir rapidement au changement du signal de commande Cbp (par exemple un
signal sur 1 bit).
Comme décrit en détail plus haut, selon la présente invention, on peut créer un composant à circuit intégré semi-conducteur ayant un circuit de polarisation de corps capable de générer un tension directe de polarisation du corps (puits) d'un niveau satisfaisant
au moyen d'un circuit simple.
Il est possible de concevoir de nombreuses réalisations différentes de la présente invention sans s'écarter de l'esprit et du domaine de la présente invention, et on doit comprendre que la présente invention ne se limite pas aux réalisations spécifiques décrites dans les présentes à l'exception de la
définition qu'en font les revendications annexées.

Claims (30)

REVENDICATIONS
1. Composant à circuit intégré semi-conducteur, caractérisé en ce qu'il comprend: un transistor à effet de champ à semi-conducteur ou MISFET (1; 2) ayant une électrode source (S) et une électrode drain (D) d'un premier type de conductivité p'; n'), et une électrode de grille (G) formée dans un puits (10; 20) d'un deuxième type de conductivité (n p); et un circuit de polarisation de corps (110, 111 à 113; 3, 4; 151, 161) générant une tension (Vbp; Vbn) dans ledit puits (10; 20) en faisant circuler un courant prescrit (Ibp; Ibn) en sens direct dans une diode (11; 21) formée par ledit puits (10; 20) et
ladite électrode source (S) dudit MISFET (1; 2).
2. Composant à circuit intégré semi-conducteur selon la revendication 1, caractérisé en ce que: le composant à circuit intégré semi-conducteur (100) comprend plusieurs blocs de circuits (101 à 103); et le circuit de polarisation de corps (111 à 113) est prévu pour chacun desdits blocs de circuits (101 à 103).
3. Composant à circuit intégré semi-conducteur selon la revendication 2, caractérisé en ce qu'il comprend en outre une unité de commande électrique (105) commandant le circuit de polarisation de corps (111 à 113) individuellement pour chacun des blocs de circuits
(101 à 103) correspondants.
4. Composant à circuit intégré semi-conducteur selon la revendication 2, caractérisé en ce qu'un module logiciel est exécuté sur une unité centrale de traitement ou CPU (101), commandant le circuit de polarisation de corps (111 à 113) individuellement pour
chacun des blocs de circuits (101 à 103) correspondants.
5. Composant à circuit intégré semi-conducteur selon la revendication 4, caractérisé en ce que chacun des blocs de circuits (101 à 103) comprend un registre (131 à 133), et chacun des circuits de polarisation de corps (111 à 113) est commandé conformément aux données
mémorisées dans ledit registre (131 à 133).
6. Composant à circuit intégré semi-conducteur selon la revendication 5, caractérisé en ce que chacun des blocs de circuits (101 à 103) est relié à un bus de données (104), les données du registre (131 à 133) étant
écrites par le biais dudit bus de données (104).
7. Composant à circuit intégré semi-conducteur selon la revendication 1, caractérisé en ce que: le composant à circuit intégré semi-conducteur (100) comprend plusieurs blocs de circuits (150, 160); et le circuit de polarisation de corps (151, 161) est réalisé pour chacun des blocs de circuits (150, 160), et est commandé par un signal de commande (CSA, CSB) généré pour un desdits blocs de circuits correspondants (150,
160).
8. Composant à circuit intégré semi-conducteur selon la revendication 1, caractérisé en ce que: le composant à circuit intégré semi-conducteur (100) comprend plusieurs blocs de circuits (101 à 103
1010);
le composant à circuit intégré semi-conducteur (100) comprend en outre plusieurs blocs fonctionnels (1110, 1120, 1130, 1140); et le circuit de polarisation de corps (1111, 1121, 1131, 1141) est prévu pour chacun desdits blocs
fonctionnels (1110, 1120, 1130, 1140).
9. Composant à circuit intégré semi-conducteur selon la revendication 1, caractérisé en ce que: le composant à circuit intégré semi-conducteur (100) comprend un bloc de cellules standard (400); et le circuit de polarisation de corps (430-1 à 430n) est prévu pour chaque rangée dudit bloc de cellules standard.
10. Composant à circuit intégré semiconducteur selon la revendication 1, caractérisé en ce que le circuit de polarisation de corps (110) comprend une source de courant (3; 4) disposée entre une première ligne d'alimentation électrique (Vss; Vdd) et une région de contact (lOa; 20a) dudit puits (10; 20), et fait circuler ledit courant prescrit (Ibp; Ibn) dans ladite diode (11; 21) via ladite région de contact
(lOa; 20a).
11. Composant à circuit intégré semi-conducteur selon la revendication 10, caractérisé en ce que ladite source de courant (3; 4) génère ledit courant prescrit (Ibp; Ibn) en utilisant ladite première source de courant (Vss; Vdd) comme source d'alimentation électrique.
12. Composant à circuit intégré semi-conducteur selon la revendication 11, caractérisé en ce que ladite
source de courant (3; 4) comprend.
un premier MISFET de source de courant (32; 42) ayant la même polarité que ledit MISFET (1; 2), et dont l'électrode de grille reçoit un signal de commande (Cbp Cbn), et dont l'électrode source est reliée à une deuxième ligne d'alimentation électrique (Vdd; Vss). un deuxième MISFET de source de courant (33; 43) ayant une polarité différente dudit MISFET (1; 2), et dont l'électrode source est reliée à ladite première source de courant (Vss; Vdd), et dont l'électrode drain et l'électrode de grille sont reliées à l'électrode drain dudit premier MISFET de source de courant (32 42); et un troisième MISFET de source de courant (34; 44) relié audit deuxième MISFET de source de courant (33; 43) dans une configuration de miroir de courant, et dont le drain est relié à ladite région de contact (lOa a).
13. Composant à circuit intégré semi- conducteur selon la revendication 12, caractérisé en ce que ladite source de courant (3; 4) comprend en outre: un quatrième MISFET de source de courant (30; 40) ayant la même polarité que ledit MISFET (1; 2), et dont l'électrode de grille reçoit une version inversée dudit signal de commande (Cbp; Cbn), et dont l'électrode source est reliée à ladite région de contact (10a; a), et dont l'électrode drain est reliée à ladite
ligne d'alimentation électrique (Vdd; Vss).
14. Composant à circuit intégré semi-conducteur selon la revendication 11, caractérisé en ce que ladite source de courant (3; 4) comprend: un cinquième MISFET de source de courant (34; 44) ayant une polarité différente dudit MISEET (1; 2), et dont l'électrode de grille reçoit un signal de commande (Cbp; Cbn), et dont l'électrode source est reliée à ladite première ligne d'alimentation électrique (Vss Vdd); et un sixième MISFET de source de courant (30; 40) ayant la même polarité que ledit MISFET (1; 2), et dont l'électrode de grille reçoit ledit signal de commande (Cbp; Cbn), et dont l'électrode source est reliée à ladite région de contact (lOa; 20a), et dont l'électrode drain est reliée à une deuxième ligne
d'alimentation électrique (Vdd; Vss).
15. Composant à circuit intégré semi-conducteur selon la revendication 1, caractérisé en ce que le retard de fonctionnement est rendu constant par rapport aux changements de température en faisant fonctionner le composant à circuit intégré semi-conducteur (100) à une tension faible, à laquelle ledit composant à circuit intégré semi-conducteur a pour caractéristique une augmentation du courant de fuite et une diminution du
retard avec une augmentation de la température.
16. Composant à circuit intégré semi-conducteur, caractérisé en ce qu'il comprend: un premier transistor à effet de champ à semiconducteur ou MISFET (1) d'une première polarité (p), ayant une électrode source (S) et une électrode drain (D) d'un premier type de conductivité (p'), et une électrode de grille (G) formée dans un premier puits (10) d'un deuxième type de conductivité (n); un deuxième transistor à effet de champ à semiconducteur ou MISFET (2) d'une deuxième polarité (n), ayant une électrode source (S) et une électrode drain (D) dudit deuxième type de conductivité (n'), et une électrode de grille (D) formée dans un deuxième puits (20) dudit premier type de conductivité (p); un premier circuit de polarisation de corps (110; 111 à 113; 3) générant une tension (Vbp) dans ledit premier puits (10) en faisant circuler un courant (Ibp) en sens direct dans une diode (11) formée dudit premier puits et de ladite électrode source dudit premier MISFET (1); et un deuxième circuit de polarisation de corps (110; 111 à 114; 4) générant une tension (Vbn) dans ledit deuxième puits (20) en faisant circuler un courant prescrit (Ibn) en sens direct dans une diode (21) formée dudit deuxième puits et de ladite électrode source dudit
deuxième MISFET (2).
17. Composant à circuit intégré semi-conducteur selon la revendication 16, caractérisé en ce que: ledit composant à circuit intégré semi-conducteur (100) comprend plusieurs blocs de circuits (101 à 103) et lesdits premier et deuxième circuits de polarisation de corps (3, 4) sont prévus pour chacun
desdits blocs de circuits (101 à 103).
18. Composant à circuit intégré semi-conducteur selon la revendication 17, caractérisé en ce qu'il comprend en outre une unité de commande électrique (105) commandant lesdits premier et deuxième circuits de polarisation de corps (3, 4) individuellement pour
chacun desdits blocs de circuits (101 à 103).
19. Composant à circuit intégré semi-conducteur selon la revendication 17, caractérisé en ce qu'un module logiciel est exécuté sur une unité centrale de traitement ou CPU (101), et commande le circuit de polarisation de corps (111 à 113) individuellement pour
chacun des blocs de circuits (101 à 103).
20. Composant à circuit intégré semi-conducteur selon la revendication 19, caractérisé en ce que chacun des blocs de circuits (101 à 103) comprend un registre (131 à 133), et le circuit de polarisation de corps (111 à 113) est commandé conformément aux données mémorisées
dans ledit registre (131 à 133).
21. Composant à circuit intégré semi-conducteur selon la revendication 20, caractérisé en ce que chacun des blocs de circuits (101 à 103) est relié à un bus de données (104), les données du registre (131 à 133) étant
écrites par le biais dudit bus de données (104).
22. Composant à circuit intégré semi-conducteur selon la revendication 16, caractérisé en ce que: le composant à circuit intégré semi-conducteur (100) comprend plusieurs blocs de circuits (150, 160) et les premier et deuxième circuits de polarisation de corps (3, 4) sont prévus pour chacun des blocs de circuits (150, 160), et sont commandés par un signal de commande (CSA, CSB) généré pour un desdits blocs de
circuits correspondants (150, 160).
23. Composant à circuit intégré semi-conducteur selon la revendication 16, caractérisé en ce que: ledit composant à circuit intégré semi-conducteur (100) comprend plusieurs blocs de circuits ((101 à 103;
1010);
ledit bloc de circuits (1010) comprend plusieurs blocs fonctionnels (1110, 1120, 1130, 1140); et lesdits premier et deuxième circuits de polarisation de corps (3, 4) sont prévus pour chacun
desdits blocs fonctionnels (1110, 1120, 1130, 1140).
24. Composant à circuit intégré semi-conducteur selon la revendication 16, caractérisé en ce que: ledit composant à circuit intégré semi-conducteur (100) comprend un bloc de cellules standard (400); et lesdits premier et deuxième circuits de polarisation de corps (3, 4) sont prévus pour chaque
rangée dudit bloc de cellules standard.
25. Composant à circuit intégré semi-conducteur selon la revendication 16, caractérisé en ce que: ledit premier circuit de polarisation de corps comprend une première source de courant (3) disposée entre une première ligne d'alimentation électrique (Vss) et une région de contact (lOa) dudit premier puits (10), et fait circuler un courant prescrit (Ibp) dans ladite première diode (11) via ladite première région de contact (lOa) dudit premier puits; et ledit deuxième circuit de polarisation de corps comprend une deuxième source de courant (4) disposée entre une deuxième ligne d'alimentation électrique (Vdd) et une région de contact (20a) dudit deuxième puits (20), et fait circuler ledit courant prescrit (Ibn) dans ladite deuxième diode (21) via ladite région de contact
(20a) dudit deuxième puits.
26. Composant à circuit intégré semi-conducteur selon la revendication 25, caractérisé en ce que ladite première source de courant (3) génère ledit courant prescrit (Ibp) en utilisant ladite première ligne d'alimentation électrique (Vss) comme source d'alimentation électrique, et ladite deuxième source de courant (4) génère ledit courant prescrit (Ibn) en utilisant ladite deuxième ligne d'alimentation
électrique (Vdd) comme source d'alimentation électrique.
27. Composant à circuit intégré semi-conducteur selon la revendication 26, caractérisé en ce que: ladite première source de courant (3) comprend un premier MISFET de première source de courant (32) ayant la même polarité que ledit premier MISFET (1), et dont l'électrode de grille reçoit un premier signal de commande (Cbp) et dont l'électrode source est reliée à ladite deuxième ligne d'alimentation électrique (Vdd); un deuxième MISFET de première source de courant (33) ayant une polarité différente dudit premier MISFET (1), et dont l'électrode source est reliée à ladite première ligne d'alimentation électrique (Vss) et dont l'électrode drain et l'électrode de grille sont reliées à une électrode drain dudit premier MISFET de première source de courant (32); et un troisième MISFET de première source de courant (34) relié au deuxième MISFET de première source de courant (33) dans une configuration de miroir de courant, et dont le drain est relié à ladite région de contact (lOa) dudit premier puits, et ladite deuxième source de courant (4) comprend un premier MISFET de deuxième source de courant (42) ayant la même polarité que ledit deuxième MISFET (2), et dont l'électrode de grille reçoit un deuxième signal de commande (Cbn), et dont l'électrode source est reliée à ladite première ligne d'alimentation électrique (Vss); un deuxième MISFET de deuxième source de courant (43) ayant une polarité différente dudit deuxième MISFET (2) et dont l'électrode source est reliée à ladite deuxième ligne d'alimentation électrique (Vdd) et dont l'électrode drain et l'électrode de grille sont reliées à une électrode drain dudit premier MISFET de deuxième source de courant (42); et un troisième MISFET de deuxième source de courant (44) relié audit deuxième MISFET de deuxième source de courant (43) dans une configuration de miroir de courant, et dont le drain est relié à ladite région de
contact (20a) dudit deuxième puits.
28. Composant à circuit intégré semi-conducteur selon la revendication 27, caractérisé en ce que: ladite première source de courant (3) comprend en outre un quatrième MISFET de première source de courant (30) ayant la même polarité que ledit premier MISFET (1), et dont l'électrode de grille reçoit une version inversée dudit signal de commande (Cbp) et dont l'électrode source est reliée à ladite région de contact (lQa) dudit premier puits et dont l'électrode drain est reliée à ladite deuxième ligne d'alimentation électrique (Vdd); et ladite deuxième source de courant (4) comprend en outre un quatrième MISFET de deuxième source de courant (40) ayant la même polarité que ledit deuxième MISFET (2), et dont l'électrode de grille reçoit une version inversée dudit signal de commande (Cbn), et dont l'électrode source est reliée à ladite région de contact (20a) dudit deuxième puits, et dont l'électrode drain est reliée à ladite première ligne d'alimentation
électrique (Vss).
29. Composant à circuit intégré semi-conducteur selon la revendication 26, caractérisé en ce que: ladite première source de courant (3) comprend un cinquième MISFET de première source de courant (34) ayant une polarité différente dudit premier MISFET (1), et dont l'électrode de grille reçoit un premier signal de commande (Cbp), et dont l'électrode source est reliée à ladite ligne d'alimentation électrique (Vss) et un sixième MISFET de première source de courant (30) ayant la même polarité que ledit premier MISFET (1), et dont l'électrode de grille reçoit ledit premier signal de commande (Cbp), et dont l'électrode source est reliée à ladite région de contact (lOa) dudit premier puits, et dont l'électrode drain est reliée à ladite deuxième ligne d'alimentation électrique (Vdd); et ladite deuxième source de courant (4) comprend un cinquième MISFET de deuxième source de courant (44) ayant une polarité différente dudit deuxième MISFET (2), et dont l'électrode de grille reçoit un deuxième signal de commande (Cbn), et dont l'électrode source est reliée à ladite deuxième ligne d'alimentation électrique (Vdd); et un sixième MISFET de deuxième source de courant (40) ayant la même polarité que ledit deuxième MISFET (2), et dont l'électrode de grille reçoit ledit deuxième signal de commande (Cbn), et dont l'électrode source est reliée à ladite région de contact (20a) dudit deuxième puits, et dont l'électrode drain est reliée à ladite
première ligne d'alimentation électrique (Vss).
30. Composant à circuit intégré semi-conducteur selon la revendication 16, caractérisé en ce que le retard de fonctionnement est rendu constant par rapport aux changements de température en faisant fonctionner ledit composant à circuit intégré semi-conducteur (100) à une tension faible, à laquelle ledit composant à circuit intégré semi-conducteur a pour caractéristique une augmentation du courant de fuite et une diminution
du retard avec une augmentation de la température.
FR0308784A 2002-07-19 2003-07-18 Composant a circuit integre semi-conducteur a circuit de polarisation du corps destine a generer une tension de polarisation directe des puits d'un niveau suffisant Expired - Lifetime FR2842652B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002211536 2002-07-19
JP2003019271 2003-01-28

Publications (2)

Publication Number Publication Date
FR2842652A1 true FR2842652A1 (fr) 2004-01-23
FR2842652B1 FR2842652B1 (fr) 2008-02-08

Family

ID=30447654

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0308784A Expired - Lifetime FR2842652B1 (fr) 2002-07-19 2003-07-18 Composant a circuit integre semi-conducteur a circuit de polarisation du corps destine a generer une tension de polarisation directe des puits d'un niveau suffisant

Country Status (3)

Country Link
US (1) US6864539B2 (fr)
CN (1) CN1252820C (fr)
FR (1) FR2842652B1 (fr)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205758B1 (en) * 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US20070096219A1 (en) * 2003-03-31 2007-05-03 Juridical Foundation Osaka Industrial Promotion Or Lateral bipolar cmos integrated circuit
US7816742B1 (en) * 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US20060099567A1 (en) * 2004-04-08 2006-05-11 Biomatrica, Inc. Integration of sample storage and sample management for life science
US7326972B2 (en) * 2004-06-30 2008-02-05 Intel Corporation Interconnect structure in integrated circuits
US7509504B1 (en) 2004-09-30 2009-03-24 Transmeta Corporation Systems and methods for control of integrated circuits comprising body biasing systems
JP2006237388A (ja) * 2005-02-25 2006-09-07 Matsushita Electric Ind Co Ltd 半導体集積回路及び半導体集積回路の制御方法及び信号伝送回路
US7501880B2 (en) * 2005-02-28 2009-03-10 International Business Machines Corporation Body-biased enhanced precision current mirror
KR101281440B1 (ko) * 2005-05-13 2013-07-02 모사이드 테크놀로지스 인코퍼레이티드 로직 셀들의 셀 접합부에 의해 형성된 신호 버스를 구비한집적 회로
JP5041760B2 (ja) * 2006-08-08 2012-10-03 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8558349B2 (en) * 2006-08-11 2013-10-15 System General Corp. Integrated circuit for a high-side transistor driver
WO2008114379A1 (fr) * 2007-03-19 2008-09-25 Fujitsu Limited Circuit inverseur et circuit inverseur à entrée équilibrée
JP2008252047A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 半導体集積回路装置、半導体集積回路の設計方法及び半導体集積回路設計装置
US7605601B2 (en) * 2007-04-19 2009-10-20 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
EP2184859A1 (fr) 2007-08-28 2010-05-12 Panasonic Corporation Convertisseur n-a, commutateur différentiel, circuit intégré à semiconducteur, dispositif vidéo et dispositif de communication
JP5529450B2 (ja) * 2009-07-15 2014-06-25 スパンション エルエルシー ボディバイアス制御回路及びボディバイアス制御方法
JP2012195326A (ja) * 2011-03-14 2012-10-11 Ricoh Co Ltd 半導体装置
US20140021557A1 (en) * 2011-03-30 2014-01-23 Freescale Semiconductor, Inc. Apparatus for forward well bias in a semiconductor integrated circuit
US9000524B2 (en) 2011-04-06 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for modeling multi-terminal MOS device for LVS and PDK
JP2013069790A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
US9287253B2 (en) * 2011-11-04 2016-03-15 Synopsys, Inc. Method and apparatus for floating or applying voltage to a well of an integrated circuit
US9810585B2 (en) * 2014-03-28 2017-11-07 Darryl G. Walker Semiconductor device having a temperature circuit that provides a plurality of temperature operating ranges
US20160071849A1 (en) * 2014-09-08 2016-03-10 Texas Instruments Incorporated Mode-Variant Adaptive Body Bias Scheme For Low-Power Semiconductors
US9559665B2 (en) * 2015-06-30 2017-01-31 Stmicroelectronics International N.V. Ultra-low voltage temperature threshold detector

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0808027A2 (fr) * 1996-05-15 1997-11-19 SILICONIX Incorporated Commutateur MOSFET de puissance à quatre bornes ayant une tension de seuil et une résistance à l'état conducteur réduite
WO1998059419A1 (fr) * 1997-06-20 1998-12-30 Intel Corporation Circuits de transistor a corps polarise en sens direct
EP1043774A1 (fr) * 1997-12-26 2000-10-11 Hitachi, Ltd. Circuit integre semi-conducteur
US20010048319A1 (en) * 2000-05-30 2001-12-06 Masayuki Miyazaki Semiconductor integrated circuit device
JP2001345424A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd 半導体集積回路装置
US6366156B1 (en) * 1999-11-30 2002-04-02 Intel Corporation Forward body bias voltage generation systems
US20020070791A1 (en) * 1999-12-30 2002-06-13 Sanjay Dabral Enhanced conductivity body biased pmos driver

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191653B2 (ja) * 1996-01-17 2001-07-23 三菱電機株式会社 パワーデバイス用半導体スイッチング装置
US6469572B1 (en) * 2001-03-28 2002-10-22 Intel Corporation Forward body bias generation circuits based on diode clamps

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0808027A2 (fr) * 1996-05-15 1997-11-19 SILICONIX Incorporated Commutateur MOSFET de puissance à quatre bornes ayant une tension de seuil et une résistance à l'état conducteur réduite
WO1998059419A1 (fr) * 1997-06-20 1998-12-30 Intel Corporation Circuits de transistor a corps polarise en sens direct
EP1043774A1 (fr) * 1997-12-26 2000-10-11 Hitachi, Ltd. Circuit integre semi-conducteur
US6366156B1 (en) * 1999-11-30 2002-04-02 Intel Corporation Forward body bias voltage generation systems
US20020070791A1 (en) * 1999-12-30 2002-06-13 Sanjay Dabral Enhanced conductivity body biased pmos driver
US20010048319A1 (en) * 2000-05-30 2001-12-06 Masayuki Miyazaki Semiconductor integrated circuit device
JP2001345424A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd 半導体集積回路装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2002, no. 04 4 August 2002 (2002-08-04) *

Also Published As

Publication number Publication date
US20040014268A1 (en) 2004-01-22
CN1252820C (zh) 2006-04-19
CN1476092A (zh) 2004-02-18
FR2842652B1 (fr) 2008-02-08
US6864539B2 (en) 2005-03-08

Similar Documents

Publication Publication Date Title
FR2842652A1 (fr) Composant a circuit integre semi-conducteur a circuit de polarisation du corps destine a generer une tension de polarisation directe des puits d'un niveau suffisant
US7986167B2 (en) Circuit configurations having four terminal devices
US5557231A (en) Semiconductor device with improved substrate bias voltage generating circuit
EP0733961B1 (fr) Générateur de courant de référence en technologie CMOS
JP5822914B2 (ja) 高性能スタティックメモリのリテイン・ティル・アクセスド（ｒｔａ）省電力モード
FR2509931A1 (fr)
US8218376B2 (en) Reduced power consumption in retain-till-accessed static memories
EP0041415B1 (fr) Opérateur logique rapide, à grande entrance, à fonction logique complexe, utilisant au moins deux transistors à effet de champ à faible tension de seuil
JP5048029B2 (ja) 負バイアス温度不安定性を抑制する動的な基板バイアスシステムおよびその方法
US5434534A (en) CMOS voltage reference circuit
WO2011117781A1 (fr) Procédé et dispositif de contremesure pour protéger des données circulant dans un microcircuit électronique
US6566914B2 (en) Sense amplifier having reduced Vt mismatch in input matched differential pair
EP0432058B1 (fr) Circuit d'isolation dynamique de circuits intégrés
EP3002788B1 (fr) Dispositif a cellules memoires sram comportant des moyens de polarisation des caissons des transistors des cellules memoires
FR2887650A1 (fr) Circuit fournissant une tension de reference
Weber et al. On the application of the neuron MOS transistor principle for modern VLSI design
FR2964794A1 (fr) Circuit de polarisation dynamique du substrat d'un transistor
EP0237094A1 (fr) Dispositif semi-conducteur du type réseau de portes prédiffusé pour circuits à la demande
US8461875B1 (en) Digital circuits having improved transistors, and methods therefor
EP2947689B1 (fr) Inverseur cmos photonique
EP1465200B1 (fr) Cellule mémoire statique à accès aléatoire (SRAM), et unité mémoire à ultra basse consommation réalisée à partir de telles cellules
KR790001774B1 (ko) 논리회로
JP3314411B2 (ja) Ｍｏｓｆｅｔ定電流源発生回路
JP4027279B2 (ja) 半導体集積回路装置
EP3217547A1 (fr) Inverseur a trois etats, bascule d a verrouillage et bistable maitre-esclave comprenant des tfet

Legal Events

Date Code Title Description
TP Transmission of property
TP Transmission of property

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Effective date: 20141118

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

CA Change of address

Effective date: 20180223

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20