JPS5813028A - アナログスイッチ装置 - Google Patents
アナログスイッチ装置Info
- Publication number
- JPS5813028A JPS5813028A JP56111932A JP11193281A JPS5813028A JP S5813028 A JPS5813028 A JP S5813028A JP 56111932 A JP56111932 A JP 56111932A JP 11193281 A JP11193281 A JP 11193281A JP S5813028 A JPS5813028 A JP S5813028A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- electrode
- resistance
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＭＯＢ Ｉ！電界効果トランジスタを用いた
アナログスイッチ装置に関する。
アナログスイッチ装置に関する。
アナログスイッチ装置とは、仁の装置を制御するクロッ
ク信号によってその状態がオン（導通）状態あるいはオ
フ（非導通）状１１に切〉替わシ、オン状態のときｋは
入力情報、すなわちアナシダ入力信号が出力に伝達され
、オフ状態のと１１にはアナシダ入力信号が伝達されな
いような装置である。
ク信号によってその状態がオン（導通）状態あるいはオ
フ（非導通）状１１に切〉替わシ、オン状態のときｋは
入力情報、すなわちアナシダ入力信号が出力に伝達され
、オフ状態のと１１にはアナシダ入力信号が伝達されな
いような装置である。
第ｉｌｌは従来Ｏアナログスイッチ装置の回路構成図で
ある。この装置は、Ｎチャネルでエンハンスメント製の
ＭＯｓ ａｔ電界効果トランジスタ（以下Ｍｏ１ｌ ）
ランジスメと略称する）１のソース電極８とＰチャネル
でエンハンスメント臘のＭＯＢ ）ランジス１２のドレ
イン電極りとを接続し、仁の接続点をアナシダ入力信号
ＩＮの供給端子ＪＩＩＣ接続し、また上記Ｍ０８トツン
ゾス！１のドレイン電極りとＭ０８トランジスタ２のソ
ース電極８とを接続し、この接続点をアナログ出力信号
ＯＵＴの取）出し端子ｉＦｃ＠絖し、さらに上記Ｍ０８
トツンゾスｊ１１″のｒ−）電極Ｇにはクロメ ツタ信号φを、ＭＱａ ）ランジスタ２のｅ−）電極Ｇ
Ｋはクーツク信号φと相補対をなすりｐツタ信号１をそ
れぞれ供給し、またＮチャネルのＭＱａ ）ランジスタ
１の基板電極ＢＷＣは上記り嚢ツク信号φ、７０低電位
に相幽する電圧Ｖｓｇ（たとえばＯｖあるいは負極性電
圧）を、Ｐチャネル６Ｍ０ａ）ツンゾスタ２の基板電極
ＢＫはり四ツタ信号φ、？の高電位に相癲する電圧Ｖｌ
ｌＢ（たとえば正極性電圧）をそれぞれ供給することに
よって構成されている。
ある。この装置は、Ｎチャネルでエンハンスメント製の
ＭＯｓ ａｔ電界効果トランジスタ（以下Ｍｏ１ｌ ）
ランジスメと略称する）１のソース電極８とＰチャネル
でエンハンスメント臘のＭＯＢ ）ランジス１２のドレ
イン電極りとを接続し、仁の接続点をアナシダ入力信号
ＩＮの供給端子ＪＩＩＣ接続し、また上記Ｍ０８トツン
ゾス！１のドレイン電極りとＭ０８トランジスタ２のソ
ース電極８とを接続し、この接続点をアナログ出力信号
ＯＵＴの取）出し端子ｉＦｃ＠絖し、さらに上記Ｍ０８
トツンゾスｊ１１″のｒ−）電極Ｇにはクロメ ツタ信号φを、ＭＱａ ）ランジスタ２のｅ−）電極Ｇ
Ｋはクーツク信号φと相補対をなすりｐツタ信号１をそ
れぞれ供給し、またＮチャネルのＭＱａ ）ランジスタ
１の基板電極ＢＷＣは上記り嚢ツク信号φ、７０低電位
に相幽する電圧Ｖｓｇ（たとえばＯｖあるいは負極性電
圧）を、Ｐチャネル６Ｍ０ａ）ツンゾスタ２の基板電極
ＢＫはり四ツタ信号φ、？の高電位に相癲する電圧Ｖｌ
ｌＢ（たとえば正極性電圧）をそれぞれ供給することに
よって構成されている。
ヒのような装置において、いま、クロック信号φをＨレ
ベルＶＩＩＤ ｓりｐツク信号φをＬレベルＶｓｓｌＩ
Ｃそれぞれ設定すると、上記Ｎチャネル、ＰチャネルＯ
両Ｍｏｌ ）ランレス１１．１はオン状−に１ｋＪ＄そ
の抵抗ＲＷ ＃ Ｒ−□゛“蕗それぞれ小さなもＯと１
ｋ１１１人力信号ＩＮが両ＭＯ８）テンジスタ１．２を
介して伝達されて、端子４から紘出力信号ＯＵＴがＩＩ
Ｊ）出される。一方、クロック信号φｔＬレベル、り四
ツク信１１１ルベルにそれぞれ設定すると、両ＭＯＢ
）ランジスメ１，２はオフ状態と＆！＞その抵抗Ｒ１１
ｔ ＲＰはそれぞれ極めて大きなものとなシ、入力信号
ＩＮは端子４に伝達されず、出力信号ＯＵＴはＭＲ）出
されない。
ベルＶＩＩＤ ｓりｐツク信号φをＬレベルＶｓｓｌＩ
Ｃそれぞれ設定すると、上記Ｎチャネル、ＰチャネルＯ
両Ｍｏｌ ）ランレス１１．１はオン状−に１ｋＪ＄そ
の抵抗ＲＷ ＃ Ｒ−□゛“蕗それぞれ小さなもＯと１
ｋ１１１人力信号ＩＮが両ＭＯ８）テンジスタ１．２を
介して伝達されて、端子４から紘出力信号ＯＵＴがＩＩ
Ｊ）出される。一方、クロック信号φｔＬレベル、り四
ツク信１１１ルベルにそれぞれ設定すると、両ＭＯＢ
）ランジスメ１，２はオフ状態と＆！＞その抵抗Ｒ１１
ｔ ＲＰはそれぞれ極めて大きなものとなシ、入力信号
ＩＮは端子４に伝達されず、出力信号ＯＵＴはＭＲ）出
されない。
とζろでアナログスイッチ装置では、入力信４１１Ｎが
ＭＯｌｌ ）ランゾスタ１，２を通っても、出力信号Ｏ
ＵＴの電圧を入力信号ＩＮの電圧に等しくするかあるい
は直−的に比例させる必要があシ、ζ〇九めには両ｌ［
）ｇ ）ランジスタｌ、２のオン時に端子１．４間の抵
抗値を常に一定にしておく必要がある。しかしながら、
従来のアナログスイッチ装置では、端子３，４間の抵抗
は、端子１あるいは４の電圧に従って変化してし壕う、
これはＭｏｌ ）うｙジスタに紘ソースー基板バイアス
効果（−ツクビートバイアス効果）があ〕、この効果に
よってＭｏｌ ）ランジスタの ；。
ＭＯｌｌ ）ランゾスタ１，２を通っても、出力信号Ｏ
ＵＴの電圧を入力信号ＩＮの電圧に等しくするかあるい
は直−的に比例させる必要があシ、ζ〇九めには両ｌ［
）ｇ ）ランジスタｌ、２のオン時に端子１．４間の抵
抗値を常に一定にしておく必要がある。しかしながら、
従来のアナログスイッチ装置では、端子３，４間の抵抗
は、端子１あるいは４の電圧に従って変化してし壕う、
これはＭｏｌ ）うｙジスタに紘ソースー基板バイアス
効果（−ツクビートバイアス効果）があ〕、この効果に
よってＭｏｌ ）ランジスタの ；。
しきい値が変化してしｔい、これによってＭＤＢトラン
ジスタのオン抵抗が影響を受けるからである。すなわち
、Ｍｏｌ ）ランジスタＯオン抵抗ＲＫは次のような比
例式が成立す石。
ジスタのオン抵抗が影響を受けるからである。すなわち
、Ｍｏｌ ）ランジスタＯオン抵抗ＲＫは次のような比
例式が成立す石。
レー二１ ’・＋ｍ・・・・・・（１）Ｙｅｓ
ｖｔｈ Ｙｅｓ：ｒ ）電極とソース電極との間のｄイー
・ アス電圧 ｖｔｈ ： シきい値 さらＫＭＯＢトランジスタのしきい値ｖｔｈは次式で表
わされ石。
ｖｔｈ Ｙｅｓ：ｒ ）電極とソース電極との間のｄイー
・ アス電圧 ｖｔｈ ： シきい値 さらＫＭＯＢトランジスタのしきい値ｖｔｈは次式で表
わされ石。
、 Ｖｔｈ＝Ｖｔｈｅ＋％σ研苗（五）−：＝−＝
（２） Ｖｔｈｅ：真性のしきい値（ソース電極と基板電極との
間のバイアス電圧がＯＶの時）ｔｏ’ｘ ： ｌ” −
）酸化膜の膜厚Ｂｏｘ ： ｌ’ −）酸化膜の誘電率
りニジリーンの誘電率 ｑ：電子の電荷量 Ｎ：基板不純物論度 ｖ■：ソース電極と基板電極との間のバイアス電圧 φＦ：フエルン単位 上記１２）式から明かなようＫｖＩが大きくなぁとしき
い値ｖｔｈも大きくなル、またＶｔｋが大きくなると前
記（０式より８は大きくなる。
（２） Ｖｔｈｅ：真性のしきい値（ソース電極と基板電極との
間のバイアス電圧がＯＶの時）ｔｏ’ｘ ： ｌ” −
）酸化膜の膜厚Ｂｏｘ ： ｌ’ −）酸化膜の誘電率
りニジリーンの誘電率 ｑ：電子の電荷量 Ｎ：基板不純物論度 ｖ■：ソース電極と基板電極との間のバイアス電圧 φＦ：フエルン単位 上記１２）式から明かなようＫｖＩが大きくなぁとしき
い値ｖｔｈも大きくなル、またＶｔｋが大きくなると前
記（０式より８は大きくなる。
さらに前記第１図に示すアナログスイッチ装置のＮチャ
ネルのＭ０８トランジスタ１を、第２図に示すようＩＣ
ＮＩＩ半導体基板１１内に拡散法等によって形成され九
Ｐ″クエル領域１２内に設け、を九Ｐチャネ゛ルのＭＱ
ａ ）ランゾスタ２は基板１１内に設ける場合、Ｐウェ
ル領ｔｉＲ１２の不 −純物淡度が基板１１のそれ
よ）も轟然大きくなるために％ＮチャネルのＭＱａ）ラ
ンジスメ１のしきい値のソース−基板バイアス効果に対
する感度ｉＰチャネルのＭＯ８トランジスタ２０それよ
ルも高くなル、普通は約３倍程度高くなる。
ネルのＭ０８トランジスタ１を、第２図に示すようＩＣ
ＮＩＩ半導体基板１１内に拡散法等によって形成され九
Ｐ″クエル領域１２内に設け、を九Ｐチャネ゛ルのＭＱ
ａ ）ランゾスタ２は基板１１内に設ける場合、Ｐウェ
ル領ｔｉＲ１２の不 −純物淡度が基板１１のそれ
よ）も轟然大きくなるために％ＮチャネルのＭＱａ）ラ
ンジスメ１のしきい値のソース−基板バイアス効果に対
する感度ｉＰチャネルのＭＯ８トランジスタ２０それよ
ルも高くなル、普通は約３倍程度高くなる。
したがって両Ｍｏｌ ）ランジスタ１．２のオン時に、
端子８ＦＣ与える入力信号ＩＮの電圧をＶｌｌ（ＧＶ）
からＶＤＤ （＋５Ｖ） ｔ テ変化させた場合には、
第３図の特性図に示すように、 ＭＱａ ）ツンジスタ
１０抵抗ＲＭとＭ０８トランジスタ２の抵抗ＢＰとの特
性が対称とならず、この結果、入力信１ 号ｌＮ４Ｄ中間電圧であるＴＶｍｓ（＋Ｌ５Ｖ）付この
ように従来では、入出力端子間の抵抗が一定とはならな
い丸めに、出力信号ＯＵＴ Ｋ大きな歪が発生すると−
う欠点がある。
端子８ＦＣ与える入力信号ＩＮの電圧をＶｌｌ（ＧＶ）
からＶＤＤ （＋５Ｖ） ｔ テ変化させた場合には、
第３図の特性図に示すように、 ＭＱａ ）ツンジスタ
１０抵抗ＲＭとＭ０８トランジスタ２の抵抗ＢＰとの特
性が対称とならず、この結果、入力信１ 号ｌＮ４Ｄ中間電圧であるＴＶｍｓ（＋Ｌ５Ｖ）付この
ように従来では、入出力端子間の抵抗が一定とはならな
い丸めに、出力信号ＯＵＴ Ｋ大きな歪が発生すると−
う欠点がある。
この発明は上記のような事情を考慮してなされたもので
、その目的とするところは、Ｍｏ８１［電界効果トラン
ジスタの基板電極にアナ四ダ信号電圧１１ｃ＃Ｉぼ等し
いバイアス電圧を供給してこのトランジスタのソース−
基板バイアス効果を極めて小さくしてしきい値の変動を
なくシ、これＫよってアナログ信号の入出力端間の抵抗
値を一定ＫＬ、もって歪の少ない出力信号を得ることが
できるアナログスイッチ装置を蝿供することにある。
、その目的とするところは、Ｍｏ８１［電界効果トラン
ジスタの基板電極にアナ四ダ信号電圧１１ｃ＃Ｉぼ等し
いバイアス電圧を供給してこのトランジスタのソース−
基板バイアス効果を極めて小さくしてしきい値の変動を
なくシ、これＫよってアナログ信号の入出力端間の抵抗
値を一定ＫＬ、もって歪の少ない出力信号を得ることが
できるアナログスイッチ装置を蝿供することにある。
以下図面を参照して仁の発明の一１！施例を説、・：１
明する。第４図はこの発明に係るアナログスイッチ装置
の回路構成図である。ζＯ装置でａＮチャネルのＭ０Ｂ
０Ｂトランレスタ１板電極１ＫＶｌｌを供給する代りに
、ＭＯｌｉ ）ランレスタ１のｒ−）電１ｉＧとｖｌ−
印加点との間に二つＯＮチャネル、エンハンスメント型
のＭＯＢ ）ランレスタＳ、ｔを直列挿入し、Ｍｏ８
）ランレスタ５のソース電極８とＭｏ８ ）ランレスタ
Ｉのドレイン電極りとの直列接続点ａを上記ＭＯ８）ラ
ンレスタ１の基板電４１１ｍに接続するようにし九もの
である。また、上記一方のＭｏ８ ）ランレスターの基
板電極Ｂはそのソース電極ａ Ｋ！ＩＩＩされると共に
％ｒ−）電極Ｇは端子３に接続されてｈる。
の回路構成図である。ζＯ装置でａＮチャネルのＭ０Ｂ
０Ｂトランレスタ１板電極１ＫＶｌｌを供給する代りに
、ＭＯｌｉ ）ランレスタ１のｒ−）電１ｉＧとｖｌ−
印加点との間に二つＯＮチャネル、エンハンスメント型
のＭＯＢ ）ランレスタＳ、ｔを直列挿入し、Ｍｏ８
）ランレスタ５のソース電極８とＭｏ８ ）ランレスタ
Ｉのドレイン電極りとの直列接続点ａを上記ＭＯ８）ラ
ンレスタ１の基板電４１１ｍに接続するようにし九もの
である。また、上記一方のＭｏ８ ）ランレスターの基
板電極Ｂはそのソース電極ａ Ｋ！ＩＩＩされると共に
％ｒ−）電極Ｇは端子３に接続されてｈる。
さらに上記他方のＭｏ８Ｆランレスタ＃０ＩＩＩ板電極
Ｂ＃ｉそのソース電極Ｂに接続されゐと共に１？−）電
極Ｇは一定電圧ｖｌ印加点に接続されている。すなわち
、上記両ＭＯ８トランジスターｍ６は一対の所定電圧印
加点間に直列挿入畜れ、一方のＭｏｌ ）ライジスタロ
はそのオン抵抗が入力信号ＩＮの電圧に応じて変化する
ようＫなっておシ、また他方″１０Ｍ０８）ランレスタ
６０オン□ 抵抗はＶａ Ｋよって所定の値に設定されている。
Ｂ＃ｉそのソース電極Ｂに接続されゐと共に１？−）電
極Ｇは一定電圧ｖｌ印加点に接続されている。すなわち
、上記両ＭＯ８トランジスターｍ６は一対の所定電圧印
加点間に直列挿入畜れ、一方のＭｏｌ ）ライジスタロ
はそのオン抵抗が入力信号ＩＮの電圧に応じて変化する
ようＫなっておシ、また他方″１０Ｍ０８）ランレスタ
６０オン□ 抵抗はＶａ Ｋよって所定の値に設定されている。
したがって、クロック信号φがＨレベルＶｍｎ０ときＫ
は、ＶＤＢとＶｌｌとの間の電位差が一対０ＭＯ１９）
ランレスタ５ 、４１によって抵抗分割され、この分割
電圧がバイアス電圧としてＭｏ８）ランゾスタ１０基板
電極１１に供給されるように１にっている。＆お、従来
と同ａ！に、ＮチャネルのＭｏ８ ）ランレスタｌｌｌ
１、ｊＩ２図に示すようにＮ型半導体基板１１内に拡散
法等によって形成されたＰウェル領域１２内に設けられ
、また、ＰチャネルのＭ０８０８トランレスタ２板１１
内に設けられている。
は、ＶＤＢとＶｌｌとの間の電位差が一対０ＭＯ１９）
ランレスタ５ 、４１によって抵抗分割され、この分割
電圧がバイアス電圧としてＭｏ８）ランゾスタ１０基板
電極１１に供給されるように１にっている。＆お、従来
と同ａ！に、ＮチャネルのＭｏ８ ）ランレスタｌｌｌ
１、ｊＩ２図に示すようにＮ型半導体基板１１内に拡散
法等によって形成されたＰウェル領域１２内に設けられ
、また、ＰチャネルのＭ０８０８トランレスタ２板１１
内に設けられている。
まえ上記’ｋｇ）Ｂ ）ランレスタ５のデイメンジ習ン
ハＭＯ８）ランレスタＩＯそれに比較して十分大きく設
定されている・ 上記構成でなるアナログスイッチ装置において、まず、
り關ツク信号φを■レベル、り醐ツク信号７をＬレベル
にそれぞれ設定した場合、Ｍｏ８ ）ランレスタ１，２
は共にオン状１１に＆ゐ。
ハＭＯ８）ランレスタＩＯそれに比較して十分大きく設
定されている・ 上記構成でなるアナログスイッチ装置において、まず、
り關ツク信号φを■レベル、り醐ツク信号７をＬレベル
にそれぞれ設定した場合、Ｍｏ８ ）ランレスタ１，２
は共にオン状１１に＆ゐ。
この時、入力信号ＩＮＯ電圧が十分に高いとするト、Ｍ
ｏ８トランレスタＩは十分にオン状態となる。一方、Ｍ
０８０８トランレスタＩｄ Ｖｓの電圧に応じてその導
通度が定着るがある一定の抵抗として働く、シたがって
、この時０Ｍ０ａ）ランレスタｊＯオン抵抗をＲ）＠５
ｓ Ｍｏ８ ）ランレスタＣのオン抵抗をＲ舅４とそ
れぞれ定めると、Ｍｏ８ ）ランレスタ５．＃の直列接
続点１点の電圧ｖａは次式で表わされゐ。
ｏ８トランレスタＩは十分にオン状態となる。一方、Ｍ
０８０８トランレスタＩｄ Ｖｓの電圧に応じてその導
通度が定着るがある一定の抵抗として働く、シたがって
、この時０Ｍ０ａ）ランレスタｊＯオン抵抗をＲ）＠５
ｓ Ｍｏ８ ）ランレスタＣのオン抵抗をＲ舅４とそ
れぞれ定めると、Ｍｏ８ ）ランレスタ５．＃の直列接
続点１点の電圧ｖａは次式で表わされゐ。
上記電圧Ｖ、はバイアス電圧としてＭ０８０８トランレ
スタ１板電極ＢＫ供給されるものであるが、両オン抵抗
Ｒｗｓ ＃ Ｒ舅６０値を設定する仁とＫよ−って、こ
の値Ｖ、ｔＭＯ１１）ランレスタ１のソース電極８の電
圧にほぼ等しくすることがてきる。
スタ１板電極ＢＫ供給されるものであるが、両オン抵抗
Ｒｗｓ ＃ Ｒ舅６０値を設定する仁とＫよ−って、こ
の値Ｖ、ｔＭＯ１１）ランレスタ１のソース電極８の電
圧にほぼ等しくすることがてきる。
すなわち、ＭＯＢ ）ランレスタ１のディ、メンｄ１１
１ンなＭｏ８トランレスタ＃Ｏデイメンジ四ンに比較し
て十分大きくすることＫよって、上記Ｖ、は入力信号Ｉ
Ｎの電圧Ｖｘｙ！Ｄ％Ｍ０８トランジスタＩＯしきい値
ｖｔｈｓの絶対値Ｉ Ｖｔｈｓ Ｉだけ小１！な値ＷＩ
Ｎ −Ｉ Ｖｔｈｓ ｌ Ｋすることができる。したが
って、ＭＯｊｉ ）ランレスタ１に関しては、基板電極
１０電圧はＶ！舅にはとんと等しいＶｘｘ −ｌ Ｖｔ
口１であ１０− 如、ソース電極８の電圧がＶ！翼となっている九めに１
ソース、基板間電圧Ｖｌｌは高さＭ０８トランジスタｉ
のしきい値の絶対値１ｖｔｈｓｌとなる。
１ンなＭｏ８トランレスタ＃Ｏデイメンジ四ンに比較し
て十分大きくすることＫよって、上記Ｖ、は入力信号Ｉ
Ｎの電圧Ｖｘｙ！Ｄ％Ｍ０８トランジスタＩＯしきい値
ｖｔｈｓの絶対値Ｉ Ｖｔｈｓ Ｉだけ小１！な値ＷＩ
Ｎ −Ｉ Ｖｔｈｓ ｌ Ｋすることができる。したが
って、ＭＯｊｉ ）ランレスタ１に関しては、基板電極
１０電圧はＶ！舅にはとんと等しいＶｘｘ −ｌ Ｖｔ
口１であ１０− 如、ソース電極８の電圧がＶ！翼となっている九めに１
ソース、基板間電圧Ｖｌｌは高さＭ０８トランジスタｉ
のしきい値の絶対値１ｖｔｈｓｌとなる。
この１ｖｔｈｓｌの値はＶ、ｌｌが変化してもはとんど
変イビせず一定であるため、Ｍｏ８ ）ツ□ンジスタＩ
Ｋ与えられるソース−基板パイブス効果は極めて小さな
ものとなぁ、したがって、ＭＯｌｌ ）ランジス−１０
オン抵抗のしＶＩｉい値変動による変化ははとんｋなく
すことができる。□ ” 次にクロック信号φを゛Ｌレベル、クロック信号ｄ
ｔ’Ｆルベルにそれぞれ設定した場合、Ｍｏ８トランシ
スタ５のドレイン電極りの電圧はＬレベルＶｌｌとなる
。このとき、■！輩がＭＯｌｌ ）ランシスタ５のしき
い値ｖｔｈｓ ｉシも高い値であるかまたはＶｍがＭｏ
１ｌ ）ランシスターのしきい値Ｖｔｋ４よシも低い値
であれば、 Ｍｏ８ ）ランシスタＩＩｔたはＣＫよっ
てＭｏ１ｌ ）ランシスタ１の基板電極Ｂ Ｋ ＃１ｖ
ｌｌ ｔｌＥ供給される。Ｉ」方、Ｖｔｙがｖｔｈｓよ
シも低くかつＶ農がＶｔｋ４よ）も低くければＭｏ８
）ランシスタ５．＃は共にオフ状態になるが、Ｍ０８ト
ランジスタ１０基板電極Ｂが設けられる前記Ｐフェル領
域１２と、Ｎ型半導体基板１１との間にはＰＨ９合ダイ
オードが形成されておシ、このダイオードのカソード側
はＶ、、に保たれている丸め、この場合にもＭＯｌｌ
）ランシスタ１の基板電極Ｂの電圧はＶｓｓｌＩＣ近い
十分低い値に設定される。したがって、この場合、Ｍｏ
８ ）ランシスタ１はオフ状態、また、Ｍｏ８ ）ラン
ジスタｘ％オフ状態となるために、その両抵抗社菫。
変イビせず一定であるため、Ｍｏ８ ）ツ□ンジスタＩ
Ｋ与えられるソース−基板パイブス効果は極めて小さな
ものとなぁ、したがって、ＭＯｌｌ ）ランジス−１０
オン抵抗のしＶＩｉい値変動による変化ははとんｋなく
すことができる。□ ” 次にクロック信号φを゛Ｌレベル、クロック信号ｄ
ｔ’Ｆルベルにそれぞれ設定した場合、Ｍｏ８トランシ
スタ５のドレイン電極りの電圧はＬレベルＶｌｌとなる
。このとき、■！輩がＭＯｌｌ ）ランシスタ５のしき
い値ｖｔｈｓ ｉシも高い値であるかまたはＶｍがＭｏ
１ｌ ）ランシスターのしきい値Ｖｔｋ４よシも低い値
であれば、 Ｍｏ８ ）ランシスタＩＩｔたはＣＫよっ
てＭｏ１ｌ ）ランシスタ１の基板電極Ｂ Ｋ ＃１ｖ
ｌｌ ｔｌＥ供給される。Ｉ」方、Ｖｔｙがｖｔｈｓよ
シも低くかつＶ農がＶｔｋ４よ）も低くければＭｏ８
）ランシスタ５．＃は共にオフ状態になるが、Ｍ０８ト
ランジスタ１０基板電極Ｂが設けられる前記Ｐフェル領
域１２と、Ｎ型半導体基板１１との間にはＰＨ９合ダイ
オードが形成されておシ、このダイオードのカソード側
はＶ、、に保たれている丸め、この場合にもＭＯｌｌ
）ランシスタ１の基板電極Ｂの電圧はＶｓｓｌＩＣ近い
十分低い値に設定される。したがって、この場合、Ｍｏ
８ ）ランシスタ１はオフ状態、また、Ｍｏ８ ）ラン
ジスタｘ％オフ状態となるために、その両抵抗社菫。
ＢＰは極めて大きな値となル、この結果、入力信号！Ｎ
は端子−に伝達されず、出力信号ｏｔｒｒは取り出され
ない。
は端子−に伝達されず、出力信号ｏｔｒｒは取り出され
ない。
第５図ｉ上記ｌ！施例装置において、両Ｍ０８トランジ
スタ１．２のオン時に１端子３に与える入力信４！ＮＯ
電圧をＯＶかも＋ＳＶまで変化させた場合Ｏ％ＭＯ８）
ランシスタ１の抵抗Ｒ肩とＭｏ８ ）ランジスｊうの抵
抗Ｒ？、およびｋと訃の並列抵抗としてｉわ畜れる端子
１，４間の抵抗ａＳ肩それぞれの特性を表わすものであ
る。前記第３図に示す従来装置の特性図では、入力信号
ＩＮの電圧が＋Ｌｓｖ付近でＮチャネルのＭｏ８ ）ラ
ンシスタ１のＡＹｔｈが増加し、ＲＩＩの値が大きく変
化していたかき上記夾−例装置では第５図に示すように
％ＲＷとＲ，とは、入力信号！Ｎの電圧が約Ｌｓｖ付近
で線対称となるような変化をしている。すなわち、これ
はりｐツク信号φ印加点とＶＳＳとの間に入力信号ＩＮ
の電圧に応じてそのオン抵抗が変化す１ＭＯ８）ランシ
スタ５と一定のオン抵抗をもつＭｏｍ ）ランシスタＣ
とを直列挿入し、この両Ｍ０８トランジスタ５゜６の直
列接続点ａＫ入力信号ＩＮの電圧Ｋｆｉとんど等しい／
ヤイアス電圧を発生させ、とのΔイアスミ圧をＭｏ８
’）ランシスタ１の基板電極ＩＫ供給シてＭｏ８ ）ラ
ンシスタ゛１のソース−基板バイアス効果を極めて小さ
くしてしきい値の変動をなくシ、シきい値の変動による
Ｒ舅の変化を最小におさえるようＫしたからである。し
たがって、端子１００間の抵抗Ｒｏ＊＃ｉｆｉぼ平坦＊
＊性となシ、入力信号ＩＮ’Ｏｊｌ圧に影譬されず一定
値とすることができる。この結果、出力信号ＯＵＴ ｉ
’ｃ発生する歪を極めて小さくすることかで龜る。
スタ１．２のオン時に１端子３に与える入力信４！ＮＯ
電圧をＯＶかも＋ＳＶまで変化させた場合Ｏ％ＭＯ８）
ランシスタ１の抵抗Ｒ肩とＭｏ８ ）ランジスｊうの抵
抗Ｒ？、およびｋと訃の並列抵抗としてｉわ畜れる端子
１，４間の抵抗ａＳ肩それぞれの特性を表わすものであ
る。前記第３図に示す従来装置の特性図では、入力信号
ＩＮの電圧が＋Ｌｓｖ付近でＮチャネルのＭｏ８ ）ラ
ンシスタ１のＡＹｔｈが増加し、ＲＩＩの値が大きく変
化していたかき上記夾−例装置では第５図に示すように
％ＲＷとＲ，とは、入力信号！Ｎの電圧が約Ｌｓｖ付近
で線対称となるような変化をしている。すなわち、これ
はりｐツク信号φ印加点とＶＳＳとの間に入力信号ＩＮ
の電圧に応じてそのオン抵抗が変化す１ＭＯ８）ランシ
スタ５と一定のオン抵抗をもつＭｏｍ ）ランシスタＣ
とを直列挿入し、この両Ｍ０８トランジスタ５゜６の直
列接続点ａＫ入力信号ＩＮの電圧Ｋｆｉとんど等しい／
ヤイアス電圧を発生させ、とのΔイアスミ圧をＭｏ８
’）ランシスタ１の基板電極ＩＫ供給シてＭｏ８ ）ラ
ンシスタ゛１のソース−基板バイアス効果を極めて小さ
くしてしきい値の変動をなくシ、シきい値の変動による
Ｒ舅の変化を最小におさえるようＫしたからである。し
たがって、端子１００間の抵抗Ｒｏ＊＃ｉｆｉぼ平坦＊
＊性となシ、入力信号ＩＮ’Ｏｊｌ圧に影譬されず一定
値とすることができる。この結果、出力信号ＯＵＴ ｉ
’ｃ発生する歪を極めて小さくすることかで龜る。
第６図ないし菖１０図はそれぞれヒの発明の他の実施例
の回路構成図である。
の回路構成図である。
第６図のものは、上記一定電圧Ｖｌをｒ−）入力とする
Ｍｏｌ ）ランシスターの代ルＦｃ抵抗ｒを設けるよう
にしたものである。
Ｍｏｌ ）ランシスターの代ルＦｃ抵抗ｒを設けるよう
にしたものである。
第７図のものは、ＭＯＩｌトランジスタ５０ドレイン電
極Ｄｔ−Ｍｏ８）ランシスタ１Ｏｒ−）電極ＧＫ接続す
る代ｊｌＫ、一定電圧ＶＣＣ印加点に接続するようＫし
たものである。
極Ｄｔ−Ｍｏ８）ランシスタ１Ｏｒ−）電極ＧＫ接続す
る代ｊｌＫ、一定電圧ＶＣＣ印加点に接続するようＫし
たものである。
第８図に示すものは、Ｍｏ８ ）ランゾスタ５０ドレイ
ン電極りを、直接ｖｅｃ印加点に接続する代シに１り四
ツク信号φによってオンオフ制御されるＮチャネルのエ
ンハンスメン）１１ＭＯ１１）ランシスタ１を介して接
続するようＫしたものである。
ン電極りを、直接ｖｅｃ印加点に接続する代シに１り四
ツク信号φによってオンオフ制御されるＮチャネルのエ
ンハンスメン）１１ＭＯ１１）ランシスタ１を介して接
続するようＫしたものである。
第９図のもの□は、第８図中のＭＯＢ ）ランシスタ８
のドレイン電極りをＶＣ（Ｉ印加点に接続する代）Ｋ、
りｐツク信号φ印加点に接続するようにしたものである
。
のドレイン電極りをＶＣ（Ｉ印加点に接続する代）Ｋ、
りｐツク信号φ印加点に接続するようにしたものである
。
＠ｘｏｍＯもの紘、第８図の中のＮチャネルのエンハン
スメン）ｌｌＭＯＢ）？ンジスｐｇをｐチャネルのエン
ハンスメン）ｆｆｉｌ［）１１）メンジスターに置き換
えてこれをクロック信号７によって制御するようにした
ものである。
スメン）ｌｌＭＯＢ）？ンジスｐｇをｐチャネルのエン
ハンスメン）ｆｆｉｌ［）１１）メンジスターに置き換
えてこれをクロック信号７によって制御するようにした
ものである。
上記鮪６図ないし第１Ｏ図に示す各実施例装置ではいず
れの場合でも、一対の所定電圧（タ四ツク信号−（Ｄ
ＹｅｓあるいはＷｅｅおよびＷａｓ ）印加点間に１人
力信号ＩＮの電圧に応じてオン抵抗が変化するＭ０８ト
ランジスタ５と所定の抵抗を４つｉ［）ＩＩ ）メンジ
スタｄあるいは抵抗１と御飯直列挿入し、この直列接続
点ａＫ入力信号ＩＮの電圧Ｉｔは等しいバイアス電圧を
発生させ、この電圧が／４イアス電圧としてＭＯＢ ）
メンジスタ１の基板電極ＢＫ供給されることになる。し
たがって、これらの各実施−回路において一１□。ヶオ
よ、□。ど１−・□□□− とがで自、出力信号ＯＵＴ Ｋ発生する歪を極めて小さ
くすることができる。
れの場合でも、一対の所定電圧（タ四ツク信号−（Ｄ
ＹｅｓあるいはＷｅｅおよびＷａｓ ）印加点間に１人
力信号ＩＮの電圧に応じてオン抵抗が変化するＭ０８ト
ランジスタ５と所定の抵抗を４つｉ［）ＩＩ ）メンジ
スタｄあるいは抵抗１と御飯直列挿入し、この直列接続
点ａＫ入力信号ＩＮの電圧Ｉｔは等しいバイアス電圧を
発生させ、この電圧が／４イアス電圧としてＭＯＢ ）
メンジスタ１の基板電極ＢＫ供給されることになる。し
たがって、これらの各実施−回路において一１□。ヶオ
よ、□。ど１−・□□□− とがで自、出力信号ＯＵＴ Ｋ発生する歪を極めて小さ
くすることができる。
なお、この発明は上記実施例に限定されるも、Ｏではな
く、たとえば第４図に水す実ＩＩＩｆＡ例装置では、端
子３を入力信号供給端子、端子４を出力信号数ｐ出し端
子として説明したが、これは端子４を入力信号の供給端
子として用い、また端子Ｊを出力信号数）出し端子とし
て用いるようＫしてもよ−。
く、たとえば第４図に水す実ＩＩＩｆＡ例装置では、端
子３を入力信号供給端子、端子４を出力信号数ｐ出し端
子として説明したが、これは端子４を入力信号の供給端
子として用い、また端子Ｊを出力信号数）出し端子とし
て用いるようＫしてもよ−。
さらに第４図に示す実施例装置を始めとする各＊膣例装
置では、ＭＯＢ ）クンゾスタ１．２以外のトランジス
タの基板電極Ｂをそれぞれのソース電極ＢＫｆｉｌｅ続
する場合について説明したが、これは各ＭＯ８）メンジ
スタの基板電極Ｂを他〇電位点Ｋｗ：続するようにして
もよい。
置では、ＭＯＢ ）クンゾスタ１．２以外のトランジス
タの基板電極Ｂをそれぞれのソース電極ＢＫｆｉｌｅ続
する場合について説明したが、これは各ＭＯ８）メンジ
スタの基板電極Ｂを他〇電位点Ｋｗ：続するようにして
もよい。
またさもに上記実施例では、ＮチャネルのＭｏｌ ）メ
ンジスタ１を、ＮＷ半導体基板内に拡散法等によって形
成され九Ｐシェル領域内ｋ。
ンジスタ１を、ＮＷ半導体基板内に拡散法等によって形
成され九Ｐシェル領域内ｋ。
ＰチャネルのＭＯＩｉ ）メンジスタ２はＮｌ！半導体
基板内にそれぞれｉけ１、チャネヤ。ＭＯＢ ） 。
基板内にそれぞれｉけ１、チャネヤ。ＭＯＢ ） 。
ンゾスタ１の基板電極Ｂに入力信号ＩＮあるいは出力信
号ＯＵＴの電圧に？”ｆｆｉば等しいバイアス電圧を供
給する場合にりいて説明したが、これはＰ型半導体基板
内に拡散法等によって形成され九Ｎウェル領域内ＫＰチ
ャネル０Ｍ０８）メンｔ）スタ２を設けかつｐｍ亭導体
基板内ＫＮチャネルのＭＯＢ ）メンジスタｌを設ける
場合には、ＰチャネルのＭＯＢ ）メンジスタ２のしき
い値のソース−基板バイアス効果に対する感度がＮチャ
ネルのＭＯ８トランジスタ１のそれよシも大きくなるの
で、この場合Ｋａ’ＰチャネルのＭＯＩｉ ）メンジス
タ２の基板電極ＢＫ端子４あるｂは端子１の電圧に応じ
九バイアス電圧を供給すればよく、また、ＭＯＢ ）メ
ンジスタ５．＃はＰチャネルのものであってもよい。
号ＯＵＴの電圧に？”ｆｆｉば等しいバイアス電圧を供
給する場合にりいて説明したが、これはＰ型半導体基板
内に拡散法等によって形成され九Ｎウェル領域内ＫＰチ
ャネル０Ｍ０８）メンｔ）スタ２を設けかつｐｍ亭導体
基板内ＫＮチャネルのＭＯＢ ）メンジスタｌを設ける
場合には、ＰチャネルのＭＯＢ ）メンジスタ２のしき
い値のソース−基板バイアス効果に対する感度がＮチャ
ネルのＭＯ８トランジスタ１のそれよシも大きくなるの
で、この場合Ｋａ’ＰチャネルのＭＯＩｉ ）メンジス
タ２の基板電極ＢＫ端子４あるｂは端子１の電圧に応じ
九バイアス電圧を供給すればよく、また、ＭＯＢ ）メ
ンジスタ５．＃はＰチャネルのものであってもよい。
またＮチャネルのＭ０８トランゾスタ１とＰチャネルの
ＭＯＢ ）メンジスタ２それぞれの基板の不純物濃度が
高い場合には、両Ｍｏｌ ）メンジスタ１，２の基板電
極Ｂそれぞれに、入力信号ＩＮあるいは出力信号ＯＵ’
ｌ’ Ｋ応じたバイアス電圧を供給するようにしてもよ
い。
ＭＯＢ ）メンジスタ２それぞれの基板の不純物濃度が
高い場合には、両Ｍｏｌ ）メンジスタ１，２の基板電
極Ｂそれぞれに、入力信号ＩＮあるいは出力信号ＯＵ’
ｌ’ Ｋ応じたバイアス電圧を供給するようにしてもよ
い。
以上説明したようＫこの発明によれ杖、一対Ｏ所廼電電
圧印加点間アナログ信号電圧に応じてインピーダンスが
変化するｊｌｌのインピーダンス手段および所定のイン
ピーダンスをもつ第２のインピーダンス手段とを直列挿
入し、上記第１．第２のインピーダンス手段の直列接続
点にアナログ信号電圧に応じたノ４イアス電圧を発生さ
せ、このバイアス電圧をＭＯＩ９型電界効果トランジス
タの基板電極に供給するようＫしたので、出力信号に発
生する歪を極めて小さくすることができるアナ四ダスイ
ッチ装置を提供することができる。
圧印加点間アナログ信号電圧に応じてインピーダンスが
変化するｊｌｌのインピーダンス手段および所定のイン
ピーダンスをもつ第２のインピーダンス手段とを直列挿
入し、上記第１．第２のインピーダンス手段の直列接続
点にアナログ信号電圧に応じたノ４イアス電圧を発生さ
せ、このバイアス電圧をＭＯＩ９型電界効果トランジス
タの基板電極に供給するようＫしたので、出力信号に発
生する歪を極めて小さくすることができるアナ四ダスイ
ッチ装置を提供することができる。
第１図は従来のアナログスイッチ装置の回路構成図、第
２図は同装置を構成するＭＯａ型電界効果トランジスタ
の構造断面図、第３図は同従来装置の特性図、落４図は
この発明の一実施例の回路構成図、第５図は同実施例装
置の特性図、第６図ないし第１０１１はそれぞれこの発
明の傭の実施例の回路構成図である。 １・−Ｎチャネルでエンハンスメント型のＭＯ１ｌ型Ｊ
電゛界効果トランジスタ、２・・・Ｐチャネルでエンハ
ンスメン）ＷのＭｏ８ ｍｌ電界効果トランジスタ、３
・・・入力信号の供給端子、４・・・出力信号の取）出
し端子、１．ｇ、ａ−Ｎチャネルでエンハンスメント履
のＭｏ５Ｗｉ電界効果トランジスタ、９・・・Ｐチャネ
ルでエンへンスメント製のＭｏｓ ｍ電界効果トランジ
スタ、１・・・抵抗、５ｒ−ｘＷｉ半導体基板、１２・
・・Ｐウェル領域。 出願人代理人 弁理士 鈴江武 彦 １′、、′ｊ′。 第１Ｈ 第２ｓ 第３図 ＩＮ（Ｖ） Ｉ ４ Ｈ Φ 第６図 小 Ｓ６ 第５１１！ −ＩＮ（Ｖ） ’１１７Ｈ φ ＳＳ 第８図 ６ ｖｓｓ
２図は同装置を構成するＭＯａ型電界効果トランジスタ
の構造断面図、第３図は同従来装置の特性図、落４図は
この発明の一実施例の回路構成図、第５図は同実施例装
置の特性図、第６図ないし第１０１１はそれぞれこの発
明の傭の実施例の回路構成図である。 １・−Ｎチャネルでエンハンスメント型のＭＯ１ｌ型Ｊ
電゛界効果トランジスタ、２・・・Ｐチャネルでエンハ
ンスメン）ＷのＭｏ８ ｍｌ電界効果トランジスタ、３
・・・入力信号の供給端子、４・・・出力信号の取）出
し端子、１．ｇ、ａ−Ｎチャネルでエンハンスメント履
のＭｏ５Ｗｉ電界効果トランジスタ、９・・・Ｐチャネ
ルでエンへンスメント製のＭｏｓ ｍ電界効果トランジ
スタ、１・・・抵抗、５ｒ−ｘＷｉ半導体基板、１２・
・・Ｐウェル領域。 出願人代理人 弁理士 鈴江武 彦 １′、、′ｊ′。 第１Ｈ 第２ｓ 第３図 ＩＮ（Ｖ） Ｉ ４ Ｈ Φ 第６図 小 Ｓ６ 第５１１！ −ＩＮ（Ｖ） ’１１７Ｈ φ ＳＳ 第８図 ６ ｖｓｓ
Claims (1)
- ＭＯＩＩｆＩｉ電界効果トランジスタにアナ四ダ信号を
入力する丸めのあるいはヒのアナレグ信号を出力するた
めのソース電極およびドレイン電極と、このトランジス
タを導通制御するための制御償奇が一人力されるｒ−）
電極と、基板電極とを設け、一対の所定電圧印加点間に
上記アナログ信号電圧に応じてインピーダンスが変化す
る菖１のインピーダンス手段および所定のインピーダン
スをもつ第、２０イン♂−ダンス手−とを直列挿入し、
上記菖ｌ、第２のインビーメンス手段Ｏ直列接続点に上
記アナログ信号電圧に応じ九バイアス電圧を発生させ、
このバイアス電圧を上記トランジスタＯ基板電極に供給
して、入力アナログ信号の電圧変化に対する上記トラン
ジスタの抵抗の変化を最小にして出力アナ賞！信号の歪
を最小とし得るように構成したことを特徴とするアナロ
グスイッチ装置、。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111932A JPS5813028A (ja) | 1981-07-17 | 1981-07-17 | アナログスイッチ装置 |
| DE3226339A DE3226339C2 (de) | 1981-07-17 | 1982-07-14 | Analoge Schaltervorrichtung mit MOS-Transistoren |
| US06/398,356 US4529897A (en) | 1981-07-17 | 1982-07-15 | Analog switch device having threshold change reducing means |
| FR8212498A FR2509931B1 (ja) | 1981-07-17 | 1982-07-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111932A JPS5813028A (ja) | 1981-07-17 | 1981-07-17 | アナログスイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5813028A true JPS5813028A (ja) | 1983-01-25 |
| JPH0119304B2 JPH0119304B2 (ja) | 1989-04-11 |
Family
ID=14573740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111932A Granted JPS5813028A (ja) | 1981-07-17 | 1981-07-17 | アナログスイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5813028A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8149042B2 (en) | 2007-10-30 | 2012-04-03 | Rohm Co., Ltd. | Analog switch for signal swinging between positive and negative voltages |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323260A (en) * | 1976-08-17 | 1978-03-03 | Torio Kk | Mosfet transistor switch circuit |
-
1981
- 1981-07-17 JP JP56111932A patent/JPS5813028A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323260A (en) * | 1976-08-17 | 1978-03-03 | Torio Kk | Mosfet transistor switch circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8149042B2 (en) | 2007-10-30 | 2012-04-03 | Rohm Co., Ltd. | Analog switch for signal swinging between positive and negative voltages |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0119304B2 (ja) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0372956B1 (en) | Constant current source circuit | |
| JP3079515B2 (ja) | ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路 | |
| US4636742A (en) | Constant-current source circuit and differential amplifier using the same | |
| JPH0888521A (ja) | 自己バイアスされたカスコード電流ミラー回路 | |
| US5825695A (en) | Semiconductor device for reference voltage | |
| US4670706A (en) | Constant voltage generating circuit | |
| US7218149B2 (en) | Output or bidirectional buffer circuit which tolerates an external input voltage that is higher than an internal power supply voltage | |
| US4717847A (en) | TTL compatible CMOS input buffer | |
| US6980194B2 (en) | Amplitude conversion circuit for converting signal amplitude | |
| JP3492765B2 (ja) | レベル変換回路 | |
| JPH0693615B2 (ja) | ドライバ回路 | |
| US4603264A (en) | Schmitt trigger circuit with stable operation | |
| JPH08204024A (ja) | 半導体集積回路装置 | |
| JPS5813028A (ja) | アナログスイッチ装置 | |
| US6975168B2 (en) | Drive circuit | |
| JP3195877B2 (ja) | アナログスイッチ回路 | |
| US20030169224A1 (en) | Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit | |
| JPH0119303B2 (ja) | ||
| JP2647208B2 (ja) | Ａ級プッシュプル出力回路 | |
| JPS5813029A (ja) | アナログスイツチ装置 | |
| US20240214012A1 (en) | Wired transmitter with overvoltage protection | |
| US11683010B2 (en) | Oscillation circuit | |
| US20230106646A1 (en) | Semiconductor device, power-on reset circuit, and control method of semiconductor device | |
| US6492866B1 (en) | Electronic circuit with bulk biasing for providing accurate electronically controlled resistance | |
| JP3137454B2 (ja) | 半導体集積回路の電源回路 |