JPS5813029A - アナログスイツチ装置 - Google Patents
アナログスイツチ装置Info
- Publication number
- JPS5813029A JPS5813029A JP56111933A JP11193381A JPS5813029A JP S5813029 A JPS5813029 A JP S5813029A JP 56111933 A JP56111933 A JP 56111933A JP 11193381 A JP11193381 A JP 11193381A JP S5813029 A JPS5813029 A JP S5813029A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- electrode
- signal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＭＤ８Ｍ電界効果トランジスタを用いたアナ
ログスイッチ装置に関する。
ログスイッチ装置に関する。
アナログスイッチ装置とは、この装置を制御するりｐツ
ク信号によりてその状態がオン（導通）状態あるい唸オ
フ（非導通）状態に＠夛替わ〕、オン状態のときにれ久
方情報、すなわちアナログ入力信号が出力に伝達され、
オフ状態のときにはアナログ入力信号が伝達されないよ
うな装置である。
ク信号によりてその状態がオン（導通）状態あるい唸オ
フ（非導通）状態に＠夛替わ〕、オン状態のときにれ久
方情報、すなわちアナログ入力信号が出力に伝達され、
オフ状態のときにはアナログ入力信号が伝達されないよ
うな装置である。
第１図は従来のアナログスイッチ装置の回路構成図であ
る。乙の装置は、Ｎチャネルでエンハンスメント証のＭ
ＯＢ ！１１電界効果トランジスタ（以下１ｉ１０Ｂ
）ランジスタと略称する）１０ソース電極ＳとＰチャネ
ルでエンハンスメント飄のＭＤＢ ）ランジスタ２のド
レイン電極りとを接続し、この接続点をアナログ入力信
号ＩＮの供給端子ＩＫ＠続し、ｉ九上記ＭＯ８）ランジ
スタｌのドレイン電極りとＭＤＢ ）シンジスタ２のソ
ース電極８とを接続し、この接続点をアナログ出力信号
ＯＵＴの取シ出し端子４に接続し、さらに上記ＭＯ８）
ランジスタ１のダート電極ＧＫはクロック信号φを、Ｍ
ＯＳトランジスタ２のｒ−）電極Ｇにはクロック信号φ
と相補対をなすクロ、り信号φをそれぞれ供給し、また
ＮチャネルのＭＯＳ トランジスタ１の基板電極Ｂには
上記クロック信号φ、ｉの低電位に相当する電圧Ｖｌｌ
（たとえばＯｖあるいは負極性電圧）を、Ｐチャネルの
ＭＯＳ ）ランジメタ２０基板電極ＢＫｄクロ、り信号
φ、ｉの高電位に相当する電圧ＶＤＤ （たとえば正極
性電圧）をそれぞれ供給することによって構成されてい
る。
る。乙の装置は、Ｎチャネルでエンハンスメント証のＭ
ＯＢ ！１１電界効果トランジスタ（以下１ｉ１０Ｂ
）ランジスタと略称する）１０ソース電極ＳとＰチャネ
ルでエンハンスメント飄のＭＤＢ ）ランジスタ２のド
レイン電極りとを接続し、この接続点をアナログ入力信
号ＩＮの供給端子ＩＫ＠続し、ｉ九上記ＭＯ８）ランジ
スタｌのドレイン電極りとＭＤＢ ）シンジスタ２のソ
ース電極８とを接続し、この接続点をアナログ出力信号
ＯＵＴの取シ出し端子４に接続し、さらに上記ＭＯ８）
ランジスタ１のダート電極ＧＫはクロック信号φを、Ｍ
ＯＳトランジスタ２のｒ−）電極Ｇにはクロック信号φ
と相補対をなすクロ、り信号φをそれぞれ供給し、また
ＮチャネルのＭＯＳ トランジスタ１の基板電極Ｂには
上記クロック信号φ、ｉの低電位に相当する電圧Ｖｌｌ
（たとえばＯｖあるいは負極性電圧）を、Ｐチャネルの
ＭＯＳ ）ランジメタ２０基板電極ＢＫｄクロ、り信号
φ、ｉの高電位に相当する電圧ＶＤＤ （たとえば正極
性電圧）をそれぞれ供給することによって構成されてい
る。
このような装置において、いま、クロ、り信号φをＨレ
ベルＶＤＤ 、／ Ｉ’ ｙり信号１６ｔＬレベルｖ■
にそれぞれ設定すると、上記ＮチャネルＰチャネルの両
ＭＯ８）ランジスタ１．２がオン状態になってその抵抗
ＲＮ・ｉ□、ＲＰはそれぞれ小さなものとなシ、入力信
号ＩＮが両ＭＯ８） ｊンジスタ１，２を介して伝達さ
れ、端子４から社出力信号ＯＵＴが取シ出される。一方
、り四ツク信号φをＬレベル、クロック信−１１１ｔｈ
レベルにそれぞれ設定すると、両ＭＯ８）ランジスタ１
゜２はオフ状態になシその抵抗Ｒにｅ Ｒ，はそれぞれ
極めて大きなものとなり、入力信号ＩＮは端子４に伝達
されず、出力信号ＯＵＴ Ｆｉ取シ出されない。
ベルＶＤＤ 、／ Ｉ’ ｙり信号１６ｔＬレベルｖ■
にそれぞれ設定すると、上記ＮチャネルＰチャネルの両
ＭＯ８）ランジスタ１．２がオン状態になってその抵抗
ＲＮ・ｉ□、ＲＰはそれぞれ小さなものとなシ、入力信
号ＩＮが両ＭＯ８） ｊンジスタ１，２を介して伝達さ
れ、端子４から社出力信号ＯＵＴが取シ出される。一方
、り四ツク信号φをＬレベル、クロック信−１１１ｔｈ
レベルにそれぞれ設定すると、両ＭＯ８）ランジスタ１
゜２はオフ状態になシその抵抗Ｒにｅ Ｒ，はそれぞれ
極めて大きなものとなり、入力信号ＩＮは端子４に伝達
されず、出力信号ＯＵＴ Ｆｉ取シ出されない。
ところでアナログスイッチ装置では、入力信号ＩＮがＭ
ＯＳ ）ランジスタ１．２を通っても、出力信号ＯＵＴ
の電圧を入力信号ＩＮの電圧に勢しくするかあるいは直
線的に比例させる必要があシ、このためには両ＭＯ８）
ランジスタ１，２のオン時に端子３．４間の抵抗値を常
に一定にしておく必要がある。しかしながら、従来のア
ナログスイッチ装置では、端子３，４間の抵抗は、端子
３あるいは４の電圧に従って変化してしまう。これはＭ
ＯＳ ） をンジスタにはソース−基板バイアス効果（
パックｒ−）バイアス効果）があ夛、この効巣によって
ＭＯＳ ）乏ンジスタの１“しきい値が変化してしまう
。これＫよりてＭＤＩＩトランジスタのオン抵抗が影響
を受けるからである。すなわち、ＭＯＳトランジスタの
オン抵抗Ｒには次のような比例式が成立する。
ＯＳ ）ランジスタ１．２を通っても、出力信号ＯＵＴ
の電圧を入力信号ＩＮの電圧に勢しくするかあるいは直
線的に比例させる必要があシ、このためには両ＭＯ８）
ランジスタ１，２のオン時に端子３．４間の抵抗値を常
に一定にしておく必要がある。しかしながら、従来のア
ナログスイッチ装置では、端子３，４間の抵抗は、端子
３あるいは４の電圧に従って変化してしまう。これはＭ
ＯＳ ） をンジスタにはソース−基板バイアス効果（
パックｒ−）バイアス効果）があ夛、この効巣によって
ＭＯＳ ）乏ンジスタの１“しきい値が変化してしまう
。これＫよりてＭＤＩＩトランジスタのオン抵抗が影響
を受けるからである。すなわち、ＭＯＳトランジスタの
オン抵抗Ｒには次のような比例式が成立する。
Ｖ、ａ：？−）電極とソース電極との間のバイアス電圧
Ｖｔｈ ： Ｌきい値
さらＫＭＯ８）ランジスタのしきい値Ｖｔｈは次式％式
％ （２） Ｖｔｈｏ ：真性のしきい値（ソース電極と基板電極と
の間のバイアス電圧がｏｖｏｓｌ）ｔ、ｘ：ｒ−）酸化
膜の膜厚 １゜Ｘ：ｒ−ト酸化膜の誘電率 ε１１：シリコンの誘電率 ｑ ：電子の電荷量 Ｎ ：基板不純物濃度 ｖ■：ソース電極と基板電極との間のバイアス電圧 φ１ ：フエルミ単位 上記（２）式から明かなようにＶｌｌが大きくなるとし
きい値Ｖｔｈも大きく′＆シ、またＶｔｈが大きく表る
と前記（１）式よりＲａ大きくなる。
％ （２） Ｖｔｈｏ ：真性のしきい値（ソース電極と基板電極と
の間のバイアス電圧がｏｖｏｓｌ）ｔ、ｘ：ｒ−）酸化
膜の膜厚 １゜Ｘ：ｒ−ト酸化膜の誘電率 ε１１：シリコンの誘電率 ｑ ：電子の電荷量 Ｎ ：基板不純物濃度 ｖ■：ソース電極と基板電極との間のバイアス電圧 φ１ ：フエルミ単位 上記（２）式から明かなようにＶｌｌが大きくなるとし
きい値Ｖｔｈも大きく′＆シ、またＶｔｈが大きく表る
と前記（１）式よりＲａ大きくなる。
さらに前記第１図に示すアナログスイッチ装置のＮチャ
ネルのＭＯＳ ）ランジスタＪ ｔ 、第２図に示すよ
“うにＮ飄半導体基板１１内に拡散法等によって形成さ
れたＰウェル領域１２内に設け、またＰ′チャネルのＭ
ＯＳ ）ランジスタ２は基板１１内゛に設ける場合、Ｐ
ウェル領域１２０不純物淡度が基板１−１のそれよシも
当然大きく表るために、ＮチャネルのＭＯＳ ）ランジ
スタｌのしきい値のソース−基板ノ４イアス効果に対す
る感度がＰチャネルのＭｏｌ ）ランゾスタ２のそれよ
シも高くなシ、普通社約３倍程度高くなる。
ネルのＭＯＳ ）ランジスタＪ ｔ 、第２図に示すよ
“うにＮ飄半導体基板１１内に拡散法等によって形成さ
れたＰウェル領域１２内に設け、またＰ′チャネルのＭ
ＯＳ ）ランジスタ２は基板１１内゛に設ける場合、Ｐ
ウェル領域１２０不純物淡度が基板１−１のそれよシも
当然大きく表るために、ＮチャネルのＭＯＳ ）ランジ
スタｌのしきい値のソース−基板ノ４イアス効果に対す
る感度がＰチャネルのＭｏｌ ）ランゾスタ２のそれよ
シも高くなシ、普通社約３倍程度高くなる。
したがって両ＭＯ８）ランジスタ１．２のオン時に、端
子８に与える入力信号ＩＮの電圧をＶｌｌ（Ｏｖ）から
ＶＤＤ （＋ ５ Ｖ ）まｆ ｆ 化サセタＩ）合に
は、第３図の特性図に示すように、ＭＯＳ ）ランジス
タｌの抵抗ＲｙとＭｏ８ ）ツスジスタ２のの抵抗ＲＦ
との特性が対称とならず、この結果、入力信号ＩＮの中
間電圧である” ＶＤＥＩ （４４，５Ｖ ）付近で、
ＲＮとＲ，の並列抵抗である端子３，４Ｎ−ＲＰ 間の抵抗”＠” （” Ｒ，＋ Ｒ，）が高い値となる
。
子８に与える入力信号ＩＮの電圧をＶｌｌ（Ｏｖ）から
ＶＤＤ （＋ ５ Ｖ ）まｆ ｆ 化サセタＩ）合に
は、第３図の特性図に示すように、ＭＯＳ ）ランジス
タｌの抵抗ＲｙとＭｏ８ ）ツスジスタ２のの抵抗ＲＦ
との特性が対称とならず、この結果、入力信号ＩＮの中
間電圧である” ＶＤＥＩ （４４，５Ｖ ）付近で、
ＲＮとＲ，の並列抵抗である端子３，４Ｎ−ＲＰ 間の抵抗”＠” （” Ｒ，＋ Ｒ，）が高い値となる
。
このように従来で杜、入出力端子間の抵抗が一定と杜な
らないために、出力信号ＯＵＴに大きな歪が発生すると
いう欠点がある。
らないために、出力信号ＯＵＴに大きな歪が発生すると
いう欠点がある。
この発明は上記のような事情を考慮してなされたもので
、その目的とするとζろｄ、Ｍｏ８！Ｉｌ電界効果トラ
ンジスタの基板電極にアナログ信号電圧にほぼ等しいバ
イアス電圧を供給してこのトランジスタのソース−基板
バイアス効果を極めて小さくしてしきい値の変動をなく
シ、これによってアナログ信号の入出力端間の抵抗値を
一定にし、もって歪の少ない出力信号を得ることができ
るアナｐグスイッチ装置を提供することにある。
、その目的とするとζろｄ、Ｍｏ８！Ｉｌ電界効果トラ
ンジスタの基板電極にアナログ信号電圧にほぼ等しいバ
イアス電圧を供給してこのトランジスタのソース−基板
バイアス効果を極めて小さくしてしきい値の変動をなく
シ、これによってアナログ信号の入出力端間の抵抗値を
一定にし、もって歪の少ない出力信号を得ることができ
るアナｐグスイッチ装置を提供することにある。
以下図面を参照してこの発明の一実施例を説明する。第
４図はこの発明に係るアナログ信号、子装置の回路構成
図である。この装置ではＮチャネルのＭｏ８ ）ツンゾ
スタｌの基板電極ＢＫ■−−を供給する代りに、もう一
つＯＮチャネルのエンハンスメント皺のＭＯＢ ）ラン
ジメタ５０ソース電極Ｓを接続し、またこの１＆）８
）ランジメタ５０ドレイン電極りを端子ＪＫ、ダート電
極Ｇを端子４に、基板電極Ｂをそのソース電極８にそれ
ぞれ接続するようにしたものである。
４図はこの発明に係るアナログ信号、子装置の回路構成
図である。この装置ではＮチャネルのＭｏ８ ）ツンゾ
スタｌの基板電極ＢＫ■−−を供給する代りに、もう一
つＯＮチャネルのエンハンスメント皺のＭＯＢ ）ラン
ジメタ５０ソース電極Ｓを接続し、またこの１＆）８
）ランジメタ５０ドレイン電極りを端子ＪＫ、ダート電
極Ｇを端子４に、基板電極Ｂをそのソース電極８にそれ
ぞれ接続するようにしたものである。
上記構成でなるアナｐグスイッチ装置において、まず、
りｐ、り信号φをＬレベル、クロック信号ｉをＨレベル
にそれぞれ設定した場合、ＮチャネルのＭＯＩ！ ）ラ
ンジスタ１およびＰチャネルのＭｏ８ ）ランジスタ２
は共にオフし、その抵抗Ｒｍ ａ Ｒｙ Ｆｉ極めて大
きな値となる。この結果、入力信号ＩＮは端子４には伝
達されず、出力信号ＯＵＴは取シ出されない。
りｐ、り信号φをＬレベル、クロック信号ｉをＨレベル
にそれぞれ設定した場合、ＮチャネルのＭＯＩ！ ）ラ
ンジスタ１およびＰチャネルのＭｏ８ ）ランジスタ２
は共にオフし、その抵抗Ｒｍ ａ Ｒｙ Ｆｉ極めて大
きな値となる。この結果、入力信号ＩＮは端子４には伝
達されず、出力信号ＯＵＴは取シ出されない。
次にりｐツク信号φをＨレベル、クロック信号ｉをＨレ
ベルに七″五それ設定する。このとき、 １Ｍ０
Ｂ ）ランジスタ１およびＭｏ８ ） ２ンジスタ２は
共にオンするために、入力信号ＩＮが両Ｍｏ８トランジ
スタ１．２を介して端子４に伝達され、端子４では出力
信号ＯＵＴが取り出される。さらにこのとき、もう一つ
ＯＮ？ヤネルのＭＯＢ ）ランジスタ５のドレイン電極
ＤＫＦｉ、入力信号ＩＮの電圧ＷＩＮが与えられ、ダー
ト電極Ｇには出力信号ＯＵＴの電圧Ｖ、υｉが与えられ
ているため、いまζ０Ｍ０８）ランジスタ５のしきい値
ｔ Ｖｔｋｉとすると、ＶＩＭ≧ｖｏｕｔ −Ｖｔｈｌ
の時には、Ｍｌｏ８トランジスタ５は飽和動作領域に入
って安定し、ソース電極８の電位はｖ＠Ｕ！−ｖｔｂｓ
となる。一方、Ｖ、舅＜ Ｖｅｎｔ −Ｖｉｈｓ Ｏ時
にはＭｏ８）？ｙｒスタ５は非飽和動作領域に入って安
定し、この時のソース電極Ｓの電位はＶｔＷとなる。こ
のＭｏ８トランジスタ５のソース電極１１ＦｉＭＯ８）
ランジメタ１０基板電極Ｂに接続されているため、この
Ｍｏ８ ） ：１７ンジスタ１の基板電極Ｂに与えられ
る電圧はｖｏａｔ ’ｔｈ５がＷＩＮのいずれかとな
る。
ベルに七″五それ設定する。このとき、 １Ｍ０
Ｂ ）ランジスタ１およびＭｏ８ ） ２ンジスタ２は
共にオンするために、入力信号ＩＮが両Ｍｏ８トランジ
スタ１．２を介して端子４に伝達され、端子４では出力
信号ＯＵＴが取り出される。さらにこのとき、もう一つ
ＯＮ？ヤネルのＭＯＢ ）ランジスタ５のドレイン電極
ＤＫＦｉ、入力信号ＩＮの電圧ＷＩＮが与えられ、ダー
ト電極Ｇには出力信号ＯＵＴの電圧Ｖ、υｉが与えられ
ているため、いまζ０Ｍ０８）ランジスタ５のしきい値
ｔ Ｖｔｋｉとすると、ＶＩＭ≧ｖｏｕｔ −Ｖｔｈｌ
の時には、Ｍｌｏ８トランジスタ５は飽和動作領域に入
って安定し、ソース電極８の電位はｖ＠Ｕ！−ｖｔｂｓ
となる。一方、Ｖ、舅＜ Ｖｅｎｔ −Ｖｉｈｓ Ｏ時
にはＭｏ８）？ｙｒスタ５は非飽和動作領域に入って安
定し、この時のソース電極Ｓの電位はＶｔＷとなる。こ
のＭｏ８トランジスタ５のソース電極１１ＦｉＭＯ８）
ランジメタ１０基板電極Ｂに接続されているため、この
Ｍｏ８ ） ：１７ンジスタ１の基板電極Ｂに与えられ
る電圧はｖｏａｔ ’ｔｈ５がＷＩＮのいずれかとな
る。
’＊ ｆｃ 上記Ｖｌ）Ｉ≧ＶｏｌＪ？ −ｖｔｈｓの
時にはＭｏ８トランジスタ１のソース−基板間電圧Ｖｌ
ｌはＶｔｋｓｔトｆｘ ’） ％ 上記ＶＩＭ ＜ ｖ
＠ＴＪＴ−ｖｔｂｓＯ時にはＶｔＸ −ｖｏＵ？（キ０
）となる。この結果、Ｍｏ８ ）ランジメタ１０ソース
ー基板間電圧ｖｌＩは常にＶｔｈＳ以下となシ、このＭ
ｏ８ ）ツンジスタＩＫ与えられるソース−基板バイア
ス効果は極めて小さなものとなるかあるいはほぼ０とな
る。したがりて、Ｍｏ８ ）ランゾスタ１のオン抵抗の
、しきい値変動による変化はほとんどなくすことができ
る。
時にはＭｏ８トランジスタ１のソース−基板間電圧Ｖｌ
ｌはＶｔｋｓｔトｆｘ ’） ％ 上記ＶＩＭ ＜ ｖ
＠ＴＪＴ−ｖｔｂｓＯ時にはＶｔＸ −ｖｏＵ？（キ０
）となる。この結果、Ｍｏ８ ）ランジメタ１０ソース
ー基板間電圧ｖｌＩは常にＶｔｈＳ以下となシ、このＭ
ｏ８ ）ツンジスタＩＫ与えられるソース−基板バイア
ス効果は極めて小さなものとなるかあるいはほぼ０とな
る。したがりて、Ｍｏ８ ）ランゾスタ１のオン抵抗の
、しきい値変動による変化はほとんどなくすことができ
る。
第５図は上記実施例装置において、両ＭＯ８）２ンゾス
タＪ、Ｊのオン時に１端子ＪＫ与える入力信号ＩＮの電
圧をＯｖから＋５ｖまで変化させ九場合の、Ｍｏ８ ）
ランジスタ１の抵抗Ｒ。
タＪ、Ｊのオン時に１端子ＪＫ与える入力信号ＩＮの電
圧をＯｖから＋５ｖまで変化させ九場合の、Ｍｏ８ ）
ランジスタ１の抵抗Ｒ。
トＭｏｌ ） ？ンジスタ２の抵抗ＢＰ％およびＲ，と
Ｒ。
Ｒ。
の並列抵抗として表わされる端子３，４間の抵抗ＲＯＭ
それぞれの特性を表わすものである。前記第３図に示す
従来装置の特性図では、入力信号ＩＮの電圧が＋２．５
ｖ付近でＮチャネルのＭｏ８トランジスタ１のΔＶｔｈ
が増加し、１ｍの値が大きく変化してい九が、上記実施
例装置で紘第５図に示すように、Ｒ１１とＲ，と杜、入
力信勺ＩＮの電圧が約＋２．５ｖ付近で線対称となるよ
うな変化をしている。すなわち、これはＮチャネルのＭ
ＯＢ）ランジメタ１０基板電極ＢにＭＯ８トランジ”ス
タ５を介してソース電極８あるい祉ドレイン電極りにお
ける信号電圧を供給することによってソース−基板バイ
アス効果を極めて小さくして、ＭＯＢ ）ランジスタ１
のしきい値の変動をなくシ、シきい値によるＲＮの変化
を最小におさえるようにしたからである。したがりて、
端子３．４間の抵抗Ｒｏ、はほぼ平坦な特性となシ、入
力信号！Ｎの電圧に影響されず一定値とすることができ
る。この結果、出力信号ＯＵＴに発生する歪は極めて小
さくすることができる。
それぞれの特性を表わすものである。前記第３図に示す
従来装置の特性図では、入力信号ＩＮの電圧が＋２．５
ｖ付近でＮチャネルのＭｏ８トランジスタ１のΔＶｔｈ
が増加し、１ｍの値が大きく変化してい九が、上記実施
例装置で紘第５図に示すように、Ｒ１１とＲ，と杜、入
力信勺ＩＮの電圧が約＋２．５ｖ付近で線対称となるよ
うな変化をしている。すなわち、これはＮチャネルのＭ
ＯＢ）ランジメタ１０基板電極ＢにＭＯ８トランジ”ス
タ５を介してソース電極８あるい祉ドレイン電極りにお
ける信号電圧を供給することによってソース−基板バイ
アス効果を極めて小さくして、ＭＯＢ ）ランジスタ１
のしきい値の変動をなくシ、シきい値によるＲＮの変化
を最小におさえるようにしたからである。したがりて、
端子３．４間の抵抗Ｒｏ、はほぼ平坦な特性となシ、入
力信号！Ｎの電圧に影響されず一定値とすることができ
る。この結果、出力信号ＯＵＴに発生する歪は極めて小
さくすることができる。
第６図社この発明の他の実施例の回路構成図である。仁
の実施例回路ではもう一つのＮチャネル、エンハンスメ
ント型のＭ０８トランジスタ６を追加し、このＭＯＢ
）ランゾスタσのソ゛−ス電極８ｔＭＯ８）ランジスタ
１の基板電極ＢＫ接続し、を九このＭ０８トランジスタ
６のドレイン電極りを端子４に、ｒ−ト電極Ｇを端子３
に、基板電極Ｂをそのソース電極８にそれぞれ接続する
ようにしたものであシ、端子Ｓ。
の実施例回路ではもう一つのＮチャネル、エンハンスメ
ント型のＭ０８トランジスタ６を追加し、このＭＯＢ
）ランゾスタσのソ゛−ス電極８ｔＭＯ８）ランジスタ
１の基板電極ＢＫ接続し、を九このＭ０８トランジスタ
６のドレイン電極りを端子４に、ｒ−ト電極Ｇを端子３
に、基板電極Ｂをそのソース電極８にそれぞれ接続する
ようにしたものであシ、端子Ｓ。
４を共に入力信号供給端および出力信号域シ出し端子と
して使用できるようにしたものである。
して使用できるようにしたものである。
なお、この発明は上記実施例に限定されるものではなく
、たとえば上記第４図に示す実施例装置では、ＭＯＢ
） ？ンジスタ１のソース電極ＢとＭＯＢ ）ランゾス
タ２のドレイン電極りとを接続し、この接続点を入力信
号供給端子３に接続し、またＭＯＢ ）ランジスタ１の
ドレイン電極りとＭＯＢ ）ランジスタ２のソース電極
Ｓとを接続し、この接続点を出力信号域シ出し端子４に
接続する場合について説明したが、これは端子４を入力
信号の供給端子として用い、さらに端子３を出力信号域
シ出し端子として用いるようＫしてもよい。
、たとえば上記第４図に示す実施例装置では、ＭＯＢ
） ？ンジスタ１のソース電極ＢとＭＯＢ ）ランゾス
タ２のドレイン電極りとを接続し、この接続点を入力信
号供給端子３に接続し、またＭＯＢ ）ランジスタ１の
ドレイン電極りとＭＯＢ ）ランジスタ２のソース電極
Ｓとを接続し、この接続点を出力信号域シ出し端子４に
接続する場合について説明したが、これは端子４を入力
信号の供給端子として用い、さらに端子３を出力信号域
シ出し端子として用いるようＫしてもよい。
さらに上記実□施例で社新たに追加されたＭＯＢトラン
ジスタ５．６の基板電極Ｂをそれぞれのソース電極ＢＫ
−統する場合について説明した １゜が、これ紘Ｍ
Ｏ８）ランジスタ５．６の基板電極Ｂを他の電位点に接
続するようにしてもよい。
ジスタ５．６の基板電極Ｂをそれぞれのソース電極ＢＫ
−統する場合について説明した １゜が、これ紘Ｍ
Ｏ８）ランジスタ５．６の基板電極Ｂを他の電位点に接
続するようにしてもよい。
またさらに上記実施例では、ＮチャネルのＭＯＢ ）ラ
ンジスタ１を、Ｎ［半導体基板内に拡散法等によりて形
成され九Ｐウェル領域内に、ＰチャネルのＭＯＢ ）ラ
ンジスタＪ紘Ｎｇ半導体基板内にそれぞれ設け、Ｎチャ
ネルのＭＯＢ ）ランジスタ１のソース電極８（端子４
）あるいれドレイン電極Ｄ（端子３）における電圧を、
ＮチャネルのＭＯＢ ）ランゾスタ５のみを、あるいは
ＭＯＢ ） ２ンジスタ５とＧとを介してＭＯＢ ）ラ
ンジスタ１の基板電極Ｂに供給する場合について説明し
たが、これはＰ型半導体基板内に拡散法等によって形成
され九Ｎクエル領域内にＰチャネルの・Ｍ０８トランジ
スタ２を設けかつＰ型半導体基板内にＮチャネルのＭＯ
Ｂ ）ランゾスタ１を設ける場合には、ＰチャネルのＭ
ＯＢ ）ランジスタ２のしきい値のソース−基板バイア
ス効果に対する感度がＮチャネルのＭＯＢ ）ランジス
タ１のそれよシも大きくなるので、この場合にはＭＯＢ
） ？ンジスタを介してＰチャネルの１＆）８ ）ラ
ンジメタ２０基板電極Ｂに端子４あるいは端子Ｓの電圧
を供給すればよく、また、ＭＯＢ ）ランジスタ１ある
いは２０基板電極Ｂと端子３゜４との間に挿入するＭＯ
Ｂ ）ランジスタもＰチャネルめものであってもよい。
ンジスタ１を、Ｎ［半導体基板内に拡散法等によりて形
成され九Ｐウェル領域内に、ＰチャネルのＭＯＢ ）ラ
ンジスタＪ紘Ｎｇ半導体基板内にそれぞれ設け、Ｎチャ
ネルのＭＯＢ ）ランジスタ１のソース電極８（端子４
）あるいれドレイン電極Ｄ（端子３）における電圧を、
ＮチャネルのＭＯＢ ）ランゾスタ５のみを、あるいは
ＭＯＢ ） ２ンジスタ５とＧとを介してＭＯＢ ）ラ
ンジスタ１の基板電極Ｂに供給する場合について説明し
たが、これはＰ型半導体基板内に拡散法等によって形成
され九Ｎクエル領域内にＰチャネルの・Ｍ０８トランジ
スタ２を設けかつＰ型半導体基板内にＮチャネルのＭＯ
Ｂ ）ランゾスタ１を設ける場合には、ＰチャネルのＭ
ＯＢ ）ランジスタ２のしきい値のソース−基板バイア
ス効果に対する感度がＮチャネルのＭＯＢ ）ランジス
タ１のそれよシも大きくなるので、この場合にはＭＯＢ
） ？ンジスタを介してＰチャネルの１＆）８ ）ラ
ンジメタ２０基板電極Ｂに端子４あるいは端子Ｓの電圧
を供給すればよく、また、ＭＯＢ ）ランジスタ１ある
いは２０基板電極Ｂと端子３゜４との間に挿入するＭＯ
Ｂ ）ランジスタもＰチャネルめものであってもよい。
またＮチャネルのＭＯＢ ）ランジスタ１とＰチャネル
のＭＯＢ ）ランノスタ２それぞれの基板の不純物濃度
が高い場合には、両Ｍ０８トランジスタ１．１の基板電
極Ｂそれぞれと端子３および４のいずれか一方あるいれ
両方との間にＭＯｌｌ ）ランジスタを挿入するように
してもよ−。
のＭＯＢ ）ランノスタ２それぞれの基板の不純物濃度
が高い場合には、両Ｍ０８トランジスタ１．１の基板電
極Ｂそれぞれと端子３および４のいずれか一方あるいれ
両方との間にＭＯｌｌ ）ランジスタを挿入するように
してもよ−。
以上説明したようにこの発明によれば、ＭｏＢ型電界効
果トランジスタのソース電極あるいはドレイン電極にお
けるアナログ信号電圧を、ドレイン電極あるいはソース
電極におけるアナログ信号電圧に応じてスイッチ制御さ
れるスイ。
果トランジスタのソース電極あるいはドレイン電極にお
けるアナログ信号電圧を、ドレイン電極あるいはソース
電極におけるアナログ信号電圧に応じてスイッチ制御さ
れるスイ。
チ素子を介して上記ＭＯ８）ランジスタの基板電極に供
給するようにしたので、出力信号に％生する歪を極めて
小さくすることができるアナログスイッチ装置を提供す
ることができる。
給するようにしたので、出力信号に％生する歪を極めて
小さくすることができるアナログスイッチ装置を提供す
ることができる。
は同従来装置の特性図、第４図れこの発明の一実施例の
回路構成図、第５図れ同実施例装置の特性図、第６図は
この発明の他の実施例の回路構成図である。 １・−Ｎ ｆヤネルでエンハンスメン） ｆｉ ＯＭＤ
Ｂ型電界効果トランジスタ、２・・・Ｐチャネルでエン
ハンスメント屋のＭＯＢｇ電界効果トランジスタ、３・
・・入力信号の供給端子、４−出力信号の取シ出し端子
、５．６−・・Ｎチャネルでエンハンスメント減のＭＯ
Ｓ ｍ電界効果トランジスタ、１１・・・Ｎ型半導体基
板、１２・・・Ｐウェル領域。 出願人代理人 弁理士 鈴 江 武 彦第４図 φ 第５図 ＩＮ（Ｖ）
回路構成図、第５図れ同実施例装置の特性図、第６図は
この発明の他の実施例の回路構成図である。 １・−Ｎ ｆヤネルでエンハンスメン） ｆｉ ＯＭＤ
Ｂ型電界効果トランジスタ、２・・・Ｐチャネルでエン
ハンスメント屋のＭＯＢｇ電界効果トランジスタ、３・
・・入力信号の供給端子、４−出力信号の取シ出し端子
、５．６−・・Ｎチャネルでエンハンスメント減のＭＯ
Ｓ ｍ電界効果トランジスタ、１１・・・Ｎ型半導体基
板、１２・・・Ｐウェル領域。 出願人代理人 弁理士 鈴 江 武 彦第４図 φ 第５図 ＩＮ（Ｖ）
Claims (1)
- ＭＤＢ ｇ電界効果トランジスタにアナｐダ信号を入力
するためのあるいはこのアナ冑グ信号を出力するための
ソース電極およびドレイン電極と、このトランジスタを
導通制御するための制御４号が入力されるｒ−）電極と
、基板電極とを設け、上記トランジスタのソース電極あ
るいはドレイン電極におけるアナ霞ダ信号電圧を、ドレ
イン電極あるいはソース電極におけるアナレグ信号電圧
に応じてスイッチ制御されるスイ、チ素子を介して上記
トランジスタの基板電極に供給して入力アナログ信号の
電圧変化に対するソース・基板バイアス効果によろしき
い値０変動を小さくシ、上記トランジスタの抵抗の変化
を最小にして出力アナログ信号の歪を最小とし得るよう
に構成したことを特徴とするアナログスイッチ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111933A JPS5813029A (ja) | 1981-07-17 | 1981-07-17 | アナログスイツチ装置 |
| DE3226339A DE3226339C2 (de) | 1981-07-17 | 1982-07-14 | Analoge Schaltervorrichtung mit MOS-Transistoren |
| US06/398,356 US4529897A (en) | 1981-07-17 | 1982-07-15 | Analog switch device having threshold change reducing means |
| FR8212498A FR2509931B1 (ja) | 1981-07-17 | 1982-07-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111933A JPS5813029A (ja) | 1981-07-17 | 1981-07-17 | アナログスイツチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5813029A true JPS5813029A (ja) | 1983-01-25 |
| JPH0368572B2 JPH0368572B2 (ja) | 1991-10-29 |
Family
ID=14573766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111933A Granted JPS5813029A (ja) | 1981-07-17 | 1981-07-17 | アナログスイツチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5813029A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61500096A (ja) * | 1983-09-19 | 1986-01-16 | アルカテル・エヌ・ブイ | 電子開閉装置および関連装置 |
| US4890012A (en) * | 1987-05-27 | 1989-12-26 | Sgs-Thomson Microelectronics Gmbh | An integrated controlled FET switch |
| US5191244A (en) * | 1991-09-16 | 1993-03-02 | Advanced Micro Devices, Inc. | N-channel pull-up transistor with reduced body effect |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114158A (ja) * | 1971-03-25 | 1975-09-06 |
-
1981
- 1981-07-17 JP JP56111933A patent/JPS5813029A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114158A (ja) * | 1971-03-25 | 1975-09-06 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61500096A (ja) * | 1983-09-19 | 1986-01-16 | アルカテル・エヌ・ブイ | 電子開閉装置および関連装置 |
| US4890012A (en) * | 1987-05-27 | 1989-12-26 | Sgs-Thomson Microelectronics Gmbh | An integrated controlled FET switch |
| US5191244A (en) * | 1991-09-16 | 1993-03-02 | Advanced Micro Devices, Inc. | N-channel pull-up transistor with reduced body effect |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0368572B2 (ja) | 1991-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4448549A (en) | Temperature sensing device | |
| US4875011A (en) | Magnetic sensor using integrated silicon Hall effect elements formed on the (100) plane of a silicon substrate | |
| JPS5822423A (ja) | 基準電圧発生回路 | |
| GB1592800A (en) | Linear amplifier | |
| US4396890A (en) | Variable gain amplifier | |
| US6388507B1 (en) | Voltage to current converter with variation-free MOS resistor | |
| US4507572A (en) | Voltage sensing circuit | |
| GB2047492A (en) | Complementary transistor circuit | |
| US9523995B2 (en) | Reference voltage circuit | |
| US4217535A (en) | Constant-voltage circuit with a diode and MOS transistors operating in the saturation region | |
| JPS5813029A (ja) | アナログスイツチ装置 | |
| JPS6119134B2 (ja) | ||
| US7307476B2 (en) | Method for nullifying temperature dependence and circuit therefor | |
| JPS5813027A (ja) | アナログスイッチ装置 | |
| US6975168B2 (en) | Drive circuit | |
| JPS6174407A (ja) | Ｊｆｅｔオーム性差動増幅器 | |
| JPH0226816B2 (ja) | ||
| JPS5813030A (ja) | アナログスイッチ装置 | |
| JP3392696B2 (ja) | 電圧減算回路、電圧増幅回路、電圧分圧回路および半導体集積回路装置 | |
| US6359499B1 (en) | Temperature and process independent CMOS circuit | |
| JPH04213713A (ja) | 基準電圧回路 | |
| JPS61148906A (ja) | Ｍｏｓ増幅出力回路 | |
| KR0124651B1 (ko) | 공정 변화의 보상이 용이한 정전압 회로 | |
| JPH02124609A (ja) | 電流ミラー回路 | |
| JPS5813028A (ja) | アナログスイッチ装置 |