JPS5813027A - アナログスイッチ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明ｈ　ｙｔｏａ　、ｍ電界効果トランジスタを用
いたアナ費グスイッチ装置に関する。

するり四ツク信号によってその状態がオン（導通）状態
あるいはオ７（非導通）状態に切シ替わ）、オン状態の
ときには入力情報、すなわち□アナログ入力信号が出力
に伝達され、オフ状態のとき一はアナログ入力信号が伝
達されないようなａ暉１である。

嬉ｌ図は従来のアナログスイッチ装置の回路構成図であ
る．この装置は、Ｎチャネルでエンハンスメン｝Ｉｔの
ｗｏｓｍ電界効果トランジスタ（以下線用トランジスタ
と略称する）１０ソース電極８とＰチャネ−ルでエンハ
ンスメント履のＭＯｉｌ　｝ランジスタ２のドレイン電
極Ｄとを接続し、ζの接続点をアナログ入力信号ＩＮの
供給端子１に接続し、また上記一Ｓト゛ランジスタ１の
ドレイン電極ＤとＭＯ８　｝ランジスタ２のソース電＠
８とを接続し、この接続点をアナログ出力信号ＯＵＴの
取り出し端子４に接続し、さらに上記ＭＯ８）ランシス
タ１のｒ−）電極Ｇにはクロ、り（Ｋｌ）φヲ、Ｍｏ１
）ランシスタ１のｒ−）電極Ｇにはクロック信号φと相
補対をなすクロ、り信号φをそれぞれ供給し、またＮチ
ャネルのＭｏ８　）ランシスタ１の基板電極烏には上記
クロ、り信号φ、φの低電位に相当する電圧Ｖｌｌ（た
とえばＯｖあるいは負極性電圧）を、ＰチャネルのＭｏ
８　）ランジメタ２０基板電極１にはクロ、り信号φ、
−の高電位に相当する電圧１勝（たとえば正極性電圧）
をそれぞれ供給することによって構成されている。

このような装置において、いま、クロック信号φヲｕｌ
ｌレベル（ＶＤＩ）　）　、クロック信号φをＬレベル
（Ｗａｓ）にそれずれ設定すると、上記Ｎチャネル、Ｐ
チャネルの１両ＭＯＢ　）ランジスタム２はオン状態と
なってそ１の抵抗Ｒ買ａＲｐＦｉそれ１１； ぞれ小さなものとな）、入力信号ＩＮが両顧Ｓトランジ
スター、２を介して伝達され、端子４からは出力信号Ｏ
ＵＴが取シ出される。一方、クロック信号φをＬレベル
、クロ、り信号１６ｔ−Ｈレベルにそれぞれ設定すると
、両ＭＯ８）ランシスター、２はオフ状態となってその
抵抗ＲＮ　ｍ　Ｒｐはそれぞれ極めて大きなものとな〕
、入力信号ＩＮは端子４に伝達されず、出力信号ＯＵＴ
は職シ出されない。

とζろでアナログスイッチ装置では、入力信号ＩＮがＭ
ｏ８　）ランシスタ１，２を通っても、出力信号ＯＵＴ
の電圧を入力信号ＩＮＯ電圧に等しくするかあるいは直
線的に比例させる必要があ〕、このためには両Ｍ０８ト
ランジスタ１．１のオン時に端子３．４間の抵抗値を常
に一定にしておく必要がある。しかしながら、従来のア
ナログスイッチ装置では、端子Ｊ　ａ　４間の抵抗は、
端子１あるいは４の電圧に従うて変化してしまう、これ
はＭＯＢ　）ランジスタＫＦｉソース−□１ 基板バイアス効□果（パック？−）バイアス効果）があ
シ、この効果によってＭＯＢ　）ランシスタの　　　１
，７しきい値が変化してしまい、これによってＭｏａト
ランジスタのオン抵抗が影譬を受けるからである。すな
わち、Ｍｏ８　）ランシスタム駆ＲＫｄ次のような比例
式が成立する。

Ｖａｎ　：　ｒ　−）電極とソース電極との間のバイア
ス電圧 −Ｖｔｈ　：　Ｌきい値 さらにＭｏａ　）ランシスタのしきい値Ｖｔｈは次式％
式％ Ｖｔｈ◎：直性のしきい値（ソース電極と基板電極との
間のバイアス電圧がｏｖの時） ’ＯＸ　：ブート酸化膜の膜厚 導。Ｘ：ダート酸化膜の誘電率 ラ　：シリコンの誘電率 ｑ　：電子の電荷量 Ｎ　：基板不純物換度 ｖ■：ソース電極と基板電極との間のバイアス電圧 φ、＝７エル擢準位 上記（２）式から明かなようＫＶｍ、が大きくなるとし
きい値Ｖｔｈも大きくなシ、ま良Ｖｔｈが大きくなると
前記（１）式よ〕８は大きくなる。

さらに前記第１図に示すアナログスイッチ装置ＯＮチャ
ネルのＭｏ８　）ランシスタＬｉｔを、第２閣に示すよ
うにＮｍ＃ｐ導体基板１１内に拡散法等によって形成さ
れたＰつ、ル領域１２内に設け、會７ｔＰチャネルのＭ
Ｏｌｉ　）ランシスタ２は基＃１１１内に設ける場合、
Ｐフェル領域１１の不純物濃度が基板ｉｉｏそれよシも
轟然大きくなる九めに、ＮチャネルのＭｏ８　）ランシ
スタ１のし１１％Ａ値のソース−基板バイアス効果に対
する感度がＰチャネルのＭＯＢ　）ランシスタ２のそれ
よ〕も高くな如、普通は約３倍程度高くなる。

し九がりて両ＭＯＩｉ　）ランシスタ１．２のオン時に
、端子１に与える入力信号ＩＮの電圧をＶｌｌ（ＧＶ）
からＶｍｍ　（＋　Ｓ　Ｖ　）　”Ｊ　”Ｉ変化す４ｔ
ｆｔｊａ合には、菖３図の特性図に示すように、Ｍｏ８
　）ツンノスタＪの抵抗ＲＮとＭｏ８　）ランジスタ２
の抵抗島との特性が対称とならず、この結果、入力信号
ＩＮの中間電圧であルＴＶｎｎ（＋２．５Ｖ）このよう
に従来では一人出力端子間の抵抗が一定とはならないた
めに、出力信号ＯＵＴに大きな歪が発生するという欠点
がある。

この発明は上記のような事情を考慮してなされたもので
、その目的とするところは、ＭＯ１１ｍ電界効果トラン
ジスタの基板電極にアナログ信号電圧にはぼ等しいバイ
アス電圧を供給してこのトランジスタのソース−基板バ
イアス効果を極めて小さくしてしきい値の変動をなくシ
、これによってアナログ信号の入出力端間の抵抗値を一
定にし、もって歪の少ない出力信号を得ることができる
アナログスイ、、、、、、ｊ；ツチ装置を提供すること
にある。

以下図面を参照してこの発明の一実施例を説明する。第
４図はこの発明に係るアナログスイーャネルのＭＯＢ　
）ランジメタ１０基板電極Ｂにｖ■を供給する代シに、
もう一つＯＮチャネルのエンハンスメント塵のＭｏ８　
）　、Ｆンジスタ５のソース電極Ｓを接続し、またこの
ＭｏＳトランジスタ１のドレイン電極ＤｔＭＯ８）ラン
ジスタ１のｒ−）電極Ｇに、ｅ−）電極Ｇを端子１に１
基板電極Ｂをそのソース電極８にそれぞれ接続するよう
にしたものである。すなわち、Ｍｏ８　）ランジスタ１
の基板電極Ｂｌｆｉ、入力信号ＩＮをｒ−）入力とする
ＭＯＢ　）ランジスタ５を介してクーツク信号φ供給点
に接続されている・なお・従来と同様に、Ｎチャネルの
ＩＩＤＢ　）ランジスタ１は、１１２図に示すようにＮ
［半導体基板１１円に拡散法等によって形成されたＰウ
ェル領域１１内に設けられ、またＰチャネルのＭｏ８　
）う・ゾ・り・は基−“、、、！・内に設けられて・る
°　　　　　１上紀構成でなるアナ四ダスイッチ装置に
おいて、まず、クロック信号φをＨレベル、クロック信
号φをＬレベルにそれぞれ設定した場合、ＭｏＳトラン
ジスタ１．２は共にオン状態になる。

次に上記内ＭＯ８）ランジスタ１．２がオン状態の場合
に、従来のように端子３．４間の抵抗ＲＯＭが高くなる
、入力信号ＩＮの電圧が”Ｖｅｉ１（＋　２．５　Ｖ　
＞　ｏ時は、Ｍｏ８　）ランジスタＪはオン状態であ、
９、Ｍｏ８）シンジスタ１の基板電極Ｂの電圧ｎ　Ｖｌ
）ｔ−Ｖｔｈｓ”７Ｔｈｉ−ｖｔｋｌ　（Ｖｔｈｓはｉ
ｓｓトランジスタ５のしきい値）に漸近する。したかっ
てＭ０８トランジスターに関しては、基板電極Ｂの電圧
が入力信号ＩＮの電位ＷＩＮにほぼ等しいＶｘｗ−Ｖｔ
ｈＢであシ、ソース電極ｇｏ電圧が■！翼となっている
喪めに、ソース、基板間電圧Ｖｌ＝は轟々ＭＯ８）クン
ジスタ５のしきい値ｖｔｈｓとなる。このＶｔｈＢの値
はＷｉｍｌが変化してもほとんど変化せず一定である九
め、Ｍｏ８　）ツンジスタＩＫ与えられるソース−基板
Ｉ４イアメ効果は極めて小さなものとなる。したがりて
、Ｍｏ８トランジスタ１のオン抵抗のしきい値変動によ
る変化はほとんどなくすことができる。

次にクロック信号φをＬレベル、クロ、り信号φをＨレ
ベルにそれぞれ設定し穴場台、Ｍｏ８トツンゾスタ５の
ドレイン電極りの電位ＦｉＬＩ／ぺ＃（Ｗａｓ）となシ
、この時、ＷｉｍｌがＶｔｈＢよシも高ければＭＯＢ　
）ランジスタ５はオン状態になって、Ｍｏ８　）ランジ
メタ１０基板電極ＢＫｔ！り四ツク信号φのＬレベル電
位すなわちｖ■が与えられる。一方％　Ｖｊｙがｖｔｈ
ｓよシも低ければＭＯＳトランジスタＪＦｉオフ状態と
なるが、Ｍｏ８　）ランジスタ１の基板電極Ｂが設けら
れる前記Ｐウェル領域１２とＮ１Ｍ、半導体基板１１と
の間にはＰＮＩＩ合ダイオードが形成されておシ、この
ＰＮ接合ダイオードのカノード＠ＦｉＶｍｍに保たれて
いるため、この場合にもＭＯＢ　）ランジメタ１０基板
電極Ｂの電圧ＦｉＶｓｓＫ近い十分低い値に設定される
。したがってこの場合、Ｍｏ８　）ランジスメ１はオフ
状態−また、　ＭＯＳ１　）ランジスタ２もオフ状態と
なるために、その両抵抗Ｒ翼、ＲＰは極めて大きな値と
なシ、この結果、入力信号ＩＮ＃ｉ端子４に伝達されず
、出力信号ＯＵＴは取〕出されない。

第５図は上記実施例装置において、両ＭＯＩＩ　）ラン
ジメタ１．２０オフ時に、端子１に与える入力信号ＩＮ
の電圧をＯｖから＋５ｖまで変化させた場合の、１ｄ０
８　）ランシスタ１の抵抗Ｒ，とＭｏ８　）ランシスタ
２の抵抗訃、およびＲＭとＲ。

の並列抵抗として表わされる端子３，４間の抵抗ＲＯＭ
それぞれの特性を表わすものである。前記第３図に示す
従来装置の特性図では、入力信号ＩＮの電圧が＋２．５
ｖ付近でＮチャネルのＭＯＢ　）ランシスタ１のΔＶｔ
ｈが増加し、ＲＨの値が大きく変化していたが、上記実
施例装置では第５図に示すように、ＲＷとＲ，とは、入
力信号ＩＮの電圧が約＋２．５ｖ付近で線対称となるよ
うな変化をしている。すなわち、これＦｉＮチャネルの
ＭＯＢ　）ランジメタ１０基板電極Ｂ゛とＭｏ８トラン
シスタ１０オン時に所定電圧ＶＤＤ　（Ｈレベル）とな
るクロック信号φとの間にＭｏ８　）　ｊンジスタ５を
挿入し、このＭｏ８　）ランシスタ５のｆ−）電極Ｇに
入力信号ＩＮを与えることＫよってＭｏ８　）ランジメ
タ１０基板電極Ｂに入力信号ＩＮの電圧にほとんど等し
いバイアス電圧を供給してＭ０８トランジスタ１のソー
ス−基板Ｉ青イアス効釆を極めて小さくシ、これＫよっ
てし自い値変化をなくしてしきい値の変動による−の変
化を最小におさえるようにしたからである。したがって
、端子３．４間の抵抗ＲＯＭはほぼ平坦な特性１Ｂ、入
力信号ＩＮの電圧に影響されず一定値とすることができ
る。この結果、出力信号ＯＵ’ｒに発生する歪を極めて
小さくする仁とができる。

１１６図ないし第１３図はそれぞれこの発明の他の実施
例の回路構成図である。

第６図のものは、上記ＭＯ８）ランジスタロと並列的に
もう一つのＮチャネルのＭｐ８　）ランシスターを設け
、蜘つむ０Ｍ０Ｂ）ランシスターのｒ−）電極Ｇを°゛
端子４に＊絖したものであシ・端子１，４を−“に入力
信号端子および出力信号域シ出し端子として使用できる
ようＫしたもの　　　ｌ・□である。

第７図のものは、上記ＭＯ８）ランシスタ５のドレイン
電極りをクロック信号φ供給点に接続する代シに、一定
電位Ｖｌ印加点に接続するようにしたものである。

第８図のものは、Ｍｏ８　）ランシスタ５をクロック信
号φ供給点に直接に接続する代りに、このクロック信号
φによってオンオフ制御されるもう一つのＮチャネルＭ
ｏｌ　）ランシスタ１を介して接続するようにしたもの
である。

嬉９図のものは、Ｍｏ８トランシスタ５のドレイン電極
りを、クロック信号φにより、てオンオフ制御されるＮ
チャネルｋｌＫ）８　）ランシスタ１を介して一定電位
ｖ１印加点に接続するようにしたものである。

菖１０図のものは、ＭＯＳトランジスタ５のドレイン電
極りを、出力信号ＯＵＴによって導通制御されるＮチャ
ネルＭｏ８　）ランシスターを介して一定電位ＶＢ印加
点に接続するようにしたものである。

第１１図のものは、第１０図中０Ｍ０８）ランシスタ８
のドレイン電極りを一定電位ｖｌ印加点に接続する代シ
に、クロ、り信号φ供給点に接続するようにしたもので
ある。

１１１１２図のものは、第８図中のＭｏ８　）ランシス
タ８のｒ−）電極Ｇをりｐ、り信号φ供給点に１ｉ！！
続する代プに、一定電位ｖ１印加点に接続して仁のＭＯ
ｌｉ　）ランシスタａを所定のオン抵抗をもつ抵抗素子
として使用するようにしたものである・ １１１３図のものは、１１１１０図中Ｃ）図中Ｂト５ン
ジスタ５．８の位置を入れ替えたものである・上記第６
図なｉし第１３図に示す各実施例装置では、ｌ［）８　
）ランシスタ１の基板電極Ｂと所定電圧すなわちクロッ
ク信号φかＶｍとの関に二つｏｗｏｓトランジスタが挿
入されているが、いずれの場合でもこのうちの一つのＭ
ＯＢ　）　？ンジスーのｆｆ−）電極Ｇには入力信号Ｉ
Ｎあるい４出力信号ＯＵＴが供給されているため、　Ｂ
１１０ｇ　）ランジメタ１０基板電極Ｂには入力信号Ｉ
Ｎあるいは出力信号００丁の電圧に応じてこれにはは等
しい電圧のバイアス電圧が供給されることになる、した
がって、これらの各実施例回路においても、第５図に示
すようなもＯと同等の特性を得ることができ、出力信号
ＯＵＴに発生する歪を極めて小さくすることができる。

なお、この発明は上記実施例に限定されるものではなく
、たとえば第４図に示す実施例装置では、端子３を入力
信号供給端子、端子４を出力信号数シ出し端子として説
明したが、これは端子４を入力信号の供給端子として用
い、また端子３を出力信号数〕出し端子として用いるよ
うにしてもよい。

さらに第４図に示す実施例装置を始めとする各実施例装
置では、Ｍｏ８トランジスタ１．２以外のトランジスタ
の基板電極Ｂをそれぞれのソース電極８に接続する場合
たついて説明し九が、これは各ＭＯ８）ランジスタの基
板電極Ｂを他の電位点に接続するようにし、、でもよい
。

またさらに上記実施捧では、ＮチャネルのＭｏ８　）ラ
ンジスタ１を、Ｎ′１１半導体基板内に拡散法等によっ
て形成されたＰつ、ル領域内に、ＰチャネルのＭｏ８　
）ランジスタ２はＮ２１１半導体基板内にそれぞれ設け
、ＮチャネルのＭｏ８トランジスターの基板電極Ｂに入
力信号ＩＮあるいは出力信号ＯＵＴの電圧Ｋｆｉぼ等し
いバイアス電圧を供給する場合について説明したが、こ
れはＰ減半導体基板内に拡散法等によって形成されたＮ
り、ル領域内ＫＰチャネルのＭＯＢ　）ツンジスタ２を
設けかつｐＨ半導体基板内にＮチャネルのＭｏ８　）ラ
ンジスタ１を設ける場合ＫＦｉ、ＰチャネルのＭｏ８　
）ランジスタ２のしきい値のソース−基板バイアス効果
に対する感度がＮチャネルのＭＯｌｉ　）ランジスメ１
のそれよ）も大きくなるので、この場合にＦｉＰチャネ
ルのＭｏ８トランジスターの基板電極１に端子４あるい
は端子１の電圧に応じたバイアス電圧を供給すればよ） く、また、Ｍｏ８　トランジスターわるいＦｉ２の基板
電極１と所定電圧印加点との関に挿入するＭｏ８トラン
ジスタ゛４ｐチヤネルのものであってもよい。

またＮチャネルのＭｏｌ　）ランジスタ１とＰチャネル
のＭｏ８　）ツンジスタ２それぞれの基板の不純物濃度
が高い場合には、両ＭＯ８）ランジスタ１．２の基板電
極Ｂそれぞれと所定電圧印加点との関ＫＭＯ８）ランジ
スタを挿入して、それヤれの基板電極Ｂに入力信号ＩＮ
あるいは出力信号ＯＵＴの電圧に応じたバイアス電圧を
供給するようにしてもよい。

以上説明したようにこの発明によれば、Ｍｏｓ減電界効
果トランジスタの基板電極と所定電圧印加点との間にア
ナログ信号電圧に応じて導通制御されるスイッチ素子を
挿入し、上記トランジスタの基板電極に上記スイッチ素
子を介して上記アナログ信号電圧に応じたバイアス電圧
を供給するようにしたので、出力信号に発生する歪を極
めて小さくすることができるアナログスイッチ装置を提
供することができる。

【図面の簡単な説明】

第１図は従来のアナμグスイッチ装置の回路構成図、第
２図は同装置を構成する１１％０８臘電界効果トランジ
スタの構造断面図、第３図は同従来装置の特性図、第４
図はこの発明の一実施例の回路構成図、第５図は同実施
例装置の特性図、第６図ないし第１３図はそれぞれこの
発明の他の実施例の回路構成図である。 １・−Ｎチャネルでエンハンスメント型のＭｏ８臘電界
効果トランジスタ、２・・・Ｐチャネルでエンハンスメ
ント型のＭｏ８１１電界効果トランジスタ、１−人力信
号の供給端子、４・・・出力信号のＭＲシ出し端子、ｓ
、ａ、：ｉ、ｇ・−Ｎチャネルでエンハンスメント型の
ＭＯＢ　ｍ電界効果トランジスタ、１１・・・Ｎｆｌｉ
半導体基板、Ｉ　Ｊ　”　Ｐウェル領域。 出願人代理人　　弁理士　鈴　江　武　彦第１図 ９ 篇２図 第３図 ＩＮ（Ｖ）

Claims (1)

【特許請求の範囲】
1. ＭＯ８１１電界効果トライジスタにアナログ信号を入力
   すゐためのあるいはこのアナログ信号を出力するた吟の
   ソース電極およびドレイン電極と、このトランジスタを
   導過制、御する九めの制御信号が入力され、るｆ−）電
   極と、基板電極とを設け・上記トランジスタの基板電極
   と所定電圧印加声との間に上記アナログ信号電圧に応１
   ３じて導通制御されるスイッチ、素子、を挿入するごと
   によシ上記トラ、ンジスタの基板電極に上、記スイッチ
   素子を介して上記アナログ信、号電圧に応じたバイアス
   電圧を供給して、入力アナ四グ信、号の電圧変化に対す
   る上記トランジスタの抵抗の変化を最小にして出力アナ
   ログ信、号の歪を最小とし得るように構成したことを特
   徴とするアナログスイッチ装置。